JP2007221493A - 信号伝送システム - Google Patents

信号伝送システム Download PDF

Info

Publication number
JP2007221493A
JP2007221493A JP2006040124A JP2006040124A JP2007221493A JP 2007221493 A JP2007221493 A JP 2007221493A JP 2006040124 A JP2006040124 A JP 2006040124A JP 2006040124 A JP2006040124 A JP 2006040124A JP 2007221493 A JP2007221493 A JP 2007221493A
Authority
JP
Japan
Prior art keywords
delay time
circuit
noise
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006040124A
Other languages
English (en)
Inventor
Takayuki Koyanagi
隆行 小柳
Toru Suzuki
徹 鈴木
Tadahiro Sezaki
直裕 瀬▲崎▼
Masaaki Kamemura
雅昭 亀村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006040124A priority Critical patent/JP2007221493A/ja
Publication of JP2007221493A publication Critical patent/JP2007221493A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

【課題】
ラッチポイントとノイズの位置関係が最適になるように遅延時間を制御し、信号波形品質の悪化を避ける。
【解決手段】
少なくとも1つの出力回路と、少なくとも1つの入力回路と、それぞれの入出力回路に接続する伝送線とを有するインターフェース回路において、遅延時間調整回路と遅延時間制御回路を設置する。遅延時間調整回路は信号を伝送する時間を調整する機能を有し、遅延時間制御回路は遅延時間調整回路の遅延時間を制御する機能を有する。遅延時間制御回路はラッチポイントとノイズの位置関係が最適になるように遅延時間を決定し、遅延時間調整回路に通知する。遅延時間調整回路は遅延時間制御回路が決定した遅延量に従い遅延時間を設定する。
【選択図】 図1

Description

本発明は出力回路から入力回路へ信号を伝送するシステムに関し、特に入出力回路間のノイズの影響を抑制する技術に関するものである。
近年、プロセッサやメモリの動作が高速化するのに伴い、各入出力回路間のインターフェースの高速化に対する要求も高まっている。インターフェース高速化の課題の1つとして入力回路の入力容量による反射ノイズおよび入出力回路と伝送線のインピーダンス不整合による多重反射ノイズ等に起因する信号波形品質の悪化がある。
信号伝送システムにおいて反射ノイズを抑制する技術として、抵抗器を用いてインピーダンス不整合部を整合終端させる手法がよく用いられている。
例えば、特開2000−322164号公報では少なくとも3つの入出力回路を有するバスシステムにおいてそれぞれの信号端子間をY字型に接続する可変抵抗器を用いてインピーダンス整合を取る手法が報告されている。
特開2001−111408号公報では出力回路端を反射波に対して整合させ、さらに出力回路端と入力回路端の信号伝送時間を信号切替周期の半分の時間の整数倍とする手法が報告されている。
特開2001−358574号公報では主伝送線の一端又は両端を終端し、さらに入出力回路に接続する各分岐配線と主伝送線の間に分岐配線のインピーダンスから主伝送線のインピーダンスの半分を引いた値の抵抗を挿入し反射ノイズを抑制する手法が報告されている。
特開2002−33775号公報では伝送線中に抵抗減衰器を挿入し、入出力回路端のインピーダンス整合を取る手法が報告されている。
また、抵抗器を用いて反射ノイズを抑制する手法以外に、伝送線の遅延時間を調整して反射ノイズがラッチポイントに重畳することを防ぐ方法がある。
例えば、特開2005−167590号公報では伝送線の遅延時間を調整し、クロック信号が出力回路から入力回路に達する2倍の時間がクロック周期の正数倍となるようにすることで、反射ノイズがラッチポイントに重畳することを防ぐ手法が報告されている。
特開2000−322164号公報 特開2001−111408号公報 特開2001−358574号公報 特開2002−33775号公報 特開2005−167590号公報
前記背景技術のうち、抵抗器を用いて反射ノイズを抑制する技術(特開2000−322164号公報、特開2001−111408号公報、特開2001−358574号公報、特開2002−33775号公報)は、抵抗器を用いる点に起因する消費電力の増加という問題が起こる。また、信号伝送システムにはLSIパッケージ内配線、はんだ、スルーホール等の不連続点が多数存在し、その全ての不連続点で反射ノイズの発生を完全に防ぐことは難しい。仮にある条件において完全にインピーダンス整合させた場合においても、各部品の製造バラツキや温度や電源電圧などの環境条件により実際には反射ノイズが発生してしまうことがある。以上のように、インピーダンス整合により反射ノイズを抑制する技術では反射ノイズを完全に除去することは難しいという問題がある。
一方、ある程度の反射ノイズが存在することを許容し伝送線の遅延時間を調整することで反射ノイズがラッチポイントに重畳することを防ぐ手法が特開2005−167590号公報で報告されている。この手法は反射ノイズがラッチポイントに重畳しない条件を設計段階において決定し、遅延時間を固定的に設定するものである。
本発明は装置の起動時や稼動中の任意の時間において信号伝送システムが自律的にノイズ波形を確認し、ラッチポイントと反射ノイズの位置関係が最適になるように自動的に遅延時間を調整することを特徴とする技術である。特に分岐配線が多数存在するシステムにおいては多重反射ノイズやクロストークノイズの複雑な影響を考慮する必要があるが、本発明によれば実際の装置が自動的に最適な遅延時間を設定するため、設計段階においてあらかじめ入出力回路間の遅延時間を設定しておくという作業に多くの時間、コスト、技術力やノウハウを投入することを避けることができる。また、本発明は任意の時間に自動的に遅延時間を調整するため、温度や電源電圧などの環境条件やシステムの経年変化による信号伝送システムの特性変化にも対応することができる。
前記課題を解決するため、本発明では、少なくとも1つの出力回路と、少なくとも1つの入力回路と、それぞれの入出力回路に接続する伝送線とを有するインターフェース回路において、遅延時間調整回路と遅延時間制御回路を設置する。遅延時間調整回路は信号を伝送する時間を調整する機能を有し、遅延時間制御回路は遅延時間調整回路の遅延時間を制御する機能を有する。遅延時間制御回路は多重反射ノイズを含む入力回路端の信号波形を参照して自動的に遅延時間調整回路の遅延時間を決定する。
遅延時間制御回路が参照する信号波形は、出力回路から送信した信号が入力回路端で反射して返ってくることによって観測される出力回路端の信号波形としてもよい。
本発明によれば装置の起動時や稼動中の任意の時間において信号伝送システムが自律的にノイズ波形を確認し、ラッチポイントと反射ノイズの位置関係が最適になるように自動的に遅延時間を調整することができる。
反射ノイズ等に起因する信号波形品質の悪化を避けるという目的を、遅延時間調整回路および遅延時間制御回路を備え、ラッチポイントと反射ノイズの位置関係が最適になるように自動的に遅延時間を調整することで実現した。本発明によれば設計段階においてあらかじめ入出力回路間の遅延時間を設定しておくという作業に多くの時間、コスト、技術力やノウハウを投入することを避けることができ、温度や電源電圧などの環境条件やシステムの経年変化による信号伝送システムの特性変化にも対応することができる。
最も単純な例として第1の実施例を図1を用いて説明する。図1では出力回路1より送信された信号は伝送線2および遅延時間調整回路3を通り入力回路6に達する。遅延時間制御回路5は入力回路端4において信号波形を観測し、遅延時間調整回路3の遅延時間を制御する。なお、出力回路1は入力回路の機能を備え、入力回路6は出力回路の機能を備えていてもよい。その場合、遅延時間制御回路5による信号波形の観測は2つの入出力回路端から行う。
遅延時間制御回路5による信号波形の観測は装置の起動時又は稼動中の任意の時間に行うことができる。遅延時間制御回路5の観測用に出力回路1が送信する信号波形は単発立ち上がり波形又は立ち下がり波形又は任意のデータパターンとすることができる。入力回路端4に達した信号波形は、出力回路1から送信された信号波形に多重反射ノイズが重畳したものとなっているため、遅延時間制御回路5は現状の遅延時間の場合反射ノイズが信号波形のどの位置に重畳するか分かる。入力回路端4で観測される主な反射ノイズとして入力回路端4の入力容量に起因する反射ノイズが出力回路1で再反射し入力回路端4に達することで観測されるものがある。遅延時間制御回路5はラッチポイントと反射ノイズの位置関係が最適になるように遅延時間を決定し、遅延時間調整回路3に通知する。ラッチポイントはあらかじめ設定しておくか、又は出力回路1から送信された信号波形が任意のデータパターンの場合データパターンから遅延時間や転送サイクルなどを読み取ることでラッチポイントを認識するようにしてもよい。遅延時間調整回路3は遅延時間制御回路5が決定した遅延量に従い遅延時間を設定する。
ここで、遅延時間の調整によるラッチポイントと反射ノイズの位置関係のイメージを図2を用いて説明する。図2は入力回路端4の信号波形イメージである。(a)では信号波形内の反射ノイズ71がラッチポイント10に重畳しているため、正しい値をラッチすることができない可能性がある。次に遅延時間調整回路3により遅延時間が調整され(b)に示す位置に反射ノイズ72が移動した場合を考える。(b)では遅延時間を調整したことにより信号波形内の反射ノイズ72はラッチポイント10に重畳することが避けられ、ラッチポイント以後のデータ確定時間であるホールドタイム91を確保できたが、ラッチポイント以前のデータ確定時間であるセットアップタイム81が十分確保できていないため、正しい値をラッチすることができない可能性がある。したがって、(b)の遅延時間の調整はまだ不十分である。次に遅延時間調整回路3により遅延時間が調整され(c)に示す位置に反射ノイズ73が移動した場合を考える。(c)では遅延時間を調整したことにより信号波形内の反射ノイズ73がラッチポイント10に重畳することが避けられており、セットアップタイム82とホールドタイム92も十分確保できているため、正しい値をラッチできることが分かる。
以上の動作によりラッチポイントと反射ノイズの位置関係が最適になるように遅延時間を制御することができる。さらに近接線も同時に動作させることで急峻なクロストークノイズとラッチポイントの位置関係が最適になるように遅延時間を制御することもできる。
また、極性が逆であるノイズが存在する場合、遅延時間を制御することでそれぞれを相殺させノイズを抑制することもできる。ノイズ相殺のイメージを図3を用いて説明する。図3は入力回路端4の信号波形イメージである。(a)には信号波形内に上向きのノイズ11と下向きのノイズ12が存在している。遅延時間調整回路3により遅延時間が調整され、下向きのノイズ12の位置に上向きのノイズ11が移動した場合、(b)の相殺されたノイズ13ようにノイズを低減できることが分かる。
以上の動作1回だけでは遅延時間を調整できなかった場合は数回繰り返すことで遅延時間を最適な値に調整することができる。なお、大まかな遅延時間の調整は人手で行い、微調整を本発明の手法によって行ってもよい。
ここで、遅延時間制御回路5の一例を図4を用いて説明する。入力回路端4で観測された信号波形は遅延時間制御回路5のADコンバータ14でデジタルデータに変換され、データ処理部15に入力される。データ処理部15はメモリ部16とのインターフェースを有し、ADコンバータ14より得たデジタル化された信号波形情報(以後、波形情報)をメモリ部16に保存する。また、データ処理部15はADコンバータ14より得た波形情報とメモリ部16に保存された波形情報を参照することで、遅延時間調整回路3の遅延時間を決定し、遅延時間調整回路3を制御する。
次に本発明の第2の実施例を図5を用いて説明する。図5では出力回路1より送信された信号は第1の伝送線21および第1の遅延時間調整回路31を通り分岐点17に達する。信号は分岐点17において2方向に分かれ、一方は第2の伝送線22および第2の遅延時間調整回路32を通り第1の入力回路61に達し、他方は第3の伝送線23および第3の遅延時間調整回路33を通り第2の入力回路62に達する。遅延時間制御回路5は第1の入力回路端41および第2の入力回路端42において信号波形を観測し、第1の遅延時間調整回路31、第2の遅延時間調整回路32および第3の遅延時間調整回路33の遅延時間を統合的に制御する。なお、出力回路1は入力回路の機能を備え、第1の入力回路61および第2の入力回路62は出力回路の機能を備えていてもよい。その場合、遅延時間制御回路5による信号波形の観測は3つの入出力回路端から行う。
遅延時間制御回路5による信号波形の観測は装置の起動時又は稼動中の任意の時間に行うことができる。遅延時間制御回路5の観測用に出力回路1が送信する信号波形は単発立ち上がり波形又は立ち下がり波形又は任意のデータパターンとすることができる。第1の入力回路端41および第2の入力回路端42に達した信号波形は、出力回路1から送信された信号波形に多重反射ノイズが重畳したものとなっているため、遅延時間制御回路5は現状の遅延時間の場合反射ノイズが第1の入力回路端41、第2の入力回路端42それぞれの信号波形のどの位置に重畳するか分かる。第1の入力回路端41で観測される主な反射ノイズとして分岐点17のインピーダンス不整合に起因する反射ノイズが出力回路1で再反射し第1の入力回路端41に達することで観測されるもの、第1の入力回路端41の入力容量に起因する反射ノイズが分岐点17、出力回路1および第2の入力回路端42で再反射し第1の入力回路端41に達することで観測されるものなどがある。同様に第2の入力回路端42で観測される反射ノイズも複雑なプロセスを経て第2の入力回路端42に達する。遅延時間制御回路5はラッチポイントと反射ノイズの位置関係が最適になるように各遅延時間を決定し、第1の遅延時間調整回路31、第2の遅延時間調整回路32および第3の遅延時間調整回路33に通知する。ラッチポイントはあらかじめ設定しておくか、又は出力回路1から送信された信号波形が任意のデータパターンの場合データパターンから遅延時間や転送サイクルなどを読み取ることでラッチポイントを認識するようにしてもよい。第1の遅延時間調整回路31、第2の遅延時間調整回路32および第3の遅延時間調整回路33は遅延時間制御回路5が決定した遅延量に従い遅延時間を設定する。
以上の動作によりラッチポイントと反射ノイズの位置関係が最適になるように遅延時間を制御することができる。さらに、近接線も同時に動作させることで急峻なクロストークノイズとラッチポイントの位置関係が最適になるように遅延時間を制御することもできる。また、極性が逆であるノイズが存在する場合、遅延時間を制御することでそれぞれを相殺させノイズを抑制することもできる。以上の動作1回だけでは遅延時間を調整できなかった場合は数回繰り返すことで遅延時間を最適な値に調整することができる。なお、大まかな遅延時間の調整は人手で行い、微調整を本発明の手法によって行ってもよい。
また、精度と調整可能範囲は低下するが簡略化のため3つの遅延時間調整回路のうち、1つ又は2つを削除することもできる。
第2の実施例を応用した第3の実施例として出力回路と入力回路の数をさらに増加させた多分岐信号伝送システムがある。なお、出力回路は入力回路の機能を備え、入力回路は出力回路の機能を備えていてもよい。本実施例においても、第2の実施例と同様、複数の遅延時間調整回路を遅延時間制御回路が統合的に制御することでラッチポイントとノイズの位置関係が最適になるように遅延時間を制御することができる。
次に本発明の第4の実施例を図6を用いて説明する。図6では出力回路1より送信された信号は伝送線2および遅延時間調整回路3を通り入力回路6に達する。信号が入力回路6に達すると入力回路の入力容量に起因する反射ノイズが発生する。反射ノイズは遅延時間調整回路3を通り出力回路端18に達する。遅延時間制御回路5は出力回路端18においてノイズ波形を観測し、遅延時間調整回路3の遅延時間を制御する。
遅延時間制御回路5によるノイズ波形の観測は装置の起動時又は稼動中の任意の時間に行うことができる。遅延時間制御回路5の観測用に出力回路1が送信する信号波形は単発立ち上がり波形又は立ち下がり波形又は任意のデータパターンとすることができる。遅延時間制御回路5は現状の遅延時間の場合観測した反射ノイズが出力回路端18で再反射して入力回路に達し信号波形のどの位置に重畳するか分かる。遅延時間制御回路5はラッチポイントと反射ノイズの位置関係が最適になるように遅延時間を決定し、遅延時間調整回路3に通知する。ラッチポイントはあらかじめ設定しておくか、又は出力回路端18に達した反射ノイズの遅延時間から読み取ることにしてもよい。遅延時間調整回路3は遅延時間制御回路5が決定した遅延量に従い遅延時間を設定する。
以上の動作によりラッチポイントと反射ノイズの位置関係が最適になるように遅延時間を制御することができる。以上の動作1回だけでは遅延時間を調整できなかった場合は数回繰り返すことで遅延時間を最適な値に調整することができる。なお、大まかな遅延時間の調整は人手で行い、微調整を本発明の手法によって行ってもよい。
次に本発明の第5の実施例を図7を用いて説明する。図7では出力回路1より送信された信号は第1の伝送線21および第1の遅延時間調整回路31を通り分岐点17に達する。信号は分岐点17において2方向に分かれ、一方は第2の伝送線22および第2の遅延時間調整回路32を通り第1の入力回路61に達し、他方は第3の伝送線23および第3の遅延時間調整回路33を通り第2の入力回路62に達する。信号が第1の入力回路61および第2の入力回路62に達すると入力回路の入力容量に起因する反射ノイズが発生する。反射ノイズは第3の遅延時間調整回路33、第2の遅延時間調整回路32および第1の遅延時間調整回路31を通り出力回路端18に達する。遅延時間制御回路5は出力回路端18においてノイズ波形を観測し、第1の遅延時間調整回路31、第2の遅延時間調整回路32および第3の遅延時間調整回路33の遅延時間を統合的に制御する。
遅延時間制御回路5による信号波形の観測は装置の起動時又は稼動中の任意の時間に行うことができる。遅延時間制御回路5の観測用に出力回路1が送信する信号波形は単発立ち上がり波形又は立ち下がり波形又は任意のデータパターンとすることができる。遅延時間制御回路5は現状の遅延時間の場合観測した反射ノイズが出力回路端18で再反射して入力回路に達し信号波形のどの位置に重畳するか分かる。遅延時間制御回路5はラッチポイントと反射ノイズの位置関係が最適になるように遅延時間を決定し、第1の遅延時間調整回路31、第2の遅延時間調整回路32および第3の遅延時間調整回路33に通知する。ラッチポイントはあらかじめ設定しておくか、又は出力回路端18に達した反射ノイズの遅延時間から読み取ることにしてもよい。第1の遅延時間調整回路31、第2の遅延時間調整回路32および第3の遅延時間調整回路33は遅延時間制御回路5が決定した遅延量に従い遅延時間を設定する。
以上の動作によりラッチポイントと反射ノイズの位置関係が最適になるように遅延時間を制御することができる。以上の動作1回だけでは遅延時間を調整できなかった場合は数回繰り返すことで遅延時間を最適な値に調整することができる。なお、大まかな遅延時間の調整は人手で行い、微調整を本発明の手法によって行ってもよい。
また、精度と調整可能範囲は低下するが簡略化のため3つの遅延時間調整回路のうち、1つ又は2つを削除することもできる。
第5の実施例を応用した第6の実施例として出力回路と入力回路の数をさらに増加させた多分岐信号伝送システムがある。本実施例においても、第5の実施例と同様、複数の遅延時間調整回路を遅延時間制御回路が統合的に制御することでラッチポイントとノイズの位置関係が最適になるように遅延時間を制御することができる。
なお、上記の実施の形態は以下のように捉えることが可能である。
(1)少なくとも1つの出力回路と、少なくとも1つの入力回路と、前記出力回路と前記入力回路を接続する伝送線とを有するインターフェース回路において、信号を伝送する時間を調整する遅延時間調整回路と、前記遅延時間調整回路の遅延時間を制御する遅延時間制御回路を有し、前記入力回路端の信号波形を参照して自動的に遅延時間を決定する信号伝送システムであって、前記出力回路は入力回路の機能を備え、前記入力回路は出力回路の機能を備え、双方向伝送が可能であることを特徴とする信号伝送システム。
(2)(1)の信号伝送システムであって、送信と受信を同一の伝送線を用いて行うことを特徴とする信号伝送システム。
(3)(1)乃至(2)の信号伝送システムであって、出力回路と伝送線の間、伝送線と入力回路の間、伝送線の前後又は途中の数箇所又は全てに遅延時間調整回路を備えることを特徴とする信号伝送システム。
(4)(1)乃至(3)の信号伝送システムであって、出力回路から送信した信号が入力回路端で反射して返ってくることによって観測される前記出力回路端の信号波形を参照して自動的に遅延時間を決定することを特徴とする信号伝送システム。
(5)(1)乃至(4)の信号伝送システムであって、クロストークノイズの影響を受ける1つ以上の近接伝送線を有することを特徴とする信号伝送システム。
信号伝送システムの第1の実施例を示した説明図である。 遅延時間の調整によるラッチポイントと反射ノイズの位置関係のイメージを示した説明図である。 遅延時間の調整によるノイズ相殺のイメージを示した説明図である。 遅延時間制御回路の例を示した説明図である。 信号伝送システムの第2の実施例を示した説明図である。 信号伝送システムの第4の実施例を示した説明図である。 信号伝送システムの第5の実施例を示した説明図である。
符号の説明
1 出力回路
2 伝送線
3 遅延時間調整回路
4 入力回路端
5 遅延時間制御回路
6 入力回路
10 ラッチポイント
11 上向きのノイズ
12 下向きのノイズ
13 相殺されたノイズ
14 ADコンバータ
15 データ処理部
16 メモリ部
17 分岐点
18 出力回路端
21 第1の伝送線
22 第2の伝送線
23 第3の伝送線
31 第1の遅延時間調整回路
32 第2の遅延時間調整回路
33 第3の遅延時間調整回路
41 第1の入力回路端
42 第2の入力回路端
61 第1の入力回路
62 第2の入力回路
71 ラッチポイントと重なる反射ノイズ
72 遅延時間を調整した後の反射ノイズ
73 さらに遅延時間を調整した後の反射ノイズ
81 遅延時間を調整した後のセットアップタイム
82 さらに遅延時間を調整した後のセットアップタイム
91 遅延時間を調整した後のホールドタイム
92 さらに遅延時間を調整した後のホールドタイム

Claims (1)

  1. 少なくとも1つの出力回路と、少なくとも1つの入力回路と、前記出力回路と前記入力回路を接続する伝送線とを有するインターフェース回路において、信号を伝送する時間を調整する遅延時間調整回路と、前記遅延時間調整回路の遅延時間を制御する遅延時間制御回路を有し、前記入力回路端の信号波形を参照して自動的に遅延時間を決定することを特徴とする信号伝送システム。
JP2006040124A 2006-02-17 2006-02-17 信号伝送システム Pending JP2007221493A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006040124A JP2007221493A (ja) 2006-02-17 2006-02-17 信号伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006040124A JP2007221493A (ja) 2006-02-17 2006-02-17 信号伝送システム

Publications (1)

Publication Number Publication Date
JP2007221493A true JP2007221493A (ja) 2007-08-30

Family

ID=38498249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006040124A Pending JP2007221493A (ja) 2006-02-17 2006-02-17 信号伝送システム

Country Status (1)

Country Link
JP (1) JP2007221493A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7446209B2 (ja) 2020-12-03 2024-03-08 株式会社日立製作所 信号伝送装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7446209B2 (ja) 2020-12-03 2024-03-08 株式会社日立製作所 信号伝送装置

Similar Documents

Publication Publication Date Title
US6184737B1 (en) Signal transmission with reduced ringing of signals
JP5386583B2 (ja) 容量結合クロストークの相殺
US7123049B2 (en) Output buffer circuit with control circuit for modifying supply voltage and transistor size
JP4937609B2 (ja) 出力バッファ回路と差動出力バッファ回路並びに伝送方法
JP4767025B2 (ja) 分岐コネクタ
JP4398482B2 (ja) 出力バッファ回路、信号伝送インタフェース回路および装置
JP2001016234A (ja) Canコントローラおよびcanコントローラを内蔵したワンチップ・コンピュータ
JP2007221493A (ja) 信号伝送システム
KR100787054B1 (ko) I2c 통신을 이용한 공통 어드레스를 가지는 부품의 제어장치
US8188770B2 (en) Method and apparatus for adjusting driver output current and electronic apparatus
CN104039075A (zh) Pcb电路
US6642556B2 (en) Modular macro cell layout method
CN111241773B (zh) 电路布线设计方法以及电路布线设计系统
US20030128784A1 (en) Semiconductor integrated circuit
CN104052642B (zh) 一种通信系统及通信方法
KR20130113034A (ko) 고속 캔 통신용 버스 장치
JP5305717B2 (ja) マルチポイント接続信号伝送回路
US8006012B2 (en) Data storage system
CN1118935C (zh) 具动态调整参考电压的信号转换电路及使用其的晶片组
JP5115211B2 (ja) インピーダンス調整回路およびインピーダンス調整方法
US6760801B1 (en) Ground referenced voltage source input/output scheme for multi-drop bus
JP2007011632A (ja) メモリスピード最適化方法およびプログラム
JP2000029561A (ja) クロック供給回路
JP3137049B2 (ja) 信号伝送方式
US6320475B1 (en) Printed circuit board suppressing ringing in signal waveforms