JP6250725B2 - Esd保護回路およびesd保護方法 - Google Patents
Esd保護回路およびesd保護方法 Download PDFInfo
- Publication number
- JP6250725B2 JP6250725B2 JP2016060384A JP2016060384A JP6250725B2 JP 6250725 B2 JP6250725 B2 JP 6250725B2 JP 2016060384 A JP2016060384 A JP 2016060384A JP 2016060384 A JP2016060384 A JP 2016060384A JP 6250725 B2 JP6250725 B2 JP 6250725B2
- Authority
- JP
- Japan
- Prior art keywords
- esd protection
- protection circuit
- signal terminal
- esd
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 63
- 230000001681 protective effect Effects 0.000 claims description 6
- 230000006866 deterioration Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
直列接続される2本の伝送線路4a,4bと、一端が前記2本の伝送線路の間に接続されるとともに他端がグラウンドに接続された静電容量を有する保護素子4cとからなる構成を1単位として、隣り合う単位の保護素子がアンチパラレル接続されるように複数単位を前記第1の信号端子と前記第2の信号端子との間に直列接続することを特徴とする。
反射波が一番小さくなるように前記伝送線路4a,4bの線路の長さと特性インピーダンスを設定することを特徴とする。
直列接続される2本の伝送線路4a,4bと、一端が前記2本の伝送線路の間に接続されるとともに他端がグラウンドに接続された静電容量を有する保護素子4cとからなる構成を1単位として、隣り合う単位の保護素子がアンチパラレル接続されるように複数単位を前記第1の信号端子と前記第2の信号端子との間に直列接続するステップを含むことを特徴とする。
反射波が一番小さくなるように前記伝送線路4a,4bの線路の長さと特性インピーダンスを設定するステップを更に含むことを特徴とする。
2 第1の信号端子
3 第2の信号端子
4(4A,4B,4C,4D) 保護回路
4a,4b 伝送線路
4c 保護素子
Claims (4)
- 信号が伝送される第1の信号端子(2)または第2の信号端子(3)にESDが印可されたときに、前記第1の信号端子または前記第2の信号端子に接続されている回路を前記ESDから保護するESD保護回路(1)において、
直列接続される2本の伝送線路(4a,4b)と、一端が前記2本の伝送線路の間に接続されるとともに他端がグラウンドに接続された静電容量を有する保護素子(4c)とからなる構成を1単位として、隣り合う単位の保護素子がアンチパラレル接続されるように複数単位を前記第1の信号端子と前記第2の信号端子との間に直列接続することを特徴とするESD保護回路。 - 反射波が一番小さくなるように前記伝送線路(4a,4b)の線路の長さと特性インピーダンスを設定することを特徴とする請求項1記載のESD保護回路。
- 信号が伝送される第1の信号端子(2)または第2の信号端子(3)にESDが印可されたときに、前記第1の信号端子または前記第2の信号端子に接続されている回路を前記ESDから保護するESD保護方法において、
直列接続される2本の伝送線路(4a,4b)と、一端が前記2本の伝送線路の間に接続されるとともに他端がグラウンドに接続された静電容量を有する保護素子(4c)とからなる構成を1単位として、隣り合う単位の保護素子がアンチパラレル接続されるように複数単位を前記第1の信号端子と前記第2の信号端子との間に直列接続するステップを含むことを特徴とするESD保護方法。 - 反射波が一番小さくなるように前記伝送線路(4a,4b)の線路の長さと特性インピーダンスを設定するステップを更に含むことを特徴とする請求項3記載のESD保護方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016060384A JP6250725B2 (ja) | 2016-03-24 | 2016-03-24 | Esd保護回路およびesd保護方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016060384A JP6250725B2 (ja) | 2016-03-24 | 2016-03-24 | Esd保護回路およびesd保護方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017175008A JP2017175008A (ja) | 2017-09-28 |
JP6250725B2 true JP6250725B2 (ja) | 2017-12-20 |
Family
ID=59971534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016060384A Active JP6250725B2 (ja) | 2016-03-24 | 2016-03-24 | Esd保護回路およびesd保護方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6250725B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230275581A1 (en) * | 2020-07-21 | 2023-08-31 | Nippon Telegraph And Telephone Corporation | Driver Circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0435204A (ja) * | 1990-05-25 | 1992-02-06 | Nippon Telegr & Teleph Corp <Ntt> | 整合回路 |
JPH08162942A (ja) * | 1994-11-29 | 1996-06-21 | Mitsubishi Electric Corp | 出力回路、入力回路、およびこれらを用いた入出力インタフェースシステム |
WO1998047190A1 (en) * | 1997-04-16 | 1998-10-22 | The Board Of Trustees Of The Leland Stanford Junior University | Distributed esd protection device for high speed integrated circuits |
JP4562465B2 (ja) * | 2004-09-08 | 2010-10-13 | 阪和電子工業株式会社 | 静電気放電耐性特性の測定及び静電気破壊試験用装置 |
JP2007013031A (ja) * | 2005-07-04 | 2007-01-18 | Toshiba Corp | 高周波半導体回路及び無線通信機器 |
US10083826B2 (en) * | 2006-11-02 | 2018-09-25 | Shimadzu Corporation | Input protection circuit for high-speed analogue signal and time-of-flight mass spectrometer |
EP2293437A3 (en) * | 2009-08-27 | 2016-05-25 | Imec | A method for providing wideband ESD protection and circuits obtained therewith |
-
2016
- 2016-03-24 JP JP2016060384A patent/JP6250725B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017175008A (ja) | 2017-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6236551B1 (en) | Surge suppressor device | |
JPWO2005111635A1 (ja) | 電気回路パラメータの測定方法および装置 | |
CN102474476B (zh) | 差动信号传输线路、ic封装件以及它们的试验方法 | |
JP2008046038A (ja) | 同軸ケーブルアセンブリの断線試験方法 | |
JP2016181737A (ja) | 伝送線路 | |
JP2017516084A (ja) | 接触アセンブリ、特にhf測定チップ | |
CN112698251A (zh) | 磁场无源探头和磁场探测装置 | |
JP6250725B2 (ja) | Esd保護回路およびesd保護方法 | |
TWI398655B (zh) | A probe detection machine with an electrostatic discharge device | |
TWI385888B (zh) | Radio frequency signal transmission system and its electrostatic discharge protection device | |
JP5218030B2 (ja) | 観測パッド付き伝送線路と伝送方法 | |
Wei et al. | System-level design for ESD protection on multiple IO interfaces | |
JPH11258274A (ja) | プロ―ブ・チップ及びケ―ブル損失補償方法 | |
US9601444B2 (en) | Cable mounted modularized signal conditioning apparatus system | |
RU2645129C2 (ru) | Компоновка smu, обеспечивающая стабильность rf транзистора | |
JP2013250145A (ja) | プローブカード | |
JP6212517B2 (ja) | Esd保護回路 | |
JP2003283072A (ja) | プリント配線板ユニット | |
JP6452332B2 (ja) | プリント回路板 | |
CN104124555B (zh) | 低插入损耗的静电放电(esd)限制器 | |
Lin et al. | Investigation on Degradation of Common Mode Noise Suppression with Electrostatic Discharge Protection Array | |
US20080057761A1 (en) | A Connector | |
US7382210B2 (en) | Broadband differential coupling circuit having coupled differential aggressor and signal channels | |
Kuo et al. | Design Optimization of High Density Fine Line Substrate Package Using Bandwidth Analysis | |
Chin et al. | Investigation of Differential Twisted-Pairs Implemented on Silicon IPD and High Performance Multilayer Organic Platforms |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6250725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |