JP5873682B2 - リドライバic、半導体装置、及びその製造方法 - Google Patents
リドライバic、半導体装置、及びその製造方法 Download PDFInfo
- Publication number
- JP5873682B2 JP5873682B2 JP2011228186A JP2011228186A JP5873682B2 JP 5873682 B2 JP5873682 B2 JP 5873682B2 JP 2011228186 A JP2011228186 A JP 2011228186A JP 2011228186 A JP2011228186 A JP 2011228186A JP 5873682 B2 JP5873682 B2 JP 5873682B2
- Authority
- JP
- Japan
- Prior art keywords
- redriver
- terminal
- differential
- transmission
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
リドライバIC20、21のそれぞれで、1系統の差動信号のみが伝送される。これにより、2系統の差動配線を1つのリドライバICで中継する場合に比べて、レイアウトの自由度を高めることができる。すなわち、伝送ロスを考慮して差動配線13〜16のレイアウト設計をすることができるため、伝送ロスを低減することができる。よって、信号品質の劣化を防ぐことができ、高速伝送が可能になる。特に、差動方式を用いた高速シリアル伝送の場合、高い周波数の差動信号を用いることが多い。本実施の形態では、リドライバIC20、21のそれぞれでは、一端に受信端子33と送信端子36の一方のみが配置され、他端に受信端子33と送信端子36の他方のみが配置されている構成となっている。このようにすることで、伝送ロスを効果的に低減することができる。
11 コネクタ
12 コントローラ
13 差動配線
14 差動配線
15 差動配線
16 差動配線
17 コンデンサ
18 導電パターン
19 絶縁層
20 リドライバIC
21 リドライバIC
31 電源端子
32 受信部設定用端子
33 受信端子
34 送信部設定用端子
35 グランド端子
36 送信端子
41 抵抗用パターン
42 補正用抵抗
43 抵抗用パターン
44 補正用抵抗
45 抵抗用パターン
46 抵抗用パターン
49 接続抵抗
51 デコーダ
52 コンパレータ
53 検知用抵抗
54 定電流源
55 イコライザ
56 送信レベルデエンファシス回路
57 デコーダ
58 コンパレータ
59 検知用抵抗
Claims (18)
- 差動信号を中継するリドライバICであって、
前記差動信号を受信する一対の受信端子と、
前記差動信号を送信する一対の送信端子と、
前記差動信号を補正する補正回路と、
前記補正回路での補正を設定するための設定用端子と、
第1の電源端子、及び第2の電源端子と、を備え、
前記リドライバICの一端側には、前記受信端子と前記送信端子の一方のみが設けられ、
前記リドライバICの他端側には、前記受信端子と前記送信端子の他方のみが設けられており、
上面視において、前記リドライバICが略矩形状であり、
一対の前記受信端子が、前記リドライバICの一方の長辺に沿って配列され、
一対の前記送信端子が、前記リドライバICの他方の長辺に沿って配列されている
前記上面視での前記リドライバICの長辺方向において、前記第1の電源端子、前記第2の電源端子、及び前記設定用端子が、前記一対の受信端子の間隙の外側であって、前記一対の送信端子の間隙の外側に配置されているリドライバIC。 - 差動信号を中継するリドライバICであって、
前記差動信号を受信する一対の受信端子と、
前記差動信号を送信する一対の送信端子と、
前記差動信号を補正する補正回路での補正を設定するための設定用端子と、
第1の電源端子、及び第2の電源端子と、を備え、
一対の前記受信端子、及び一対の前記送信端子が、1系統のみ設けられており、
上面視において、前記リドライバICが略矩形状であり、
一対の前記受信端子が、前記リドライバICの一方の長辺に沿って配列され、
一対の前記送信端子が、前記リドライバICの他方の長辺に沿って配列されている
前記上面視での前記リドライバICの長辺方向において、前記第1の電源端子、前記第2の電源端子、及び前記設定用端子が、前記一対の受信端子の間隙の外側であって、前記一対の送信端子の間隙の外側に配置されているリドライバIC。 - 一対の前記受信端子の一方と一対の前記送信端子の一方との間隔が、一対の前記受信端子の他方と一対の前記送信端子の他方との間隔と、略等しくなっていることを特徴とする請求項1、又は2に記載のリドライバIC。
- 前記設定用端子が2つ設けられ、
前記上面視において、前記第1の電源端子、前記第2の電源端子、及び2つの前記設定用端子が前記リドライバICの四隅にそれぞれ配置されている請求項1〜3のいずれか1項に記載のリドライバIC。 - 前記上面視での前記リドライバICの長辺方向において、
前記第1の電源端子と前記第2の電源端子との間には、前記一対の送信端子が配置され、
2つの前記設定用端子の間には、前記一対の受信端子が配置されている請求項1〜4のいずれか1項に記載のリドライバIC。 - 差動信号が伝送される差動配線が形成された配線基板と、
前記配線基板に実装され、外部への前記差動信号を中継する第1のリドライバICと、
前記配線基板に実装され、外部からの前記差動信号を中継する第2のリドライバICと、を備え、
前記第1、及び第2のリドライバICのそれぞれが、請求項1〜5のいずれか1項に記載のリドライバICである半導体装置。 - 差動信号が伝送される差動配線が形成された配線基板と、
前記配線基板に搭載され、外部機器に対して前記差動信号を送受信するコネクタと、
前記配線基板に搭載され、前記コネクタから受信した差動信号を中継する受信系リドライバICと、
前記受信系リドライバICと離間した位置において前記配線基板に搭載され、前記コネクタに送信する差動信号を中継する送信系リドライバICと、を備え、
前記受信系リドライバICと前記送信系リドライバICのそれぞれが、請求項1〜5のいずれか1項に記載のリドライバICである半導体装置。 - 前記設定用端子に接続された補正用抵抗が前記配線基板に搭載されていることを特徴とする請求項6、又は7に記載の半導体装置。
- 前記補正用抵抗の抵抗値に応じて、前記補正回路の設定が変更されることを特徴とする請求項8に記載の半導体装置。
- 前記配線基板には、前記補正用抵抗と前記設定用端子を接続する抵抗用パターンが形成されていることを特徴にする請求項8、又は9に記載の半導体装置。
- 前記配線基板には、前記第1及び第2の電源端子と接続される電源用パターンが形成されていることを特徴とする請求項6〜10のいずれか1項に記載の半導体装置。
- 前記リドライバIC、及び前記差動配線の下層には、グランドとなる導電パターンが形成されていることを特徴とする請求項6〜11のいずれか1項に記載の半導体装置。
- 配線基板に差動配線を形成する工程と、
前記差動配線の伝送ロスに応じて、前記差動配線が分断された分断箇所にリドライバICを実装するか否かを判定する工程と、
前記リドライバICを実装しないと判定した場合、前記分断箇所に分断された前記差動配線を接続する接続用素子を実装する工程と、を備え、
前記リドライバICが請求項1〜5のいずれか1項に記載のリドライバICである半導体装置の製造方法。 - 前記差動配線の伝送ロスを測定し、測定結果に応じて、実装するか否かを判定することを特徴とする請求項13に記載の半導体装置の製造方法。
- 前記接続用素子が0Ω抵抗であることを特徴とする請求項13、又は14に記載の半導体装置の製造方法。
- 前記接続用素子がチップ抵抗であることを特徴とする請求項13、14、又は15に記載の半導体装置の製造方法。
- 前記リドライバICを実装すると決定した場合、前記リドライバICの補正回路での設定を行うための設定用素子を前記伝送ロスに応じて決定する工程と、
決定された前記設定用素子を前記配線基板に実装する工程と、をさらに備える請求項13〜16のいずれか1項に記載の半導体装置の製造方法。 - 前記設定用素子が抵抗であり、
前記抵抗の抵抗値に応じて、前記設定が変化することを特徴とする請求項17に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011228186A JP5873682B2 (ja) | 2011-10-17 | 2011-10-17 | リドライバic、半導体装置、及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011228186A JP5873682B2 (ja) | 2011-10-17 | 2011-10-17 | リドライバic、半導体装置、及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013089729A JP2013089729A (ja) | 2013-05-13 |
JP5873682B2 true JP5873682B2 (ja) | 2016-03-01 |
Family
ID=48533357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011228186A Expired - Fee Related JP5873682B2 (ja) | 2011-10-17 | 2011-10-17 | リドライバic、半導体装置、及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5873682B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220029852A1 (en) * | 2020-07-24 | 2022-01-27 | Ite Tech. Inc. | Signal relay system with reduced power consumption |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6610303B2 (ja) * | 2016-02-02 | 2019-11-27 | セイコーエプソン株式会社 | 変換装置 |
CN108701514A (zh) * | 2016-10-31 | 2018-10-23 | 华为技术有限公司 | 一种连接信号接口的线缆 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5966725A (ja) * | 1982-10-07 | 1984-04-16 | Nippon Denso Co Ltd | 定電流回路 |
JP3815702B2 (ja) * | 1997-06-17 | 2006-08-30 | Necインフロンティア株式会社 | 伝送路延長方式 |
JP2001292178A (ja) * | 2000-04-06 | 2001-10-19 | Nec Corp | カードユニット間シリアル伝送方法および方式 |
JP2004146403A (ja) * | 2002-10-21 | 2004-05-20 | Advantest Corp | 伝送回路、cmos半導体デバイス、及び設計方法 |
JP4150977B2 (ja) * | 2004-09-30 | 2008-09-17 | 株式会社村田製作所 | 差動伝送路の配線パターン構造 |
JP2007158528A (ja) * | 2005-12-01 | 2007-06-21 | Nippon Telegr & Teleph Corp <Ntt> | 光トランシーバモジュール |
JP2008066797A (ja) * | 2006-09-04 | 2008-03-21 | Toshiba Corp | 出力ドライバ、集積回路装置 |
JP5157661B2 (ja) * | 2008-06-12 | 2013-03-06 | 富士通セミコンダクター株式会社 | 終端抵抗調整回路およびバスシステム |
JP5247509B2 (ja) * | 2009-02-10 | 2013-07-24 | キヤノン株式会社 | 電子機器 |
-
2011
- 2011-10-17 JP JP2011228186A patent/JP5873682B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220029852A1 (en) * | 2020-07-24 | 2022-01-27 | Ite Tech. Inc. | Signal relay system with reduced power consumption |
US11627015B2 (en) * | 2020-07-24 | 2023-04-11 | Ite Tech. Inc. | Signal relay system with reduced power consumption |
Also Published As
Publication number | Publication date |
---|---|
JP2013089729A (ja) | 2013-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7830221B2 (en) | Coupling cancellation scheme | |
JP5703206B2 (ja) | 半導体装置、信号伝送システム及び信号伝送方法 | |
US8194412B2 (en) | Printed circuit board | |
CN101594729B (zh) | 一种可补偿过孔残端电容特性的电路板 | |
US20070004241A1 (en) | High speed active flex cable link | |
US8609996B2 (en) | Printed circuit board and layout method thereof | |
WO2017099885A1 (en) | Capacitive compensation structures using partially meshed ground planes | |
US20160285483A1 (en) | Enhanced Echo Cancellation in Full-Duplex Communication | |
JP4852979B2 (ja) | フレックスリジッド基板、光送受信モジュール及び光送受信装置 | |
JP5873682B2 (ja) | リドライバic、半導体装置、及びその製造方法 | |
CN101309547A (zh) | 印刷电路板 | |
CN104053299B (zh) | 差分无源均衡器 | |
KR100959846B1 (ko) | 차동 신호 전송 장치, 차동 신호 수신 장치 | |
CN104039075A (zh) | Pcb电路 | |
US8126402B1 (en) | Transmission line common-mode filter | |
US8737450B2 (en) | High speed serial link systems | |
US9698746B2 (en) | Active connector having loop through function | |
WO2016185847A1 (ja) | 入出力インターフェース回路 | |
JP2008153386A (ja) | ディジタル信号伝送基板及びコンピュータ | |
US20140119422A1 (en) | Multi-stage equalizer | |
US9048249B2 (en) | Integrated circuit chip with high speed input and output pins directly coupled to common node | |
CN112398540B (zh) | 光模块及包括其的信号处理系统 | |
CN102369636B (zh) | 差动路径转换部件、印制基板以及电子装置 | |
US9069913B2 (en) | Circuit topology for multiple loads | |
JP2019102594A (ja) | プリント配線基板、電子部品付きプリント配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5873682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |