JP2001292178A - カードユニット間シリアル伝送方法および方式 - Google Patents
カードユニット間シリアル伝送方法および方式Info
- Publication number
- JP2001292178A JP2001292178A JP2000104574A JP2000104574A JP2001292178A JP 2001292178 A JP2001292178 A JP 2001292178A JP 2000104574 A JP2000104574 A JP 2000104574A JP 2000104574 A JP2000104574 A JP 2000104574A JP 2001292178 A JP2001292178 A JP 2001292178A
- Authority
- JP
- Japan
- Prior art keywords
- serial
- card
- signal
- differential pair
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】バックボードを使用した高速パラレル／シリア
ル変換によるカードユニット間伝送において、インピー
ダンス不整合によるエラー発生の問題があった。 【解決手段】送信データをパラレル信号で出力する信号
送信部１１と、パラレル信号を差動対シリアル信号に変
換するパラレル／シリアル変換部１２と、カードコネク
タ１３とからなる送信側カードコネクタ１−１と；カー
ドコネクタ２０からの差動対シリアル信号のインピーダ
ンス整合部２１と、その差動対シリアル信号をパラレル
信号に変換するシリアル／パラレル変換部２２と、その
出力のパラレル信号を受信データとして入力する信号受
信部２３と、カードコネクタ２１とからなる受信側カー
ドユニット２−１と；カードコネクタ３０からの差動対
シリアル信号のインピーダンス整合と波形整形と振幅増
大を行ないカードコネクタ３３を介して受信側カードユ
ニット２−１へ送出するバックボード３とを備える。
ル変換によるカードユニット間伝送において、インピー
ダンス不整合によるエラー発生の問題があった。 【解決手段】送信データをパラレル信号で出力する信号
送信部１１と、パラレル信号を差動対シリアル信号に変
換するパラレル／シリアル変換部１２と、カードコネク
タ１３とからなる送信側カードコネクタ１−１と；カー
ドコネクタ２０からの差動対シリアル信号のインピーダ
ンス整合部２１と、その差動対シリアル信号をパラレル
信号に変換するシリアル／パラレル変換部２２と、その
出力のパラレル信号を受信データとして入力する信号受
信部２３と、カードコネクタ２１とからなる受信側カー
ドユニット２−１と；カードコネクタ３０からの差動対
シリアル信号のインピーダンス整合と波形整形と振幅増
大を行ないカードコネクタ３３を介して受信側カードユ
ニット２−１へ送出するバックボード３とを備える。
Description
【０００１】
【発明の属する技術分野】本発明はカードユニット間シ
リアル伝送方法および方式に関し、特に通常のカードコ
ネクタを用いてエラーの無いカード間高速シリアル伝送
を行カードユニット間シリアル伝送方法および方式に関
する。
リアル伝送方法および方式に関し、特に通常のカードコ
ネクタを用いてエラーの無いカード間高速シリアル伝送
を行カードユニット間シリアル伝送方法および方式に関
する。
【０００２】
【従来の技術】従来、高速パラレル／シリアル変換伝送
において、特にバックボードを使用したカードユニット
間の伝送の場合には、通常のカードコネクタ（２．５４
ｍｍピッチコネクタあるいは２ｍｍピッチコネクタ）を
使用すると、プリント板とカードコネクタあるいはカー
ドコネクタとバックボード間でインピーダンス不整合が
生じて反射等がおき、波形が鈍ったり振幅が小さくなる
等してＢＥＲ（ＢｉｔＥｒｒｏｒ Ｒａｔｅ）が悪化
し、最悪伝送データにエラーが発生するという問題点が
あった。これを避けるため、通常はインピーダンスコン
トロールされたコネクタを使用したり同軸コネクタを使
用するが、いづれも一般のカードコネクタよりも高価
で、かつピン数が多くとれなかった。
において、特にバックボードを使用したカードユニット
間の伝送の場合には、通常のカードコネクタ（２．５４
ｍｍピッチコネクタあるいは２ｍｍピッチコネクタ）を
使用すると、プリント板とカードコネクタあるいはカー
ドコネクタとバックボード間でインピーダンス不整合が
生じて反射等がおき、波形が鈍ったり振幅が小さくなる
等してＢＥＲ（ＢｉｔＥｒｒｏｒ Ｒａｔｅ）が悪化
し、最悪伝送データにエラーが発生するという問題点が
あった。これを避けるため、通常はインピーダンスコン
トロールされたコネクタを使用したり同軸コネクタを使
用するが、いづれも一般のカードコネクタよりも高価
で、かつピン数が多くとれなかった。
【０００３】従来のカード内のパラレル／シリアル伝送
を扱った先行技術として、特開平２−２３９７２７号公
報の「シリアル伝送回路」があるが、この発明はカード
ユニット内でのパラレル／シリアル伝送におけるエラー
の検出に関するもので、カードコネクタを介して複数の
カードユニット間デバックボーをを介してパラレル／シ
リアル伝送する場合の、カードコネクタ部分で生じるイ
ンピーダンス不整合によるエラーを扱ったものではな
い。
を扱った先行技術として、特開平２−２３９７２７号公
報の「シリアル伝送回路」があるが、この発明はカード
ユニット内でのパラレル／シリアル伝送におけるエラー
の検出に関するもので、カードコネクタを介して複数の
カードユニット間デバックボーをを介してパラレル／シ
リアル伝送する場合の、カードコネクタ部分で生じるイ
ンピーダンス不整合によるエラーを扱ったものではな
い。
【０００４】本発明によるシリアル伝送方式では、通常
のカードコネクタを用いてもエラーの無い高速シリアル
伝送を可能とすること目的とする。
のカードコネクタを用いてもエラーの無い高速シリアル
伝送を可能とすること目的とする。
【０００５】
【発明が解決しようとする課題】従来、高速パラレル／
シリアル変換伝送において、特にバックボードを使用し
たカードユニット間の伝送の場合には、通常のカードコ
ネクタ（２．５４ｍｍピッチコネクタあるいは２ｍｍピ
ッチコネクタ）を使用すると、プリント板とカードコネ
クタあるいはカードコネクタとバックボード間でインピ
ーダンス不整合が生じて反射等がおき、波形が鈍ったり
振幅が小さくなる等してＢＥＲ（ＢｉｔＥｒｒｏｒ Ｒ
ａｔｅ）が悪化して、最悪伝送データにエラーが発生す
るという問題点があった。これを避けるため、通常はイ
ンピーダンスコントロールされたコネクタを使用したり
同軸コネクタを使用するが、いづれも一般のカードコネ
クタよりも高価で、かつピン数が多くとれなかった。
シリアル変換伝送において、特にバックボードを使用し
たカードユニット間の伝送の場合には、通常のカードコ
ネクタ（２．５４ｍｍピッチコネクタあるいは２ｍｍピ
ッチコネクタ）を使用すると、プリント板とカードコネ
クタあるいはカードコネクタとバックボード間でインピ
ーダンス不整合が生じて反射等がおき、波形が鈍ったり
振幅が小さくなる等してＢＥＲ（ＢｉｔＥｒｒｏｒ Ｒ
ａｔｅ）が悪化して、最悪伝送データにエラーが発生す
るという問題点があった。これを避けるため、通常はイ
ンピーダンスコントロールされたコネクタを使用したり
同軸コネクタを使用するが、いづれも一般のカードコネ
クタよりも高価で、かつピン数が多くとれなかった。
【０００６】
【課題を解決するための手段】本発明によるカードユニ
ット間シリアル伝送方法は、第１に、バックボードを使
用したカードユニット間シリアル伝送方法において、前
記カードユニットと前記バックボードとの間の電気的結
合・物理的結合時に、インピーダンス不整合を生じさせ
ることなく前記結合用コネクタのピン数が多くとれ、か
つエラーの無い高速なシリアル伝送を可能にする。
ット間シリアル伝送方法は、第１に、バックボードを使
用したカードユニット間シリアル伝送方法において、前
記カードユニットと前記バックボードとの間の電気的結
合・物理的結合時に、インピーダンス不整合を生じさせ
ることなく前記結合用コネクタのピン数が多くとれ、か
つエラーの無い高速なシリアル伝送を可能にする。
【０００７】本発明によるカードユニット間シリアル伝
送方法は、第２に、前記カードユニットと前記バックボ
ードとの間の前記シリアル伝送を、差動対シリアル信号
により行なう。
送方法は、第２に、前記カードユニットと前記バックボ
ードとの間の前記シリアル伝送を、差動対シリアル信号
により行なう。
【０００８】本発明によるカードユニット間シリアル伝
送方法は、第３に、前記カードユニットと前記バックボ
ードとの間の電気的結合・物理的結合時に生じるインピ
ーダンス不整合を、前記バックボード内で補償・再送中
継を行なう。
送方法は、第３に、前記カードユニットと前記バックボ
ードとの間の電気的結合・物理的結合時に生じるインピ
ーダンス不整合を、前記バックボード内で補償・再送中
継を行なう。
【０００９】本発明によるカードユニット間シリアル伝
送方法は、第４に、前記カードユニットと前記バックボ
ードとの間の電気的結合・物理的結合に、前記カードユ
ニットと前記バックボードとの双方にインピーダンス整
合された高価なコネクタを使用することなく汎用の安価
なカードコネクタを使用する。
送方法は、第４に、前記カードユニットと前記バックボ
ードとの間の電気的結合・物理的結合に、前記カードユ
ニットと前記バックボードとの双方にインピーダンス整
合された高価なコネクタを使用することなく汎用の安価
なカードコネクタを使用する。
【００１０】本発明によるカードユニット間シリアル伝
送方法は、第５に、前記差動対シリアル信号は、ＬＶＤ
Ｓ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａ
ｌＳｉｇｎａｌ）レベルおよびＰＥＣＬ（Ｐｓｕｅｄ
Ｅｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）レベル
等の差動対シリアル信号である。
送方法は、第５に、前記差動対シリアル信号は、ＬＶＤ
Ｓ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａ
ｌＳｉｇｎａｌ）レベルおよびＰＥＣＬ（Ｐｓｕｅｄ
Ｅｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）レベル
等の差動対シリアル信号である。
【００１１】本発明によるカードユニット間シリアル伝
送方法は、第６に、前記バックボード内での前記インピ
ーダンス不整合に伴う前記補償・再送中継は、前記イン
ピーダンス不整合のインピーダンス整合および前記イン
ピーダンス不整合に伴う前記差動対シリアル信号の波形
歪の等化と差動ドライバによる振幅補償とにより行な
う。
送方法は、第６に、前記バックボード内での前記インピ
ーダンス不整合に伴う前記補償・再送中継は、前記イン
ピーダンス不整合のインピーダンス整合および前記イン
ピーダンス不整合に伴う前記差動対シリアル信号の波形
歪の等化と差動ドライバによる振幅補償とにより行な
う。
【００１２】本発明によるカードユニット間シリアル伝
送方法は、第７に、前記インピーダンス整合は、リター
ンロスを大きくし前記送信波形が前記送信側に反射して
戻らないようにするものである。
送方法は、第７に、前記インピーダンス整合は、リター
ンロスを大きくし前記送信波形が前記送信側に反射して
戻らないようにするものである。
【００１３】本発明によるカードユニット間シリアル伝
送方法は、第８に、前記インピーダンス整合および前記
波形歪の等化と前記振幅補償は、前記送信データのアイ
開口率を改善するものである。
送方法は、第８に、前記インピーダンス整合および前記
波形歪の等化と前記振幅補償は、前記送信データのアイ
開口率を改善するものである。
【００１４】本発明によるカードユニット間シリアル伝
送方式は、送信データをパラレル信号で出力する信号送
信手段と、前記信号送信手段出力の前記パラレル信号を
差動対シリアル信号に変換するパラレル／シリアル変換
手段と、前記パラレル／シリアル変換手段出力の前記差
動対シリアル信号をバックボードへ送出するために前記
バックボードと物理的に結合する第１のカードコネクタ
とからなる送信側カードユニットと；前記送信側カード
ユニットの前記第１のカードコネクタと物理的に結合し
て前記パラレル／シリアル変換手段からの前記差動対シ
リアル信号を内部にとり込む第２のカードコネクタと、
前記第２のカードコネクタを介して入力される前記パラ
レル／シリアル変換手段からの前記差動対シリアル信号
のインピーダンス整合をとる第１のインピーダンス整合
手段と、前記第１のインピーダンス整合手段出力の前記
差動対シリアル信号を等化し波形整形するイコライザ
と、前記イコライザ出力の前記差動対シリアル信号の振
幅を増大して出力する差動ドライバと、前記差動ドライ
バ出力の前記振幅増大された前記差動対シリアルを受信
側カードユニットへ送出するために前記受信側カードユ
ニットと物理的に結合する第３のカードコネクタとを有
する前記バックボードと；前記バックボードの前記第３
のカードコネクタと物理的に結合して前記差動ドライバ
からの前記差動対シリアル信号を内部に取り込むための
第４のカードコネクタと、前記第４のカードコネクタを
介して入力される前記差動ドライバからの前記差動対シ
リアル信号のインピーダンス整合をとる第２のインピー
ダンス整合手段と、前記第２のインピーダンス整合手段
出力の前記インピーダンス整合された前記差動対シリア
ル信号をパラレル信号に変換するシリアル／パラレル変
換手段と、前記シリアル／パラレル変換手段出力の前記
パラレル信号を受信データとして入力する信号受信手段
とからなる前記受信側カードユニットと；を備える。
送方式は、送信データをパラレル信号で出力する信号送
信手段と、前記信号送信手段出力の前記パラレル信号を
差動対シリアル信号に変換するパラレル／シリアル変換
手段と、前記パラレル／シリアル変換手段出力の前記差
動対シリアル信号をバックボードへ送出するために前記
バックボードと物理的に結合する第１のカードコネクタ
とからなる送信側カードユニットと；前記送信側カード
ユニットの前記第１のカードコネクタと物理的に結合し
て前記パラレル／シリアル変換手段からの前記差動対シ
リアル信号を内部にとり込む第２のカードコネクタと、
前記第２のカードコネクタを介して入力される前記パラ
レル／シリアル変換手段からの前記差動対シリアル信号
のインピーダンス整合をとる第１のインピーダンス整合
手段と、前記第１のインピーダンス整合手段出力の前記
差動対シリアル信号を等化し波形整形するイコライザ
と、前記イコライザ出力の前記差動対シリアル信号の振
幅を増大して出力する差動ドライバと、前記差動ドライ
バ出力の前記振幅増大された前記差動対シリアルを受信
側カードユニットへ送出するために前記受信側カードユ
ニットと物理的に結合する第３のカードコネクタとを有
する前記バックボードと；前記バックボードの前記第３
のカードコネクタと物理的に結合して前記差動ドライバ
からの前記差動対シリアル信号を内部に取り込むための
第４のカードコネクタと、前記第４のカードコネクタを
介して入力される前記差動ドライバからの前記差動対シ
リアル信号のインピーダンス整合をとる第２のインピー
ダンス整合手段と、前記第２のインピーダンス整合手段
出力の前記インピーダンス整合された前記差動対シリア
ル信号をパラレル信号に変換するシリアル／パラレル変
換手段と、前記シリアル／パラレル変換手段出力の前記
パラレル信号を受信データとして入力する信号受信手段
とからなる前記受信側カードユニットと；を備える。
【００１５】また、本発明によるカードユニット間シリ
アル伝送方式は、前記イコライザが、ケーブルイコライ
ザである。
アル伝送方式は、前記イコライザが、ケーブルイコライ
ザである。
【００１６】
【発明の実施の形態】次に、本発明のカードユニット間
シリアル伝送方式について図面を参照して説明する。
シリアル伝送方式について図面を参照して説明する。
【００１７】本発明の一実施の形態のカードユニット間
シリアル伝送方式は、送信データをパラレル信号で出力
する信号送信部１１と、信号送信部１１からのパラレル
信号を差動対シリアル信号に変換するパラレル／シリア
ル変換部１２と、パラレル／シリアル変換部１２出力の
差動対シリアル信号をバックボード３に送出するための
カードコネクタ１３とからなる送信側カードユニット１
−１〜１−ｎと；バックボード３から送出された差動対
シリアル信号を内部に取り込むためのカードコネクタ２
０と、カードコネクタ２０を介して入力される差動対シ
リアル信号のインピーダンス整合をとるインピーダンス
整合部２１と、インピーダンス整合部２１出力のインピ
ーダンス整合された差動対シリアル信号をパラレル信号
に変換するシリアル／パラレル変換部２２と、シリアル
／パラレル変換部２２からのパラレル信号を受信データ
として入力する信号受信部２３とからなる受信側カード
ユニット２−１〜２−ｎと；送信側カードユニット１−
１〜１−ｎのカードコネクタ１３と物理的に結合してパ
ラレル／シリアル変換部１２からの差動対シリアル信号
を内部にとり込むカードコネクタ３０と、カードコネク
タ３０を介して入力される差動対シリアル信号入力のイ
ンピーダンス整合をとるインピーダンス整合部３１１
と、インピーダンス整合部３１１出力の差動対シリアル
信号をイコライジング（等化）するイコライザ３１２
と、イコライザ３１２でイコライジングされた差動対シ
リアル信号をカードコネクタ３３を介して受信側カード
ユニット２−１〜２−ｎへ送出するための差動ドライバ
３１３とを有する補償・中継部３１−１〜３１−ｋと；
を備える前記バックボード３から構成される。
シリアル伝送方式は、送信データをパラレル信号で出力
する信号送信部１１と、信号送信部１１からのパラレル
信号を差動対シリアル信号に変換するパラレル／シリア
ル変換部１２と、パラレル／シリアル変換部１２出力の
差動対シリアル信号をバックボード３に送出するための
カードコネクタ１３とからなる送信側カードユニット１
−１〜１−ｎと；バックボード３から送出された差動対
シリアル信号を内部に取り込むためのカードコネクタ２
０と、カードコネクタ２０を介して入力される差動対シ
リアル信号のインピーダンス整合をとるインピーダンス
整合部２１と、インピーダンス整合部２１出力のインピ
ーダンス整合された差動対シリアル信号をパラレル信号
に変換するシリアル／パラレル変換部２２と、シリアル
／パラレル変換部２２からのパラレル信号を受信データ
として入力する信号受信部２３とからなる受信側カード
ユニット２−１〜２−ｎと；送信側カードユニット１−
１〜１−ｎのカードコネクタ１３と物理的に結合してパ
ラレル／シリアル変換部１２からの差動対シリアル信号
を内部にとり込むカードコネクタ３０と、カードコネク
タ３０を介して入力される差動対シリアル信号入力のイ
ンピーダンス整合をとるインピーダンス整合部３１１
と、インピーダンス整合部３１１出力の差動対シリアル
信号をイコライジング（等化）するイコライザ３１２
と、イコライザ３１２でイコライジングされた差動対シ
リアル信号をカードコネクタ３３を介して受信側カード
ユニット２−１〜２−ｎへ送出するための差動ドライバ
３１３とを有する補償・中継部３１−１〜３１−ｋと；
を備える前記バックボード３から構成される。
【００１８】この構成によって、送信側カードユニット
２−１〜１−ｎの信号送信部１１から出力される送信デ
ータはパラレル信号でパラレル／シリアル変換部１２に
入力される。そして、パラレル／シリアル変換部１２で
は、信号送信部１１からのパラレル信号をシリアル信号
に変換してＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆ
ｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌ）レベルの差動対シ
リアル信号で出力し、カードコネクタ１３およびカード
コネクタ３０を介してバックボード３内へ伝送される。
バックボード３では、入力された差動対シリアル入力信
号をそれぞれ補償・中継部３１−１〜３１−ｋにより再
送中継を行なって差動対シリアル信号出力としてカード
コネクタ３３を介して受信側カードユニット２−１〜２
−ｎへ伝送される。受信側カードユニット２−１〜２−
ｎでは、カードコネクタ２０を介して入力されたＬＶＤ
Ｓレベルの差動対シリアル出力信号をインピーダンス整
合部２１によりインピーダンス整合し、その出力をシリ
アル／パラレル変換部２２によりパラレル信号に変換し
て受信データとして信号受信部２３へ出力する。また、
図２のブロック図で示される補償・中継部３１−１〜３
１−ｋは、送信側カードユニット１−１〜１−ｎからＬ
ＶＤＳやＰＥＣＬ（Ｐｓｕｅｄ Ｅｍｉｔｔｅｒ Ｃｏ
ｕｐｌｅｄ Ｌｏｇｉｃ）等の差動対シリアル入力信号
を入力し、インピーダンス整合部３１１においてインピ
ーダンス整合した後、イコライザ３１２により波形整形
を行って差動ドライバ３１３でドライブし、差動対シリ
アル信号出力として受信側カードユニット２−１〜２−
ｎへ送出する。
２−１〜１−ｎの信号送信部１１から出力される送信デ
ータはパラレル信号でパラレル／シリアル変換部１２に
入力される。そして、パラレル／シリアル変換部１２で
は、信号送信部１１からのパラレル信号をシリアル信号
に変換してＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆ
ｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌ）レベルの差動対シ
リアル信号で出力し、カードコネクタ１３およびカード
コネクタ３０を介してバックボード３内へ伝送される。
バックボード３では、入力された差動対シリアル入力信
号をそれぞれ補償・中継部３１−１〜３１−ｋにより再
送中継を行なって差動対シリアル信号出力としてカード
コネクタ３３を介して受信側カードユニット２−１〜２
−ｎへ伝送される。受信側カードユニット２−１〜２−
ｎでは、カードコネクタ２０を介して入力されたＬＶＤ
Ｓレベルの差動対シリアル出力信号をインピーダンス整
合部２１によりインピーダンス整合し、その出力をシリ
アル／パラレル変換部２２によりパラレル信号に変換し
て受信データとして信号受信部２３へ出力する。また、
図２のブロック図で示される補償・中継部３１−１〜３
１−ｋは、送信側カードユニット１−１〜１−ｎからＬ
ＶＤＳやＰＥＣＬ（Ｐｓｕｅｄ Ｅｍｉｔｔｅｒ Ｃｏ
ｕｐｌｅｄ Ｌｏｇｉｃ）等の差動対シリアル入力信号
を入力し、インピーダンス整合部３１１においてインピ
ーダンス整合した後、イコライザ３１２により波形整形
を行って差動ドライバ３１３でドライブし、差動対シリ
アル信号出力として受信側カードユニット２−１〜２−
ｎへ送出する。
【００１９】なお、送信側カードユニット１−１〜１−
ｎと受信側カードユニット２−１〜２−ｎはそれぞれバ
ックボード３に対して複数枚の実装が可能である。
ｎと受信側カードユニット２−１〜２−ｎはそれぞれバ
ックボード３に対して複数枚の実装が可能である。
【００２０】次に、図３と図１および図２とを併せて参
照して動作について説明する。
照して動作について説明する。
【００２１】信号送信部１１からのパラレル送信データ
は、シリアル送信部１２に入力される。
は、シリアル送信部１２に入力される。
【００２２】送信カードユニット１−１〜１−ｎのパラ
レル／シリアル変換部１２は、信号送信部１１からのパ
ラレル送信データをシリアルデータに変換し、制御や誤
り訂正のための冗長ビットを付加してＬＶＤＳやＰＥＣ
Ｌ等の差動対シリアル信号としてカードコネクタ１３お
よびカードコネクタ３０を通してバックボード３へ送信
する。
レル／シリアル変換部１２は、信号送信部１１からのパ
ラレル送信データをシリアルデータに変換し、制御や誤
り訂正のための冗長ビットを付加してＬＶＤＳやＰＥＣ
Ｌ等の差動対シリアル信号としてカードコネクタ１３お
よびカードコネクタ３０を通してバックボード３へ送信
する。
【００２３】送信側カードユニット１−１〜１−ｎと受
信側カードユニット２−１〜２−ｎとは、共に図１のよ
うにバックボード３にカードコネクタ１３およびカード
コネクタ２０を使用して接続される。
信側カードユニット２−１〜２−ｎとは、共に図１のよ
うにバックボード３にカードコネクタ１３およびカード
コネクタ２０を使用して接続される。
【００２４】ここで、これらのカードコネクタとして通
常のカードコネクタ（２．５４ｍｍピッチカードコネク
タ、あるいは２ｍｍピッチカードコネクタ）を使用した
場合に、これらのコネクタは各ピンが特にインピーダン
ス特性を考慮したコネクタにはなっていないため、送信
側カードコネクタ１３あるいは受信側カードコネクタ２
０とバックボード側カードコネクタ３０あるいはカード
コネクタ３３とを接続した場合、コネクタの接続点でイ
ンピーダンスの違いによる不整合が生じる。ここでカー
ド側の線路インピーダンスを一定の値（例えば、５０オ
ーム）に整合しても、カード側とバックボード側とのコ
ネクタの結合部分でコネクタ相互のインピーダンス不整
合によって差動対シリアル信号は減衰したり波形が鈍っ
たりしてしまう。
常のカードコネクタ（２．５４ｍｍピッチカードコネク
タ、あるいは２ｍｍピッチカードコネクタ）を使用した
場合に、これらのコネクタは各ピンが特にインピーダン
ス特性を考慮したコネクタにはなっていないため、送信
側カードコネクタ１３あるいは受信側カードコネクタ２
０とバックボード側カードコネクタ３０あるいはカード
コネクタ３３とを接続した場合、コネクタの接続点でイ
ンピーダンスの違いによる不整合が生じる。ここでカー
ド側の線路インピーダンスを一定の値（例えば、５０オ
ーム）に整合しても、カード側とバックボード側とのコ
ネクタの結合部分でコネクタ相互のインピーダンス不整
合によって差動対シリアル信号は減衰したり波形が鈍っ
たりしてしまう。
【００２５】このように、受信カードユニット側で送信
カード側に比べて信号が減衰、つまり振幅が減ったり、
波形が鈍るとＢＥＲの悪化をもたらし、最悪エラーが多
く発生して正常な通信が出来なくなる。
カード側に比べて信号が減衰、つまり振幅が減ったり、
波形が鈍るとＢＥＲの悪化をもたらし、最悪エラーが多
く発生して正常な通信が出来なくなる。
【００２６】そこで、送信側カードコネクタ１３や受信
側カードコネクタ２０に、例えばインピーダンス整合の
とれたコネクタや、５０オーム（Ω）に整合された同軸
コネクタ等を使用すると、このインピーダンス不整合の
問題はある程度押さえることができるが、これらのコネ
クタを使用すると同軸では高価であったり、インピーダ
ンス整合のとれたコネクタではグランド（ＧＮＤ）強化
のためピン数が多くとれないという問題点がある。
側カードコネクタ２０に、例えばインピーダンス整合の
とれたコネクタや、５０オーム（Ω）に整合された同軸
コネクタ等を使用すると、このインピーダンス不整合の
問題はある程度押さえることができるが、これらのコネ
クタを使用すると同軸では高価であったり、インピーダ
ンス整合のとれたコネクタではグランド（ＧＮＤ）強化
のためピン数が多くとれないという問題点がある。
【００２７】本発明の目的は、これらカードコネクタ部
分におけるインピーダンス不整合により減衰あるいは鈍
った波形をバックボードにおいて補償し、再送中継を行
なうことで受信カード側でのエラーを減らそうとするも
のである。
分におけるインピーダンス不整合により減衰あるいは鈍
った波形をバックボードにおいて補償し、再送中継を行
なうことで受信カード側でのエラーを減らそうとするも
のである。
【００２８】次に、補償・中継部３１−１〜３１−ｋの
動作について説明する。
動作について説明する。
【００２９】まず、送信側カードユニット１−１〜１−
ｎから入力された差動対シリアル信号は、インピーダン
ス整合部３１１においてリターンロスができるだけ大き
くなるように動作され、送信波形が送信側に反射して戻
らないようにされる。その後、差動対シリアル信号はイ
コライザ３１２においてイコライジング動作されるが、
このイコライジング動作によって差動対シリアル信号は
波形整形され、図３−（２）のような減衰および鈍った
波形を図３−（１）のような振幅が増大した、かつ鈍り
が補正された波形に整形される。つまり、ここでの波形
整形は、振幅およびアイ開口率の改善である。また、イ
コライザ３１２には、例えば、一般的なケーブルイコラ
イザを使用する。ここでイコライジングされた差動対シ
リアル信号は、差動ドライバ３１３により受信側カード
ユニット２−１〜２−ｎ側へ送信できる大きさの振幅に
ドライブされる。
ｎから入力された差動対シリアル信号は、インピーダン
ス整合部３１１においてリターンロスができるだけ大き
くなるように動作され、送信波形が送信側に反射して戻
らないようにされる。その後、差動対シリアル信号はイ
コライザ３１２においてイコライジング動作されるが、
このイコライジング動作によって差動対シリアル信号は
波形整形され、図３−（２）のような減衰および鈍った
波形を図３−（１）のような振幅が増大した、かつ鈍り
が補正された波形に整形される。つまり、ここでの波形
整形は、振幅およびアイ開口率の改善である。また、イ
コライザ３１２には、例えば、一般的なケーブルイコラ
イザを使用する。ここでイコライジングされた差動対シ
リアル信号は、差動ドライバ３１３により受信側カード
ユニット２−１〜２−ｎ側へ送信できる大きさの振幅に
ドライブされる。
【００３０】一方、受信側カードユニット２−１〜２−
ｎでは、補償・中継部３１−１〜３１−ｋの入力部と同
様に、最初にインピーダンス整合部２１においてインピ
ーダンス整合を行う。ここでも、入力された差動対シリ
アル信号のリターンロスができるだけ大きくなるような
動作を行う。そして、シリアル／パラレル変換部２２で
は、振幅あるいは鈍りの補償された差動対シリアル信号
を、もとのパラレル信号に変換するとともに、冗長ビッ
トによりエラー訂正を行う。シリアル／パラレル変換部
２２出力のパラレル信号は、受信データとして信号受信
部２３に入力される。
ｎでは、補償・中継部３１−１〜３１−ｋの入力部と同
様に、最初にインピーダンス整合部２１においてインピ
ーダンス整合を行う。ここでも、入力された差動対シリ
アル信号のリターンロスができるだけ大きくなるような
動作を行う。そして、シリアル／パラレル変換部２２で
は、振幅あるいは鈍りの補償された差動対シリアル信号
を、もとのパラレル信号に変換するとともに、冗長ビッ
トによりエラー訂正を行う。シリアル／パラレル変換部
２２出力のパラレル信号は、受信データとして信号受信
部２３に入力される。
【００３１】
【発明の効果】第１の効果は、高価なコネクタや伝送路
を使用することなく、通常のカードコネクタやバックボ
ードを使用して高速シリアル伝送を行うことが出来る。
を使用することなく、通常のカードコネクタやバックボ
ードを使用して高速シリアル伝送を行うことが出来る。
【００３２】その理由は、バックボード側に信号整形処
理手段を設けたことによる。
理手段を設けたことによる。
【００３３】第２の効果は、通常のコネクタを使用する
ことによる波形の歪や鈍りを整形することにより、エラ
ーの無い伝送をすることが可能である。
ことによる波形の歪や鈍りを整形することにより、エラ
ーの無い伝送をすることが可能である。
【００３４】その理由は、バックボードに波形整形処理
手段を設け、波形がくずれたことによるエラーをなくす
ことが出来るためである。
手段を設け、波形がくずれたことによるエラーをなくす
ことが出来るためである。
【図１】本発明の一実施の形態のシリアル伝送方式を示
すブロック図である。
すブロック図である。
【図２】同実施の形態のシリアル伝送方式の補償・中継
部の詳細を示すブロック図である。
部の詳細を示すブロック図である。
【図３】同実施の形態のシリアル伝送方式の波形整形の
１例を示す波形図である。
１例を示す波形図である。
１−１〜１−ｎ 送信側カードユニット ２−１〜２−ｎ 受信側カードユニット ３ バックボード １１ 信号送信部 １２ パラレル／シリアル変換部 １３ カードコネクタ ２０ カードコネクタ ２１ インピーダンス整合部 ２２ シリアル／パラレル変換部 ２３ 信号受信部 ３０ カードコネクタ ３１−１〜３１−ｋ 補償・中継部 ３３ カードコネクタ ３１１ インピーダンス整合部 ３１２ イコライザ ３１３ 差動ドライバ
Claims (10)
- 【請求項１】 バックボードを使用したカードユニット
間シリアル伝送方法において、 前記カードユニットと前記バックボードとの間の電気的
結合・物理的結合時に、インピーダンス不整合を生じさ
せることなく前記結合用コネクタのピン数が多くとれ、
かつエラーの無い高速なシリアル伝送を可能にすること
を特徴とするカードユニット間シリアル伝送方法。 - 【請求項２】 前記カードユニットと前記バックボード
との間の前記シリアル伝送を、差動対シリアル信号によ
り行なうことを特徴とする請求項１記載のカードユニッ
ト間シリアル伝送方法。 - 【請求項３】 前記カードユニットと前記バックボード
との間の電気的結合・物理的結合時に生じるインピーダ
ンス不整合を、前記バックボード内で補償・再送中継を
行なうことを特徴とする請求項１記載のカードユニット
間シリアル伝送方法。 - 【請求項４】 前記カードユニットと前記バックボード
との間の電気的結合・物理的結合に、前記カードユニッ
トと前記バックボードとの双方にインピーダンス整合さ
れた高価なコネクタを使用することなく汎用の安価なカ
ードコネクタを使用することを特徴とする請求項１記載
のカードユニット間シリアル伝送方法。 - 【請求項５】 前記差動対シリアル信号は、ＬＶＤＳ
（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ
Ｓｉｇｎａｌ）レベルおよびＰＥＣＬ（Ｐｓｕｅｄ
Ｅｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）レベル
等の差動対シリアル信号であることを特徴とする請求項
４記載のカードユニット間シリアル伝送方法。 - 【請求項６】 前記バックボード内での前記インピーダ
ンス不整合に伴う前記補償・再送中継は、前記インピー
ダンス不整合のインピーダンス整合および前記インピー
ダンス不整合に伴う前記差動対シリアル信号の波形歪の
等化と差動ドライバによる振幅補償とにより行なうもの
であることを特徴とする請求項３記載のカードユニット
間シリアル伝送方法。 - 【請求項７】 前記インピーダンス整合は、リターンロ
スを大きくし前記送信波形が前記送信側に反射して戻ら
ないようにするものであることを特徴とする請求項６記
載のカードユニット間シリアル伝送方法。 - 【請求項８】 前記インピーダンス整合および前記波形
歪の等化と前記振幅補償は、前記送信データのアイ開口
率を改善するものであることを特徴とする請求項６記載
のカードユニット間シリアル伝送方法。 - 【請求項９】 送信データをパラレル信号で出力する信
号送信手段と、前記信号送信手段出力の前記パラレル信
号を差動対シリアル信号に変換するパラレル／シリアル
変換手段と、前記パラレル／シリアル変換手段出力の前
記差動対シリアル信号をバックボードへ送出するために
前記バックボードと物理的に結合する第１のカードコネ
クタとからなる送信側カードユニットと；前記送信側カ
ードユニットの前記第１のカードコネクタと物理的に結
合して前記パラレル／シリアル変換手段からの前記差動
対シリアル信号を内部にとり込む第２のカードコネクタ
と、前記第２のカードコネクタを介して入力される前記
パラレル／シリアル変換手段からの前記差動対シリアル
信号のインピーダンス整合をとる第１のインピーダンス
整合手段と、前記第１のインピーダンス整合手段出力の
前記差動対シリアル信号を等化し波形整形するイコライ
ザと、前記イコライザ出力の前記差動対シリアル信号の
振幅を増大して出力する差動ドライバと、前記差動ドラ
イバ出力の前記振幅増大された前記差動対シリアルを受
信側カードユニットへ送出するために前記受信側カード
ユニットと物理的に結合する第３のカードコネクタとを
有する前記バックボードと；前記バックボードの前記第
３のカードコネクタと物理的に結合して前記差動ドライ
バからの前記差動対シリアル信号を内部に取り込むため
の第４のカードコネクタと、前記第４のカードコネクタ
を介して入力される前記差動ドライバからの前記差動対
シリアル信号のインピーダンス整合をとる第２のインピ
ーダンス整合手段と、前記第２のインピーダンス整合手
段出力の前記インピーダンス整合された前記差動対シリ
アル信号をパラレル信号に変換するシリアル／パラレル
変換手段と、前記シリアル／パラレル変換手段出力の前
記パラレル信号を受信データとして入力する信号受信手
段とからなる前記受信側カードユニットと；を備えるこ
とを特徴とするカードユニット間シリアル伝送方式。 - 【請求項１０】 前記イコライザが、ケーブルイコライ
ザであることを特徴とする請求項９記載のカードユニッ
ト間シリアル伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104574A JP2001292178A (ja) | 2000-04-06 | 2000-04-06 | カードユニット間シリアル伝送方法および方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104574A JP2001292178A (ja) | 2000-04-06 | 2000-04-06 | カードユニット間シリアル伝送方法および方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001292178A true JP2001292178A (ja) | 2001-10-19 |
Family
ID=18618091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104574A Pending JP2001292178A (ja) | 2000-04-06 | 2000-04-06 | カードユニット間シリアル伝送方法および方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001292178A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1464970A1 (en) * | 2003-04-04 | 2004-10-06 | Agilent Technologies Inc | Loop-back testing with delay elements |
| JP2013089729A (ja) * | 2011-10-17 | 2013-05-13 | Renesas Electronics Corp | リドライバｉｃ、半導体装置、及びその製造方法 |
-
2000
- 2000-04-06 JP JP2000104574A patent/JP2001292178A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1464970A1 (en) * | 2003-04-04 | 2004-10-06 | Agilent Technologies Inc | Loop-back testing with delay elements |
| JP2013089729A (ja) * | 2011-10-17 | 2013-05-13 | Renesas Electronics Corp | リドライバｉｃ、半導体装置、及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180129627A1 (en) | Receiver training during a sata out of band sequence | |
| JP4880337B2 (ja) | ネットワーク監視装置 | |
| US11018709B2 (en) | Active 1:N breakout cable | |
| US8724678B2 (en) | Electromagnetic interference reduction in wireline applications using differential signal compensation | |
| US11012252B2 (en) | Active ethernet cable | |
| US20080069052A1 (en) | Techniques for decoding information from signals received over multiple channels | |
| US6928110B2 (en) | Adaptive equalizer training circuit, modem apparatus and communication apparatus | |
| US20040041652A1 (en) | Equalizer, equalization method, and transmitter | |
| JP2008124669A (ja) | データ受信装置 | |
| TWI437828B (zh) | 傳輸介面的阻抗與增益補償裝置與方法 | |
| US7106235B1 (en) | Active hybrid circuit for a full duplex channel | |
| JP2009055306A (ja) | データ受信装置 | |
| US20080159414A1 (en) | Apparatus for and method of baseline wander mitigation in communication networks | |
| JP2001292178A (ja) | カードユニット間シリアル伝送方法および方式 | |
| US6463496B1 (en) | Interface for an I2C bus | |
| JP4972948B2 (ja) | バックボード伝送方法、バックボード伝送装置及び基板ユニット | |
| JP5968457B2 (ja) | ループスルー機能を有するアクティブコネクタ | |
| US10135641B1 (en) | Far end crosstalk cancellation for serdes links | |
| US11218186B2 (en) | 10-meter 100 Gbps copper wire ethernet cable | |
| US7000170B2 (en) | Method and apparatus for generating CRC/parity error in network environment | |
| CN102138310A (zh) | 信号传输装置 | |
| JP4748167B2 (ja) | データ伝送システム、受信装置及びこれらを用いたデータ伝送方法 | |
| US10666465B1 (en) | Adaptive selection of isolation ground for differential interface | |
| CN115133941B (zh) | 信号接收端、串行器以及通信系统 | |
| US7613235B2 (en) | Hitless modem pool expansion at steady state |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031125 |