JP4972948B2 - バックボード伝送方法、バックボード伝送装置及び基板ユニット - Google Patents

バックボード伝送方法、バックボード伝送装置及び基板ユニット Download PDF

Info

Publication number
JP4972948B2
JP4972948B2 JP2006037222A JP2006037222A JP4972948B2 JP 4972948 B2 JP4972948 B2 JP 4972948B2 JP 2006037222 A JP2006037222 A JP 2006037222A JP 2006037222 A JP2006037222 A JP 2006037222A JP 4972948 B2 JP4972948 B2 JP 4972948B2
Authority
JP
Japan
Prior art keywords
wave
signal wave
unit
signal
backboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006037222A
Other languages
English (en)
Other versions
JP2007221267A (ja
Inventor
太 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006037222A priority Critical patent/JP4972948B2/ja
Priority to US11/438,349 priority patent/US7974799B2/en
Publication of JP2007221267A publication Critical patent/JP2007221267A/ja
Application granted granted Critical
Publication of JP4972948B2 publication Critical patent/JP4972948B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H04L25/0305—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure using blind adaptation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H04B3/58—Repeater circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356—Baseband transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

本発明は、集積回路が搭載された基板ユニットを送信側と受信側に配し、これら送信側基板ユニットと受信側基板ユニットとの間でバックボードを介した信号波による通信を行う際に、該基板ユニットを該バックボードに接続するコネクタにおいて発生して該信号波に重畳される反射波をキャンセルするバックボード伝送方法、バックボード伝送装置及び基板ユニットに関し、特に、バックボード伝送における高速通信の信頼性を確保することが可能なバックボード伝送方法、バックボード伝送装置及び基板ユニットに関する。
従来、電子機器は、集積回路を含む電子回路を搭載した基板ユニットをバックボードを介して接続することにより構成されることが一般的である。バックボードには、基板ユニットの出力端子ピンを挿入するためのコネクタが配置されている。コネクタに出力端子ピンを挿入することにより、基板ユニットとバックボードとが電気的に接続されることとなる。なお、バックボードを介した基板ユニット間の通信をバックボード伝送という。
ところで、電子機器として通信網の中継器を例に取ると、通信量の増大に伴って、該中継器の処理能力の向上が図られてきている。従来は、中継器の処理能力の向上のために、該中継器のチャネルの増加させることにより対応することが一般的であった。しかし、チャネルの増加に伴って中継器の構成部品が多くなり、中継器が大型化してしまうという問題点があった。
これに対し、中継器の大型化を招来することなく処理能力を向上させるために、チャネルを増加させずに、１チャネルの処理速度を向上させることが検討されている。しかし、このチャネルの処理速度の向上には、バックボード伝送の高速通信の信頼性がボトルネックとなっていた。
基板ユニットとバックボードとの間の接続は、ピンをスルーホールと呼ばれる穴へ嵌合することによりなされるが、ピンとスルーホールとの間で接触する部分と接触しない部分が存在するために、該接触しない部分がスタブと呼ばれる、電気回路的に迂回する部分となってしまう。
バックボード伝送における高速通信では、スタブにおいて発生する遅延波が直接波に重ねあわされることによりノイズとなる。また、このノイズによって、直接波により搬送される通信信号の利得が損失を被ることとなる。即ち、このノイズの発生が、バックボード伝送の高速化のネックとなり、高速通信の信頼性を損ねていた。
そこで、例えば、非特許文献１には、スタブの発生を回避し、以ってノイズとなる遅延波の発生を抑止することができる基板ユニットとバックボードとの接続コネクタを含むバックボード伝送方法が開示されている。このバックボード伝送方法によれば、10Gbps程度の高速通信において、ノイズの発生や通信信号の利得損失を防止し、高速通信の信頼性を確保することができる。
三菱電機株式会社、"世界で初めて速度10Gbps、距離50mmの中継器内ボード間伝送を実証"、[online]、2003年10月2日、ニュースリリース、[平成18年2月1日検索]、インターネット＜URL：http://www.mitsubishielectric.co.jp/news-data/2003/pdf/1002-b.pdf＞
しかしながら、上記非特許文献１に代表される代表技術では、高々10Gbps程度の高速通信の信頼性を確保するに止まり、近年の更なる速度の高速通信に対応するものではない。具体的には、バックボード伝送における高速通信では、基板ユニットとコネクタ部分とのインピーダンス不整合による反射波の影響が大きな問題となる。
低速通信であれば、１タイムスロット時間内に反射波の影響が収まり、１ビットのパルスの波形に影響を与えるのみであるが、高速通信であれば、タイムスロットが短くなるために、複数のタイムスロット時間内の複数ビットのパルスに影響を与えるようになる。このために、パルスのビットを正確に受信することが不可能となってしまっていた。
このことから、更なる高速度のバックボード伝送において、コネクタ部分でのインピーダンス不整合による反射波の影響を除去し、パルスを正確に受信し、ビットを正確に判別可能とすることがきわめて重要な課題となっている。
本発明は、上記問題点（課題）を解消するためになされたものであって、更なる高速度のバックボード伝送において、コネクタ部分でのインピーダンス不整合による反射波の影響を除去し、パルスを正確に受信し、ビットを正確に判別可能とするバックボード伝送方法、バックボード伝送装置及び基板ユニットを提供することを目的とする。
上述した問題を解決し、目的を達成するため、本発明の一つの態様は、集積回路が搭載された基板ユニットを送信側と受信側に配し、これら送信側基板ユニットと受信側基板ユニットとの間でバックボードを介した信号波による通信を行う際に、該基板ユニットを該バックボードに接続するコネクタにおいて発生して該信号波に重畳される反射波をキャンセルするバックボード伝送方法であって、前記基板ユニット間で受け渡される前記信号波をモニタし、該信号波に対する前記反射波の遅延時間及び利得を検出する信号波モニタ工程と、前記信号波モニタ工程で検出された前記遅延時間に基づいて前記信号波と同一特性のキャンセル波生成用信号波の遅延調整を行う遅延調整工程と、前記信号波モニタ工程で検出された前記利得に基づいて前記キャンセル波生成用信号波の利得調整を行う利得調整工程と、前記遅延調整工程及び前記利得調整工程により波形調整された前記キャンセル波生成用信号波を前記信号波に重畳して前記反射波をキャンセルする反射波キャンセル工程とを含んだことを特徴とする。
また、本発明の他の態様は、上記発明の態様において、前記キャンセル波生成用信号波は、前記送信側基板ユニットに含まれるサンプルパルス発生工程で周期的に発生され、擬似インピーダンスを通過したサンプルパルスであることを特徴とする。
また、本発明の他の態様は、集積回路が搭載された基板ユニットを送信側と受信側に配し、これら送信側基板ユニットと受信側基板ユニットとの間でバックボードを介した信号波による通信を行う際に、該基板ユニットを該バックボードに接続するコネクタにおいて発生して該信号波に重畳される反射波をキャンセルするバックボード伝送装置であって、前記基板ユニット間で受け渡される前記信号波をモニタし、該信号波に対する前記反射波の遅延時間及び利得を検出する信号波モニタ手段と、前記信号波モニタ手段により検出された前記遅延時間に基づいて前記信号波と同一特性のキャンセル波生成用信号波の遅延調整を行う遅延調整手段と、前記信号波モニタ手段により検出された前記利得に基づいて前記キャンセル波生成用信号波の利得調整を行う利得調整手段と、前記遅延調整手段及び前記利得調整手段により波形調整された前記キャンセル波生成用信号波を前記信号波に重畳して前記反射波をキャンセルする反射波キャンセル手段とを備えたことを特徴とする。
また、本発明の他の態様は、上記発明の態様において、サンプルパルスを周期的に発生するサンプルパルス発生手段をさらに備え、前記キャンセル波生成用信号波は、擬似インピーダンスを通過した前記サンプルパルスであることを特徴とする。
また、本発明の他の態様は、集積回路が搭載された基板ユニットを送信側と受信側に配し、これら送信側基板ユニットと受信側基板ユニットとの間でバックボードを介した信号波による通信を行う際に、該基板ユニットを該バックボードに接続するコネクタにおいて発生して該信号波に重畳される反射波をキャンセルするバックボード伝送における前記基板ユニットであって、前記基板ユニット間で受け渡される前記信号波をモニタし、該信号波に対する前記反射波の遅延時間及び利得を検出する信号波モニタ手段と、前記信号波モニタ手段により検出された前記遅延時間に基づいて前記信号波と同一特性のキャンセル波生成用信号波の遅延調整を行う遅延調整手段と、前記信号波モニタ手段により検出された前記利得に基づいて前記キャンセル波生成用信号波の利得調整を行う利得調整手段と、前記遅延調整手段及び前記利得調整手段により波形調整された前記キャンセル波生成用信号波を前記信号波に重畳して前記反射波をキャンセルする反射波キャンセル手段とを備えたことを特徴とする。
本発明によれば、バックボードを介した基板ユニット間の伝送において、バックボードと基板ユニットとを接続するコネクタ部分で発生する反射波をキャンセルすることが可能となるので、かかる伝送の高速通信における反射波の影響を抑止し、通信の信頼性を確保、向上させることができる。
また、本発明によれば、キャンセル波生成用信号波が送信側基板ユニットから周期的に発生され送信されるサンプルパルスであるので、周辺環境変化に応じて変化する反射波の特性を迅速に把握して、的確に該反射波をキャンセルすることが可能となる。
以下に添付図面を参照して、本発明に係るバックボード伝送方法、バックボード伝送装置及び基板ユニットの好適な実施例を詳細に説明する。本発明におけるバックボード伝送は、シリアル通信によるデジタル信号を送信するものであるとするが、これに限らず、電源を供給するものであってもよい。なお、以下に示す実施例１では、受信側の基板ユニットにおいて反射波の特性をモニタし、該モニタ結果に基づいて反射波をキャンセルするバックボード伝送方法を示す。また、実施例２では、受信側の基板ユニットにおいて反射波の特性をモニタし、該モニタ結果に基づいて送信側の基板ユニットにおいて反射波をキャンセルするバックボード伝送方法等の種々の変形例を示すこととする。
図１は、本発明に係るバックボード伝送方法の概要を説明する説明図である。同図に示すように、バックボード（ＢＷＢ、バックワイヤードボード）が有するシートコネクタ（コネクタ）に、バックボードに垂直になるように２枚のドーターボード（基板ユニット）が挿入されている。ドーターボードは、ＬＳＩなどの集積回路が搭載されるものである。このようにして、バックボードを介して該２枚のドーターボードが電気回路として接続されることとなる。
なお、同図では、説明の簡略化のために、バックボードに２枚のドーターボードが接続されることとしているが、バックボードには２枚以上のドーターボードが接続されることが一般的である。実施例１では、２枚のドーターボード間での通信で発生する反射波のキャンセルについて説明を行うため、このように簡略化して図示している。
従来のバックボード伝送方法では、送信側ドーターボードから送信された信号の直接波が、受信側ドーターボードのシートコネクタで反射して反射波が発生する。この反射波は、バックボード上で搬送路を構成する回路のバックボードインピーダンスが、シートコネクタのインピーダンスと一致しないために発生する。これに対し、ドーターボードの集積回路の出力ピンからシートコネクタまでの間は、この距離を短くし、かつバッファを介在させることによってインピーダンスマッチングを行い、反射波の発生を防ぐことができる。前述の反射波は、直接波の搬送路を逆行して伝播し、送信側ドーターボードのシートコネクタでさらに反射してさらなる反射波が発生する。該反射波が直接波に重ね合わされて、直接波の波形を乱すノイズとなる（図１（１））。
そこで、本発明のバックボード伝送方法では、第２の反射波を打ち消すことが可能な特性を持つキャンセル波を発生させ、反射波が重ねあわされた直接波に重ね合わせる（図１（２））。すると、反射波がキャンセル波によりキャンセルされ、ノイズ混入の無い直接波が得られる（図１（３））。このようにして、直接波から反射波を除去するところに、本発明の特徴がある。
次に、図１に示した直接波への反射波の重ね合わせについて説明する。図２は、直接波に反射波が重畳される状況を説明する図である。なお、同図に示す送信側及び受信側の２つのシートコネクタは、同一特性を持つものであることとする。同図に示すように、送信側ドーターボードから通信信号として、ｎ（ビット番号）及びｔ（時刻）の関数で表されるパルス波Ａ(ｎ，ｔ)が送信される。シートコネクタでのパルス波の反射率をＲとすると、送信されたパルス波Ａ(ｎ，ｔ)のうち直接波として受信側シートコネクタへ到達する直接受信波は、次式で表される。
Figure 0004972948
受信側ドーターボードのシートコネクタで反射した反射波は、送信側ドーターボード及び受信側ドーターボードの間の搬送路を逆行し、さらに送信側ドーターボードのシートコネクタで反射する。受信側ドーターボードのシートコネクタで反射してから送信側ドーターボードのシートコネクタで反射するまでの時間をＴとする。この反射波のうち、受信側のシートコネクタにおける反射により利得が損失する。即ち、シートコネクタで２回反射して、さらに受信側シートコネクタで利得が損失した第１の反射波は、時間Ｔだけ遅延するので、次式で表される。
Figure 0004972948
同様にして、受信側シートコネクタで反射した後に送信側シートコネクタで反射することを１回の反射とすると、第（ｉ−１）番目の反射波が、受信側シートコネクタ及び送信側シートコネクタでさらに１回反射して第ｉ番目に発生する第ｉの反射波は、次式で表現される。
Figure 0004972948
したがって、第ｉの反射波（ｉ＝０、１、・・・、∞）が全て直接受信波に重畳されることから、反射波の影響を受けた後の送信波は、次式で表現される。なお、直接受信波に重畳され、信号不正を引き起こす原因となる反射波は、その利得がビットオンと認識されうる所定閾値以上である場合に限られる。このため、第ｉの反射波（ｉ＝０、１、・・・、∞）が全て直接受信波に重畳される訳ではなく、所定値以下のｉについて第ｉの反射波が直接受信波に重畳されることとなる。しかし、実施例１では、説明の便宜上、反射波の利得と所定閾値との比較を考慮しないものとする。
Figure 0004972948
次に、本発明の特徴について説明する。図３は、本発明の特徴を説明する図である。同図に示すように、Ｉ0＝Ａ（ｎ，ｔ）で表される出力波が分岐バッファに入力され、反射波が重畳された送信波Ｉ1が２方向へ分岐される。ここでＩ1は、次式で表される。
Figure 0004972948
一方の送信波Ｉ1は、差動増幅回路へ直接入力される。もう一方の送信波Ｉ1には、先ず波形遅延処理が行われる。波形遅延処理は、Ｉ1の各項をＴだけ遅延処理するものである。これにより、波形遅延処理された送信波Ｉ2は、次式で表される。
Figure 0004972948
次に、このＩ2には、反射波抽出処理が行われる。反射波抽出処理では、Ｉ2の反射成分Ｉ3を、反射率Ｒ2を乗じて算出する。これにより、反射波抽出処理された送信波Ｉ3は、次式で表される。
Figure 0004972948
次に、送信波Ｉ3が差動増幅回路へ入力されて出力反転され、別に入力された送信波Ｉ1に重畳される、即ち、Ｉ1−Ｉ3を計算することにより、直接波の成分であるＩ4を抽出することができる。なお、Ｉ4は、次式で表される。
Figure 0004972948
次に、実施例１の反射波キャンセル回路の構成について説明する。図４は、反射波キャンセル回路の構成を示す図である。同図に示すように、反射波キャンセル回路Ｕは、受信波形モニタ部１００と、遅延調整部１５０と、利得調整部１６０と、分岐バッファ２００と、差動増幅部３００とを有する。なお、反射波キャンセル回路Ｕは、送信側ドーターボード、バックボード及び受信側ドーターボードに跨って構成されるものであるが、概念的構成では、何れの構成要素が何れのボードに搭載されるかの区別は問わない。
分岐バッファ２００は、入力された送信側ドーターボードの集積回路からの出力波を２つに分岐させるバッファである。また、分岐させた出力波の利得を上げる増幅器の役割も担う。分岐させられた２つの出力波は、同一特性を持つものである。一方の第１の分岐出力波は差動増幅部３００へ入力され、もう一方の第２の分岐出力波は、受信波形モニタ部１００及び遅延調整部１５０へ入力される。
受信波形モニタ部１００は、第２の分岐出力波に重畳されている遅延波の遅延時間Ｔ及び利得の減衰の程度を示す反射率Ｒを検出するものである。これら遅延時間Ｔ及び反射率Ｒは、遅延調整部１５０及び利得調整部１６０へそれぞれ入力される。遅延時間Ｔの入力を受け、遅延調整部１５０は、第２の分岐出力波の遅延調整を行う。また、反射率Ｒの入力を受け、利得調整部１６０は、第２の分岐出力波の利得調整を行う。
差動増幅部３００は、第１の分岐出力波及び利得調整部１６０により利得調整された第２の分岐出力波の入力を受け、第１の分岐出力波に出力反転した第２の分岐出力波を重畳することによって、反射波の成分がキャンセルされた出力波を得ることとなる。
次に、図４に示した反射波キャンセル回路Ｕを実装した場合の構成について説明する。図５は、バックボードを介して接続されたドーターボード間における反射波キャンセル回路の構成を示す機能ブロック図である。同図に示すように、反射波キャンセル回路Ｕは、送信側集積回路５１０及び分岐バッファ２００を有する送信側ドーターボード５００と、シートコネクタ６１０ａ及び６１０ｂを有するバックボード６００と、受信波形モニタ部１００、遅延調整部１５０、利得調整部１６０、差動増幅部３００及び受信側集積回路７１０を有する受信側ドーターボード７００とを備える。
送信側集積回路５１０は、ＬＳＩなど多数の信号出力端子を有する電子部品である。該信号出力端子からシリアル波で搬送されるデジタル信号が出力される。送信側集積回路５１０の信号出力端子から出力される信号波は、分岐バッファ２００へ入力され、同一特性を持つ第１の分岐出力波及び第２の分岐出力波へ分岐される。第１の分岐出力波及び第２の分岐出力波は、シートコネクタ６１０ａからバックボード６００の配線回路をそれぞれ経由して、シートコネクタ６１０ｂから受信側ドーターボード７００へそれぞれ入力される。
受信側ドーターボード７００へ入力された第１の分岐出力波は、差動増幅部３００へ直接入力されるものである。一方で、受信側ドーターボード７００へ入力された第２の分岐出力波は、受信波形モニタ部１００及び遅延調整部１５０へそれぞれ入力される。受信波形モニタ部１００から遅延時間Ｔの入力を受けた遅延調整部１５０は、第２の分岐出力波の遅延調整を行う。さらに、受信波形モニタ部１００から反射率Ｒの入力を受けた利得調整部１６０は、遅延調整部１５０により遅延調整された第２の分岐出力波の利得調整を行う。そして、前述の第１の分岐出力波及び利得調整部１６０により利得調整された第２の分岐出力波の入力を受け、差動調整部３００は、反射波成分がキャンセルされた直接波を抽出する。この反射波成分がキャンセルされた直接波が受信側集積回路７１０により受信され、所定のデジタル情報が正確に受け渡されることとなる。
次に、図４及び５に示した受信波形モニタ部の構成について説明する。図６は、図４及び５に示した受信波形モニタ部の構成を示す機能ブロック図である。同図に示すように、受信波形モニタ部１００は、信号入力部１０１と、増幅器１０２ａ及び１０２ｂと、アドレスカウンタ１０３ａ及びカウンタ１０３ｂと、コンパレータ１０４と、ＤＥＬＡＹ又は論理ゲート１０５と、ピークホールド回路１０６と、ＡＤコンバータ１０７と、メモリ１０８ａ及び１０８ｂと、遅延時間出力部１０９ａと、振幅ピーク出力部１０９ｂとを備える。
信号入力部１０１へ入力された入力信号は、第１の入力信号及び第２の入力信号に分岐される。第１の入力信号は遅延時間を検出するために利用され、第２の入力信号は利得減衰率を算出するための振幅（利得）ピークを検出するために利用される。第１の入力信号は増幅器１０２ａで利得が増幅され、第２の入力信号は増幅器１０２ｂで利得が増幅される。
増幅器１０２ａで利得が増幅された第１の入力信号は、アドレスカウンタ１０３ａに入力される信号と、メモリ１０８ａに直接入力される信号と、コンパレータ１０４に入力される信号とＤＥＬＡＹ又は論理ゲート１０５に入力される信号とに分岐される。増幅器１０２ａから信号を受け取ったアドレスカウンタ１０３ａはメモリアドレスをインクリメントし、該信号のパルスの立ち上がりの検出タイミングにおいてカウントされているメモリアドレス（Ａ）をメモリ１０８ａ及び１０８ｂへ受け渡す。コンパレータ１０４は、最後にカウンタ１０３ｂをクリアしてから最初に到達した最大振幅パルスの到達タイミングでカウンタ１０３ｂをクリアする。カウンタ１０３ｂはメモリアドレスをインクリメントし、前述のカウンタ１０３ｂのクリアタイミングにおいてカウントされているメモリアドレス（Ｂ）をメモリ１０８ａへ受け渡す。遅延時間出力部１０９ａは、メモリアドレス（Ａ）及び（Ｂ）から反射波の遅延時間Ｔを算出し、遅延調整部１５０へ受け渡す。
ＤＥＬＡＹ又は論理ゲート１０５は、第１の入力信号の遅延波をピークホールド回路１０６に入力し、入力された第２の入力信号との比較から反射波の最大振幅を検出する。ＡＤコンバータ１０７は、この最大振幅の情報をデジタル変換してメモリ１０８ｂへ受け渡す。振幅ピーク出力部１０９ｂは、直接波の最大振幅ピークに対する遅延波の最大振幅ピークの比をとることによって反射率（減衰率）を算出し、利得調整部１６０へ受け渡す。
なお、増幅器１０２ａ及び１０２ｂは、反射波のモニタ精度を向上させるために設けられるものであって、十分なモニタ精度が得られる場合には省略可能である。
次に、図６に示したアドレスカウンタ１０３ａ及びカウンタ１０３ｂの構成について説明する。図７は、図６に示したアドレスカウンタ１０３ａ及びカウンタ１０３ｂの概略構成を示す図である。同図に示すように、アドレスカウンタ１０３ａ及びカウンタ１０３ｂは、周期８Ｔの発振器１２０と、時間Ｔの位相遅延部１２１ｂ、時間２Ｔの位相遅延部１２１ｃ、時間３Ｔの位相遅延部１２１ｄ、時間４Ｔの位相遅延部１２１ｅ、時間５Ｔの位相遅延部１２１ｆ、時間６Ｔの位相遅延部１２１ｇ及び時間７Ｔの位相遅延部１２１ｈと、第１カウンタ１２２ａ、第２カウンタ１２２ｂ、第３カウンタ１２２ｃ、第４カウンタ１２２ｄ、第５カウンタ１２２ｅ、第６カウンタ１２２ｆ、第７カウンタ１２２ｇ及び第８カウンタ１２２ｈと、デコード回路１２３とを備える。
第１カウンタ１２２ａ〜第８カウンタ１２２ｈは、同一の１ビットカウンタであって、周期８Ｔで作動するものである。第１カウンタ１２２ａは発振器１２０と直接接続され、発振器１２０本来の周期で作動する。第２カウンタ１２２ｂは位相遅延部１２１ｂを介して発振器１２０と接続され、発振器１２０本来の周期からＴだけ遅延する周期で作動する。第３カウンタ１２２ｃは位相遅延部１２１ｃを介して発振器１２０と接続され、発振器１２０本来の周期から２Ｔだけ遅延する周期で作動する。第４カウンタ１２２ｄは位相遅延部１２１ｄを介して発振器１２０と接続され、発振器１２０本来の周期から３Ｔだけ遅延する周期で作動する。第５カウンタ１２２ｅは位相遅延部１２１ｅを介して発振器１２０と接続され、発振器１２０本来の周期から４Ｔだけ遅延する周期で作動する。第６カウンタ１２２ｆは位相遅延部１２１ｆを介して発振器１２０と接続され、発振器１２０本来の周期から５Ｔだけ遅延する周期で作動する。第７カウンタ１２２ｇは位相遅延部１２１ｇを介して発振器１２０と接続され、発振器１２０本来の周期から６Ｔだけ遅延する周期で作動する。第８カウンタ１２２ｈは位相遅延部１２１ｈを介して発振器１２０と接続され、発振器１２０本来の周期から７Ｔだけ遅延する周期で作動する。
デコード回路１２３は、第１カウンタ１２２ａ〜第８カウンタ１２２ｈから入力されたカウンタ計数ビットをデコードするものである。また、各カウンタには、クリア信号の入力線が接続されている。
このように、カウンタが動作可能なクロックを分岐させ、位相を遅延させて各カウンタを動作させることにより、１ビットカウンタを単独で使用するよりもより高速なビットレートの出力波に重畳されている反射波の遅延時間を検出することが可能となる。
以上、本発明の実施例１を説明したが、本発明は、これに限られるものではなく、特許請求の範囲に記載した技術的思想の範囲内で、更に種々の異なる実施例で実施されてもよいものである。以下に、変形例を示すこととする。
図８〜１０は、図６に示した受信波形モニタ部１００の構成の変形例の一例を示す機能ブロック図である。
図８は、図６の受信波形モニタ部１００の信号入力部１０１と増幅器１０２ａ及び１０２ｂとの間に擬似インピーダンス１１０を設けた構成である。該擬似インピーダンス１１０を設けることによって、信号入力部１０１へ入力する入力信号を、送信側集積回路とは別個のパルス発生装置からサンプル的に送信される周期単パルス信号（サンプルパルス）とすることができる。このように、定期的に送信されるサンプルパルスを使用して遅延波の特性を検出するようにすると、温度等の環境変化によって影響を受けるインピーダンスの変化に迅速に対応することができる。
図９は、図６の受信波形モニタ部１００の増幅器１０２ａから分岐される分岐信号を入力させるＮＯＴゲート１１１を追加した構成である。この場合、立ち上がりエッジ位置遅延時間出力部１０９ａ−１は、遅延時間出力部１０９ａと同様に、パルスの立ち上がりの遅延時間Ｔ1を算出する。算出ＮＯＴゲート１１１は、入力信号を反転させ、該反転信号をアドレスカウンタ１０３ｃ及びメモリ１０９ｃへ受け渡す。
アドレスカウンタ１０３ｃはアドレスカウンタ１０３ａと同様に、パルスの立ち上がりを検出することができる。入力信号が反転信号であるため、パルスの立ち上がりを検出することによって、反転前の信号のパルスの立ち下がりを検出することになる。このパルスの立ち上がりのタイミングの情報をメモリ１０８ｃへ受け渡す。また、メモリ１０８ｃには、カウンタ１０３ｂから最大振幅パルスの到達タイミングの情報が受け渡されている。立ち下がりエッジ位置遅延時間出力部１０９ａ−２は、パルスの立ち上がりのタイミングの情報、最大振幅パルスの到達タイミングの情報及びＮＯＴゲート１１１から直接入力された入力波から、パルスの立ち下りの遅延時間Ｔ2を算出する。
そして、パルスの立ち上がりの遅延時間Ｔ1及びパルスの立ち下りの遅延時間Ｔ2は、共に遅延調整部１５０へ入力される。該遅延調整部１５０は、Ｔ1及びＴ2の平均を当該パルスの遅延時間として採用する。
図１０は、図９の受信波形モニタ部１００の信号入力部１０１と増幅器１０２ａ及び１０２ｂとの間に擬似インピーダンス１１０を設けた構成である。この構成を取ることの目的は、図８の受信波形モニタ部１００と同様である。
図１１〜１５は、図５に示したバックボードを介して接続されたドーターボード間における反射波キャンセル回路Ｕの構成の変形例の一例を示す機能ブロック図である。
図１１は、図５に示した反射波キャンセル回路Ｕに比べて、遅延調整部１５０及び利得調整部１６０を、送信側ドーターボード５００に配置した構成である。受信側ドーターボード７００の受信波形モニタ部１００において検出された反射波の遅延時間及び反射率を、遅延調整部１５０及び利得調整部１６０へ入力するために受信側ドーターボード７００に遅延情報出力部１３０ａ及び利得情報出力部１３０ｂが設けられ、送信側ドーターボード５００に遅延情報検知部１４０ａ及び利得情報検知部１４０ｂが設けられる。受信波形モニタ部１００が出力した反射波の遅延情報は、遅延情報出力部１３０ａからシートコネクタ６１０ｂ、バックボード６００及びシートコネクタ６１０ａを経由して遅延情報検知部１４０ａへ受け渡された後に遅延調整部１５０へ入力される。また、受信波形モニタ部１００が出力した反射波の反射率に関する利得情報は、利得情報出力部１３０ｂからシートコネクタ６１０ｂ、バックボード６００及びシートコネクタ６１０ａを経由して利得情報検知部１４０ｂへ受け渡された後に利得調整部１６０へ入力される。
図１２は、図１１に示した反射波キャンセル回路Ｕに比べて、送信側集積回路５１０が、信号出力端子Ｄ及び反転信号出力端子ｘＤを有することから、該反転信号出力端子ｘＤから出力される反転信号を利用して反射波のキャンセル波を生成する構成となっている。即ち、反転信号出力端子ｘＤから出力される反転信号をＮＯＴゲート１４１を通過させさらに反転させた信号は信号出力端子Ｄから出力される信号と一致するものであることから、この信号波形を受信波形モニタ部１００でモニタした結果を遅延調整部１５０及び利得調整部１６０で使用して反射波をキャンセルするものである。
図１３は、図１２に示した反射波キャンセル回路Ｕに比べて、さらに送信側集積回路５１０が遅延調整部１５０を有する構成を利用するものである。このように、反転信号出力端子ｘＤや遅延調整部１５０を有する送信側集積回路５１０を利用することによって、反射波キャンセル回路をよりコンパクトに構成することが可能となる。
図１４は、図５に示した反射波キャンセル回路Ｕに比べて、受信側ドーターボード７００が分岐バッファ２００を有する構成である。このように、分岐バッファ２００は、受信側ドーターボード７００又は送信側ドーターボード５００の何れが備えてもよい。
なお、以上の実施例で説明した送信側ドーターボード５００と受信側ドーターボード７００との間の搬送路は、１本の搬送路を双方向で共有することとしてもよいし、送信方向に応じて搬送路を分けることとしてもよい。
図１５は、図１４に示した反射波キャンセル回路Ｕに比べて、送信側ドーターボード５００が単パルス生成部５３０を備える構成である。単パルス生成部５３０は、送信側集積回路５１０と同一特性のサンプルパルスを周期的、単発的に発生させるものである。パルス生成部５３０が発生した単パルスは、シートコネクタ６１０ａ、バックボード６００及びシートコネクタ６１０ｂを経て分岐バッファ２００ｂへ入力される。送信側集積回路５１０が発生した信号波は、シートコネクタ６１０ａ、バックボード６００及びシートコネクタ６１０ｂを経て分岐バッファ２００ａへ入力される。分岐バッファ２００ａ及び分岐バッファ２００ｂは同一のインピーダンスを持つ。このように、単パルスを送信する専用の配線を備える場合には、送信側集積回路５１０が発生した信号波と同一の条件となるように同一のインピーダンスを持つ分岐バッファを通過させるようにしなければならない。なお、図１５に示す反射波キャンセル回路Ｕの受信波形モニタ部１００は、図８又は図１０に示した構成をとることとなる。このように、定期的に送信されるサンプルパルスを使用して遅延波の特性を検出するようにすると、温度等の環境変化によって影響を受けるインピーダンスの変化に迅速に対応することができる。
次に、前述の反射波が複合反射である場合の複合反射波のキャンセル方法及びキャンセル回路の多段構成について説明する。図１６は、複合反射波のキャンセル方法を説明する図である。
複合反射波は、遅延時間及び反射率が異なる複数の反射波が重畳されたものである。しかし、該重畳は線形加算であるために、異なる反射波キャンセル回路を多段構成にすることでそれぞれの反射波を順次キャンセルすることが可能である。
図１６に示すように、Ｉ10＝Ａ（ｎ，ｔ）で表される出力波が分岐バッファに入力され、反射波が複合的に重畳された送信波Ｉ11が２方向へ分岐される。ここでＩ11は、次式で表される。
Figure 0004972948
一方の送信波Ｉ11は、差動増幅回路へ直接入力される。もう一方の送信波Ｉ11には、先ず波形遅延処理が行われる。波形遅延処理は、Ｉ11の各項をＴ2だけ遅延処理するものである。これにより、波形遅延処理された送信波Ｉ12は、次式で表される。
Figure 0004972948
次に、このＩ12には、反射波抽出処理が行われる。反射波抽出処理では、Ｉ12の反射成分Ｉ13を、反射率Ｒ2 2を乗じて算出する。これにより、反射波抽出処理された送信波Ｉ13は、次式で表される。
Figure 0004972948
次に、送信波Ｉ13が差動増幅回路へ入力されて出力反転され、別に入力された送信波Ｉ11に重畳される、即ち、Ｉ11−Ｉ13を計算することにより、遅延時間Ｔ2、反射率Ｒ2の反射波をキャンセルした送信波であるＩ14を抽出することができる。なお、Ｉ14は、次式で表される。
Figure 0004972948
さらに同様に、Ｉ14で表される送信波が分岐バッファに入力され、遅延時間Ｔ1、反射率Ｒ1の反射波が重畳された送信波Ｉ14が２方向へ分岐される。一方の送信波Ｉ14は、差動増幅回路へ直接入力される。もう一方の送信波Ｉ14には、先ず波形遅延処理が行われる。波形遅延処理は、Ｉ14の各項をＴ1だけ遅延処理するものである。これにより、波形遅延処理された送信波Ｉ15は、次式で表される。
Figure 0004972948
次に、このＩ15には、反射波抽出処理が行われる。反射波抽出処理では、Ｉ15の反射成分Ｉ15を、反射率Ｒ1 2を乗じて算出する。これにより、反射波抽出処理された送信波Ｉ16は、次式で表される。
Figure 0004972948
次に、送信波Ｉ16が差動増幅回路へ入力されて出力反転され、別に入力された送信波Ｉ14に重畳される、即ち、Ｉ14−Ｉ16を計算することにより、遅延時間Ｔ1、反射率Ｒ1の反射波をキャンセルした信号波であるＩ17を抽出することができる。なお、Ｉ17は、次式で表される。
Figure 0004972948
次に、図１６に示した複合反射波のキャンセル方法を実現する多段構成のキャンセル回路の構成を説明する。図１７は、図１６に示した複合反射波のキャンセル方法を実現する多段構成のキャンセル回路の構成を示す機能ブロック図である。同図に示すように、キャンセル回路Ｕ1、・・・、Ｕnは、各キャンセル回路が備える分岐バッファ２００の一方の出力が入力切り替え部８００へ接続されている。入力切り替え部８００は、キャンセル回路Ｕ1、・・・、Ｕnのいずれか一つの回路からの分岐信号を選択的に受信波形モニタ部１００へ受け渡す。分岐信号を受信波形モニタ部１００へ受け渡されているキャンセル回路が閉じて作動することとなる。
分岐信号を受け渡された受信波形モニタ部１００は、各キャンセル回路Ｕ1、・・・、Ｕnへ受信波形モニタ結果である遅延時間及び反射率をそれぞれの遅延調整部１５０及び利得調整部１６０へ受け渡す。このようにして、入力切り替え部８００を用い、各キャンセル回路Ｕ1、・・・、Ｕnを受信波形モニタ部１００に対して並列に接続することによって、複数のキャンセル回路をコンパクトに多段構成することができる。
以上の実施例１及び２で、本発明の反射波キャンセル方法及び反射波キャンセル回路について説明したが、送信側ドーターボード５００と受信側ドーターボード７００との間で授受される信号において、エラー訂正や符号変換を併用することが可能である。特に、単パルスを送信した場合の反射波の到達による影響をより小さくするために、エラー訂正を用いることが効果的である。
以上の実施例１及び２では、説明の都合上、送信側ドーターボード５００と受信側ドーターボード７００とに分けて機能ブロックを説明したが、１枚のドーターボードに送信側及び受信側の各機能が併せて実装されることは言うまでもない。
本発明は、電力線ネットワークのような分岐が複数ある搬送路における反射波の影響の除去についても原理的に適用可能である。即ち、電力や電気信号など電気を搬送する搬送路において反射波の影響がある場合に本発明は適用可能である。
（付記１）集積回路が搭載された基板ユニットを送信側と受信側に配し、これら送信側基板ユニットと受信側基板ユニットとの間でバックボードを介した信号波による通信を行う際に、該基板ユニットを該バックボードに接続するコネクタにおいて発生して該信号波に重畳される反射波をキャンセルするバックボード伝送方法であって、
前記基板ユニット間で受け渡される前記信号波をモニタし、該信号波に対する前記反射波の遅延時間及び利得を検出する信号波モニタ工程と、
前記信号波モニタ工程で検出された前記遅延時間に基づいて前記信号波と同一特性のキャンセル波生成用信号波の遅延調整を行う遅延調整工程と、
前記信号波モニタ工程で検出された前記利得に基づいて前記キャンセル波生成用信号波の利得調整を行う利得調整工程と、
前記遅延調整工程及び前記利得調整工程により波形調整された前記キャンセル波生成用信号波を前記信号波に重畳して前記反射波をキャンセルする反射波キャンセル工程と
を含んだことを特徴とするバックボード伝送方法。
（付記２）前記キャンセル波生成用信号波は、前記送信側基板ユニットに含まれるサンプルパルス発生工程で周期的に発生され、擬似インピーダンスを通過したサンプルパルスであることを特徴とする付記１に記載のバックボード伝送方法。
（付記３）前記受信側基板ユニットにおいて前記信号波モニタ工程、前記遅延調整工程、利得調整工程及び前記反射波キャンセル工程を含むことを特徴とする付記１に記載のバックボード伝送方法。
（付記４）前記受信側基板ユニットにおいて前記信号波モニタ工程及び前記反射波キャンセル工程を含み、
前記送信側基板ユニットにおいて前記遅延調整工程及び前記利得調整工程を含むことを特徴とする付記１に記載のバックボード伝送方法。
（付記５）前記送信側基板ユニットにおいて、出力端子と反転出力端子とを有する前記集積回路の該反転出力端子から出力された信号波をさらに反転出力する反転出力工程を含み、
前記反転出力工程において反転出力された信号波に対して前記遅延調整工程及び前記利得調整工程で波形調整を行って前記キャンセル波を生成することを特徴とする付記１〜３のいずれか一つに記載のバックボード伝送方法。
（付記６）前記集積回路において前記遅延調整工程を含むことを特徴とする付記４に記載のバックボード伝送方法。
（付記７）前記送信側基板ユニットは、前記信号波から前記キャンセル波生成用信号波を分岐させる信号波分岐工程をさらに含むことを特徴とする付記１に記載のバックボード伝送方法。
（付記８）前記受信側基板ユニットは、前記信号波から前記キャンセル波生成用信号波を分岐させる信号波分岐工程をさらに含むことを特徴とする付記１に記載のバックボード伝送方法。
（付記９）前記信号波モニタ工程は、前記反射波のパルスの立ち上がり時刻及び立ち下がり時刻を検出し、
前記遅延調整工程は、前記立ち上がり時刻及び前記立ち下がり時刻の平均を前記遅延時間として前記キャンセル波生成用信号波の遅延調整を行うことを特徴とする付記１に記載のバックボード伝送方法。
（付記１０）集積回路が搭載された基板ユニットを送信側と受信側に配し、これら送信側基板ユニットと受信側基板ユニットとの間でバックボードを介した信号波による通信を行う際に、該基板ユニットを該バックボードに接続するコネクタにおいて発生して該信号波に重畳される反射波をキャンセルするバックボード伝送装置であって、
前記基板ユニット間で受け渡される前記信号波をモニタし、該信号波に対する前記反射波の遅延時間及び利得を検出する信号波モニタ手段と、
前記信号波モニタ手段により検出された前記遅延時間に基づいて前記信号波と同一特性のキャンセル波生成用信号波の遅延調整を行う遅延調整手段と、
前記信号波モニタ手段により検出された前記利得に基づいて前記キャンセル波生成用信号波の利得調整を行う利得調整手段と、
前記遅延調整手段及び前記利得調整手段により波形調整された前記キャンセル波生成用信号波を前記信号波に重畳して前記反射波をキャンセルする反射波キャンセル手段と
を備えたことを特徴とするバックボード伝送装置。
（付記１１）サンプルパルスを周期的に発生するサンプルパルス発生手段をさらに備え、
前記キャンセル波生成用信号波は、擬似インピーダンスを通過した前記サンプルパルスであることを特徴とする付記１０に記載のバックボード伝送装置。
（付記１２）前記受信側基板ユニットにおいて前記信号波モニタ手段、前記遅延調整手段、利得調整手段及び前記反射波キャンセル手段を備えたことを特徴とする付記１０に記載のバックボード伝送装置。
（付記１３）前記受信側基板ユニットにおいて前記信号波モニタ手段及び前記反射波キャンセル手段を備え、
前記送信側基板ユニットにおいて前記遅延調整手段及び前記利得調整手段を備えたことを特徴とする付記１０に記載のバックボード伝送装置。
（付記１４）前記送信側基板ユニットにおいて、出力端子と反転出力端子とを有する前記集積回路の該反転出力端子から出力された信号波をさらに反転出力する反転出力手段を備え、
前記反転出力手段により反転出力された信号波に対して前記遅延調整手段及び前記利得調整手段が波形調整を行って前記キャンセル波を生成することを特徴とする付記１０〜１３のいずれか一つに記載のバックボード伝送装置。
（付記１５）前記集積回路が前記遅延調整手段を備えたことを特徴とする付記１３に記載のバックボード伝送装置。
（付記１６）前記送信側基板ユニットは、前記信号波から前記キャンセル波生成用信号波を分岐させる信号波分岐手段をさらに備えたことを特徴とする付記１０に記載のバックボード伝送装置。
（付記１７）前記受信側基板ユニットは、前記信号波から前記キャンセル波生成用信号波を分岐させる信号波分岐手段をさらに備えたことを特徴とする付記１０に記載のバックボード伝送装置。
（付記１８）前記信号波モニタ手段は、前記反射波のパルスの立ち上がり時刻及び立ち下がり時刻を検出し、
前記遅延調整手段は、前記立ち上がり時刻及び前記立ち下がり時刻の平均を前記遅延時間として前記キャンセル波生成用信号波の遅延調整を行うことを特徴とする付記１０に記載のバックボード伝送装置。
（付記１９）集積回路が搭載された基板ユニットを送信側と受信側に配し、これら送信側基板ユニットと受信側基板ユニットとの間でバックボードを介した信号波による通信を行う際に、該基板ユニットを該バックボードに接続するコネクタにおいて発生して該信号波に重畳される反射波をキャンセルするバックボード伝送における前記基板ユニットであって、
前記基板ユニット間で受け渡される前記信号波をモニタし、該信号波に対する前記反射波の遅延時間及び利得を検出する信号波モニタ手段と、
前記信号波モニタ手段により検出された前記遅延時間に基づいて前記信号波と同一特性のキャンセル波生成用信号波の遅延調整を行う遅延調整手段と、
前記信号波モニタ手段により検出された前記利得に基づいて前記キャンセル波生成用信号波の利得調整を行う利得調整手段と、
前記遅延調整手段及び前記利得調整手段により波形調整された前記キャンセル波生成用信号波を前記信号波に重畳して前記反射波をキャンセルする反射波キャンセル手段と
を備えたことを特徴とする基板ユニット。
（付記２０）サンプルパルスを発生するサンプルパルス発生手段をさらに備え、
前記キャンセル波生成用信号波は、擬似インピーダンスを通過した前記サンプルパルスであることを特徴とする付記１９に記載の基板ユニット。
（付記２１）他の基板ユニットへ送信するための前記サンプルパルスを生成するサンプルパルス生成手段をさらに備えたことを特徴とする付記２０に記載の基板ユニット。
（付記２２）出力端子と反転出力端子とを有する前記集積回路の該反転出力端子から他の基板ユニットへ送信するために出力された信号波をさらに反転出力する反転出力手段を備えたことを特徴とする付記１９〜２１のいずれか一つに記載の基板ユニット。
（付記２３）前記集積回路が前記遅延調整手段を備えたことを特徴とする付記２０に記載の基板ユニット。
（付記２４）前記信号波から前記キャンセル波生成用信号波を分岐させる信号波分岐手段をさらに備え、該信号波及び該キャンセル波生成用信号波を他の基板ユニットへ送信することを特徴とする付記１９に記載の基板ユニット。
（付記２５）他の基板ユニットから受信した前記信号波から前記キャンセル波生成用信号波を分岐させる信号波分岐手段をさらに備えたことを特徴とする付記１９に記載の基板ユニット。
（付記２６）前記信号波モニタ手段は、前記反射波のパルスの立ち上がり時刻及び立ち下がり時刻を検出し、
前記遅延調整手段は、前記立ち上がり時刻及び前記立ち下がり時刻の平均を前記遅延時間として前記キャンセル波生成用信号波の遅延調整を行うことを特徴とする付記１９に記載の基板ユニット。
（付記２７）前記信号波モニタ手段は、所定時間の所定整数倍の周期を有する発振器に、該所定整数分の個数の１ビットカウンタが並列に接続され、これら複数の１ビットカウンタを該所定時間毎に巡回して作動させることにより、該１ビットカウンタの該所定整数倍の精度で前記遅延時間を検出可能なカウンタを有することを特徴とする付記１９に記載の基板ユニット。
本発明は、送信側基板ユニットと受信側基板ユニットとの間でバックボードを介した信号波による通信を行う際に、基板ユニットをバックボードに接続するコネクタにおいて発生して信号波に重畳される反射波をキャンセルしたい場合に有用であり、特に、バックボード伝送における高速通信の信頼性を確保したい場合に効果的である。
本発明の概要を説明する説明図である。 直接波に反射波が重畳される状況を説明する図である。 本発明の特徴を説明する図である。 反射波キャンセル回路の構成を示す図である。 バックボードを介して接続されたドーターボード間における反射波キャンセル回路の構成を示す機能ブロック図である。 受信波形モニタ部の構成を示す機能ブロック図である。 カウンタの概略構成を示す図である。 受信波形モニタ部の構成の変形例の一例を示す機能ブロック図である。 受信波形モニタ部の構成の変形例の一例を示す機能ブロック図である。 受信波形モニタ部の構成の変形例の一例を示す機能ブロック図である。 バックボードを介して接続されたドーターボード間における反射波キャンセル回路の構成の変形例を示す機能ブロック図である。 バックボードを介して接続されたドーターボード間における反射波キャンセル回路の構成の変形例を示す機能ブロック図である。 バックボードを介して接続されたドーターボード間における反射波キャンセル回路の構成の変形例を示す機能ブロック図である。 バックボードを介して接続されたドーターボード間における反射波キャンセル回路の構成の変形例を示す機能ブロック図である。 バックボードを介して接続されたドーターボード間における反射波キャンセル回路の構成の変形例を示す機能ブロック図である。 複合反射波のキャンセル方法を説明する図である。 複合反射波のキャンセル回路を示す機能ブロック図である。
符号の説明
Ｕ、Ｕ1、・・・、Ｕn 反射波キャンセル回路
１００ 受信波形モニタ部
１０１ 信号入力部
１０２ａ、１０２ｂ 増幅器
１０３ａ アドレスカウンタ
１０３ｂ カウンタ
１０４ コンパレータ
１０５ ＤＥＬＡＹ又は論理ゲート
１０６ ピークホールド回路
１０７ ＡＤコンバータ
１０８ａ、１０８ｂ メモリ
１０９ａ 遅延時間出力部
１０９ａ−１ 立ち上がりエッジ遅延時間出力部
１０９ａ−２ 立ち下がりエッジ遅延時間出力部
１０９ｂ 振幅ピーク出力部
１１０ 擬似インピーダンス
１１１ ＮＯＴゲート
１２０ 発振器
１２１ｂ、１２１ｃ、１２１ｄ、１２１ｅ、１２１ｆ、１２１ｇ、１２１ｈ 位相遅延部
１２２ａ 第１カウンタ
１２２ｂ 第２カウンタ
１２２ｃ 第３カウンタ
１２２ｄ 第４カウンタ
１２２ｅ 第５カウンタ
１２２ｆ 第６カウンタ
１２２ｇ 第７カウンタ
１２２ｈ 第８カウンタ
１２３ デコード回路
１３０ａ 遅延情報出力部
１３０ｂ 利得情報出力部
１４０ａ 遅延情報検地部
１４０ｂ 利得情報検地部
１４１ ＮＯＴゲート
１５０ 遅延調整部
１６０ 利得調整部
２００、２００ａ、２００ｂ 分岐バッファ
３００ 差動増幅部
５００ 送信側ドーターボード
５１０ 送信側集積回路
５３０ 単パルス生成部
６００ バックボード
６１０ａ、６１０ｂ シートコネクタ
７００ 受信側ドーターボード
７１０ 受信側集積回路
８００ 入力切り替え部

Claims (5)

  1. 集積回路が搭載された基板ユニットを送信側と受信側に配し、これら送信側基板ユニットと受信側基板ユニットとの間でバックボードを介した信号波による通信を行う際に、該基板ユニットを該バックボードに接続するコネクタにおいて発生して該信号波に重畳される反射波をキャンセルするバックボード伝送方法であって、
    送信側の基板ユニットから信号波を受信したタイミングと、該信号波の反射波のパルスの立ち上がりのタイミングとから、該信号波に対する該反射波の遅延時間を検出する遅延時間検出工程と、
    前記信号波の最大振幅に対する前記反射波の最大振幅の比である反射率を検出する反射率検出工程と、
    前記遅延時間検出工程で検出された前記遅延時間に基づいて前記信号波と同一特性のキャンセル波生成用信号波の遅延調整を行う遅延調整工程と、
    前記反射率検出工程で検出された前記反射率に基づいて前記キャンセル波生成用信号波の利得調整を行う利得調整工程と、
    前記遅延調整工程及び前記利得調整工程により波形調整された前記キャンセル波生成用信号波を前記信号波に重畳して前記反射波をキャンセルする反射波キャンセル工程と
    を含んだことを特徴とするバックボード伝送方法。
  2. 前記キャンセル波生成用信号波は、前記送信側基板ユニットに含まれるサンプルパルス発生工程で周期的に発生され、擬似インピーダンスを通過したサンプルパルスであることを特徴とする請求項１に記載のバックボード伝送方法。
  3. 集積回路が搭載された基板ユニットを送信側と受信側に配し、これら送信側基板ユニットと受信側基板ユニットとの間でバックボードを介した信号波による通信を行う際に、該基板ユニットを該バックボードに接続するコネクタにおいて発生して該信号波に重畳される反射波をキャンセルするバックボード伝送装置であって、
    送信側の基板ユニットから信号波を受信したタイミングと、該信号波の反射波のパルスの立ち上がりのタイミングとから、該信号波に対する該反射波の遅延時間を検出する遅延時間検出手段と、
    前記信号波の最大振幅に対する前記反射波の最大振幅の比である反射率を検出する反射率検出手段と、
    前記遅延時間検出手段により検出された前記遅延時間に基づいて前記信号波と同一特性のキャンセル波生成用信号波の遅延調整を行う遅延調整手段と、
    前記反射率検出手段により検出された前記反射率に基づいて前記キャンセル波生成用信号波の利得調整を行う利得調整手段と、
    前記遅延調整手段及び前記利得調整手段により波形調整された前記キャンセル波生成用信号波を前記信号波に重畳して前記反射波をキャンセルする反射波キャンセル手段と
    を備えたことを特徴とするバックボード伝送装置。
  4. サンプルパルスを周期的に発生するサンプルパルス発生手段をさらに備え、
    前記キャンセル波生成用信号波は、擬似インピーダンスを通過した前記サンプルパルスであることを特徴とする請求項３に記載のバックボード伝送装置。
  5. 集積回路が搭載された基板ユニットを送信側と受信側に配し、これら送信側基板ユニットと受信側基板ユニットとの間でバックボードを介した信号波による通信を行う際に、該基板ユニットを該バックボードに接続するコネクタにおいて発生して該信号波に重畳される反射波をキャンセルするバックボード伝送における前記基板ユニットであって、
    送信側の基板ユニットから信号波を受信したタイミングと、該信号波の反射波のパルスの立ち上がりのタイミングとから、該信号波に対する該反射波の遅延時間を検出する遅延時間検出手段と、
    前記信号波の最大振幅に対する前記反射波の最大振幅の比である反射率を検出する反射率検出手段と、
    前記遅延時間検出手段により検出された前記遅延時間に基づいて前記信号波と同一特性のキャンセル波生成用信号波の遅延調整を行う遅延調整手段と、
    前記反射率検出手段により検出された前記反射率に基づいて前記キャンセル波生成用信号波の利得調整を行う利得調整手段と、
    前記遅延調整手段及び前記利得調整手段により波形調整された前記キャンセル波生成用信号波を前記信号波に重畳して前記反射波をキャンセルする反射波キャンセル手段と
    を備えたことを特徴とする基板ユニット。
JP2006037222A 2006-02-14 2006-02-14 バックボード伝送方法、バックボード伝送装置及び基板ユニット Expired - Fee Related JP4972948B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006037222A JP4972948B2 (ja) 2006-02-14 2006-02-14 バックボード伝送方法、バックボード伝送装置及び基板ユニット
US11/438,349 US7974799B2 (en) 2006-02-14 2006-05-23 Backboard transmission method, backboard transmission apparatus, and substrate unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006037222A JP4972948B2 (ja) 2006-02-14 2006-02-14 バックボード伝送方法、バックボード伝送装置及び基板ユニット

Publications (2)

Publication Number Publication Date
JP2007221267A JP2007221267A (ja) 2007-08-30
JP4972948B2 true JP4972948B2 (ja) 2012-07-11

Family

ID=38369778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006037222A Expired - Fee Related JP4972948B2 (ja) 2006-02-14 2006-02-14 バックボード伝送方法、バックボード伝送装置及び基板ユニット

Country Status (2)

Country Link
US (1) US7974799B2 (ja)
JP (1) JP4972948B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010086971A1 (ja) * 2009-01-28 2012-07-26 株式会社アドバンテスト 試験装置および試験方法
WO2011157118A2 (zh) * 2011-05-30 2011-12-22 华为技术有限公司 高级电信计算架构数据交换系统及交换板、数据交换方法
US8737492B1 (en) * 2011-07-13 2014-05-27 Netlogic Microsystems, Inc. Methods, systems and circuits for cancelling reflections on a channel
JP5772398B2 (ja) * 2011-08-30 2015-09-02 富士通株式会社 電子部品及び反射波キャンセル方法
US10528515B2 (en) 2017-06-27 2020-01-07 Intel Corporation Memory channel driver with echo cancellation

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561634A (en) 1979-06-20 1981-01-09 Nec Corp Equalizer
JPS5961234A (ja) * 1982-09-30 1984-04-07 Nec Corp 適応型反響消去装置
JPS61242174A (ja) 1985-04-19 1986-10-28 Matsushita Electric Ind Co Ltd 波形等化器
JP3180735B2 (ja) * 1997-10-22 2001-06-25 松下電器産業株式会社 送信タイミング補正機能付き無線端末及びその製造方法
US6628779B1 (en) * 1998-05-11 2003-09-30 Telcordia Technologies, Inc. Method and system for scaleable near-end speech cancellation for tip and ring tone signal detectors
JP2001127614A (ja) * 1999-10-29 2001-05-11 Nec Corp 半導体集積回路及びそのインピーダンス制御方法
JP4544780B2 (ja) * 2001-05-24 2010-09-15 ルネサスエレクトロニクス株式会社 クロック制御回路
US6978012B2 (en) * 2002-01-02 2005-12-20 Intel Corporation Echo cancellation using a variable offset comparator
US7242762B2 (en) * 2002-06-24 2007-07-10 Freescale Semiconductor, Inc. Monitoring and control of an adaptive filter in a communication system
WO2004001761A1 (ja) * 2002-06-25 2003-12-31 Fujitsu Limited 半導体メモリ
US7082157B2 (en) * 2002-12-24 2006-07-25 Realtek Semiconductor Corp. Residual echo reduction for a full duplex transceiver
JP2004242224A (ja) * 2003-02-10 2004-08-26 Fujitsu Access Ltd 反射波信号除去装置
JP4155062B2 (ja) * 2003-03-03 2008-09-24 セイコーエプソン株式会社 クロック整形器とこれを用いた電子機器
JP2004281960A (ja) 2003-03-19 2004-10-07 Renesas Technology Corp 符号間干渉抑制抵抗を用いた超高速インタフェース
US20040213170A1 (en) * 2003-04-22 2004-10-28 Gordon Bremer Extended-performance echo-canceled duplex (EP ECD) communication
JP4472274B2 (ja) * 2003-06-04 2010-06-02 株式会社ルネサステクノロジ 信号伝送システム及びそれに用いる集積回路
US20050100083A1 (en) * 2003-10-16 2005-05-12 Hiroshi Takatori Full duplex transmission method
JP2007514388A (ja) * 2003-12-16 2007-05-31 カリフォルニア インスティテュート オブ テクノロジー デターミニスティックジッターイコライザ

Also Published As

Publication number Publication date
JP2007221267A (ja) 2007-08-30
US20070192051A1 (en) 2007-08-16
US7974799B2 (en) 2011-07-05

Similar Documents

Publication Publication Date Title
JP4972948B2 (ja) バックボード伝送方法、バックボード伝送装置及び基板ユニット
US7787536B2 (en) Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof
US20050195928A1 (en) Transmission apparatus
US20060291552A1 (en) Decision feedback equalizer
WO2008026289A1 (fr) Circuit de transmission de données et procédé de transmission
GB2470868A (en) Receiver for recovering and retiming electromagnetically coupled data
US7590176B2 (en) Partial response transmission system and equalizing circuit thereof
US8093910B2 (en) Cross-talk processing in serial link buses
US7660349B2 (en) Transmit equalizer compensation for probe receivers
WO2012151496A2 (en) Intra-pair skew cancellation for differential signaling
JP5057585B2 (ja) 電磁気結合器を用いて高速バスのアナログバリデーションを行う方法及び装置
KR100959846B1 (ko) 차동 신호 전송 장치, 차동 신호 수신 장치
CN106021151A (zh) 一种信号增强板、信号增强方法以及系统
US7365532B2 (en) Apparatus to receive signals from electromagnetic coupler
JP4472274B2 (ja) 信号伝送システム及びそれに用いる集積回路
JP4748167B2 (ja) データ伝送システム、受信装置及びこれらを用いたデータ伝送方法
US20140043097A1 (en) Electronic device and noise reducing method
KR100667180B1 (ko) 전달 신호의 잡음 제거가 용이한 신호 전달 장치
KR102023433B1 (ko) 상호 변조 제거 장치 및 방법
CN108011643B (zh) 回波反射或近端串扰的相消器与相消方法
JP4579872B2 (ja) 調歩同期式通信装置、調歩同期式通信方法
TW201804162A (zh) 用來於一網路系統中進行電纜診斷之方法與裝置
JP4607496B2 (ja) 信号波形モニタ回路
Ren et al. System design considerations for a 5Gb/s source-synchronous link with common-mode clocking
KR20030005700A (ko) 채널등화 전처리 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R150 Certificate of patent or registration of utility model

Ref document number: 4972948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees