KR100959846B1 - 차동 신호 전송 장치, 차동 신호 수신 장치 - Google Patents

차동 신호 전송 장치, 차동 신호 수신 장치 Download PDF

Info

Publication number
KR100959846B1
KR100959846B1 KR1020087010381A KR20087010381A KR100959846B1 KR 100959846 B1 KR100959846 B1 KR 100959846B1 KR 1020087010381 A KR1020087010381 A KR 1020087010381A KR 20087010381 A KR20087010381 A KR 20087010381A KR 100959846 B1 KR100959846 B1 KR 100959846B1
Authority
KR
South Korea
Prior art keywords
transmission
circuit
connection terminal
differential signal
transmission circuit
Prior art date
Application number
KR1020087010381A
Other languages
English (en)
Other versions
KR20080053947A (ko
Inventor
야스시 미즈타니
고우이치 오카모토
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080053947A publication Critical patent/KR20080053947A/ko
Application granted granted Critical
Publication of KR100959846B1 publication Critical patent/KR100959846B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

2개의 전송 선로를 통해 차동 신호를 전송하는 차동 신호 전송 장치는, 차동 신호를 송신하는 송신 회로(1)와 접속할 수 있고, 전송 선로(5a, 5b)마다 설치된 송신측 기판 접속 단자(7a, 7b)와, 전송 선로(5a, 5b)마다 설치된 송신측 기판 접속 단자(7a, 7b)로부터의 데이지 체인 접속의 원단에 설치되며, 차동 신호를 수신하는 수신 회로(2)와 접속하는 수신 회로 접속 단자와, 데이지 체인 접속의 근단에 접속되며, 송신측 기판 접속 단자(7a, 7b)에 송신 회로(1)가 접속되어 있지 않은 경우, 수신 회로 접속 단자에 소정의 전위차를 출력하는 부정 논리 방지 회로(31)를 구비한다.

Description

차동 신호 전송 장치, 차동 신호 수신 장치{DIFFERENTIAL SIGNAL TRANSMITTING APPARATUS AND DIFFERENTIAL SIGNAL RECEIVING APPARATUS}
본 발명은 차동 신호를 전송하는 차동 신호 전송 장치, 차동 신호 수신 장치에 관한 것이다.
클록 등의 고주파 신호를 전송하기 위해서, 상호 극성이 다른 2개의 신호를 전송하는 차동 신호 전송이 이용되고 있다.
도 7은 종래의 차동 신호 전송 장치의 구성의 일례를 나타내는 회로도이다. 이 차동 신호 전송 장치는 송신측 기판(10)과 수신측 기판(11)을 구비한다. 송신측 기판(10)은 송신 회로(1), 전송 선로[4a(플러스측: Positive), 4b(마이너스측: Negative)]를 구비하고, 수신측 기판(11)은 수신 회로(2), 전송 선로[5a(플러스측), 5b(마이너스측)], 정합 종단 회로(6), 송신측 기판 접속 단자[7a(플러스측), 7b(마이너스측)]를 구비한다. 송신 회로(1)와 수신 회로(2)는 예를 들면 LSI(Large Scale Integration)로 구성된다.
송신측 기판(10)이 송신측 기판 접속 단자(7a, 7b)를 통해 수신측 기판(11)에 접속되어 있을 때, 송신 회로(1)로부터 송신된 차동 신호 중 플러스측 출력은, 전송 선로(4a), 송신측 기판 접속 단자(7a), 수신측 전송 선로(5a), 정합 종단 회 로(6)의 플러스측을 거쳐서 수신 회로(2)의 플러스측에 입력되고, 마찬가지로 송신 회로(1)로부터 송신된 차동 신호 중 마이너스측 출력은 전송 선로(4b), 송신측 기판 접속 단자(7b), 수신측 전송 선로(5b), 정합 종단 회로(6)의 마이너스측을 거쳐서 수신 회로(2)의 마이너스측에 입력된다.
이 도면과 같이, 송신 회로(1)와 수신 회로(2)가 다른 기판에 탑재되고, 수신측 기판(11)에 전송 선로(5a, 5b)와 정합 종단 회로(6)가 탑재되는 차동 신호 전송 회로에 있어서, 확장 슬롯 등의 구성에 의해 송신 회로(1)가 수신 회로(2)에서 분리되는 경우, 수신 회로(2)의 차동 입력의 플러스측과 마이너스측이 동 전위가 되어, 수신 회로(2)의 차동 전위가 부정이 된다. 이때, 수신 회로(2)에 관통 전류가 흐르거나, 부정 논리가 수신 회로(2)의 내부에 전파되어 논리적으로 문제가 발생할 가능성이 있다.
싱글 엔드의 수신 회로이면, 입력에 고저항의 풀업(Pull-Up) 저항이나 풀다운(Pull-Down) 저항을 접속함으로써 부정 논리를 회피할 수 있지만, 차동 신호로 수신측에 정합 종단 회로(6)가 들어가는 경우는 부정 논리의 회피가 곤란하다.
또한, 본 발명과 관련 있는 종래 기술로서, 송신 회로의 미접속 상태를 검출하면, 셀렉터에 의해서 수신 회로의 차동 입력의 플러스측과 마이너스측에 풀업 저항이나 풀다운 저항을 접속하고, 송신 회로의 접속 상태를 검출하면 분리하는 회로가 있다(예를 들면, 특허 문헌 1 참조).
[특허 문헌 1] 일본 특허 공개 제2001-169314호 공보
그러나, 특허 문헌 1의 기술에서는 셀렉터 등의 기능을 갖는 전용 외부 부착 회로를 준비하거나, 셀렉터 등의 기능을 갖는 수신 회로를 준비해야 하므로, 비용이 증대한다는 문제가 있다.
본 발명은 상술한 문제점을 해결하기 위해서 이루어진 것으로, 송신 회로의 탈착이 가능한 수신 회로의 오동작을 방지하는 차동 신호 전송 장치, 차동 신호 수신 장치를 제공하는 것을 목적으로 한다.
상술한 과제를 해결하기 위해서, 본 발명은 2개의 전송 선로를 통해 차동 신호를 전송하는 차동 신호 전송 장치로서, 상기 차동 신호를 송신하는 송신 회로와 접속할 수 있으며, 상기 전송 선로마다 설치된 송신 회로 접속 단자와, 상기 전송 선로마다 설치된 상기 송신 회로 접속 단자로부터의 데이지 체인 접속(daisy chain connection)의 원단(遠端)에 설치되어, 상기 차동 신호를 수신하는 수신 회로와 접속하는 수신 회로 접속 단자와, 상기 전송 선로마다 설치된 상기 송신 회로 접속 단자로부터의 데이지 체인 접속의 근단(近端)에 접속되며, 상기 송신 회로 접속 단자에 상기 송신 회로가 접속되어 있지 않은 경우, 상기 수신 회로 접속 단자에 소정의 전위차를 출력하는 전위차 출력 회로를 구비한 것이다.
또, 본 발명에 따른 차동 신호 전송 장치에 있어서, 상기 전위차 출력 회로는 상기 송신 회로 접속 단자에 상기 송신 회로가 접속된 경우, 상기 수신 회로 접속 단자에 대한 출력 임피던스를 증대시키는 것을 특징으로 한다.
또, 본 발명에 따른 차동 신호 전송 장치로서, 상기 송신 회로 접속 단자와 함께 상기 송신 회로에 접속되며, 상기 송신 회로로부터의 신호를 취득함으로써, 상기 송신 회로 접속 단자에 상기 송신 회로가 접속됐는지의 여부를 나타내는 신호를 출력하는 송신 회로 검출부를 더 구비하고, 상기 전위차 출력 회로는 상기 송신 회로 검출부로부터의 신호에 기초하여, 상기 수신 회로 접속 단자에 대한 출력을 전환하는 것을 특징으로 한다.
또, 본 발명에 따른 차동 신호 전송 장치에 있어서, 상기 전위 출력 회로는 상기 전송 선로마다 설치된 인에이블을 갖는 버퍼이고, 각각의 상기 버퍼의 입력 신호로서 고정 논리가 입력되며, 인에이블 신호로서 상기 송신 회로 검출부로부터의 신호가 입력되고, 상기 송신 회로 접속 단자에 상기 송신 회로가 접속되어 있지 않은 경우에 상기 버퍼가 인에이블로 되는 것을 특징으로 한다.
또, 본 발명에 따른 전송 장치에 있어서, 상기 인에이블을 갖는 버퍼는 트라이 스테이트 버퍼(tri-state buffer)인 것을 특징으로 한다.
또, 본 발명에 따른 차동 신호 전송 장치에 있어서, 상기 인에이블을 갖는 버퍼는 쌍방향 버퍼인 것을 특징으로 한다.
또, 본 발명은 2개의 전송 선로를 통해 차동 신호를 수신하는 차동 신호 수신 장치로서, 상기 차동 신호를 송신하는 송신 회로와 접속할 수 있고, 상기 전송 선로마다 설치된 송신 회로 접속 단자와, 상기 전송 선로마다 설치된 상기 송신 회로 접속 단자로부터의 데이지 체인 접속의 원단에 접속되며, 상기 차동 신호를 수신하는 수신 회로와, 상기 전송 선로마다 설치된 상기 송신 회로 접속 단자로부터의 데이지 체인 접속의 근단에 접속되며, 상기 송신 회로 접속 단자에 상기 송신 회로가 접속되어 있지 않은 경우, 상기 수신 회로 접속 단자에 소정의 전위차를 출력하는 전위차 출력 회로를 구비한 것이다.
또, 본 발명에 따른 차동 신호 수신 장치에 있어서, 상기 전위차 출력 회로는 상기 송신 회로 접속 단자에 상기 송신 회로가 접속된 경우, 상기 수신 회로 접속 단자에 대한 출력 임피던스를 증대시키는 것을 특징으로 한다.
또, 본 발명에 따른 차동 신호 수신 장치에 있어서, 상기 송신 회로 접속 단자와 함께 상기 송신 회로에 접속되며, 상기 송신 회로로부터의 신호를 취득함으로써, 상기 송신 회로 접속 단자에 상기 송신 회로가 접속됐는지의 여부를 나타내는 신호를 출력하는 송신 회로 검출부를 더 구비하고, 상기 전위차 출력 회로는 상기 송신 회로 검출부로부터의 신호에 기초하여, 상기 수신 회로 접속 단자에 대한 출력을 전환하는 것을 특징으로 한다.
또, 본 발명에 따른 차동 신호 수신 장치에 있어서, 상기 전위 출력 회로는 상기 전송 선로마다 설치된 인에이블을 갖는 버퍼이고, 각각의 상기 버퍼의 입력 신호로서 고정 논리가 입력되며, 인에이블 신호로서 상기 송신 회로 검출부로부터의 신호가 입력되고, 상기 송신 회로 접속 단자에 상기 송신 회로가 접속되지 않은 경우에 상기 버퍼가 인에이블로 되는 것을 특징으로 한다.
또, 본 발명에 따른 차동 신호 수신 장치에 있어서, 상기 인에이블을 갖는 버퍼는 트라이 스테이트 버퍼인 것을 특징으로 한다.
또, 본 발명에 따른 차동 신호 수신 장치에 있어서, 상기 인에이블을 갖는 버퍼는 쌍방향 버퍼인 것을 특징으로 한다.
도 1은 본 실시형태에 따른 차동 신호 전송 장치의 구성의 일례를 나타내는 회로도이다.
도 2는 트라이 스테이트 버퍼를 이용한 부정 논리 방지 회로의 구성의 일례를 나타내는 회로도이다.
도 3은 쌍방향 버퍼를 이용한 부정 논리 방지 회로의 구성의 일례를 나타내는 회로도이다.
도 4는 본 실시형태에 따른 수신 회로 입력 파형의 시뮬레이션 결과를 나타내는 파형이다.
도 5는 부정 논리 방지 회로의 접속 방법을 변경한 경우의 차동 신호 전송 장치의 구성의 일례를 나타내는 회로도이다.
도 6은 부정 논리 방지 회로의 접속 방법을 변경한 경우의 수신 회로(2) 입력 파형의 시뮬레이션 결과를 나타내는 파형이다.
도 7은 종래의 차동 신호 전송 장치의 구성의 일례를 나타내는 회로도이다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
우선, 본 실시형태에 따른 차동 신호 전송 장치의 구성에 대해서 설명한다.
도 1은 본 실시형태에 따른 차동 신호 전송 장치의 구성의 일례를 나타내는 회로도이다. 도 1에서 도 7과 동일 부호는 도 7에 나타낸 대상과 동일물 또는 상당물을 나타내며, 여기서의 설명을 생략한다. 도 7과 비교하면, 도 1은 수신측 기판(11) 대신에 수신측 기판(20)을 구비한다. 수신측 기판(11)과 비교하면, 수신측 기판(20)은 새롭게, 부정 논리 방지 회로(31), 전송 선로[32a(플러스측), 32b(마이너스측)], 송신측 기판 검출 단자(33)를 구비한다.
송신측 기판 접속 단자(7a, 7b)로부터의 데이지 체인 접속(daisy-chain connection)의 근단(近端)에 부정 논리 방지 회로(31)가 접속되고, 거기서부터 전송 선로(32a, 32b)를 통해 원단에 정합 종단 회로(6), 수신 회로(2)가 접속된다.
송신측 기판 검출 단자(33)는 Connect 등의 접속 통지 신호로서 이용되고 있는 것이고, 이 예에서는 송신측 기판(10)이 접속되어 있지 않은 경우에 송신측 기판 검출 단자(33)는 소정의 전위로 유지되고, 송신측 기판(10)이 접속된 경우에 송신측 기판 검출 단자(33)는 접지 전위가 된다.
부정 논리 방지 회로(31)는 트라이 스테이트 버퍼 또는 쌍방향 버퍼로 실현된다. 이들 버퍼는 제어 신호인 OE(Output Enable) 신호로 디스에이블/인에이블(Disable/Enable)을 전환할 수 있다. 도 2는 트라이 스테이트 버퍼를 이용한 부정 논리 방지 회로의 구성의 일례를 나타내는 회로도이다. 도 3은 쌍방향 버퍼를 이용한 부정 논리 방지 회로의 구성의 일례를 나타내는 회로도이다.
OE 신호가 인에이블일 때, 이들 부정 논리 방지 회로(31)는 우측으로부터 입력된 소정의 고정 논리에 따라서, 좌측으로부터 소정의 전위가 출력된다. 또, 플러스측과 마이너스측에서 다른 고정 논리가 입력됨으로써, 수신 회로(2)에 소정의 전위차가 입력된다. 한편, OE 신호가 디스에이블일 때, 부정 논리 방지 회로(31)는 좌측(출력)으로부터의 임피던스가 고 임피던스가 되어, 좌측의 전송 선로로부터 전기적으로 절단된다.
다음으로, 차동 신호 전송 장치의 동작에 대해서 설명한다.
수신측 기판(20)의 전원이 투입되고, 송신측 기판(10)이 수신측 기판(20)에 접속되어 있지 않은 경우, 송신측 기판 검출 단자(33)가 미접속으로 OE 신호가 소정의 전위를 가짐으로써, 부정 논리 방지 회로(31)는 인에이블된다. 그 결과, 부정 논리 방지 회로(31)는 입력된 고정 논리에 따라 소정의 전위차를 출력함으로써, 수신 회로(2)의 입력에 전위차가 주어져, 부정 논리는 회피된다.
또, 송신측 기판(10)이 수신측 기판(20)에 접속되면, 송신측 기판 검출 단자(33)가 송신측 기판(10)의 접지에 접속되고, OE 신호가 접지 전위가 됨으로써, 부정 논리 방지 회로(31)는 반전하여 디스에이블된다. 그 결과, 부정 논리 방지 회로(31)의 출력 임피던스는 고 임피던스가 되어, 부정 논리 방지 회로(31)는 전기적으로 절단된 상태가 된다.
다음으로, 수신 회로(2)의 입력 파형의 시뮬레이션 결과에 대해서 설명한다.
도 1의 차동 신호 전송 장치에서, 전송 선로(4a, 4b)의 길이를 50 cm, 전송 선로(32a, 32b)의 길이를 25 cm로 하여, 수신 회로(2)의 입력 파형을 시뮬레이션하였다. 도 4는 본 실시형태에 따른 수신 회로(2) 입력 파형의 시뮬레이션 결과를 나타내는 파형이다. 실선은 플러스측의 입력 파형을 나타내고, 점선은 마이너스측의 입력 파형을 나타낸다. 이 도면에 의하면, 본 실시형태에 따른 차동 신호 전송 장치는 수신 회로(2)의 입력에서 양호한 파형이 얻어지고 있다는 것을 알 수 있다.
여기서, 부정 논리 방지 회로(31)의 접속 방법을 변경한 경우의 시뮬레이션 결과에 대해서 설명한다.
도 5는 부정 논리 방지 회로(31)의 접속 방법을 변경한 경우의 차동 신호 전송 장치의 구성의 일례를 나타내는 회로도이다. 도 5에서 도 1과 동일 부호는 도 1에 나타낸 대상과 동일물 또는 상당물을 나타내고 있으며, 여기서의 설명을 생략한다. 도 1과 비교하면 도 5는 수신측 기판(20) 대신에 수신측 기판(21)을 구비한다. 수신측 기판(20)과 비교하면 수신측 기판(21)은 부정 논리 방지 회로(31)의 위치에 정합 종단 회로(6)와 수신 회로(2)가 접속되고, 정합 종단 회로(6)와 수신 회로(2)의 위치에 부정 논리 방지 회로(31)가 접속된다.
즉, 송신측 기판 접속 단자(7a, 7b)로부터의 데이지 체인 접속의 근단에 정합 종단 회로(6), 수신 회로(2)가 접속되고, 거기서부터 전송 선로(32a, 32b)를 통해 원단에 부정 논리 방지 회로(31)가 접속된다.
도 1과 마찬가지로, 도 5의 차동 신호 전송 장치에서, 전송 선로(4a, 4b)의 길이를 50 cm, 전송 선로(32a, 32b)의 길이를 25 cm로 하여, 수신 회로(2)의 입력 파형을 시뮬레이션하였다. 도 6은 부정 논리 방지 회로(31)의 접속 방법을 변경한 경우의 수신 회로(2) 입력 파형의 시뮬레이션 결과를 나타내는 파형이다. 도 4와 마찬가지로, 실선은 플러스측의 입력 파형을 나타내고, 점선은 마이너스측의 입력 파형을 나타낸다. 이 도면에 의하면, 부정 논리 방지 회로(31)를 데이지 체인 접속의 원단에 접속한 차동 신호 전송 장치는 수신 회로(2)에서 부정 논리 방지 회로(31)까지의 배선이 안테나가 되어 반사 노이즈가 발생함으로써, 수신 회로(2)의 입력 파형이 왜곡되어 있는 것을 알 수 있다. 여기서, 반사 노이즈를 저감하기 위해서, 부정 논리 방지 회로(3)에도 정합 종단 회로를 접속하게 되면, 정합 종단 회 로가 2개 접속되게 되어, 신호 파형의 레벨을 확보할 수 없게 된다.
즉, 본 실시형태와 같이, 부정 논리 방지 회로(31)가 송신측 기판 접속 단자(7a, 7b)로부터의 데이지 체인 접속의 근단에 접속되고, 수신 회로(2)가 송신측 기판 접속 단자(7a, 7b)로부터의 데이지 체인 접속의 원단에 접속됨으로써, 반사 노이즈 등의 전송 문제가 발생하지 않는다.
또, 본 실시형태에 따른 차동 신호 전송 장치는 정보 처리 장치에서의 클록 등의 고주파 신호 전송에 용이하게 적용할 수 있어, 정보 처리 장치의 성능을 보다 높일 수 있다. 여기서, 정보 처리 장치에는, 예를 들면 서버, 워크 스테이션, 퍼스널 컴퓨터 등이 포함될 수 있다.
또한, 송신 회로 접속 단자는 실시형태에서의 송신측 기판 접속 단자에 대응한다. 또, 수신 회로는 실시형태에서의 수신 회로와 정합 종단 회로에 대응한다. 또, 전위차 출력 회로는 실시형태에서의 부정 논리 방지 회로에 대응한다. 또, 송신 회로 검출부는 실시형태에서의 송신측 기판 검출 단자에 대응한다.
이상에서 설명한 바와 같이, 송신 회로의 탈착이 가능한 수신 회로의 오동작을 방지하는 것이 가능하게 된다.

Claims (12)

  1. 2개의 전송 선로를 통해 차동 신호를 전송하는 차동 신호 전송 장치에 있어서,
    상기 차동 신호를 송신하는 송신 회로와 접속할 수 있고, 상기 전송 선로마다 설치된 송신 회로 접속 단자와,
    상기 전송 선로마다 설치된 상기 송신 회로 접속 단자로부터의 데이지 체인 접속(daisy chain connection)의 원단(遠端)에 설치되고, 상기 차동 신호를 수신하는 수신 회로와 접속하는 수신 회로 접속 단자와,
    상기 전송 선로마다 설치된 상기 송신 회로 접속 단자로부터의 데이지 체인 접속의 근단(近端)에 접속되고, 상기 송신 회로 접속 단자에 상기 송신 회로가 접속되어 있지 않은 경우, 상기 수신 회로 접속 단자에 소정의 전위차를 출력하는 전위차 출력 회로를 구비하고,
    상기 전위차 출력 회로는, 상기 전송 선로마다 설치된 인에이블을 갖는 버퍼이고, 각각의 상기 버퍼의 입력 신호로서 고정 논리가 입력되며, 인에이블 신호로서 상기 송신 회로 접속 단자에 상기 송신 회로가 접속되었는지의 여부를 나타내는 신호가 입력되고, 상기 송신 회로 접속 단자에 상기 송신 회로가 접속되어 있지 않은 경우에 상기 버퍼가 인에이블로 되는 것인, 차동 신호 전송 장치.
  2. 제1항에 있어서, 상기 전위차 출력 회로는, 상기 송신 회로 접속 단자에 상기 송신 회로가 접속된 경우, 상기 수신 회로 접속 단자에 대한 출력 임피던스를 증대시키는 것을 특징으로 하는 차동 신호 전송 장치.
  3. 제1항 또는 제2항에 있어서, 상기 송신 회로 접속 단자와 함께 상기 송신 회 로에 접속되며, 상기 송신 회로로부터의 신호를 취득함으로써, 상기 송신 회로 접속 단자에 상기 송신 회로가 접속되었는지의 여부를 나타내는 신호를 출력하는 송신 회로 검출부를 더 구비하고,
    상기 전위차 출력 회로는 상기 송신 회로 검출부로부터의 신호에 기초하여, 상기 수신 회로 접속 단자에 대한 출력을 전환하는 것을 특징으로 하는 차동 신호 전송 장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 2개의 전송 선로를 통해 차동 신호를 수신하는 차동 신호 수신 장치에 있어서,
    상기 차동 신호를 송신하는 송신 회로와 접속할 수 있고, 상기 전송 선로마다 설치된 송신 회로 접속 단자와,
    상기 전송 선로마다 설치된 상기 송신 회로 접속 단자로부터의 데이지 체인 접속의 원단에 접속되며, 상기 차동 신호를 수신하는 수신 회로와,
    상기 전송 선로마다 설치된 상기 송신 회로 접속 단자로부터의 데이지 체인 접속의 근단에 접속되며, 상기 송신 회로 접속 단자에 상기 송신 회로가 접속되어 있지 않은 경우, 상기 수신 회로 접속 단자에 소정의 전위차를 출력하는 전위차 출력 회로를 구비하고,
    상기 전위차 출력 회로는, 상기 전송 선로마다 설치된 인에이블을 갖는 버퍼이고, 각각의 상기 버퍼의 입력 신호로서 고정 논리가 입력되며, 인에이블 신호로서 상기 송신 회로 접속 단자에 상기 송신 회로가 접속되었는지의 여부를 나타내는 신호가 입력되고, 상기 송신 회로 접속 단자에 상기 송신 회로가 접속되어 있지 않은 경우에 상기 버퍼가 인에이블로 되는 것인, 차동 신호 수신 장치.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020087010381A 2006-02-08 2006-02-08 차동 신호 전송 장치, 차동 신호 수신 장치 KR100959846B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/302126 WO2007091306A1 (ja) 2006-02-08 2006-02-08 差動信号伝送装置、差動信号受信装置

Publications (2)

Publication Number Publication Date
KR20080053947A KR20080053947A (ko) 2008-06-16
KR100959846B1 true KR100959846B1 (ko) 2010-05-27

Family

ID=38344914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087010381A KR100959846B1 (ko) 2006-02-08 2006-02-08 차동 신호 전송 장치, 차동 신호 수신 장치

Country Status (6)

Country Link
US (1) US8063663B2 (ko)
EP (1) EP1986383B1 (ko)
JP (1) JP4668284B2 (ko)
KR (1) KR100959846B1 (ko)
CN (1) CN101331723B (ko)
WO (1) WO2007091306A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4957302B2 (ja) * 2007-03-09 2012-06-20 日本電気株式会社 差動伝送回路
JP5317920B2 (ja) * 2009-10-13 2013-10-16 三菱電機株式会社 リモコン用送受信器及びこれを備えた空気調和機
EP3232527B1 (en) * 2016-04-13 2022-03-02 General Electric Technology GmbH Method of operating a differential protection scheme
CN110574299B (zh) * 2017-05-11 2021-12-07 雅马哈株式会社 发送装置及接收装置
US10897279B1 (en) * 2020-04-10 2021-01-19 Samsung Electronics Co., Ltd. DC-coupled SERDES receiver
TWI799199B (zh) * 2022-03-22 2023-04-11 瑞昱半導體股份有限公司 通訊裝置及相關方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001169314A (ja) * 1999-12-03 2001-06-22 Oki Electric Ind Co Ltd 伝送インタフェース装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0475598B1 (en) * 1990-08-20 1998-01-07 Fujitsu Limited Method and apparatus for communicating monitor/management information between communication devices connected through a switched network
JPH0697967A (ja) * 1992-09-10 1994-04-08 Nec Corp データ伝送方式
KR100272671B1 (ko) * 1998-03-09 2000-11-15 윤종용 데이터 트랜시버 및 그것을 갖는 버스 인터페이스
US6418500B1 (en) * 1999-02-12 2002-07-09 Fujitsu Limited Feedback control for termination adjustment
US6304106B1 (en) * 2000-02-18 2001-10-16 International Business Machines Corporation CMOS bi-directional current mode differential link with precompensation
JP3654823B2 (ja) 2000-08-04 2005-06-02 株式会社日立製作所 二線式バスにおける送受信ユニット
CN1244986C (zh) * 2001-08-31 2006-03-08 松下电器产业株式会社 驱动电路
US6985005B1 (en) * 2001-11-20 2006-01-10 Silicon Image Differential amplifiers using asymmetric transfer characteristics to suppress input noise in output logic signals
US6639423B2 (en) * 2002-03-12 2003-10-28 Intel Corporation Current mode driver with variable termination
US6690196B1 (en) * 2002-08-08 2004-02-10 International Business Machines Corporation Simultaneous bi-directional I/O system
US6924660B2 (en) * 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
JP4518321B2 (ja) * 2004-05-28 2010-08-04 ルネサスエレクトロニクス株式会社 データ伝送装置、及び受信装置
US7501851B2 (en) * 2006-05-26 2009-03-10 Pmc Sierra Inc. Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis
US7750666B2 (en) * 2008-09-15 2010-07-06 Integrated Device Technology, Inc. Reduced power differential type termination circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001169314A (ja) * 1999-12-03 2001-06-22 Oki Electric Ind Co Ltd 伝送インタフェース装置

Also Published As

Publication number Publication date
EP1986383B1 (en) 2014-05-14
WO2007091306A1 (ja) 2007-08-16
JP4668284B2 (ja) 2011-04-13
JPWO2007091306A1 (ja) 2009-06-25
KR20080053947A (ko) 2008-06-16
US20080273603A1 (en) 2008-11-06
US8063663B2 (en) 2011-11-22
CN101331723A (zh) 2008-12-24
CN101331723B (zh) 2011-05-18
EP1986383A4 (en) 2013-03-27
EP1986383A1 (en) 2008-10-29

Similar Documents

Publication Publication Date Title
KR100959846B1 (ko) 차동 신호 전송 장치, 차동 신호 수신 장치
US20050195928A1 (en) Transmission apparatus
JP4855101B2 (ja) 信号伝送回路、ｉｃパッケージ及び実装基板
EP2169889A1 (en) Data transmission system and method, and electronic device having that data transmission system
CN100447771C (zh) 通用串行总线发射机
US6184717B1 (en) Digital signal transmitter and receiver using source based reference logic levels
US20090001995A1 (en) Circuit for detecting connection failure between printed circuit boards
CN101441606B (zh) 高速/高频差分信号传输中使用的电磁耦合器的无部件终端
US7568127B2 (en) Signal drive de-emphasis control for serial bus
US7746195B2 (en) Circuit topology for multiple loads
JP4501951B2 (ja) 差動伝送回路、ディスクアレイ装置、出力信号設定方法
US20080133799A1 (en) Control and slow data transmission method for serial interface
JP5873682B2 (ja) リドライバｉｃ、半導体装置、及びその製造方法
CN108631808B (zh) 用于数字信号传输的装置和方法
US8174286B2 (en) Transceiver circuits
KR20080097956A (ko) 전용 제어 핀 없이 모드들을 변경하는 방법 및 회로
US7136429B2 (en) Passive redundant digital data receiver with dual comparator edge detection
JP2004128629A (ja) 信号伝送回路
WO2010017977A3 (en) Simultaneous bi-directional data transfer
US7068734B2 (en) Passive redundant digital data receiver with schmitt-trigger
JP2008227635A (ja) 差動伝送回路
US20070170971A1 (en) Signal transmitting circuit
US7091743B2 (en) Data acknowledgment using impedance mismatching
JP2007104482A (ja) 信号伝送回路
JPH07273445A (ja) 基板実装装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee