JP4518321B2 - データ伝送装置、及び受信装置 - Google Patents
データ伝送装置、及び受信装置 Download PDFInfo
- Publication number
- JP4518321B2 JP4518321B2 JP2004374772A JP2004374772A JP4518321B2 JP 4518321 B2 JP4518321 B2 JP 4518321B2 JP 2004374772 A JP2004374772 A JP 2004374772A JP 2004374772 A JP2004374772 A JP 2004374772A JP 4518321 B2 JP4518321 B2 JP 4518321B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- transmission line
- transistor
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims description 297
- 238000001514 detection method Methods 0.000 claims description 73
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 33
- 238000007667 floating Methods 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 6
- 230000010365 information processing Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000006854 communication Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000007175 bidirectional communication Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Description
受信装置。
そのような構成である前記第1検出回路(40b)は、前記第1トランジスタ(43)のゲートとソースとの間の電位差(GS43)と、前記第2トランジスタ(44)のゲートとソースとの間の電位差(GS44)とに基づいて第1振幅電圧を検出し、前記第1振幅電圧に基づいて第1出力信号を生成する。さらに、第2検出回路(50b)は、前記第3トランジスタ(53)のゲートとソースとの間の電位差(GS53)と、前記第4トランジスタ(54)のゲートとソースとの間の電位差(GS54)とに基づいて第2振幅電圧を検出し、前記第2振幅電圧に基づいて第2出力信号を生成する。
受信装置をこのような構成にすることによって、受信した信号を適切に受信データとして出力することができる。
n:m(n、mは任意の自然数)
であるようにして、カレントミラーを構成することも可能である。
さらに、前記第2検出回路(80b)が、ドレインとゲートとが短絡され、前記定電流源(80a)と前記第2伝送線(15)との間に接続される第4トランジスタ(84)と、前記第4トランジスタ(84)のゲートに接続されるゲートを有し、前記定電流源(80a)と前記第1伝送線(14)との間に接続される第5トランジスタ(85)と、前記第4トランジスタ(84)のゲートに接続されるゲートを有し、前記定電流源(80a)と前記第1伝送線(14)との間に接続される第6トランジスタ(86)とを含むようにする。
そして、前記第1検出回路(70b)は、前記第1トランジスタ(74)のゲートとソースとの間の電位差(GS74)と、前記第2トランジスタ(75)のゲートとソースとの間の電位差(GS75)、または、前記第3トランジスタ(76)のゲートとソースとの間の電位差(GS76)とに基づいて第1振幅電圧を検出して前記第1振幅電圧に基づいて第1出力信号を生成する。
同様に、前記第2検出回路(80b)は、前記第4トランジスタ(84)のゲートとソースとの間の電位差(GS84)と、前記第5トランジスタ(85)のゲートとソースとの間の電位差(GS85)、または、前記第6トランジスタ(86)のゲートとソースとの間の電位差(GS86)とに基づいて第2振幅電圧を検出して前記第2振幅電圧に基づいて第2出力信号を生成する。これによって、高速に動作しつつ、低消費電力の受信装置を構成することができる。
また同様に、前記第2定電流源(80a)は、ゲートに印加されるバイアスに応答して所定の電流を前記第2検出回路(80b)に供給する第4Pチャネルトランジスタ(81)と、第5Pチャネルトランジスタ(82)と、ゲートとソースとが短絡され、前記第5Pチャネルトランジスタ(82)のゲートに接続されるゲートを有する第6Pチャネルトランジスタ(83)とを含むように構成され、前記第6Pチャネルトランジスタ(83)のドレインは、前記第3トランジスタ(76)のドレインに接続されていることが好ましい。
x:y:z(x、y、zは任意の自然数)
であるカレントミラーを用いて受信装置を構成することも可能である。
ノード14=フローティング電位、ノード15=接地電位
電圧GS43<電圧GS44…(1)
電圧GS53<電圧GS54…(2)
となる。
電圧GS43<電圧GS44
となったことによって、ノード46の電位よりも低くなる。また、ノード55とノード56との電位を比較すると、ノード55の電位は、
電圧GS53<電圧GS54
となったことによって、ノード56の電位よりも高くなる。
電圧GS44−電圧GS43=電圧GS54−電圧GS53=50mV
となる。
ノード14=フローティング電位、ノード15=接地電位
ならば、
電圧GS74<電圧GS75、電圧GS74<電圧GS76
電圧GS86<電圧GS84、電圧GS85<電圧GS84
となる。
電圧GS74<電圧GS75
となったことで、ノード77よりも低電位に下がる。また、ノード88の電位は、
電圧GS85<電圧GS84
になったことで、ノード87よりも高電位に上がる。
電圧GS86<電圧GS84
となることで、カレントミラー構成である第2PチャネルMOSトランジスタ72、第3PチャネルMOSトランジスタ73に流れる電流が減少するため、ノード78の電位はより低電位に下がる。また、ノード88の電位は、
電圧GS74<電圧GS76
になったことで、カレントミラー構成である第6PチャネルMOSトランジスタ83、第4NチャネルMOSトランジスタ84に流れる電流が増加するため、ノード88はより高電位に上がる。ここでのノード78の電圧変動は電圧GS75と電圧GS86の電圧変動を増幅したものである。同様に、ノード88の電圧変動は電圧GS76と電圧GS85の電圧変動を増幅したものである。したがって、電圧GS75〜電圧GS85の電圧が所定の電圧以上であれば、ノード78、ノード88は電源電位とGND電位との間のフルレンジに近い電圧変動をする。
電圧GS75−電圧GS74=電圧GS86−電圧GS84=50mV
(電圧GS76−電圧GS74=電圧GS85−電圧GS84=50mV)
となる。
図15は、他の実施の形態に係るデータ伝送装置1Aの構成を示す回路図である。図15に図示されているデータ伝送装置1Aでは、受信装置3の構成が、以下のように変更される。まず、受信装置3の終端抵抗12が、直列に接続された2つの抵抗素子12a、12bで構成される。加えて、抵抗素子12a、12bが接続する接続ノード16と接地端子19との間に、直列に接続されている抵抗素子17、及び容量素子18が接続される。
2、2B、2C…送信装置
3、3B、3C…受信装置
4…第1出力端子
4B…第1入出力端子
5…第2出力端子
5B…第2入出力端子
6…第1伝送線
7…第2伝送線
8…第1入力端子
8B…第2入出力端子
9…第2入力端子
9B…第2入出力端子
10…出力端子
11…インバータ
12…終端抵抗
12a、12b…抵抗素子
13…バイアス供給端子
14、15…ノード
16…接続ノード
17…抵抗素子
18…容量素子
20、20C…トランスミッタ回路
21…第1インバータ
22…第2インバータ
23、23C…第1出力トランジスタ、
24、24C…第2出力トランジスタ
25…データ入力端子、
26、27…ノード
30、30C…レシーバ回路
31…レシーバ回路
32、32A、32C、33、33A、33C…定電流源
34、34A、34C…データ検出回路
40…第1受信回路
40a…第1定電流源
40b…第1検出回路
41…第1PチャネルMOSトランジスタ
42、42A…第2PチャネルMOSトランジスタ
43…第1NチャネルMOSトランジスタ
44、44A…第2NチャネルMOSトランジスタ
45、46…ノード
50…第2受信回路
50a…第2定電流源
50b…第2検出回路
51、51A…第3PチャネルMOSトランジスタ
52…第4PチャネルMOSトランジスタ
53、53A…第3NチャネルMOSトランジスタ
54…第4NチャネルMOSトランジスタ
55、56…ノード
60…フリップフロップ回路
61、62…NAND回路
70…第1受信回路
70a…第1定電流源
70b…第1検出回路
71…第1PチャネルMOSトランジスタ
72、72A…第2PチャネルMOSトランジスタ
73、73A…第3PチャネルMOSトランジスタ
74…第1NチャネルMOSトランジスタ
75、75A…第2NチャネルMOSトランジスタ
76、76A…第3NチャネルMOSトランジスタ
77、78、79…ノード
80…第2受信回路
80a…第2定電流源
80b…第2検出回路
81…第4PチャネルMOSトランジスタ
82、82A…第5PチャネルMOSトランジスタ
83、83A…第6PチャネルMOSトランジスタ
84…第4NチャネルMOSトランジスタ
85、85A…第5NチャネルMOSトランジスタ
86…第6NチャネルMOSトランジスタ
87、88、89…ノード
90…フリップフロップ回路
91、92…NOR回路
100…レシーバ回路
101…Nチャネルトランジスタ
102…Nチャネルトランジスタ
103…インバータ
104…第1入力端子
105…第2入力端子
106…バイアス端子
107…出力端子
110…第1受信部
111…Pチャネルトランジスタ
112…Pチャネルトランジスタ
113…Nチャネルトランジスタ
114…Nチャネルトランジスタ
115…ノード
120…第2受信部
121…Pチャネルトランジスタ
122…Pチャネルトランジスタ
123…Nチャネルトランジスタ
124…Nチャネルトランジスタ
125…ノード
130…フリップフロップ回路
131…第1NAND回路
132…第2NAND回路
141、142、143、144…ノード
200…トランスミッタ回路
201、202…インバータ
203、204、205…Nチャネルトランジスタ
Claims (27)
- 第1伝送線と第2伝送線とを含む伝送線路と、
前記第1伝送線と接地端子の間に接続された第1スイッチと、前記第2伝送線と接地端子との間に接続された第2スイッチとを備え、前記第1スイッチと前記第2スイッチとが送信用データに応答して排他的にオンされるように構成された送信装置と、
前記伝送線路に接続された受信装置
とを具備し、
前記受信装置は、
前記第1伝送線に接続された第1ノードと前記第2伝送線に接続された第2ノードとの間に接続された終端抵抗と、
前記第1ノードに第1電流を供給し、前記第2ノードに第2電流を供給し、且つ、前記第1ノードと前記第2ノードの電位差に応答して前記送信用データに対応する受信データを出力するように構成されたレシーバ回路
とを備える
データ伝送装置。 - 請求項1に記載のデータ伝送装置であって、
前記レシーバ回路は、
前記第1ノードに前記第1電流の主部分である第1定電流を供給する第1定電流源と、
前記第2ノードに前記第2電流の主部分であり、かつ、前記第1定電流と同一の大きさの第2定電流を供給する第2定電流源と、
前記第1ノードに前記第1電流の残存部分である第1副電流を供給し、前記第2ノードに前記第2電流の残存部分である第2副電流を供給し、且つ、前記第1ノード及び前記第2ノードの間の電位差に応答して前記受信データを生成するように構成されたデータ検出回路
とを備える
データ伝送装置。 - 請求項1に記載のデータ伝送装置であって、
前記終端抵抗の抵抗値は、前記伝送線路の差動インピーダンスと一致する
データ伝送装置。 - 請求項1に記載のデータ伝送装置であって、
前記第1スイッチは、
ドレインが前記第1伝送線に接続され、ソースが前記接地端子に接続された第1MOSトランジスタを含み、
前記第1MOSトランジスタは、そのオン抵抗が前記伝送線路の特性インピーダンスと一致するように形成された
データ伝送装置。 - 請求項4に記載のデータ伝送装置であって、
前記第2スイッチは、
ドレインが前記第2伝送線に接続され、ソースが前記接地端子に接続された第2MOSトランジスタを含み、
前記第2MOSトランジスタは、そのオン抵抗が前記伝送線路の特性インピーダンスと一致するように形成された
データ伝送装置。 - 請求項2に記載のデータ伝送装置であって、
前記受信装置は、
第3抵抗素子と、
容量素子
とを更に備え、
前記終端抵抗は、
一端が前記第1ノードに、他端が接続ノードに接続された第1抵抗素子と、
一端が前記接続ノードに、他端が前記第2ノードに接続された第2抵抗素子と、
とを含み、
前記第3抵抗素子と前記容量素子とは、前記接続ノードと接地端子との間に直列に接続された
データ伝送装置。 - 第1伝送線と第2伝送線とを含む伝送線路と、
前記第1伝送線と接地端子の間に接続された第1スイッチと、前記第2伝送線と接地端子との間に接続された第2スイッチとを備え、前記第1スイッチと前記第2スイッチとが送信用データに応答して排他的にオンされるように構成された送信装置と、
前記伝送線路に接続された受信装置
とを具備し、
前記受信装置は、
前記第1伝送線に接続された第1ノードと前記第2伝送線に接続された第2ノードと
の間に接続された終端抵抗と、
前記第1ノードに第1定電流を供給する第1定電流源と、
前記第2ノードに前記第1定電流と同一の大きさの第2定電流を供給する第2定電流源と、
前記第1ノード及び前記第2ノードの間の電位差に応答して、前記送信用データに対応する受信データを生成するように構成されたデータ検出回路
とを備える
データ伝送装置。 - 第1伝送線と第2伝送線とを含む伝送線路と、
第1送受信装置と、
前記伝送線路を介して前記第1送受信部に接続された第2送受信装置
とを具備し、
前記第1送受信装置は、
前記第1伝送線と接地端子の間に接続された第1スイッチと、前記第2伝送線と接地端子との間に接続された第2スイッチとを備え、前記第1スイッチと前記第2スイッチとが第1送信用データに応答して排他的にオンされるように構成された第1トランスミッタ回路と、
前記第1伝送線に接続された第1ノードと前記第2伝送線に接続された第2ノードと
の間に接続された第1終端抵抗と、
前記第1ノードに第1電流を供給し、前記第2ノードに第2電流を供給し、且つ、前記第1ノードと前記第2ノードの電位差に応答して前記第1送信用データに対応する第1受信データを出力するように構成された第1レシーバ回路
とを備え、
前記第2送受信装置は、
前記第1伝送線と接地端子の間に接続された第3スイッチと、前記第2伝送線と接地端子との間に接続された第4スイッチとを備え、前記第3スイッチと前記第4スイッチとが第2送信用データに応答して排他的にオンされるように構成された第2トランスミッタ回路と、
前記第1伝送線に接続された第3ノードと前記第2伝送線に接続された第4ノードとの間に接続された第2終端抵抗と、
前記第3ノードに第3電流を供給し、前記第4ノードに第4電流を供給し、且つ、前記第3ノードと前記第4ノードの電位差に応答して前記第2送信用データに対応する第2受信データを出力するように構成された第2レシーバ回路
とを備える
データ伝送装置。 - 第1伝送線と第2伝送線とを含む伝送線路と、
前記第1伝送線と電源端子の間に接続された第1スイッチと、前記第2伝送線と電源端子との間に接続された第2スイッチとを備え、前記第1スイッチと前記第2スイッチとが送信用データに応答して排他的にオンされるように構成された送信装置と、
前記伝送線路に接続された受信装置
とを具備し、
前記受信装置は、
前記第1伝送線に接続された第1ノードと前記第2伝送線に接続された第2ノードとの間に接続された終端抵抗と、
前記第1ノードから第1電流を引き出し、前記第2ノードから第2電流を引き出し、且つ、前記第1ノードと前記第2ノードの電位差に応答して前記送信用データに対応する受信データを生成するように構成されたレシーバ回路
とを備える
データ伝送装置。 - 第1伝送線に接続されるための第1入力端子と、
第2伝送線に接続されるための第2入力端子と、
前記第1入力端子に接続された第1ノードと、前記第2入力端子に接続された第2ノードとの間に接続された終端抵抗と、
前記第1ノードに第1電流を供給し、前記第2ノードに第2電流を供給し、且つ、前記第1ノードと前記第2ノードの電位差に応答して受信データを出力するように構成されたレシーバ回路
とを備え、
前記レシーバ回路は、
前記第1ノードと前記第2ノードとの各々に接続され、前記第1ノードと前記第2ノードの電位差に応答して前記受信データを生成する信号検出部と、
バイアス電圧に対応する電流を前記信号検出部に供給する定電流源部と
を備える
受信装置。 - 請求項10に記載の受信装置において、
前記信号検出部は、第1検出回路と第2検出回路とフリップフロップ回路とを含み、
前記第1検出回路は、前記第1伝送線と前記第2伝送線との各々に接続され、前記第1伝送線と前記第2伝送線の振幅電圧を検出し、前記振幅電圧に基づいて第1出力信号を生成し、
前記第2検出回路は、前記第1伝送線と前記第2伝送線との各々に接続され、前記第1伝送線と前記第2伝送線の振幅電圧を検出し、前記振幅電圧に基づいて第2出力信号を生成し、
前記フリップフロップ回路は、前記第1出力信号と前記第2出力信号とに応答して、保持する値を前記受信データとして出力する
受信装置。 - 請求項11に記載の受信装置において、
前記定電流源部は、
前記バイアス電圧に応答して前記第1検出回路に電流を供給する第1定電流源と、
前記バイアス電圧に応答して前記第2検出回路に電流を供給する第2定電流源
とを備える
受信装置。 - 請求項12に記載の受信装置において、
前記第1検出回路は、
ドレインとゲートとが短絡され、前記第1定電流源と前記第1伝送線との間に接続される第1トランジスタと、前記第1トランジスタのゲートに接続されるゲートを有し、前記第1定電流源と前記第2伝送線との間に接続される第2トランジスタとを含み、
第2検出回路は、
ドレインとゲートとが短絡され、前記第2定電流源と前記第1伝送線との間に接続される第3トランジスタと、前記第3トランジスタのゲートに接続されるゲートを有し、前記第2定電流源と前記第2伝送線との間に接続される第4トランジスタとを含み、
前記第1検出回路は、前記第1トランジスタのゲートとソースとの間の電位差と、前記第2トランジスタのゲートとソースとの間の電位差とに基づいて前記第1出力信号を生成し、
前記第2検出回路は、前記第3トランジスタのゲートとソースとの間の電位差と、前記第4トランジスタのゲートとソースとの間の電位差とに基づいて前記第2出力信号を生成する
受信装置。 - 請求項13に記載の受信装置において、
前記第1定電流源は、
第1Pチャネルトランジスタと、前記第1Pチャネルトランジスタのゲートに接続されるゲートを有する第2Pチャネルトランジスタとを含み、前記第1Pチャネルトランジスタと前記第2Pチャネルトランジスタとの各々の前記ゲートに印加される前記バイアス電圧に応答して電流を前記第1検出回路に供給し、
前記第2定電流源は、
第3Pチャネルトランジスタと、前記第3Pチャネルトランジスタのゲートに接続されるゲートを有する第4Pチャネルトランジスタとを含み、前記第3Pチャネルトランジスタと前記第4Pチャネルトランジスタとの各々の前記ゲートに印加されるバイアス電圧に応答して電流を前記第2検出回路に供給する
受信装置。 - 請求項14に記載の受信装置において、
前記第1Pチャネルトランジスタと、前記第2Pチャネルトランジスタとのサイズ比が
n:m(n、mは任意の自然数)
である
受信装置。 - 請求項12に記載の受信装置において、
前記第1検出回路は、
ドレインとゲートとが短絡され、前記第1定電流源と前記第1伝送線との間に接続される第1トランジスタと、前記第1トランジスタのゲートに接続されるゲートを有し、前記第1定電流源と前記第2伝送線との間に接続される第2トランジスタと、前記第1トランジスタのゲートに接続されるゲートを有し、前記第2定電流源と前記第2伝送線との間に接続される第3トランジスタとを含み、
前記第2検出回路は、
ドレインとゲートとが短絡され、前記第2定電流源と前記第2伝送線との間に接続される第4トランジスタと、前記第4トランジスタのゲートに接続されるゲートを有し、前記第2定電流源と前記第1伝送線との間に接続される第5トランジスタと、前記第4トランジスタのゲートに接続されるゲートを有し、前記第1定電流源と前記第1伝送線との間に接続される第6トランジスタとを含み、
前記第1検出回路は、前記第1トランジスタのゲートとソースとの間の電位差と、前記第2トランジスタのゲートとソースとの間の電位差と、前記第3トランジスタのゲートとソースとの間の電位差とに基づいて前記第1出力信号を生成し、
前記第2検出回路は、
前記第4トランジスタのゲートとソースとの間の電位差と、前記第5トランジスタのゲートとソースとの間の電位差と、前記第6トランジスタのゲートとソースとの間の電位差とに基づいて前記第2出力信号を生成する
受信装置。 - 請求項16に記載の受信装置において、
前記第1定電流源は、
ゲートに印加されるバイアス電圧に応答して電流を前記第1検出回路に供給する第1Pチャネルトランジスタと、
第2Pチャネルトランジスタと、
ゲートとソースとが短絡され、前記第2Pチャネルトランジスタのゲートに接続されるゲートを有する第3Pチャネルトランジスタとを含み、
前記第3Pチャネルトランジスタのドレインは、前記第6トランジスタのドレインに接続され、
前記第2定電流源は、
ゲートに印加されるバイアス電圧に応答して電流を前記第2検出回路に供給する第4Pチャネルトランジスタと、
第5Pチャネルトランジスタと、
ゲートとソースとが短絡され、前記第5Pチャネルトランジスタのゲートに接続されるゲートを有する第6Pチャネルトランジスタとを含み、
前記第6Pチャネルトランジスタのドレインは、前記第3トランジスタのドレインに接続される
受信装置。 - 請求項17に記載の受信装置において、
前記第1Pチャネルトランジスタ、前記第2Pチャネルトランジスタおよび前記第1P
チャネルトランジスタのサイズ比が
x:y:z(x、y、zは任意の自然数)
である
受信装置。 - 請求項11乃至18のいずれかに記載の受信装置において、
前記フリップフロップ回路は、
前記第1出力信号が供給される第1NAND回路と、
前記第1NAND回路に接続され、前記第2出力信号が供給される第2NAND回路
とを備える
受信装置。 - 請求項11乃至18のいずれかに記載の受信装置において、
前記フリップフロップ回路は、
前記第1出力信号が供給される第1NOR回路と、
前記第1NOR回路に接続され、前記第2出力信号が供給される第2NOR回路
とを備える
受信装置。 - 第1伝送線に接続されるための第1入力端子と、
第2伝送線に接続されるための第2入力端子と、
前記第1入力端子に接続された第1ノードと、前記第2入力端子に接続された第2ノードとの間に接続された終端抵抗と、
前記第1ノードに第1電流を供給し、前記第2ノードに第2電流を供給し、且つ、前記第1ノードと前記第2ノードの電位差に応答して受信データを出力するように構成されたレシーバ回路
とを備える
受信装置。 - 請求項21に記載の受信装置であって、
前記レシーバ回路は、
前記第1ノードに前記第1電流の主部分である第1定電流を供給する第1定電流源と、
前記第2ノードに前記第2電流の主部分であり、かつ、前記第1定電流と同一の大きさの第2定電流を供給する第2定電流源と、
前記第1ノードに前記第1電流の残存部分である第1副電流を供給し、前記第2ノードに前記第2電流の残存部分である第2副電流を供給し、且つ、前記第1ノード及び前記第2ノードの間の電位差に応答して前記受信データを生成するように構成されたデータ検出回路
とを備える
受信装置。 - 請求項21に記載の受信装置であって、
前記終端抵抗の抵抗値は、前記第1伝送線と前記第2伝送線とで構成される伝送線路の差動インピーダンスと一致する
受信装置。 - 請求項21に記載の受信装置であって、
更に、
第3抵抗素子と、
容量素子
とを具備し、
前記終端抵抗は、
一端が前記第1ノードに、他端が接続ノードに接続された第1抵抗素子と、
一端が前記接続ノードに、他端が前記第2ノードに接続された第2抵抗素子
とを含み、
前記第3抵抗素子と前記容量素子とは、前記接続ノードと接地端子との間に直列に接続された
受信装置。 - 第1伝送線に接続される第1ノードと第2伝送線に接続される第2ノードとを有する終端抵抗と、
前記第1ノードに第1定電流を供給する第1定電流源と、
前記第2ノードに前記第1定電流と同一の大きさの第2定電流を供給する第2定電流源と、
前記第1ノード及び前記第2ノードの間の電位差に応答して、前記第1伝送線と前記第2伝送線に接続される送信装置に供給される送信用データに対応する受信データを生成するように構成されたデータ検出回路
とを備える
受信装置。 - 第1伝送線に接続されるための第1入出力端子と、
第2伝送線に接続されるための第2入出力端子と、
前記第1入出力端子と接地端子の間に接続された第1スイッチと、前記第2入出力端子と接地端子との間に接続された第2スイッチとを備え、前記第1スイッチと前記第2スイッチとが送信用データに応答して排他的にオンされるように構成されたトランスミッタ回路と、
前記第1入出力端子に接続された第1ノードと前記第2入出力端子に接続された第2ノードとの間に接続された終端抵抗と、
前記第1ノードに第1電流を供給し、前記第2ノードに第2電流を供給し、且つ、前記第1ノードと前記第2ノードの電位差に応答して受信データを出力するように構成されたレシーバ回路
とを備える
送受信装置。 - 第1伝送線に接続されるための第1入力端子と、
第2伝送線に接続されるための第2入力端子と、
前記第1入力端子に接続された第1ノードと前記第2入力端子に接続された第2ノードとの間に接続された終端抵抗と、
前記第1ノードから第1電流を引き出し、前記第2ノードから第2電流を引き出し、且つ、前記第1ノードと前記第2ノードの電位差に応答して受信データを生成するように構成されたレシーバ回路
を備える
受信装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004374772A JP4518321B2 (ja) | 2004-05-28 | 2004-12-24 | データ伝送装置、及び受信装置 |
US11/138,476 US7633312B2 (en) | 2004-05-28 | 2005-05-27 | Data transmission apparatus and a data receiving apparatus used for the same |
EP05104568A EP1601147A3 (en) | 2004-05-28 | 2005-05-27 | Data transmission apparatus and a data receiving apparatus used for the same |
CN200510071388.5A CN1703033B (zh) | 2004-05-28 | 2005-05-27 | 数据传输设备和用于其的数据接收设备 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004158882 | 2004-05-28 | ||
JP2004374772A JP4518321B2 (ja) | 2004-05-28 | 2004-12-24 | データ伝送装置、及び受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006014268A JP2006014268A (ja) | 2006-01-12 |
JP4518321B2 true JP4518321B2 (ja) | 2010-08-04 |
Family
ID=34979418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004374772A Expired - Fee Related JP4518321B2 (ja) | 2004-05-28 | 2004-12-24 | データ伝送装置、及び受信装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7633312B2 (ja) |
EP (1) | EP1601147A3 (ja) |
JP (1) | JP4518321B2 (ja) |
CN (1) | CN1703033B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7813706B2 (en) * | 2005-02-03 | 2010-10-12 | Analog Devices, Inc. | Impedance matched lane reversal switching system |
EP1986383B1 (en) * | 2006-02-08 | 2014-05-14 | Fujitsu Ltd. | System transmitting and receiving a differential signal |
KR100805525B1 (ko) * | 2007-01-11 | 2008-02-20 | 삼성에스디아이 주식회사 | 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 |
KR100796135B1 (ko) * | 2007-01-11 | 2008-01-21 | 삼성에스디아이 주식회사 | 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 |
JP2008182570A (ja) * | 2007-01-25 | 2008-08-07 | Nec Electronics Corp | 送信装置、受信装置および送受信システム |
EP2169889A1 (en) | 2007-06-22 | 2010-03-31 | Nec Corporation | Data transmission system and method, and electronic device having that data transmission system |
JP5116381B2 (ja) * | 2007-07-03 | 2013-01-09 | ルネサスエレクトロニクス株式会社 | テスト回路 |
US8290445B2 (en) * | 2007-08-10 | 2012-10-16 | Panasonic Corporation | Electronic device, and information apparatus, communications apparatus, AV apparatus, and mobile apparatus using the same |
US8786321B2 (en) * | 2010-12-30 | 2014-07-22 | Stmicroelectronics International N.V. | Power harvesting in open drain transmitters |
KR102192543B1 (ko) * | 2014-04-04 | 2020-12-18 | 에스케이하이닉스 주식회사 | 신호 전달회로 및 그의 동작방법 |
KR102182572B1 (ko) * | 2014-04-15 | 2020-11-25 | 삼성디스플레이 주식회사 | 인터페이스 회로 |
US10592458B1 (en) * | 2018-09-18 | 2020-03-17 | Apple Inc. | Bimodal impedance matching terminators |
EP4060861A1 (en) * | 2021-03-15 | 2022-09-21 | Nxp B.V. | A power line communication system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053598A (ja) * | 1999-08-16 | 2001-02-23 | Nec Corp | インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム |
JP2002135339A (ja) * | 2000-10-20 | 2002-05-10 | Nec Corp | レシーバ回路 |
JP2003218960A (ja) * | 2002-01-17 | 2003-07-31 | Nec Electronics Corp | データインタフェース回路 |
JP2003224460A (ja) * | 2002-01-29 | 2003-08-08 | Matsushita Electric Ind Co Ltd | 受信回路 |
JP2003316338A (ja) * | 2002-02-21 | 2003-11-07 | Samsung Electronics Co Ltd | デジタルデータ送受信回路を備える平板ディスプレイ装置(flatpaneldisplayhavingtransmittingandreceivingcircuitfordigitalinterface) |
JP2003348176A (ja) * | 2002-05-28 | 2003-12-05 | Nec Kansai Ltd | インターフェース回路およびそれを備えた電子装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5534624B2 (ja) * | 1973-11-24 | 1980-09-08 | ||
JP3217079B2 (ja) * | 1991-02-14 | 2001-10-09 | 株式会社日立製作所 | 半導体集積回路 |
US5304856A (en) * | 1992-12-17 | 1994-04-19 | At&T Bell Laboratories | Article comprising a balanced driver circuit with less power dissipation than conventional circuit |
US5471498A (en) * | 1993-04-15 | 1995-11-28 | National Semiconductor Corporation | High-speed low-voltage differential swing transmission line transceiver |
JPH07235952A (ja) * | 1993-12-28 | 1995-09-05 | Oki Electric Ind Co Ltd | 信号伝送回路およびその回路を用いた信号伝送装置 |
JPH098851A (ja) * | 1995-06-26 | 1997-01-10 | Fujitsu Ltd | 信号伝送システム及び信号終端回路 |
US6198307B1 (en) * | 1998-10-26 | 2001-03-06 | Rambus Inc. | Output driver circuit with well-controlled output impedance |
EP1050824A3 (en) * | 1999-04-22 | 2004-01-28 | Matsushita Electric Industrial Co., Ltd. | Bidirectional signal transmission circuit and bus system |
US6323674B1 (en) * | 2000-02-29 | 2001-11-27 | Intel Corporation | Technique and apparatus for terminating a transmission line |
US6794895B2 (en) * | 2002-06-27 | 2004-09-21 | Intel Corporation | Power saving termination technique for differential signaling |
JP4026593B2 (ja) * | 2003-12-25 | 2007-12-26 | セイコーエプソン株式会社 | 受信装置 |
-
2004
- 2004-12-24 JP JP2004374772A patent/JP4518321B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-27 CN CN200510071388.5A patent/CN1703033B/zh active Active
- 2005-05-27 EP EP05104568A patent/EP1601147A3/en not_active Withdrawn
- 2005-05-27 US US11/138,476 patent/US7633312B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053598A (ja) * | 1999-08-16 | 2001-02-23 | Nec Corp | インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム |
JP2002135339A (ja) * | 2000-10-20 | 2002-05-10 | Nec Corp | レシーバ回路 |
JP2003218960A (ja) * | 2002-01-17 | 2003-07-31 | Nec Electronics Corp | データインタフェース回路 |
JP2003224460A (ja) * | 2002-01-29 | 2003-08-08 | Matsushita Electric Ind Co Ltd | 受信回路 |
JP2003316338A (ja) * | 2002-02-21 | 2003-11-07 | Samsung Electronics Co Ltd | デジタルデータ送受信回路を備える平板ディスプレイ装置(flatpaneldisplayhavingtransmittingandreceivingcircuitfordigitalinterface) |
JP2003348176A (ja) * | 2002-05-28 | 2003-12-05 | Nec Kansai Ltd | インターフェース回路およびそれを備えた電子装置 |
Also Published As
Publication number | Publication date |
---|---|
US7633312B2 (en) | 2009-12-15 |
EP1601147A2 (en) | 2005-11-30 |
EP1601147A3 (en) | 2013-01-09 |
CN1703033A (zh) | 2005-11-30 |
JP2006014268A (ja) | 2006-01-12 |
CN1703033B (zh) | 2011-09-07 |
US20050265526A1 (en) | 2005-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4518321B2 (ja) | データ伝送装置、及び受信装置 | |
JP4766769B2 (ja) | 半導体集積回路 | |
JP5238085B2 (ja) | 差動ドライバー回路の高速コモンモードフィードバック制御装置 | |
US6980022B1 (en) | Programmable termination with DC voltage level control | |
JP5572277B2 (ja) | インピーダンス調整回路とそれを備える集積回路及びそれを利用した出力ドライバのインピーダンス調整方法 | |
US7965104B2 (en) | Data transmission system and method, and electronic apparatus provided with same data transmission system | |
US7471110B2 (en) | Current mode interface for off-chip high speed communication | |
EP1318601A2 (en) | Voltage mode differential driver and method | |
US7391231B2 (en) | Switch selectable terminator for differential and pseudo-differential signaling | |
JP2007329550A (ja) | 差動信号駆動回路及び差動信号駆動方法 | |
US7358780B2 (en) | Low voltage differential signal driver with high power supply rejection ration | |
KR100669106B1 (ko) | 차동 회로 | |
US11984941B2 (en) | Rejection of end-of-packet dribble in high speed universal serial bus repeaters | |
JP3821982B2 (ja) | 受信装置及び通信装置の伝送ライン終端回路 | |
US7639745B2 (en) | Serial data link with automatic power down | |
KR101069029B1 (ko) | 전류 전달 로직 | |
US6573764B1 (en) | Method and apparatus for voltage-mode differential simultaneous bi-directional signaling | |
JP3217079B2 (ja) | 半導体集積回路 | |
KR100800485B1 (ko) | 전류모드 수신 방법 및 이를 이용한 전류모드 비교기 및반도체 장치 | |
JP2007134940A (ja) | 差動電圧出力回路 | |
US20060066352A1 (en) | Low-voltage, low-skew differential transmitter | |
KR100293303B1 (ko) | 반도체 장치용 입력 버퍼 | |
JP3745764B2 (ja) | チップ間通信のための基準電圧を供給する方法および装置 | |
KR100403346B1 (ko) | 반도체 메모리 장치의 감지증폭기 | |
CN114553201A (zh) | 信号接收器以及信号收发装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100512 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |