JP2006014268A - データ伝送装置、及び受信装置 - Google Patents

Abstract

【課題】伝送信号の電圧振幅を安定してデータ通信を行うデータ転送装置の提供。
【解決手段】構成は、データ伝送装置１は、伝送線６、７を含む伝送線路と、送信装置２と、前記伝送線路に接続された受信装置３、送信装置２は、第１伝送線６と接地端子の間に接続された第１出力トランジスタ２３と、第２伝送線７と接地端子との間に接続された第２出力トランジスタ２４。第１出力トランジスタ２３と第２出力トランジスタ２４とは、送信用データ／ＤＩＮに応答して排他的にオンされる。受信装置３は、第１伝送線６に接続されたノード１４と第２伝送線７に接続されたノード１５との間に接続された終端抵抗１２と、第１ノード１４に第１電流Ｉ_Ａを供給し、第２ノード１５に第２電流Ｉ_Ｂを供給し、且つ、第１ノード１４と第２ノード１５の電位差に応答して送信用データに対応する受信データを出力するように構成されたレシーバ回路３０とを備える。
【選択図】 図３

Description

本発明は、データ伝送装置、及びそれに使用される受信装置に関し、特に、一対の伝送線を含む伝送線路を介してデータを伝送する技術に関する。

半導体技術の進歩に伴って、高速で動作し、且つ、高密度な半導体集積回路を搭載した情報処理装置（コンピュータ）が普及している。そのような情報処理装置において、より情報処理速度が早い装置が求められている。また、高密度な半導体集積回路で構成された、携帯可能な情報処理装置（携帯端末）が普及してきている。携帯端末を構成する半導体集積回路では、高速で動作しつつ、消費される電力が少ない半導体集積回路が要求されている。情報処理速度を向上させるための技術には様々なものが存在する。そのなかの一つとして、半導体集積回路で送受信されるデータの転送速度を高速化させる技術が知られている（例えば、特許文献１、２参照。）。上記特許文献１、２に記載の技術において、半導体集積回路から出力されるデータは、伝送線路を介して他の半導体集積回路に供給されている。データを出力する側の半導体集積回路には送信回路（以下、トランスミッタ回路と呼ぶ。）が備えられ、そのデータを受信する側の半導体集積回路には受信回路（以下、レシーバ回路と呼ぶ。）が備えられている。

図１は、上記特許文献１に記載のレシーバ回路の構成を示す回路図である。図１に示されているように、レシーバ回路１００（特許文献１における受信部５１）は、Ｎチャネルトランジスタ１０１と、Ｎチャネルトランジスタ１０２と、第１受信部１１０と、第２受信部１２０と、フリップフロップ回路１３０と、インバータ１０３とで構成されている。

Ｎチャネルトランジスタ１０１と、Ｎチャネルトランジスタ１０２とはゲートが互いに接続されている。Ｎチャネルトランジスタ１０１は、ノード１４１と接地線ＧＮＤとの間に介設されており、そのノード１４１を介して第１受信部１１０に接続されている。また、Ｎチャネルトランジスタ１０１は、そのノード１４１を介して第２受信部１２０にも接続されている。同様にＮチャネルトランジスタ１０２は、ノード１４２と接地線ＧＮＤとの間に介設されており、そのノード１４２を介して第１受信部１１０と第２受信部１２０との各々に接続されている。

第１受信部１１０はさらに、第１Ｐチャネルトランジスタ１１１と第２Ｐチャネルトランジスタ１１２と第１Ｎチャネルトランジスタ１１３と第２Ｎチャネルトランジスタ１１４とで構成されている。同様に、第２受信部１２０はさらに、第３Ｐチャネルトランジスタ１２１と、第４Ｐチャネルトランジスタ１２２と、第３Ｎチャネルトランジスタ１２３と、第４Ｎチャネルトランジスタ１２４とで構成されている。また、フリップフロップ回路１３０は、第１ＮＡＮＤ回路１３１と第２ＮＡＮＤ回路１３２とを含み、その第１ＮＡＮＤ回路１３１と第２ＮＡＮＤ回路１３２とは互いに接続されてＲＳラッチ回路を構成している。

また、第１入力端子１０４及び第２入力端子１０５は、２本の伝送線を介してトランスミッタ回路（図示されず）と接続されている。さらに、バイアス端子１０６は、上述の第１Ｎチャネルトランジスタ１１３と、第２Ｎチャネルトランジスタ１１４と、第３Ｎチャネルトランジスタ１２３と、第４Ｎチャネルトランジスタ１２４のゲートに接続されている。上記のトランジスタの各々のゲートには、バイアス端子１０６から供給される所定の電圧が印加される。トランスミッタ回路は、第１入力端子１０４または第２入力端子１０５を送信データの信号レベルに基づいて、グランド電位又は高インピーダンス状態（以下、フローティング電位と呼ぶ）の何れかにする。第１入力端子１０４および第２入力端子１０５は、一方の端子がグランド電位になると、他方の電位はフローティング電位となる。

第１入力端子１０４がグランド電位で、第２入力端子１０５がフローティング電位の場合には、第１Ｎチャネルトランジスタ１１３および第３Ｎチャネルトランジスタ１２３がオンするので、ノード１２５がＬレベルになる。このとき、第２Ｎチャネルトランジスタ１１４および第４Ｎチャネルトランジスタ１２４がオフするので、ノード１１５がＨレベルになる。（ここでいうトランジスタのオン、オフとは、第１入力端子１０４、第２入力端子１０５からの信号に応答してレシーバ回路１００のＭＯＳトランジスタを流れるドレイン電流がより大きくなる状態をオンしているという。この場合オン電流はオフ電流より大きい。）

第１入力端子１０４がフローティング電位で、第２入力端子１０５がグランド電位の場合には、第１Ｎチャネルトランジスタ１１３および第３Ｎチャネルトランジスタ１２３がオフするので、ノード１２５がＨレベルになる。また、このとき第２Ｎチャネルトランジスタ１１４およびノード１２５がオンするのでノード１１５はＬレベルになる。フリップフロップ回路１３０は、ノード１１５およびノード１２５のレベルに基づいて、出力信号を保持し、インバータ１０３を経由して、その保持する値を出力端子１０７から出力している。

第１Ｎチャネルトランジスタ１１３および第３Ｎチャネルトランジスタ１２３（又は第２Ｎチャネルトランジスタ１１４および第４Ｎチャネルトランジスタ１２４）は、第１入力端子１０４（又は第２入力端子１０５）がフローティング電位となっても、Ｎチャネルトランジスタ１０１（又はＮチャネルトランジスタ１０２）に電流を供給する。そのため第１入力端子１０４（又は第２入力端子１０５）はフローティングとなっても５０〜２００ｍVの電位となる。このときの電圧が伝送線の振幅電圧となる。このとき第１Ｎチャネルトランジスタ１１３および第３Ｎチャネルトランジスタ１２３（又は第２Ｎチャネルトランジスタ１１４および第４Ｎチャネルトランジスタ１２４）に流れる電流は第１Ｎチャネルトランジスタ１１３および第３Ｎチャネルトランジスタ１２３（又は第２Ｎチャネルトランジスタ１１４および第４Ｎチャネルトランジスタ１２４）のゲート−ソース間電圧（以下それぞれ電圧ＧＳ１１３、電圧ＧＳ１１４、電圧ＧＳ１２３、電圧ＧＳ１２４と呼ぶ）に依存する。

つまり、第１Ｎチャネルトランジスタ１１３および第３Ｎチャネルトランジスタ１２３（又は第２Ｎチャネルトランジスタ１１４および第４Ｎチャネルトランジスタ１２４）に流れる電流は、バイアス端子１０６の電位から第１入力端子１０４（又は第２入力端子１０５）の電位を引いた値に依存する。これは、第１入力端子１０４（又は第２入力端子１０５）がグランド電位となっても同様である。レシーバ回路１００の第１入力端子１０４と、第２入力端子１０５の振幅電圧は、Ｎチャネルトランジスタ１０１の抵抗値とＮチャネルトランジスタ１０２の抵抗値、トランスミッタ回路を構成する出力トランジスタから第１入力端子１０４（または第２入力端子１０５）までの抵抗値に依存してしまう。

例えば、トランスミッタ回路を構成する出力トランジスタから第１入力端子１０４（または第２入力端子１０５）までの抵抗値を２００Ωとする。また、トランスミッタ回路からの信号に応答して、第２入力端子１０５からトランスミッタ回路へ流れる電流値が２００ｕＡとすると、第２入力端子１０５はグランド電位から４０ｍＶ（＝２００Ω×２００ｕＡ）浮いた値となる。そのトランジスタがＯＦＦしたときの第２入力端子１０５は、図１のレシーバ回路１００のＮチャネルトランジスタ１０２の抵抗値とＮチャネルトランジスタ１０２に流れる電流値によって決まる。よって第２入力端子１０５の振幅電圧はＮチャネルトランジスタ１０１、Ｎチャネルトランジスタ１０２の抵抗値および、トランスミッタ回路を構成するトランジスタから第１入力端子１０４（または第２入力端子１０５）までの抵抗値によって変動してしまう。

第１入力端子１０４（又は第２入力端子１０５）はグランド電位となったとしても、トランスミッタ回路を構成するトランジスタのＯＮ抵抗や、伝送線のインピーダンス等があるため、グランド電位より若干高い電位となる（以下、この電位を浮き電位と呼ぶ）。したがって、電圧ＧＳ１１３〜電圧ＧＳ１２４は、この浮き電位のばらつき変動による影響を受けてしまう。そのため、レシーバ回路１００の消費電力が変動してしまうことになる。

また、第１入力端子１０４（又は第２入力端子１０５）の電位差（伝送線の振幅電圧）も、浮き電位により変動してしまう。消費電力の変動は低消費電力が必須である携帯用機器にとっては問題であり、また伝送線の振幅電圧の変動も高速伝送動作の不安定につながる。また、何らかの理由によりレシーバ回路のグランド電位に比べて、トランスミッタ回路のグランド電位が上昇すると、伝送線の振幅電圧が小さくなってしまう。このため、トランスミッタ回路を構成するトランジスタのゲート幅を広くする等の対策が必要な場合がある。この場合、レイアウト面積を大きくする必要が生じてしまい高密度化を行う場合の制限になってしまう。また、伝送線路とのインピーダンス整合をとるために極端にＯＮ抵抗を低抵抗化することになってしまうことは好ましくない。

また、図２は、上記特許文献２に記載のトランスミッタ回路の構成を示す回路図である。図２に示されているように、トランスミッタ回路２００（上記特許文献２のトランスミッタ４１）は、インバータ２０１と、インバータ２０２と、第１Ｎチャネルトランジスタ２０３と、第２Ｎチャネルトランジスタ２０４と、第３Ｎチャネルトランジスタ２０５とを備えている。トランスミッタ回路２００は、相補信号出力が第３Ｎチャネルトランジスタ２０３を介して接続されている。第３Ｎチャネルトランジスタ２０５は信号伝送するときにはＯＮ、信号伝送しないときはＯＦＦとなる。これによって相補信号出力の振幅電圧を小さくし、トランスミッタ回路からレシーバ回路へ信号伝送するときの遅延時間を小さくしている。

図２の高速伝送線路は相補信号出力間にトランジスタをトランスミッタ回路側で接続している。図２に示されているように、トランスミッタ回路２００には、トランスミッタ回路内部に第３Ｎチャネルトランジスタ２０５が付加されている。トランスミッタ回路の構成はシンプルであることが望ましく、トランスミッタ回路２００の構成は、その要求を満たすことを困難にしている。また、レシーバ回路とトランスミッタ回路とは、各々独立した製品である。トランスミッタ回路側において、何らかの変更が要求された場合、速やかに変更可能な構成であることが好ましい。

特開２００１−５３５９８号公報 特開２００３−３４８１７６号公報

本発明が解決しようとする課題は、レシーバ回路とトランスミッタ回路との間に備えられた伝送線路で、安定した振幅電圧でデータ通信を行うデータ転送装置を提供することにある。

本発明が解決しようとする他の課題は、安定した電流で回路を動作させることで高速にデータ送信を行いつつ、さらに、電力の消費が少ないデータ転送装置を提供することにある。

本発明が解決しようとする他の課題は、高速にデータを伝送し、電力の消費が少ないデータ転送装置を提供することにある。

本発明が解決しようとする他の課題は、レシーバ回路の電流を全てトランスミッタ回路に供給するデータ転送装置を提供することにある。

本発明が解決しようとする他の課題は、設計変更が容易であり、異なる設計のトランスミッタ回路に柔軟に対応可能なレシーバ回路を提供することにある。

以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

上記の課題を解決するために、本発明によるデータ伝送装置（１、１Ａ）は、第１伝送線（６）と第２伝送線（７）とを含む伝送線路と、送信装置（２、２Ａ）と、前記伝送線路に接続された受信装置（３、３Ａ）とを具備する。送信装置（２、２Ａ）は、前記第１伝送線（６）と接地端子の間に接続された第１スイッチ（２３）と、第２伝送線（７）と接地端子との間に接続された第２スイッチ（２４）とを備えている。第１スイッチ（２３）と第２スイッチ（２４）とは、送信用データ（／ＤＩＮ）に応答して排他的にオンされる。受信装置（３、３Ａ）は、第１伝送線（６）に接続された第１ノード（１４）と第２伝送線（７）に接続された第２ノード（１５）との間に接続された終端抵抗（１２）と、第１ノード（１４）に第１電流（Ｉ_Ａ）を供給し、第２ノード（１５）に第２電流（Ｉ_Ｂ）を供給し、且つ、第１ノード（１４）と第２ノード（１５）の電位差に応答して送信用データに対応する受信データを出力するように構成されたレシーバ回路（３０）とを備える。

このような構成のデータ伝送装置では、レシーバ回路（３０）が受信データの判別に使用する電位差（即ち、第１ノード（１４）と第２ノード（１５）の電位差）が、終端抵抗（１２）の抵抗値と、その終端抵抗（１２）に流れる電流に依存して決定される；終端抵抗１２に生成される電圧の振幅は、第１出力トランジスタ（２３）、第２出力トランジスタ（２４）のオン抵抗や、伝送線（６、７）のインピーダンスに依存しない。したがって、かかるデータ伝送装置では、伝送線（６、７）を伝送される信号の電圧振幅が安定化される。これは、安定なデータ通信を行うことを可能にする。

好適には、レシーバ回路（３０）は、第１ノード（１４）に第１電流（Ｉ_Ａ）の主部分である第１定電流（Ｉ_０）を供給する第１定電流源（３２）と、第２電流（Ｉ_Ｂ）の主部分であり、かつ、第１定電流（Ｉ_０）と同一の大きさの第２定電流（Ｉ_０）を第２ノード（１５）に供給する第２定電流源（３３）と、第１ノード（１４）に第１電流（Ｉ_Ａ）の残存部分である第１副電流（Ｉ_１）を供給し、第２ノード（１５）に第２電流（Ｉ_Ｂ）の残存部分である第２副電流（Ｉ_２）を供給し、且つ、第１ノード（１４）及び第２ノード（１５）の間の電位差に応答して受信データを生成するように構成されたデータ検出回路（３４）とを備える。

このような構成のデータ伝送装置では、第１副電流（Ｉ_１）及び第２副電流（Ｉ_２）の大きさを第１定電流（Ｉ_０）及び第２定電流（Ｉ_０）の大きさよりも顕著に小さくすることにより、終端抵抗（１２）に生成される電圧の振幅を、概略的に、一定値にすることができる。具体的には、当該データ伝送装置では、終端抵抗（１２）に生成される電圧の振幅は、第１定電流の大きさ（Ｉ_０）と終端抵抗（１２）の抵抗値（Ｒ_０）との積で略一定である。このような構成は、伝送線（６、７）を伝送される信号の電圧振幅を一層に安定化することを可能にする。

上述の終端抵抗（１２）の抵抗値は、前記伝送線路の差動インピーダンスと一致することが好適である。終端抵抗の抵抗値を前記伝送線路の差動インピーダンスと一致させることにより、伝送線（６、７）を伝送される信号がレシーバ回路によって反射することが防止され、伝送される信号のノイズを低減することができる。

他の観点において、本発明による受信装置は、第１信号を伝送する第１伝送線（１４）と、第２信号を伝送する第２伝送線（１５）と、前記第１伝送線（１４）と前記第２伝送線（１５）との間に接続される抵抗（１２）と、前記第１伝送線（１４）と前記第２伝送線（１５）との各々に接続され、前記第１伝送線（１４）と前記第２伝送線（１５）とを伝送する信号の振幅電圧を検出し、前記振幅電圧に基づいて出力信号を生成する信号検出回路と、前記信号検出回路に所定の電流を供給する定電流源とを備える。そのうえで、前記信号検出回路は、前記抵抗（１２）の抵抗値と、前記抵抗（１２）を介して流れる電流とに基づいて前記振幅電圧を検出するように受信装置を構成する。

その受信装置において、前記信号検出回路は、第１検出回路（４０ｂ）と第２検出回路（５０ｂ）とを含むように構成する。そして、前記第１検出回路（４０ｂ）は、前記第１伝送線（１４）と前記第２伝送線（１５）との各々に接続され、前記第１伝送線（１４）と前記第２伝送線（１５）の振幅電圧を検出し、前記振幅電圧に基づいて第１出力信号を生成し、前記第２検出回路（５０ｂ）は、前記第１伝送線（１４）と前記第２伝送線（１５）との各々に接続され、前記第１伝送線（１４）と前記第２伝送線（１５）の振幅電圧を検出し、前記振幅電圧に基づいて第２出力信号を生成する。それによって、受信装置は受信した信号を適切に受信データとして出力することができる。

その受信装置において、前記定電流源が、前記第１検出回路（４０ｂ）に電流を供給する第１定電流源（４０ａ）と、前記第２検出回路（５０ｂ）に電流を供給する第２定電流源（５０ａ）とを備えるように回路を構成する。さらに、その定電流源は、前記第１定電流源（４０ａ）と前記第２定電流源（５０ａ）の各々に印加されるバイアスに応答して、所定の電流を前記信号検出回路に供給する。このような受信装置を構成することで、安定した電流で回路を動作させることが可能になる。
受信装置。

その受信装置において、更に詳細に構成を説明するならば、前記第１検出回路（４０ｂ）は、ドレインとゲートとが短絡され、前記定電流源と前記第１伝送線（１４）との間に接続される第１トランジスタ（４３）と、前記第１トランジスタ（４３）のゲートに接続されるゲートを有し、前記定電流源と前記第２伝送線（１５）との間に接続される第２トランジスタ（４４）とを含むように構成されている。また、第２検出回路（５０ｂ）は、ドレインとゲートとが短絡され、前記定電流源と前記第１伝送線（１４）との間に接続される第３トランジスタ（５３）と、前記第３トランジスタ（５３）のゲートに接続されるゲートを有し、前記定電流源と前記第２伝送線（１５）との間に接続される第４トランジスタ（５４）とを含むように構成されている。
そのような構成である前記第１検出回路（４０ｂ）は、前記第１トランジスタ（４３）のゲートとソースとの間の電位差（ＧＳ４３）と、前記第２トランジスタ（４４）のゲートとソースとの間の電位差（ＧＳ４４）とに基づいて第１振幅電圧を検出し、前記第１振幅電圧に基づいて第１出力信号を生成する。さらに、第２検出回路（５０ｂ）は、前記第３トランジスタ（５３）のゲートとソースとの間の電位差（ＧＳ５３）と、前記第４トランジスタ（５４）のゲートとソースとの間の電位差（ＧＳ５４）とに基づいて第２振幅電圧を検出し、前記第２振幅電圧に基づいて第２出力信号を生成する。
受信装置をこのような構成にすることによって、受信した信号を適切に受信データとして出力することができる。

その受信装置において、さらに、前記第１定電流源（４０ａ）が、第１Ｐチャネルトランジスタ（４１）と、前記第１Ｐチャネルトランジスタ（４１）のゲートに接続されるゲートを有する第２Ｐチャネルトランジスタ（４２）とを含むように構成する。そして、前記第１Ｐチャネルトランジスタ（４１）と前記第２Ｐチャネルトランジスタ（４２）との各々の前記ゲートに印加されるバイアスに応答して所定の電流を前記第１検出回路（４０ｂ）に供給する回路を構成する。また、前記第２定電流源（５０ａ）が、第３Ｐチャネルトランジスタ（５１）と、前記第３Ｐチャネルトランジスタ（５１）のゲートに接続されるゲートを有する第４Ｐチャネルトランジスタ（５２）とを含むように構成する。そして、前記第３Ｐチャネルトランジスタ（５１）と前記第４Ｐチャネルトランジスタ（５２）との各々の前記ゲートに印加されるバイアスに応答して、所定の電流を前記第２検出回路（５０ｂ）に供給する。このような受信装置を構成することで、安定した電流で回路を動作させることが可能になる。

その受信装置において、さらに、前記第１Ｐチャネルトランジスタ（４１）と、前記第２Ｐチャネルトランジスタ（４２）とのサイズ比が
ｎ：ｍ（ｎ、ｍは任意の自然数）
であるようにして、カレントミラーを構成することも可能である。

その受信装置において、上記の回路とは若干構成が異なるような回路であっても、本願の課題を解決することが可能である。その場合、前記第１検出回路（７０ｂ）が、ドレインとゲートとが短絡され、前記定電流源（７０ａ）と前記第１伝送線（１４）との間に接続される第１トランジスタ（７４）と、前記第１トランジスタ（７４）のゲートに接続されるゲートを有し、前記定電流源（７０ａ）と前記第２伝送線（１５）との間に接続される第２トランジスタ（７５）と、前記第１トランジスタ（７４）のゲートに接続されるゲートを有し、前記定電流源（７０ａ）と前記第２伝送線（１５）との間に接続される第３トランジスタ（７６）とを含むように回路を構成する。
さらに、前記第２検出回路（８０ｂ）が、ドレインとゲートとが短絡され、前記定電流源（８０ａ）と前記第２伝送線（１５）との間に接続される第４トランジスタ（８４）と、前記第４トランジスタ（８４）のゲートに接続されるゲートを有し、前記定電流源（８０ａ）と前記第１伝送線（１４）との間に接続される第５トランジスタ（８５）と、前記第４トランジスタ（８４）のゲートに接続されるゲートを有し、前記定電流源（８０ａ）と前記第１伝送線（１４）との間に接続される第６トランジスタ（８６）とを含むようにする。
そして、前記第１検出回路（７０ｂ）は、前記第１トランジスタ（７４）のゲートとソースとの間の電位差（ＧＳ７４）と、前記第２トランジスタ（７５）のゲートとソースとの間の電位差（ＧＳ７５）、または、前記第３トランジスタ（７６）のゲートとソースとの間の電位差（ＧＳ７６）とに基づいて第１振幅電圧を検出して前記第１振幅電圧に基づいて第１出力信号を生成する。
同様に、前記第２検出回路（８０ｂ）は、前記第４トランジスタ（８４）のゲートとソースとの間の電位差（ＧＳ８４）と、前記第５トランジスタ（８５）のゲートとソースとの間の電位差（ＧＳ８５）、または、前記第６トランジスタ（８６）のゲートとソースとの間の電位差（ＧＳ８６）とに基づいて第２振幅電圧を検出して前記第２振幅電圧に基づいて第２出力信号を生成する。これによって、高速に動作しつつ、低消費電力の受信装置を構成することができる。

その受信装置において、前記第１定電流源（７０ａ）は、ゲートに印加されるバイアスに応答して所定の電流を前記第１検出回路（７０ｂ）に供給する第１Ｐチャネルトランジスタ（７１）と、第２Ｐチャネルトランジスタ（７２）と、ゲートとソースとが短絡され、前記第２Ｐチャネルトランジスタ（７２）のゲートに接続されるゲートを有する第３Ｐチャネルトランジスタ（７３）とを含むように構成され、前記第３Ｐチャネルトランジスタ（７３）のドレインは、前記第６トランジスタ（８６）のドレインに接続されていることが好ましい。
また同様に、前記第２定電流源（８０ａ）は、ゲートに印加されるバイアスに応答して所定の電流を前記第２検出回路（８０ｂ）に供給する第４Ｐチャネルトランジスタ（８１）と、第５Ｐチャネルトランジスタ（８２）と、ゲートとソースとが短絡され、前記第５Ｐチャネルトランジスタ（８２）のゲートに接続されるゲートを有する第６Ｐチャネルトランジスタ（８３）とを含むように構成され、前記第６Ｐチャネルトランジスタ（８３）のドレインは、前記第３トランジスタ（７６）のドレインに接続されていることが好ましい。

その受信装置において、前記第１Ｐチャネルトランジスタ（７１）、前記第２Ｐチャネルトランジスタ（７２）および前記第１Ｐチャネルトランジスタ（７１）のサイズ比が
ｘ：ｙ：ｚ（ｘ、ｙ、ｚは任意の自然数）
であるカレントミラーを用いて受信装置を構成することも可能である。

その受信装置において、さらにフリップフロップ回路（６０、９０）を備えるように回路を構成すると、より適切な回路にすることが可能である。ここで、前記フリップフロップ回路（６０、９０）は、前記第１出力信号と前記第２出力信号とに応答して、保持する値を受信信号として出力するものである。また、前記フリップフロップ回路（６０）は、前記第１出力信号が供給される第１ＮＡＮＤ回路（６１）と、前記第１ＮＡＮＤ回路に接続され、前記第２出力信号が供給される第２ＮＡＮＤ回路（６２）とで構成されていてもよいし、前記第１出力信号が供給される第１ＮＯＲ回路（９１）と、前記第１ＮＯＲ回路に接続され、前記第２出力信号が供給される第２ＮＯＲ回路（９２）とを備える攻勢であっても良い。

本発明によると、受信装置とトランスミッタ回路との間に備えられた伝送線路の振幅電圧を安定させることが可能になる。

さらに、本発明によると、受信装置にカレントミラーで構成される定電流源を備えることで、安定した電流を回路に供給することが可能になる。

さらに、本発明によると、受信装置の電流を全てトランスミッタ回路に供給することができるので、消費電力を低減することが可能になる。

以下に、図面を使用して本発明を実施するための形態について述べる。以下に述べられているデータ伝送装置１は、本発明の理解を容易にするための、データ送信側である送信装置２と、データ受信側である受信装置３とを備えているが、これは、本発明におけるデータ伝送装置１が、一方向のデータ通信に限定されることを意味するものではない。

図３は、本発明の実施の一形態に係るデータ伝送装置１の構成を示すブロック図である。図３に示されているように、データ伝送装置１は、送信装置２と、受信装置３と、その送信装置２と受信装置３との間に介設されている第１伝送線６および第２伝送線７とから構成されている。送信装置２は、さらにトランスミッタ回路２０、第１出力端子４および第２出力端子５とを備えている。トランスミッタ回路２０は送信用データに対応する出力信号を生成する送信回路である。トランスミッタ回路２０で生成された出力信号は、第１出力端子４、第２出力端子５から出力され、第１伝送線６、第２伝送線７を介して受信装置３に供給される。

詳細には、トランスミッタ回路２０は、データ入力端子２５と、第１インバータ２１と、第２インバータ２２と、第１出力トランジスタ２３と、第２出力トランジスタ２４とを備えている。

データ入力端子２５は、送信用データに対応する送信データ信号／ＤＩＮを受け取る端子である。

第１インバータ２１は、入力される信号に応答して、その反転信号を生成する回路である。第１インバータ２１は、データ入力端子２５から供給される送信データ信号／ＤＩＮを反転して出力する。第２インバータ２２は第１インバータ２１と同様に、入力される信号に応答して、その反転信号を生成する回路である。第１インバータ２１から出力される信号ＩＮはノード２６を介して第２インバータ２２に供給される。第２インバータ２２は、その信号を反転して信号ＩＮＢを出力する。

第１出力トランジスタ２３および第２出力トランジスタ２４は、ソースが接地線ＧＮＤに接続されているＭＯＳトランジスタである。第１出力トランジスタ２３は、信号ＩＮに応答して第１出力端子４を接地線ＧＮＤに電気的に接続するスイッチ素子として機能し、第２出力トランジスタ２４は、信号ＩＮＢに応答して第２出力端子５を接地線ＧＮＤに電気的に接続するスイッチ素子として機能する。第１出力トランジスタ２３のゲートはノード２６に接続され、第１インバータ２１から出力される信号ＩＮがその第１出力トランジスタ２３のゲートに印加される。第２出力トランジスタ２４のゲートは第２インバータ２２の出力に接続されている。第２インバータ２２から出力される信号ＩＮＢは、ノード２７を介して第２出力トランジスタ２４のゲートに印加される。第１出力トランジスタ２３は、第１インバータ２１から出力される信号ＩＮに応答して第１出力端子４から供給される電流を接地線ＧＮＤへ流している。同様に、第２出力トランジスタ２４は、第２インバータ２２から出力される信号ＩＮＢに応答して第２出力端子５から供給される電流を接地線ＧＮＤへ流している。

受信装置３はさらに、終端抵抗１２と、レシーバ回路３０と、第１入力端子８と、第２入力端子９とを備えている。終端抵抗１２は、第１入力端子８に接続されたノード１４と第２入力端子９に接続されたノード１５との間に介設されている抵抗成分である。終端抵抗１２は、ノード１４とノード１５との間を流れる電流に対応して所望の振幅電圧を供給できるような抵抗値Ｒを有している。

レシーバ回路３０は、受信データを生成する受信回路である。レシーバ回路３０の機能は２つある。一つは、データの送受信に使用される電流Ｉ_Ａ、Ｉ_Ｂを、それぞれノード１４、１５に供給する機能である。ノード１４、１５に供給された電流Ｉ_Ａ、Ｉ_Ｂの経路は、トランスミッタ回路２０の２つのトランジスタ：第１出力トランジスタ２３、第２出力トランジスタ２４のいずれがターンオンされているかによって決定される。図４Ａに示されているように、第１出力トランジスタ２３がオンされ、第２出力トランジスタ２４がオフされている場合には、ノード１５に供給された電流Ｉ_Ｂは、終端抵抗１２を介してノード１４に流れ込む。ノード１４では電流Ｉ_Ａと電流Ｉ_Ｂとが重ねあわされ、電流Ｉ_Ａと電流Ｉ_Ｂとが重ねあわされた電流Ｉ_Ａ＋Ｉ_Ｂが、第１伝送線６、第１出力トランジスタ２３を介してトランスミッタ回路２０の接地線ＧＮＤに流れ込む。一方、図４Ｂに示されているように、第１出力トランジスタ２３がオフされ、第２出力トランジスタ２４がオンされている場合には、電流Ｉ_Ａは、終端抵抗１２を介してノード１５に流れ込む。ノード１５では電流Ｉ_Ａと電流Ｉ_Ｂとが重ねあわされ、電流Ｉ_Ａと電流Ｉ_Ｂとが重ねあわされた電流Ｉ_Ａ＋Ｉ_Ｂが、第２伝送線７、第２出力トランジスタ２４を介してトランスミッタ回路２０の接地線ＧＮＤに流れ込む。

レシーバ回路３０のもう一つの機能は、終端抵抗１２に生成される電圧（即ち、ノード１４とノード１５の電位差）から送信装置２から送られるデータを判別することである。上述されているように、終端抵抗１２には、第１出力トランジスタ２３、第２出力トランジスタ２４のいずれがターンオンされているかに応じて（即ち、送信されるべきデータに応じて）、異なる向きの電流が流れる。したがって、終端抵抗１２によって接続されるノード１４とノード１５には、送信されるべきデータに応じた電位差が生じる。レシーバ回路３０は、この電位差から送信されたデータを判別し、判別したデータを受信データとして出力する。

このような構成のデータ伝送装置１の利点は、レシーバ回路３０によってデータの判別に使用される電圧（即ち、終端抵抗１２に生成される電圧）が、終端抵抗１２の抵抗値Ｒ_０と、その終端抵抗１２に流れる電流Ｉに依存して決定されることである；終端抵抗１２に生成される電圧の振幅は、第１出力トランジスタ２３、第２出力トランジスタ２４のＯＮ抵抗や、第１伝送線６、第２伝送線７のインピーダンスに依存しない。これは、浮き電位のばらつき変動によっては受信装置３の消費電力は変動しないことを意味している。既述のとおり、受信装置３の消費電力の変動が小さいことは、低消費電力が必須である携帯用機器にとって重要である。加えて、終端抵抗１２に生成される電圧の振幅が第１出力トランジスタ２３、第２出力トランジスタ２４のＯＮ抵抗や、第１伝送線６、第２伝送線７のインピーダンスに依存しないため、これらのバラツキは、終端抵抗１２に生成される電圧の振幅に影響を与えない。これは、高速でデータを伝送するための安定性を有効に向上させる。

終端抵抗１２に生成される電圧の振幅を一層に安定にするためには、ノード１４が（第１伝送線６及び第１出力トランジスタ２３を介して）接地されたときにノード１４に供給される電流Ｉ_Ａの大きさと、ノード１５が（第２伝送線７及び第２出力トランジスタ２４を介して）接地されたときにノード１５に供給される電流Ｉ_Ｂの大きさが同一であることが好適である。このような構成によれば、第１出力トランジスタ２３、第２出力トランジスタ２４のいずれがオンされているかに関わらず、終端抵抗１２に生成される電圧の振幅がＲ_０Ｉ_Ａ（＝Ｒ_０Ｉ_Ｂ）で一定になる。これは、データを高速に伝送するために好適である。

図５は、終端抵抗１２に生成される電圧の振幅を安定にするために好適なレシーバ回路３０の構成を示す回路図である。好適な実施形態では、レシーバ回路３０は、定電流源３２と、定電流源３３と、データ検出回路３４とを備える。定電流源３２、３３は、定電流Ｉ_０を、それぞれノード１４、１５に供給する。データ検出回路３４は、終端抵抗１２に生成される電圧（即ち、ノード１４とノード１５の電位差）に応じて送信されたデータを判別し、判別したデータを受信データとして出力する。

データ検出回路３４が、それぞれノード１４、１５に供給する電流Ｉ_１、Ｉ_２は、定電流源３２、３３が生成する定電流Ｉ_０と比べて無視できる程度に小さくされる。これにより、終端抵抗１２を流れる電流Ｉの大きさは、第１出力トランジスタ２３、第２出力トランジスタ２４のいずれがオンされているかに関わらず概ね定電流Ｉ_０と同じになる。したがって、終端抵抗１２に生成される電圧の振幅が概ねＲ_０Ｉ_０で一定になり、データを高速に伝送するために有利である。

レシーバ回路３０が図５に示されているように構成されることのもう一つの利点は、レシーバ回路３０を流れる電流を全てトランスミッタ回路２０に供給することができることである。このような構成では、図１のレシーバ回路１００とは異なり、レシーバ回路３０の内部のみで消費される電流を無くすことができる。このため、データ伝送装置１の消費電力を有効に低減することができる。

消費電流を小さくするためには、電流Ｉ_１、Ｉ_２の大きさは零にされることが理想的である。しかしながら、電流Ｉ_１、Ｉ_２の大きさが零でない場合にも、ノード１４が（第１伝送線６及び第１出力トランジスタ２３を介して）接地されたときにノード１４に供給される電流Ｉ_２の大きさと、ノード１５が（第２伝送線７及び第２出力トランジスタ２４を介して）接地されたときにノード１５に供給される電流Ｉ_１の大きさが同一であることが好適である。このような構成によれば、終端抵抗１２に生成される電圧の振幅が第１出力トランジスタ２３、第２出力トランジスタ２４のいずれがオンされているかに関わらず一定になる。

図３（及び図５）の構成のデータ伝送装置１で起こり得る問題の一つは、第１伝送線６、第２伝送線７を介してトランスミッタ回路２０からレシーバ回路３０に伝送される信号が、レシーバ回路３０の側で反射され得ることである。例えば、図５の構成のデータ伝送装置１について、初期的（ｔ＜０）に、信号ＩＮが”Ｈｉｇｈ”レベル、信号ＩＮＢが”Ｌｏｗ”レベルであったときに、時間ｔ＝０において信号ＩＮ、ＩＮＢが反転される場合を考える（図６Ａ〜図６Ｅ参照）。

初期的には、２つの定電流源３２、３３が生成する定電流Ｉ_０は、いずれも、第１伝送線６を介して第１出力トランジスタ２３を流れる。したがって、図６Ａに示されているように、初期的には、第１伝送線６の電位は、その全体に渡ってＲ_ＯＮ×２Ｉ_０であり、第２伝送線７の電位は、その全体に渡ってＲ_０×Ｉ_０＋Ｒ_ＯＮ×２Ｉ_０である；ここでＲ_ＯＮは、第１出力トランジスタ２３、第２出力トランジスタ２４のオン抵抗である。第１伝送線６と第２伝送線７との電位差は、−Ｒ_０×Ｉ_０である。図６Ａ（及び後述の図６Ｂ〜図６Ｄ）において、ｄ＝０は、送信装置２の第１出力端子４、第２出力端子５の座標であり、ｄ＝Ｌ_０は、受信装置３の第１入力端子８、第２入力端子９の座標であることに留意されたい。

時間ｔ＝０において信号ＩＮ、ＩＮＢが反転されると、第１出力トランジスタ２３がターンオフされ、第２出力トランジスタ２４がターンオンされる。これにより、第１伝送線６、第２伝送線７の電圧及び電流が、トランスミッタ回路２０の側の端（即ち、第１出力端子４、第２出力端子５）から反転され始める。言い換えれば、図６Ｂ、６Ｃに示されているように、電圧波及び電流波が、トランスミッタ回路２０からレシーバ回路３０に向かって進行し始める。

反射された電圧波及び電流波は第１伝送線６、第２伝送線７の上を伝送される信号のノイズとして作用するから、トランスミッタ回路２０からレシーバ回路３０に向かう電圧波及び電流波がレシーバ回路３０によって反射されることは好ましくない。

この電圧波及び電流波の反射を抑制するためには、第１伝送線６と第２伝送線７からなる伝送線路と、終端抵抗１２のインピーダンスが整合していることが好適である。より具体的には、終端抵抗１２の抵抗値Ｒ_０は、第１伝送線６と第２伝送線７からなる伝送線路の差動インピーダンスＺ_ｄｉｆｆと同一であることが好ましい。インピーダンスを整合させることにより、電圧波及び電流波の反射を抑制し、伝送線路の上を伝送される信号のノイズを抑制することができる。

電圧波及び電流波の反射による影響を一層に抑制するためには、レシーバ回路３０の側だけではなく、トランスミッタ回路２０の側における反射も抑制することが好適である。このためには、トランスミッタ回路２０のインピーダンスを、第１伝送線６と第２伝送線７からなる伝送線路のコモンインピーダンスと整合されればよい。このためには、トランスミッタ回路２０の第１出力トランジスタ２３、及び第２出力トランジスタ２４のオン抵抗を、第１伝送線６と第２伝送線７からなる伝送線路のコモンインピーダンスＺ_０と同一にすることが好適である。これにより、トランスミッタ回路２０の側における反射を抑制し、更に、伝送線路の上を伝送される信号のノイズを一層に抑制することができる。

以下では、図３、及び図５に示されている受信装置３の具体的な構成が実施例として詳細に説明される。

図７は、実施例１に係る受信装置３の好適な構成を示す回路図である。実施例１に係る受信装置３は、図３に対応する構成を有している。より具体的には、実施例１に係る受信装置３では、レシーバ回路３０が、第１受信回路４０と、第２受信回路５０と、フリップフロップ回路６０と、インバータ１１とから構成されている。さらにレシーバ回路３０は、第１受信回路４０と第２受信回路５０にバイアスを供給するバイアス供給端子１３と、受信データに対応する出力信号を出力する出力端子１０とを備えている。

第１受信回路４０は、第１入力端子８及び第２入力端子９を介して入力される信号に応答して第1出力信号を生成する受信回路である。第１定電流源４０ａと第１検出回路４０ｂとで構成されており、第１受信回路４０で生成される第1出力信号は、ノード４５から出力され、フリップフロップ回路６０に供給される。第２受信回路５０は、第１受信回路４０と同様の受信回路である。第２定電流源５０ａと第２検出回路５０ｂとで構成されており、第２受信回路５０は、第１入力端子８及び第２入力端子９を介して入力される信号に応答して第２出力信号を生成する。第２受信回路５０で生成される第２出力信号はノード５５から出力され、フリップフロップ回路６０に供給される。フリップフロップ回路６０は上記の第1出力信号、第２出力信号とに応答して、各々の信号を波形整形して出力するフリップフロップ回路である。インバータ１１は、そのフリップフロップ回路６０から出力される出力信号を反転して出力する反転回路である。終端抵抗１２は、ノード１４とノード１５との間に介設されている抵抗成分である。終端抵抗１２は、ノード１４とノード１５との間を流れる電流に対応して所望の振幅電圧を供給できるような抵抗値Ｒを有している。

第１受信回路４０はさらに、第１ＰチャネルＭＯＳトランジスタ４１と、第２ＰチャネルＭＯＳトランジスタ４２と、第１ＮチャネルＭＯＳトランジスタ４３と、第２ＮチャネルＭＯＳトランジスタ４４で構成されている。第１ＰチャネルＭＯＳトランジスタ４１と第２ＰチャネルＭＯＳトランジスタ４２の各々は、そのソースが電源線ＶＤＤに接続されている。また、第１ＰチャネルＭＯＳトランジスタ４１と第２ＰチャネルＭＯＳトランジスタ４２とは、そのゲート同士が互いに接続され、各々のゲートにはバイアス供給端子１３から供給されるバイアスが印加される。第１ＮチャネルＭＯＳトランジスタ４３は、第１ＰチャネルＭＯＳトランジスタ４１とノード１４との間に介設され、第２ＮチャネルＭＯＳトランジスタ４４は第２ＰチャネルＭＯＳトランジスタ４２とノード１５との間に介設されている。第１ＮチャネルＭＯＳトランジスタ４３のゲートと第２ＮチャネルＭＯＳトランジスタ４４のゲートは互いに接続され、さらに、第１ＮチャネルＭＯＳトランジスタ４３のゲートは、ノード４６を介して第１ＮチャネルＭＯＳトランジスタ４３のドレインに短絡されている。

第２受信回路５０は、上述の第１受信回路４０と同様の構成である。第２受信回路５０は、第３ＰチャネルＭＯＳトランジスタ５１と、第４ＰチャネルＭＯＳトランジスタ５２と、第３ＮチャネルＭＯＳトランジスタ５３と、第４ＮチャネルＭＯＳトランジスタ５４とで構成されている。第３ＰチャネルＭＯＳトランジスタ５１と第２ＰチャネルＭＯＳトランジスタ４２の各々は、そのソースが電源線ＶＤＤに接続されている。また、第３ＰチャネルＭＯＳトランジスタ５１と第４ＰチャネルＭＯＳトランジスタ５２とは、そのゲート同士が互いに接続され、各々のゲートにはバイアス供給端子１３から供給されるバイアスが印加される。第３ＮチャネルＭＯＳトランジスタ５３は、第３ＰチャネルＭＯＳトランジスタ５１とノード１４との間に介設され、第４ＮチャネルＭＯＳトランジスタ５４は第４ＰチャネルＭＯＳトランジスタ５２とノード１５との間に介設されている。第３ＮチャネルＭＯＳトランジスタ５３のゲートと第４ＮチャネルＭＯＳトランジスタ５４のゲートは互いに接続され、さらに、第４ＮチャネルＭＯＳトランジスタ５４のゲートは、ノード５６を介して第４ＮチャネルＭＯＳトランジスタ５４のドレインに短絡されている。

以下に、上述の図７を参照してレシーバ回路３０の動作について述べていく。以下の説明においては、図７の第１ＮチャネルＭＯＳトランジスタ４３のゲートとソースとの間の電圧を電圧ＧＳ４３とし、第２ＮチャネルＭＯＳトランジスタ４４のゲートとソースとの間の電圧を電圧ＧＳ４４として説明をする。また同様に、第３ＮチャネルＭＯＳトランジスタ５３のゲートとソースとの間の電圧を電圧ＧＳ５３とし、第４ＮチャネルＭＯＳトランジスタ５４のゲートとソースとの間の電圧を電圧ＧＳ５４として説明を行う。またここで、以下の説明では、ノード１４がフローティング電位になり、ノード１５が接地電位になった場合に特定して動作の説明を行うが、下記に示す動作はノード１４が接地電位、ノード１５がフローティング電位となった場合も同様である。

図７に示されているように、第１ＰチャネルＭＯＳトランジスタ４１と第２ＰチャネルＭＯＳトランジスタ４２とはカレントミラー定電流源を構成している。したがって第１ＰチャネルＭＯＳトランジスタ４１と第２ＰチャネルＭＯＳトランジスタ４２は等しい値の電流をノードに供給している。このとき、電圧ＧＳ４３と電圧ＧＳ４４とが等しければ、ノード４５とノード４６とは同電位になる。さらに、電圧ＧＳ５３と電圧ＧＳ５４とが等しければ、ノード５５とノード５６とは同電位になる。

ここで、ノード１４がフローティング電位になり、ノード１５が接地電位になった場合、ノード４６とノード１４との電位差（電圧ＧＳ４３）は、ノード４６とノード１５との電位差（電圧ＧＳ４４）よりも小さくなる。同様に、ノード５６とノード１４との電位差（電圧ＧＳ５３）は、ノード５６とノード１５との電位差（電圧ＧＳ５３）よりも小さくなる。つまり、
ノード１４＝フローティング電位、ノード１５＝接地電位
電圧ＧＳ４３＜電圧ＧＳ４４…（１）
電圧ＧＳ５３＜電圧ＧＳ５４…（２）
となる。

このとき、ノード４５の電位とノード４６の電位を比較すると、ノード４５の電位は、
電圧ＧＳ４３＜電圧ＧＳ４４
となったことによって、ノード４６の電位よりも低くなる。また、ノード５５とノード５６との電位を比較すると、ノード５５の電位は、
電圧ＧＳ５３＜電圧ＧＳ５４
となったことによって、ノード５６の電位よりも高くなる。

ノード４５の電圧変動は、電圧ＧＳ４４の電圧変動を増幅したものであり、同様に、ノード５５の電圧変動は、電圧ＧＳ５３の電圧変動を増幅したものである。したがって、電圧ＧＳ４４と電圧ＧＳ５３との電圧が所定の電圧以上であれば、ノード４５、ノード５５に電圧変動は、電源電位と接地電位との間でフルレンジに近い変動をする。

例えばここで、終端抵抗１２に流れる電流が電流Ｉであり、振幅電圧が５０ｍＶであるとすると、
電圧ＧＳ４４−電圧ＧＳ４３＝電圧ＧＳ５４−電圧ＧＳ５３＝５０ｍＶ
となる。

図８は、前述のトランスミッタ回路２０のデータ入力端子２５に入力信号Ｖｉｎが入力された場合における、レシーバ回路３０の動作を示すタイミングチャートである。図８に示されているグラフの縦軸は電圧を示し、横軸は時間を示している。図８（ａ）は、データ入力端子２５に印加される入力信号Ｖｉｎを示している。図８（ｂ）は、ノード１４の電圧変化を示している。図８（ｃ）は、ノード１５の電圧変化を示している。図６（ｄ）は、ノード４５の電圧変化を示している。図８（ｅ）は、ノード５５の電圧変化を示している。図８（ｆ）は、出力端子１０の電圧変化を示している。図８に示されているように、レシーバ回路３０に備えられたノード１４とノード１５の振幅電圧は、終端抵抗１２の抵抗値Ｒと、その終端抵抗１２に流れる電流Ｉに依存して決定される。

例えば、第２出力トランジスタ２４から第２入力端子９までの抵抗値を１００Ωとし、同様に第１出力トランジスタ２３から第１入力端子８までの抵抗値を１００Ωとする。このとき、第２出力トランジスタ２４がＯＮし第１出力トランジスタ２３がＯＦＦしたとき、第２入力端子９から第２出力トランジスタ２４へ流れる電流値が１ｍＡであるとすると、ノード１５の電位はグランド電位から１００ｍＶ（＝１００Ω×１ｍＡ）浮いた値となる。このとき、ノード１４とノード１５とは終端抵抗１２（＝１００Ω）で終端されているため、ノード１４から終端抵抗１２を介してノード１５へ流れる電流を０．５ｍＡとすると、ノード１５の電圧は１５０ｍＶ（＝１００Ω×０．５ｍＡ＋１００ｍＶ）となる。

同様に、第１出力トランジスタ２３がＯＮし第２出力トランジスタ２４がＯＦＦしたとき、第２入力端子９から第２出力トランジスタ２４へ流れる電流値は１ｍＡとなるので、ノード１５の電位はグランド電位から１００ｍＶ（＝１００Ω×１ｍＡ）浮いた値となる。よって、ノード１５の振幅電圧は５０ｍＶ（＝１５０ｍＶ−１００ｍＶ）となる。この値は、終端抵抗１２の抵抗値と、その終端抵抗１２に流れる電流値Ｉに依存して決定される。

レシーバ回路３０をこのように構成することによって、ノード１５の振幅電圧がトランスミッタ回路２０の接地線ＧＮＤと第１出力トランジスタ２３のオン抵抗、第２出力トランジスタ２４のオン抵抗および伝送線の抵抗値に依存しない回路を構成することが可能になる。

また、終端抵抗１２に流れる電流Ｉは、レシーバ回路３０のＰＭＯＳトランジスタ（４１、４２、５１、５２）で構成されるカレントミラー電流源で決まるため、消費電力のばらつきを低減させることができる。さらに、伝送線路のインピーダンス、寄生素子、保護回路の影響や伝送線路に乗る外来ノイズの影響を終端抵抗１２を低抵抗に調整することで最小限にできるとともに、この終端抵抗１２の調整によりインピーダンスマッチングを取ることが容易になる。

なお、上記の説明では、第１受信回路４０を構成する第１ＰチャネルＭＯＳトランジスタ４１と第２ＰチャネルＭＯＳトランジスタ４２とが等しいサイズであることを前提に説明を行ってきたが、第１ＰチャネルＭＯＳトランジスタ４１と第２ＰチャネルＭＯＳトランジスタ４２とのサイズ比をｍ：１（ｍは１よりも大きい数）にして回路を構成することも可能である。同様に、第３ＰチャネルＭＯＳトランジスタ５１と第４ＰチャネルＭＯＳトランジスタ５２とのサイズ比をｍ：１にして回路を構成することも可能である。第１ＰチャネルＭＯＳトランジスタ４１と第２ＰチャネルＭＯＳトランジスタ４２とのサイズ比をｍ：１にした場合、第１ＮチャネルＭＯＳトランジスタ４３と第２ＮチャネルＭＯＳトランジスタ４４とのサイズ比をｍ：１にすることが有効である。同様に、第３ＰチャネルＭＯＳトランジスタ５１と第４ＰチャネルＭＯＳトランジスタ５２とのサイズ比をｍ：１にした場合、第３ＮチャネルＭＯＳトランジスタ５３と第４ＮチャネルＭＯＳトランジスタ５４とのサイズ比をｍ：１にすることが有効である。

上述のレシーバ回路３０において、ノード１４がフローティング電位となり、ノード１５がグランド電位となった場合、終端抵抗１２にはノード１４からノード１５へ電流Ｉが流れ、ノード１４、ノード１５の振幅電圧を確保する。このとき、第２ＰチャネルＭＯＳトランジスタ４２からノード１５へ流れる電流はノード４５の電圧変動に必要な電流である。また、第３ＰチャネルＭＯＳトランジスタ５１からノード１５へ流れる電流はノード５５の電圧変動に必要な電流である。つまりこの電流は、大きな負荷容量がついている伝送線の電圧変動に必要な電流ではない。したがって、ノード４５およびノード５５には伝送線ほどの負荷は付いていないため、第２ＰチャネルＭＯＳトランジスタ４２および第３ＰチャネルＭＯＳトランジスタ５１の電流を小さくしても回路を適切に動作させることができる。よって、図５に示されているレシーバ回路３０のカレントミラー構成である第１ＰチャネルＭＯＳトランジスタ４１と第２ＰチャネルＭＯＳトランジスタ４２のサイズ比、および、第３ＰチャネルＭＯＳトランジスタ５１と第４ＰチャネルＭＯＳトランジスタ５２のサイズ比を、各々ｍ：１にすることによって、ノード４５および第２ＰチャネルＭＯＳトランジスタ４２と第３ＰチャネルＭＯＳトランジスタ５１に流れる電流を低減させ、レシーバ回路の消費電力を低減することができる。

図９は、実施例２に係る受信回路３の構成を示す回路図である。以下の説明において、上述の実施の形態で説明したものと同一又は対応する構成要素には、同一又は対応する符号が付されており、同様の構成であるものに関しては、その説明が省略されていることに留意されたい。

図９に示されているように、実施例２における受信回路３も、実施例１と同様に、図３に対応する構成を有している。ただし、実施例２では、図７のレシーバ回路３０の構成と異なるレシーバ回路３１が使用される。具体的には、レシーバ回路３１は、第１受信回路７０と、第２受信回路８０と、フリップフロップ回路６０と、インバータ１１とを備えている。また、レシーバ回路３１は、第１受信回路７０と第２受信回路８０にバイアスを供給するバイアス供給端子１３と、受信データに対応する出力信号を出力する出力端子１０とをさらに備えている。

第１受信回路７０はさらに、第１〜第３ＰチャネルＭＯＳトランジスタ（７１〜７３）で構成される第１定電流源７０ａと、第１〜第３ＮチャネルＭＯＳトランジスタ（７４〜７６）で構成される第１検出回路７０ｂとで構成されている。第１ＰチャネルＭＯＳトランジスタ７１のソースは電源線ＶＤＤに接続され、そのゲートはバイアス供給端子１３に接続されている。第２ＰチャネルＭＯＳトランジスタ７２と第３ＰチャネルＭＯＳトランジスタ７３との各々は、ソースが電源線に接続されている。さらに、第２ＰチャネルＭＯＳトランジスタ７２のゲートと第３ＰチャネルＭＯＳトランジスタ７３のゲートは、互いに接続されている。また、第３ＰチャネルＭＯＳトランジスタ７３のゲートはそのドレインに短絡されている。

第１ＮチャネルＭＯＳトランジスタ７４は、第１ＰチャネルＭＯＳトランジスタ７１とノード１４との間に介設され、第１ＮチャネルＭＯＳトランジスタ７４のソースは、ノード１４に接続されている。同様に、第２ＮチャネルＭＯＳトランジスタ７５は、第２ＰチャネルＭＯＳトランジスタ７２とノード１５との間に介設され、第２ＮチャネルＭＯＳトランジスタ７５のソースは、ノード１５に接続されている。第１ＮチャネルＭＯＳトランジスタ７４のゲートと第２ＮチャネルＭＯＳトランジスタ７５のゲートは互いに接続されている。さらに第３ＮチャネルＭＯＳトランジスタ７６のゲートに接続されている。第３ＮチャネルＭＯＳトランジスタ７６は、ノード７７とノード１５との間に介設され、そのソースがノード１５に接続されている。

第２受信回路８０は、第１受信回路７０と同様の構成であり、第４〜第６ＰチャネルＭＯＳトランジスタ（８１〜８３）で構成される第２定電流源８０ａと、第４〜第６ＮチャネルＭＯＳトランジスタ（８４〜８６）で構成される第１検出回路７０ｂとで構成されている。第４ＰチャネルＭＯＳトランジスタ８１のソースは、電源線ＶＤＤに接続され、そのゲートはバイアス供給端子１３に接続されている。第５ＰチャネルＭＯＳトランジスタ８２と第６ＰチャネルＭＯＳトランジスタ８３と各々は、ソースが電源線ＶＤＤに接続され、さらに、第５ＰチャネルＭＯＳトランジスタ８２のゲートと第６ＰチャネルＭＯＳトランジスタ８３のゲートは互いに接続されている。また、第６ＰチャネルＭＯＳトランジスタ８３のゲートはそのドレインに短絡されている。

第４ＮチャネルＭＯＳトランジスタ８４は、第４ＰチャネルＭＯＳトランジスタ８１とノード１５との間に介設され、第４ＮチャネルＭＯＳトランジスタ８４のソースは、ノード１５に接続されている。同様に、第５ＮチャネルＭＯＳトランジスタ８５は第５ＰチャネルＭＯＳトランジスタ８２とノード１４との間に介設され、第５ＮチャネルＭＯＳトランジスタ８５のソースはノード１４に接続されている。第４ＮチャネルＭＯＳトランジスタ８４のゲートと第５ＮチャネルＭＯＳトランジスタ８５のゲートは互いに接続され、さらに第６ＮチャネルＭＯＳトランジスタ８６のゲートに接続されている。第６ＮチャネルＭＯＳトランジスタ８６は、ノード８９とノード１４との間に介設され、そのソースがノード１４に接続されている。

図９に示されているように、第３ＰチャネルＭＯＳトランジスタ７３のドレインと第６ＮチャネルＭＯＳトランジスタ８６のドレインは、ノード８９を介して互いに接続されている。同様に、第６ＰチャネルＭＯＳトランジスタ８３のドレインと第３ＮチャネルＭＯＳトランジスタ７６のドレインは、ノード７９を介して互いに接続されている。第１受信回路７０で生成される出力信号は、ノード７８を介して第２ＮＡＮＤ回路６２に供給され、第２受信回路８０で生成される出力信号は、ノード８８を介して第１ＮＡＮＤ回路６１に供給される。

以下に、図９に図示されているレシーバ回路３１の動作について述べていく。以下の説明においては、第１ＮチャネルＭＯＳトランジスタ７４のゲートとソースとの間の電圧を電圧ＧＳ７４とし、第２ＮチャネルＭＯＳトランジスタ７５のゲートとソースとの間の電圧を電圧ＧＳ７５とし、さらに、第３ＮチャネルＭＯＳトランジスタ７６のゲートとソースとの間の電圧を電圧ＧＳ７６として説明をする。また同様に、第４ＮチャネルＭＯＳトランジスタ８４のゲートとソースとの間の電圧を電圧ＧＳ８４とし、第５ＮチャネルＭＯＳトランジスタ８５のゲートとソースとの間の電圧を電圧ＧＳ８とし、さらに、第６ＮチャネルＭＯＳトランジスタ８６のゲートとソースとの間の電圧を電圧ＧＳ８６として説明をする。ここで、以下の説明では、ノード１４がフローティング電位になり、ノード１５が接地電位になった場合に特定して説明を行うが、下記に示す動作はノード１４が接地電位、ノード１５がフローティング電位となった場合も同様である。

図９に示されているように、第１ＰチャネルＭＯＳトランジスタ７１〜第３ＰチャネルＭＯＳトランジスタ７３はカレントミラー定電流源を構成している。したがって電圧ＧＳ７４、電圧ＧＳ７５および電圧ＧＳ７６が等しければ、ノード７７、ノード７８およびノード７９は同電位になる。同様に、電圧ＧＳ８４、電圧ＧＳ８５および電圧ＧＳ８６が等しければ、ノード８７、ノード８８およびノード８９は同電位になる。

ここで、ノード１４がフローティング電位になり、ノード１５が接地電位になった場合、ノード７７とノード１４の電位差（電圧ＧＳ７４）は、ノード７７とノード１５の電位差（電圧ＧＳ７５、電圧ＧＳ７６）より小さくなる。同様に、ノード８７とノード１４の電位差（電圧ＧＳ８６、電圧ＧＳ８５）は、ノード８７とノード１５の電位差（電圧ＧＳ８４）より小さくなる。つまり、
ノード１４＝フローティング電位、ノード１５＝接地電位
ならば、
電圧ＧＳ７４＜電圧ＧＳ７５、電圧ＧＳ７４＜電圧ＧＳ７６
電圧ＧＳ８６＜電圧ＧＳ８４、電圧ＧＳ８５＜電圧ＧＳ８４
となる。

このとき、ノード７８の電位は、
電圧ＧＳ７４＜電圧ＧＳ７５
となったことで、ノード７７よりも低電位に下がる。また、ノード８８の電位は、
電圧ＧＳ８５＜電圧ＧＳ８４
になったことで、ノード８７よりも高電位に上がる。

さらに、ノード７８の電位は、
電圧ＧＳ８６＜電圧ＧＳ８４
となることで、カレントミラー構成である第２ＰチャネルＭＯＳトランジスタ７２、第３ＰチャネルＭＯＳトランジスタ７３に流れる電流が減少するため、ノード７８の電位はより低電位に下がる。また、ノード８８の電位は、
電圧ＧＳ７４＜電圧ＧＳ７６
になったことで、カレントミラー構成である第６ＰチャネルＭＯＳトランジスタ８３、第４ＮチャネルＭＯＳトランジスタ８４に流れる電流が増加するため、ノード８８はより高電位に上がる。ここでのノード７８の電圧変動は電圧ＧＳ７５と電圧ＧＳ８６の電圧変動を増幅したものである。同様に、ノード８８の電圧変動は電圧ＧＳ７６と電圧ＧＳ８５の電圧変動を増幅したものである。したがって、電圧ＧＳ７５〜電圧ＧＳ８５の電圧が所定の電圧以上であれば、ノード７８、ノード８８は電源電位とＧＮＤ電位との間のフルレンジに近い電圧変動をする。

この実施例２のレシーバ回路３１は、電圧ＧＳ７５と電圧ＧＳ８６、または電圧ＧＳ７６と電圧ＧＳ８５と２つの電圧変動を増幅している。そのため、電圧増幅率は実施例１に述べている回路（レシーバ回路３０）よりも大きい。例えばここで、終端抵抗１２に電流Ｉが流れ、振幅電圧５０ｍＶであったとすると、
電圧ＧＳ７５−電圧ＧＳ７４＝電圧ＧＳ８６−電圧ＧＳ８４＝５０ｍＶ
（電圧ＧＳ７６−電圧ＧＳ７４＝電圧ＧＳ８５−電圧ＧＳ８４＝５０ｍＶ）
となる。

実施例２に述べられているレシーバ回路３１は、実施例１のレシーバ回路３０と同様の効果を有する。例えば、前述のトランスミッタ回路２０に備えられた第２出力トランジスタ２４から第２入力端子９までの抵抗値を１００Ωとし、同様に第１出力トランジスタ２３から第１入力端子８までの抵抗値を１００Ωとする。第２出力トランジスタ２４がＯＮし、第１出力トランジスタ２３がＯＦＦしたとき、ノード１５の電位はグランド電位から浮いた値となる。具体的に言うと、第２入力端子９から第２出力トランジスタ２４へ流れる電流値が１ｍＡであるとすると、ノード１５の電位は、グランド電位から１００ｍＶ（＝１００Ω×１ｍＡ）浮いた値となる。

このとき、ノード１４とノード１５とは終端抵抗１２（＝１００Ω）で終端されている。そのため、ノード１４から終端抵抗１２を介してノード１５へ流れる電流を０．５ｍＡとすると、ノード１５の電圧は１５０ｍＶ（＝１００Ω×０．５ｍＡ＋１００ｍＶ）となる。同様に、第１出力トランジスタ２３がＯＮし第２出力トランジスタ２４がＯＦＦしたとき、第２入力端子９から第２出力トランジスタ２４へ流れる電流値は０．５ｍＡとなるので、ノード１５の電位はグランド電位から１００ｍＶ（＝１００Ω×１ｍＡ）浮いた値となる。よって、ノード１５の振幅電圧は５０ｍＶ（＝１００ｍＶ−５０ｍＶ）となる。この値は、終端抵抗１２の抵抗値と、その終端抵抗１２に流れる電流値Ｉに依存して決定される。

なお、上記の説明では、第１受信回路７０を構成する第１ＰチャネルＭＯＳトランジスタ７１、第２ＰチャネルＭＯＳトランジスタ７２および第３ＰチャネルＭＯＳトランジスタ７３とが等しいサイズであることを前提に説明を行ってきたが、第１ＰチャネルＭＯＳトランジスタ７１、第２ＰチャネルＭＯＳトランジスタ７２および第３ＰチャネルＭＯＳトランジスタ７３のサイズ比をｍ：ｎ：１（ただし、ｍ、ｎはｍ＞ｎ≧１を成立させる数）にして回路を構成することも可能である。同様に、第４ＰチャネルＭＯＳトランジスタ８１、第５ＰチャネルＭＯＳトランジスタ８２および第６ＰチャネルＭＯＳトランジスタ８３のサイズ比をｍ：ｎ：１にして回路を構成することも可能である。第１ＰチャネルＭＯＳトランジスタ７１、第２ＰチャネルＭＯＳトランジスタ７２および第３ＰチャネルＭＯＳトランジスタ７３のサイズ比をｍ：ｎ：１にした場合、第１ＮチャネルＭＯＳトランジスタ７４、第２ＮチャネルＭＯＳトランジスタ７５および第３ＮチャネルＭＯＳトランジスタ７６のサイズ比をｍ：ｎ：１にすることが有効である。同様に、第４ＰチャネルＭＯＳトランジスタ８１、第５ＰチャネルＭＯＳトランジスタ８２および第６ＰチャネルＭＯＳトランジスタ８３のサイズ比をｍ：ｎ：１にした場合、第４ＮチャネルＭＯＳトランジスタ８４、第５ＮチャネルＭＯＳトランジスタ８５および第６ＮチャネルＭＯＳトランジスタ８６のサイズ比をｍ：ｎ：１にすることが有効である。

図９のレシーバ回路３１において、ノード１４がフローティング電位となり、ノード１５がグランド電位となった場合、終端抵抗１２にはノード１４からノード１５へ電流Ｉが流れ、ノード１４、ノード１５の振幅電圧を確保する。このとき、第２ＰチャネルＭＯＳトランジスタ７２と第４ＰチャネルＭＯＳトランジスタ８１からノード１５へ流れる電流は、ノード７８の電圧変動に必要な電流である。また、第３ＰチャネルＭＯＳトランジスタ７３と第５ＰチャネルＭＯＳトランジスタ８２からノード１５へ流れる電流は、ノード８８の電圧変動に必要な電流である。つまりこの電流は、大きな負荷容量がついている伝送線の電圧変動に必要な電流ではない。したがって、ノード７８およびノード８８には伝送線ほどの負荷は付いていないため、第２ＰチャネルＭＯＳトランジスタ７２、第４ＰチャネルＭＯＳトランジスタ８１および第３ＰチャネルＭＯＳトランジスタ７３、第５ＰチャネルＭＯＳトランジスタ８２の電流を小さくしても回路を適切に動作させることができる。よって、図６のレシーバ回路３１の第１ＰチャネルＭＯＳトランジスタ７１、第２ＰチャネルＭＯＳトランジスタ７２及び第３ＰチャネルＭＯＳトランジスタ７３のサイズ比をｍ：ｎ：１にし、同様に第４ＰチャネルＭＯＳトランジスタ８１、第５ＰチャネルＭＯＳトランジスタ８２および第６ＰチャネルＭＯＳトランジスタ８３のサイズ比をｍ：ｎ：１にすることによって、ノード７８および第２ＰチャネルＭＯＳトランジスタ７２と第３ＰチャネルＭＯＳトランジスタ７３に流れる電流を低減し、レシーバ回路３１の消費電力を低減することができる。

図１０は、実施例３に係る受信装置３の構成を示す回路図である。図１０に示されているように、実施例３に係る受信装置３では、レシーバ回路３０の構成が、実施例１の受信装置３と部分的に異なる。具体的には、実施例３では、レシーバ回路３０がフリップフロップ回路６０に代えてフリップフロップ回路９０を備えている。フリップフロップ回路９０は、さらに、第１ＮＯＲ回路９１と第２ＮＯＲ回路９２とを有し、その第１ＮＯＲ回路９１と第２ＮＯＲ回路９２はラッチ回路を構成するように接続されている。このような構成のフリップフロップ回路９０を備える実施例３のレシーバ回路３０が、実施例１におけるレシーバ回路３０と等価的に動作することは、当業者には自明的である。

図１１は、実施例４に係る受信装置３の構成を示す回路図である。図１１に示されているように、実施例４にに係る受信装置３では、レシーバ回路３１の構成が、実施例２の受信装置３と部分的に異なる。具体的には、実施例４では、フリップフロップ回路６０に代えてフリップフロップ回路９０を備えている。フリップフロップ回路９０はさらに第１ＮＯＲ回路９１と第２ＮＯＲ回路９２とを有し、その第１ＮＯＲ回路９１と第２ＮＯＲ回路９２はラッチ回路を構成するように接続されている。このような構成のフリップフロップ回路９０を備える実施例４のレシーバ回路３１が、実施例２におけるレシーバ回路３１（図９参照）と等価的に動作することは、当業者には自明的である。

図１２は、実施例５に係る受信装置３の構成を示す回路図である。図１２に示されているように、実施例５のレシーバ回路３０の構成は、インバータ１１の入力がノード４５に直接に接続されている点において、実施例１のレシーバ回路３０の構成と相違している；実施例５のレシーバ回路３０では、フリップフロップ回路６０が設けられない。

確かに、フリップフロップ回路６０の使用は、動作の確実性の向上のために好適ではある。しかし、上述されてように、レシーバ回路３０のノード４５の電位（及びノード４５の電位）は、ほぼ、接地電位と電源電位との間でフルに遷移するから、インバータ１１の入力がノード４５に直接に接続されても動作上の問題はない。むしろ、フリップフロップ回路６０が使用されないことは、動作の高速性を向上するために好適である。

インバータ１１の入力は、ノード４５ではなくノード５５に接続されてもよい。また、フリップフロップ回路６０が使用されない構成がレシーバ回路３１にも適用可能であることは、当業者には自明的である。

図１３は、実施例６に係る受信装置３の構成を示す回路図である。図１３に示されているように、実施例６に係る受信装置３は、図５に対応する構成を有するレシーバ回路３０を備えている；即ち、実施例６のレシーバ回路３０は、定電流Ｉ_０をそれぞれノード１４、１５に供給する定電流源３２、３３と、終端抵抗１２に印加される電圧（即ち、ノード１４とノード１５との電位差）から送信されたデータを判別するデータ検出回路３４とを備えている。データ検出回路３４は、定電流Ｉ_０と比較すれば無視できる程度に小さい電流Ｉ_１、Ｉ_２を、それぞれノード１４、１５に供給するような構成を有している。

実施例６のレシーバ回路３０の具体的な構成は、それを構成する素子の接続関係という観点からは、図７に示されている実施例１のレシーバ回路３０と同一である。

より具体的には、定電流源３２は、第１ＰチャネルＭＯＳトランジスタ４１と、第１ＮチャネルＭＯＳトランジスタ４３とで構成され、定電流源３３は、第４ＰチャネルＭＯＳトランジスタ５２と第４ＰチャネルＭＯＳトランジスタ５４とで構成される。第１ＰチャネルＭＯＳトランジスタ４１と第４ＰチャネルＭＯＳトランジスタ５２のディメンジョンは、それらのドライブ能力が同一であるように選択され、第１ＮチャネルＭＯＳトランジスタ４３と第４ＮチャネルＭＯＳトランジスタ５４のディメンジョンは、それらのドライブ能力が同一であるように選択される。定電流源３２、３３は、バイアス供給端子１３から供給されるバイアスに応じた同一の定電流Ｉ_０を、それぞれ、ノード１４、１５に供給する。

データ検出回路３４は、第２ＰチャネルＭＯＳトランジスタ４２Ａと、第２ＮチャネルＭＯＳトランジスタ４４Ａと、第３ＰチャネルＭＯＳトランジスタ５１Ａと、第３ＰチャネルＭＯＳトランジスタ５３Ａと、フリップフロップ回路６０と、インバータ１１とを備えている。第２ＰチャネルＭＯＳトランジスタ４２Ａと、第２ＮチャネルＭＯＳトランジスタ４４Ａと、第３ＰチャネルＭＯＳトランジスタ５１Ａと、第３ＰチャネルＭＯＳトランジスタ５３Ａとは、それぞれ、実施例１のレシーバ回路３０の第２ＰチャネルＭＯＳトランジスタ４２と、第２ＮチャネルＭＯＳトランジスタ４４と、第３ＰチャネルＭＯＳトランジスタ５１と、第３ＰチャネルＭＯＳトランジスタ５３と対応した構成要素であり、類似の符号で参照されている。

実施例６と実施例１との相違点は、実施例６では、第２ＰチャネルＭＯＳトランジスタ４２Ａと、第２ＮチャネルＭＯＳトランジスタ４４Ａと、第３ＰチャネルＭＯＳトランジスタ５１Ａと、第３ＰチャネルＭＯＳトランジスタ５３Ａのゲート幅が（言い換えれば、ＭＯＳトランジスタのドライブ能力が）、実施例１のレシーバ回路３０の対応するＭＯＳトランジスタと比較して、極めて小さいことである。例えば、第２ＰチャネルＭＯＳトランジスタ４２Ａ及び第２ＮチャネルＭＯＳトランジスタ４４Ａのゲート幅は、第１ＰチャネルＭＯＳトランジスタ４１、第１ＮチャネルＭＯＳトランジスタ４３のゲート幅の２０分の１にされ、第３ＰチャネルＭＯＳトランジスタ５１Ａ及び第３ＮチャネルＭＯＳトランジスタ４４Ａのゲート幅が、第４ＰチャネルＭＯＳトランジスタ５２、第４ＮチャネルＭＯＳトランジスタ５４のゲート幅の２０分の１にされる。第２ＰチャネルＭＯＳトランジスタ４２Ａと、第２ＮチャネルＭＯＳトランジスタ４４Ａと、第３ＰチャネルＭＯＳトランジスタ５１Ａと、第３ＰチャネルＭＯＳトランジスタ５３Ａのゲート幅が小さいことは、データ検出回路３４が出力する電流Ｉ_１、Ｉ_２を定電流Ｉ_０と比較して極めて小さくするために重要である。

実施例６のレシーバ回路３０の動作が、第２入力端子９（及びノード１５）が、第２伝送線７及びトランスミッタ回路２０の第２出力トランジスタ２４を介して接地された場合を例に挙げて説明される。この場合、ノード１４の電位は、ノード１５よりもＲ_０Ｉ_０だけ高いことに留意されたい。ここでＲ_０は、終端抵抗１２の抵抗値である。

第１ＮチャネルＭＯＳトランジスタ４３、及び第４ＮチャネルＭＯＳトランジスタ５４は、いずれも、ダイオード接続されているから、それらゲートの電位（即ち、ノード４６、ノード５６の電位）は、同一、且つ、ほぼ一定に保たれる。

ノード１５が接地電位にプルダウンされると、第２ＮチャネルＭＯＳトランジスタ４４Ａのゲート−ソース間電圧（電圧ＧＳ４４）が増大し、従って、第２ＮチャネルＭＯＳトランジスタ４４Ａのドレインに接続されているノード４５の電位がノード４６の電位よりも低下する。

一方、ノード１４の電位が電位Ｒ_０Ｉ_０にプルアップされるから、第４ＮチャネルＭＯＳトランジスタ５４Ａのゲート−ソース間電圧（電圧ＧＳ５４）が減少し、従って、第５ＮチャネルＭＯＳトランジスタ５４Ａのドレインに接続されているノード５５の電位がノード５６の電位よりも上昇する。

ノード４５の電位変動は、電圧ＧＳ４４の電圧変動を増幅したものであり、同様に、ノード５５の電位変動は、電圧ＧＳ５３の電圧変動を増幅したものである。したがって、電圧ＧＳ４４と電圧ＧＳ５３との電圧が所定の電圧以上であれば、ノード４５、ノード５５の電位は、電源電位と接地電位との間でフルレンジに近い変動をする。ノード４５、ノード５５の電位の変動は、トランスミッタ回路２０から送られるデータに対応している。このノード４５、ノード５５の電位の変動が、フリップフロップ回路６０によってラッチされ、受信データとして出力端子１０から出力される。

第１入力端子８（及びノード１４）が、第１伝送線６及びトランスミッタ回路２０の第１出力トランジスタ２３を介して接地された場合の動作も同様であることは、当業者には理解されよう。

実施例６のレシーバ回路３０が実施例１のレシーバ回路３０と比較して有利な点は、消費電力を小さくできる点である。確かに、ノード１４、１５の電位の変動を充分に大きくするためには、ある程度の大きさの定電流Ｉ_０が必要であり、この点は、実施例１のレシーバ回路３０と同様である。しかしながら、実施例６のレシーバ回路３０は、第２ＰチャネルＭＯＳトランジスタ４２Ａと、第２ＮチャネルＭＯＳトランジスタ４４Ａと、第３ＰチャネルＭＯＳトランジスタ５１Ａと、第３ＰチャネルＭＯＳトランジスタ５３Ａを流れる電流Ｉ_１、Ｉ_２が抑えられているため、消費電力の低減のために有利である。

図１４は、実施例７に係る受信装置３の構成を示す回路図である。実施例６と同様に、実施例７に係る受信装置３は、図５に対応する構成を有するレシーバ回路を備えている；即ち、実施例７のレシーバ回路３１は、定電流Ｉ_０をそれぞれノード１４、１５に供給する定電流源３２Ａ、３３Ａと、終端抵抗１２に印加される電圧（即ち、ノード１４とノード１５との電位差）から送信されたデータを判別するデータ検出回路３４Ａとを備えている。データ検出回路３４Ａは、定電流Ｉ_０と比較すれば無視できる程度に小さい電流Ｉ_１、Ｉ_２を、それぞれノード１４、１５に供給するような構成を有している。

実施例７のレシーバ回路３１の具体的な構成は、それを構成する素子の接続関係という観点からは、図９に示されている実施例２のレシーバ回路３１と同一である。

具体的には、定電流源３２Ａは、第１ＰチャネルＭＯＳトランジスタ７１と、第１ＮチャネルＭＯＳトランジスタ７４とで構成され、定電流源３３Ａは、第４ＰチャネルＭＯＳトランジスタ８１と第４ＰチャネルＭＯＳトランジスタ８４とで構成される。第１ＰチャネルＭＯＳトランジスタ７１と第４ＰチャネルＭＯＳトランジスタ８１のディメンジョンは、それらのドライブ能力が同一であるように選択され、第１ＮチャネルＭＯＳトランジスタ７４と第４ＮチャネルＭＯＳトランジスタ８４のディメンジョンは、それらのドライブ能力が同一であるように選択される。定電流源３２Ａ、３３Ａは、バイアス供給端子１３から供給されるバイアスに応じた同一の定電流Ｉ_０を、それぞれ、ノード１４、１５に供給する。

データ検出回路３４Ａは、第２、第３ＰチャネルＭＯＳトランジスタ７２Ａ、７３Ａと、第５、第６ＰチャネルＭＯＳトランジスタ８２Ａ、８３Ａと、第２、第３ＮチャネルＭＯＳトランジスタ７５Ａ、７６Ａと、第５、第６ＮチャネルＭＯＳトランジスタ８５Ａ、８６Ａと、フリップフロップ回路６０と、インバータ１１とで構成されている。第２、第３ＰチャネルＭＯＳトランジスタ７２Ａ、７３Ａと、第５、第６ＰチャネルＭＯＳトランジスタ８２Ａ、８３Ａと、第２、第３ＮチャネルＭＯＳトランジスタ７５Ａ、７６Ａと、第５、第６ＮチャネルＭＯＳトランジスタ８５Ａ、８６Ａとは、それぞれ、実施例２のレシーバ回路３１の第２、第３ＰチャネルＭＯＳトランジスタ７２、７３と、第５、第６ＰチャネルＭＯＳトランジスタ８２、８３と、第２、第３ＮチャネルＭＯＳトランジスタ７５、７６と、第５、第６ＮチャネルＭＯＳトランジスタ８５Ａ、８６Ａと対応した構成要素であり、類似の符号で参照されている。

実施例２と実施例７との相違点は、実施例７では、第２、第３ＰチャネルＭＯＳトランジスタ７２Ａ、７３Ａと、第５、第６ＰチャネルＭＯＳトランジスタ８２Ａ、８３Ａと、第２、第３ＮチャネルＭＯＳトランジスタ７５Ａ、７６Ａと、第５、第６ＮチャネルＭＯＳトランジスタ８５Ａ、８６Ａのゲート幅が（言い換えれば、これらのＭＯＳトランジスタのドライブ能力が）、実施例２のレシーバ回路３１の対応するＭＯＳトランジスタと比較して極めて小さいことである。第２、第３ＰチャネルＭＯＳトランジスタ７２Ａ、７３Ａと、第５、第６ＰチャネルＭＯＳトランジスタ８２Ａ、８３Ａと、第２、第３ＮチャネルＭＯＳトランジスタ７５Ａ、７６Ａと、第５、第６ＮチャネルＭＯＳトランジスタ８５Ａ、８６Ａのゲート幅が小さいことは、データ検出回路３４Ａが出力する電流Ｉ_１、Ｉ_２を定電流Ｉ_０と比較して極めて小さくするために重要である。

実施例７のレシーバ回路３１の動作が、第２入力端子９（及びノード１５）が、第２伝送線７及びトランスミッタ回路２０の第２出力トランジスタ２４を介して接地された場合を例に挙げて説明される。この場合、ノード１４の電位は、ノード１５よりもＲ_０Ｉ_０だけ高いことに留意されたい。ここでＲ_０は、終端抵抗１２の抵抗値である。

第１ＮチャネルＭＯＳトランジスタ７４、及び第４ＮチャネルＭＯＳトランジスタ８４は、いずれも、ダイオード接続されているから、それらのゲートの電位（即ち、ノード７７、ノード８７の電位）は、同一、且つ、ほぼ一定に保たれる。

ノード１５が接地電位にプルダウンされると、第２ＮチャネルＭＯＳトランジスタ７５Ａのゲート−ソース間電圧（電圧ＧＳ７５）が増大し、従って、第２ＮチャネルＭＯＳトランジスタ４４Ａのドレインに接続されているノード７８の電位がノード７７の電位よりも低下する。

一方、ノード１４の電位が電位Ｒ_０Ｉ_０にプルアップされるから、第５ＮチャネルＭＯＳトランジスタ８５Ａのゲート−ソース間電圧（電圧ＧＳ８５）が減少し、従って、第５ＮチャネルＭＯＳトランジスタ８５Ａのドレインに接続されているノード８８の電位がノード８７の電位よりも上昇する。

ノード１４の電位がプルアップされると、更に、第６ＮチャネルＭＯＳトランジスタ８６Ａのゲート−ソース間電圧（電圧ＧＳ８６）が減少し、従って、第６ＮチャネルＭＯＳトランジスタ８６Ａのドレインに接続されているノード８９の電位が上昇する。ノード８９の電位が上昇すると、第２、第３ＰチャネルＭＯＳトランジスタ７２Ａ，７３Ａに流れる電流が減少し、したがって、ノード７８の電位が更に下がる。

同様に、ノード１５の接地電位にプルダウンされると、更に、第３ＮチャネルＭＯＳトランジスタ７６Ａのゲート−ソース間電圧（電圧ＧＳ７６）が増大し、従って、第３ＮチャネルＭＯＳトランジスタ７６Ａのドレインに接続されているノード７９の電位が低下する。ノード７９の電位が低下すると、第５、第６ＰチャネルＭＯＳトランジスタ８２Ａ，８３Ａに流れる電流が増大し、したがって、ノード８８の電位が更に上昇する。

このように、ノード７８の電位変動は、電圧ＧＳ７５及び電圧ＧＳ８６の電圧変動を増幅したものであり、同様に、ノード８８の電位変動は、電圧ＧＳ７６及び電圧ＧＳ８５の電圧変動を増幅したものである。従って、電圧ＧＳ７５、電圧ＧＳ８６、電圧ＧＳ７６、及び電圧ＧＳ８５の電圧変動が、ある程度あれば、ノード７８、ノード８８の電位は、電源電位と接地電位との間でフルレンジに近い変動をする。ノード７８、ノード８８の電位の変動は、トランスミッタ回路２０から送られるデータに対応している。このノード７８、ノード８８の電位の変動が、フリップフロップ回路６０によってラッチされ、受信データとして出力端子１０から出力される。

実施例７の受信装置３の、実施例６に対する有利な点は、電圧増幅率が大きいことである。実施例７では、ノード７８の電位変動を、電圧ＧＳ７５及び電圧ＧＳ８６の２つの電圧の変動によって発生させ、且つ、ノード８８の電位変動を、電圧ＧＳ７６及び電圧ＧＳ８５の２つの電圧の変動によって発生させている。このため、実施例７の受信装置３は、大きな電圧増幅率を達成することができる。

［他の実施の形態］
図１５は、他の実施の形態に係るデータ伝送装置１Ａの構成を示す回路図である。図１５に図示されているデータ伝送装置１Ａでは、受信装置３の構成が、以下のように変更される。まず、受信装置３の終端抵抗１２が、直列に接続された２つの抵抗素子１２ａ、１２ｂで構成される。加えて、抵抗素子１２ａ、１２ｂが接続する接続ノード１６と接地端子１９との間に、直列に接続されている抵抗素子１７、及び容量素子１８が接続される。

このような構成は、第１伝送線６及び第２伝送線７を伝送される信号のノイズを低減するために有効である。なぜなら、抵抗素子１７、及び容量素子１８が、コモンノイズの高周波成分を接地端子１９に放出する経路として機能するからである。仮に高周波のコモンノイズが第１伝送線６及び第２伝送線７を伝送される信号に重畳されても、そのノイズは抵抗素子１７、及び容量素子１８によって除去される。

図１５の構成において、抵抗素子１２ａ、１２ｂの抵抗の和は、第１伝送線６及び第２伝送線７からなる伝送線路の差動インピーダンスＺ_ｄｉｆｆと同一であることが好ましい。上述されているように、抵抗素子１２ａ、１２ｂの抵抗の和が差動インピーダンスＺ_ｄｉｆｆと同一であることは、レシーバ回路３０における電圧波及び電流波の反射を抑制し、伝送線路を伝送される信号のノイズを低減するために有効である。

図１６は、更に他の実施の形態に係るデータ伝送装置１Ｂの構成を示す回路図である。図１６のデータ伝送装置１Ｂは、送受信装置２Ｂ、３Ｂの間で双方向通信を行うための構成を有している。より具体的には、送受信装置２Ｂ、３Ｂは、いずれも、上述された構成のトランスミッタ回路２０とレシーバ回路３０とを備えている。送受信装置２Ｂのトランスミッタ回路２０とレシーバ回路３０は、入出力端子４Ｂ、５Ｂに接続され、送受信装置３Ｂのトランスミッタ回路２０とレシーバ回路３０は入出力端子８Ｂ、９Ｂに接続されている。終端抵抗１２は、送受信装置２Ｂの入出力端子４Ｂ、５Ｂの間、及び、送受信装置３Ｂの入出力端子８Ｂ、９Ｂの間の両方に接続されている。このような構成のデータ伝送装置１Ｂが双方向に通信可能であることは、当業者には自明的であろう。

図１７は、更に他の実施の形態に係るデータ伝送装置１Ｃの構成を示す回路図である。図１７のデータ伝送装置１Ｃでは、トランスミッタ回路の出力トランジスタとしてＮチャネルＭＯＳトランジスタではなくＰチャネルＭＯＳトランジスタが使用される。これに伴い、レシーバ回路の構成及び動作が変更される。

具体的には、図１７のデータ伝送装置１Ｃは、送信装置２Ｃと、受信装置３Ｃとから構成されている。

送信装置２Ｃは、トランスミッタ回路２０Ｃと、第１出力端子４と、第２出力端子５とを備えている。トランスミッタ回路２０Ｃは、データ入力端子２５と、第１インバータ２１と、第２インバータ２２と、第１出力トランジスタ２３Ｃと、第２出力トランジスタ２４Ｃとを備えている。データ入力端子２５は、送信用データに対応する送信データ信号／ＤＩＮを受け取る端子である。第１インバータ２１は、データ入力端子２５から供給される送信データ信号／ＤＩＮを反転して信号ＩＮを生成する。第２インバータ２２は、その信号ＩＮを反転して信号ＩＮＢを生成する。このようにして生成された信号ＩＮ、信号ＩＮＢは、送信データに対応する一組の相補信号である。

第１出力トランジスタ２３Ｃおよび第２出力トランジスタ２４Ｃは、ソースが電源線ＶＤＤに接続されているＰチャネルＭＯＳトランジスタである。第１出力トランジスタ２３は、信号ＩＮに応答して第１出力端子４を電源線ＶＤＤに電気的に接続するスイッチ素子として機能し、第２出力トランジスタ２４Ｃは、信号ＩＮＢに応答して第２出力端子５を電源線ＶＤＤに電気的に接続するスイッチ素子として機能する。第１出力トランジスタ２３Ｃおよび第２出力トランジスタ２４Ｃは、信号ＩＮ、信号ＩＮＢに応じて排他的にターンオンする。第１出力トランジスタ２３Ｃおよび第２出力トランジスタ２４Ｃの状態は、送信用データによって定まる。

受信装置３Ｃは、終端抵抗１２と、レシーバ回路３０Ｃと、第１入力端子８と、第２入力端子９とを備えている。終端抵抗１２は、第１入力端子８に接続されたノード１４と第２入力端子９に接続されたノード１５との間に介設されている抵抗素子である。

レシーバ回路３０Ｃは、受信データを生成する受信回路である。レシーバ回路３０Ｃの機能は２つある。一つは、データの送受信に使用される電流Ｉ_Ａ、Ｉ_Ｂを、それぞれノード１４、１５から引き出す機能である。ノード１４、１５から引き出される電流Ｉ_Ａ、Ｉ_Ｂが流れる経路は、トランスミッタ回路２０Ｃの２つのトランジスタ：第１出力トランジスタ２３Ｃ、第２出力トランジスタ２４Ｃのいずれがターンオンされているかによって決定される。図１７に示されているように、第１出力トランジスタ２３Ｃがオンされ、第２出力トランジスタ２４がオフされている場合には、電流Ｉ_Ａと電流Ｉ_Ｂとが重ねあわされた電流Ｉ_Ａ＋Ｉ_Ｂが、第１出力トランジスタ２３Ｃから第１伝送線６を介してノード１４に供給される。ノード１４に供給された電流のうち、電流Ｉ_Ａはノード１４から直接にレシーバ回路３０に流れ込み、電流Ｉ_Ｂは、ノード１４から終端抵抗１２を介してノード１５に流れ、更に、レシーバ回路３０Ｃに流れ込む。一方、第１出力トランジスタ２３Ｃがオフされ、第２出力トランジスタ２４Ｃがオンされている場合には、電流Ｉ_Ａと電流Ｉ_Ｂとが重ねあわされた電流Ｉ_Ａ＋Ｉ_Ｂが、第２出力トランジスタ２４Ｃから第２伝送線７を介してノード１５に供給される。ノード１５に供給された電流のうち、電流Ｉ_Ｂはノード１５から直接にレシーバ回路３０Ｃに流れ込み、電流Ｉ_Ａは、ノード１５から終端抵抗１２を介してノード１４に流れ、更に、レシーバ回路３０Ｃに流れ込む。

レシーバ回路３０Ｃのもう一つの機能は、終端抵抗１２に生成される電圧（即ち、ノード１４とノード１５の電位差）から、送信装置２Ｃから送られるデータを判別することである。上述されているように、終端抵抗１２には、第１出力トランジスタ２３Ｃ、第２出力トランジスタ２４Ｃのいずれがターンオンされているかに応じて（即ち、送信されるべきデータに応じて）、異なる向きの電流が流れる。したがって、終端抵抗１２によって接続されるノード１４とノード１５には、送信されるべきデータに応じた電位差が生じる。レシーバ回路３０Ｃは、この電位差から送信されたデータを判別し、判別したデータを受信データとして出力する。

このような構成のデータ伝送装置１Ｃは、流れる電流の向きが異なる点において図３のデータ伝送装置１と相違するものの、図３のデータ伝送装置１と同一の利点を享受できる。具体的には、レシーバ回路３０Ｃによってデータの判別に使用される電圧（即ち、終端抵抗１２に生成される電圧）が、終端抵抗１２の抵抗値Ｒ_０と、その終端抵抗１２に流れる電流Ｉに依存して決定され、終端抵抗１２に生成される電圧の振幅は、第１出力トランジスタ２３Ｃ、第２出力トランジスタ２４ＣのＯＮ抵抗や、第１伝送線６、第２伝送線７のインピーダンスに依存しない。このことが消費電力の変動の抑制、及び高速でデータを伝送するための安定性の向上に有効であることは、上述されたとおりである。

終端抵抗１２に生成される電圧の振幅を一層に安定にするためには、第２出力トランジスタ２４がターンオフされて）ノード１５が電源線ＶＤＤから切り離された場合にノード１５からレシーバ回路３０Ｃに流れ込む電流Ｉ_Ｂと、（第１出力トランジスタ２３がターンオフされて）ノード１４が電源線ＶＤＤから切り離された場合にノード１４からレシーバ回路３０Ｃに流れ込む電流Ｉ_Ａとが同一であることが好適である。このような構成によれば、第１出力トランジスタ２３Ｃ、第２出力トランジスタ２４Ｃのいずれがオンされているかに関わらず、終端抵抗１２に生成される電圧の振幅がＲ_０Ｉ_Ａ（＝Ｒ_０Ｉ_Ｂ）で一定になる。これは、データを高速に伝送するために好適である。

図１８は、好適なレシーバ回路３０Ｃの構成を示す回路図である。好適な実施形態では、レシーバ回路３０Ｃは、定電流源３２Ｃと、定電流源３３Ｃと、データ検出回路３４Ｃとを備える。定電流源３２Ｃ、３３Ｃは、定電流Ｉ_０を、ノード１４、１５から引き出して接地端子に流し込む。データ検出回路３４は、終端抵抗１２に生成される電圧（即ち、ノード１４とノード１５の電位差）に応じて送信されたデータを判別し、判別したデータを受信データとして出力する。

データ検出回路３４Ｃが、それぞれノード１４、１５から引き出す電流Ｉ_１、Ｉ_２は、定電流源３２Ｃ、３３Ｃがノード１４、１５から引き出す定電流Ｉ_０と比べて無視できる程度に小さくされる。これにより、終端抵抗１２を流れる電流Ｉの大きさは、第１出力トランジスタ２３Ｃ、第２出力トランジスタ２４Ｃのいずれがオンされているかに関わらず概ね定電流Ｉ_０と同じになる。したがって、終端抵抗１２に生成される電圧の振幅が概ねＲ_０Ｉ_０で一定になり、データを高速に伝送するために有利である。理想的には、電流Ｉ_１、Ｉ_２の大きさは零にされることが好ましい。

電流Ｉ_１、Ｉ_２の大きさが零でない場合にも、（第２出力トランジスタ２４Ｃがターンオフされて）ノード１５が電源線ＶＤＤから切り離された場合にノード１５からデータ検出回路３４Ｃに流れ込む電流Ｉ_２と、（第１出力トランジスタ２３Ｃがターンオフされて）ノード１４が電源線ＶＤＤから切り離された場合にノード１４からデータ検出回路３４Ｃに流れ込む電流Ｉ_１とが同一であることが好適である。このような構成によれば、終端抵抗１２に生成される電圧の振幅が第１出力トランジスタ２３Ｃ、第２出力トランジスタ２４Ｃのいずれがオンされているかに関わらずＲ_０Ｉ_０で一定になる。

図１は、従来のレシーバ回路の構成を示す回路図である。 図２は、従来のトランスミッタ回路の構成を示す回路図である。 図３は、実施の一形態に係るデータ伝送装置の構成を示すブロック図である。 図４Ａは、データ伝送装置の動作を示す概念図である。 図４Ｂは、データ伝送装置の動作を示す概念図である。 図５は、好適なレシーバ回路の構成を示す回路図である。 図６Ａは、伝送線路の上の電位、電流の分布を示すグラフである。 図６Ｂは、伝送線路の上の電位、電流の分布を示すグラフである。 図６Ｃは、伝送線路の上の電位、電流の分布を示すグラフである。 図６Ｄは、伝送線路の上の電位、電流の分布を示すグラフである。 図６Ｅは、伝送線路の等価回路の構成を示す回路図である。 図７は、実施例１のレシーバ回路の構成を示す回路図である。 図８は、タイミングチャートである。 図９は、実施例２のレシーバ回路の構成を示す回路図である。 図１０は、実施例３のレシーバ回路の構成を示す回路図である。 図１１は、実施例４のレシーバ回路の構成を示す回路図である。 図１２は、実施例５のレシーバ回路の構成を示す回路図である。 図１３は、実施例６のレシーバ回路の構成を示す回路図である。 図１４は、実施例７のレシーバ回路の構成を示す回路図である。 図１５は、他の実施の形態に係るデータ伝送装置の構成を示すブロック図である。 図１６は、更に他の実施の形態に係るデータ伝送装置の構成を示すブロック図である。 図１７は、更に他の実施の形態に係るデータ伝送装置の構成を示すブロック図である。 図１８は、図１７のデータ伝送装置における好適なレシーバ回路の構成を示す回路図である。

符号の説明

１、１Ａ、１Ｂ、１Ｃ…データ伝送装置
２、２Ｂ、２Ｃ…送信装置
３、３Ｂ、３Ｃ…受信装置
４…第１出力端子
４Ｂ…第１入出力端子
５…第２出力端子
５Ｂ…第２入出力端子
６…第１伝送線
７…第２伝送線
８…第１入力端子
８Ｂ…第２入出力端子
９…第２入力端子
９Ｂ…第２入出力端子
１０…出力端子
１１…インバータ
１２…終端抵抗
１２ａ、１２ｂ…抵抗素子
１３…バイアス供給端子
１４、１５…ノード
１６…接続ノード
１７…抵抗素子
１８…容量素子
２０、２０Ｃ…トランスミッタ回路
２１…第１インバータ
２２…第２インバータ
２３、２３Ｃ…第１出力トランジスタ、
２４、２４Ｃ…第２出力トランジスタ
２５…データ入力端子、
２６、２７…ノード
３０、３０Ｃ…レシーバ回路
３１…レシーバ回路
３２、３２Ａ、３２Ｃ、３３、３３Ａ、３３Ｃ…定電流源
３４、３４Ａ、３４Ｃ…データ検出回路
４０…第１受信回路
４０ａ…第１定電流源
４０ｂ…第１検出回路
４１…第１ＰチャネルＭＯＳトランジスタ
４２、４２Ａ…第２ＰチャネルＭＯＳトランジスタ
４３…第１ＮチャネルＭＯＳトランジスタ
４４、４４Ａ…第２ＮチャネルＭＯＳトランジスタ
４５、４６…ノード
５０…第２受信回路
５０ａ…第２定電流源
５０ｂ…第２検出回路
５１、５１Ａ…第３ＰチャネルＭＯＳトランジスタ
５２…第４ＰチャネルＭＯＳトランジスタ
５３、５３Ａ…第３ＮチャネルＭＯＳトランジスタ
５４…第４ＮチャネルＭＯＳトランジスタ
５５、５６…ノード
６０…フリップフロップ回路
６１、６２…ＮＡＮＤ回路
７０…第１受信回路
７０ａ…第１定電流源
７０ｂ…第１検出回路
７１…第１ＰチャネルＭＯＳトランジスタ
７２、７２Ａ…第２ＰチャネルＭＯＳトランジスタ
７３、７３Ａ…第３ＰチャネルＭＯＳトランジスタ
７４…第１ＮチャネルＭＯＳトランジスタ
７５、７５Ａ…第２ＮチャネルＭＯＳトランジスタ
７６、７６Ａ…第３ＮチャネルＭＯＳトランジスタ
７７、７８、７９…ノード
８０…第２受信回路
８０ａ…第２定電流源
８０ｂ…第２検出回路
８１…第４ＰチャネルＭＯＳトランジスタ
８２、８２Ａ…第５ＰチャネルＭＯＳトランジスタ
８３、８３Ａ…第６ＰチャネルＭＯＳトランジスタ
８４…第４ＮチャネルＭＯＳトランジスタ
８５、８５Ａ…第５ＮチャネルＭＯＳトランジスタ
８６…第６ＮチャネルＭＯＳトランジスタ
８７、８８、８９…ノード
９０…フリップフロップ回路
９１、９２…ＮＯＲ回路
１００…レシーバ回路
１０１…Ｎチャネルトランジスタ
１０２…Ｎチャネルトランジスタ
１０３…インバータ
１０４…第１入力端子
１０５…第２入力端子
１０６…バイアス端子
１０７…出力端子
１１０…第１受信部
１１１…Ｐチャネルトランジスタ
１１２…Ｐチャネルトランジスタ
１１３…Ｎチャネルトランジスタ
１１４…Ｎチャネルトランジスタ
１１５…ノード
１２０…第２受信部
１２１…Ｐチャネルトランジスタ
１２２…Ｐチャネルトランジスタ
１２３…Ｎチャネルトランジスタ
１２４…Ｎチャネルトランジスタ
１２５…ノード
１３０…フリップフロップ回路
１３１…第１ＮＡＮＤ回路
１３２…第２ＮＡＮＤ回路
１４１、１４２、１４３、１４４…ノード
２００…トランスミッタ回路
２０１、２０２…インバータ
２０３、２０４、２０５…Ｎチャネルトランジスタ

Claims (28)

1. 第１伝送線と第２伝送線とを含む伝送線路と、
   前記第１伝送線と接地端子の間に接続された第１スイッチと、前記第２伝送線と接地端子との間に接続された第２スイッチとを備え、前記第１スイッチと前記第２スイッチとが送信用データに応答して排他的にオンされるように構成された送信装置と、
   前記伝送線路に接続された受信装置
   とを具備し、
   前記受信装置は、
   前記第１伝送線に接続された第１ノードと前記第２伝送線に接続された第２ノードとの間に接続された終端抵抗と、
   前記第１ノードに第１電流を供給し、前記第２ノードに第２電流を供給し、且つ、前記第１ノードと前記第２ノードの電位差に応答して前記送信用データに対応する受信データを出力するように構成されたレシーバ回路
   とを備える
   データ伝送装置。
2. 請求項１に記載のデータ伝送装置であって、
   前記レシーバ回路は、
   前記第１ノードに前記第１電流の主部分である第１定電流を供給する第１定電流源と、
   前記第２ノードに前記第２電流の主部分であり、かつ、前記第１定電流と同一の大きさの第２定電流を供給する第２定電流源と、
   前記第１ノードに前記第１電流の残存部分である第１副電流を供給し、前記第２ノードに前記第２電流の残存部分である第２副電流を供給し、且つ、前記第１ノード及び前記第２ノードの間の電位差に応答して前記受信データを生成するように構成されたデータ検出回路
   とを備える
   データ伝送装置。
3. 請求項１に記載のデータ伝送装置であって、
   前記終端抵抗の抵抗値は、前記伝送線路の差動インピーダンスと一致する
   データ伝送装置。
4. 請求項１に記載のデータ伝送装置であって、
   前記第１スイッチは、
   ドレインが前記第１伝送線に接続され、ソースが前記接地端子に接続された第１ＭＯＳトランジスタを含み、
   前記第１ＭＯＳトランジスタは、そのオン抵抗が前記伝送線路の特性インピーダンスと一致するように形成された
   データ伝送装置。
5. 請求項４に記載のデータ伝送装置であって、
   前記第２スイッチは、
   ドレインが前記第２伝送線に接続され、ソースが前記接地端子に接続された第２ＭＯＳトランジスタを含み、
   前記第２ＭＯＳトランジスタは、そのオン抵抗が前記伝送線路の特性インピーダンスと一致するように形成された
   データ伝送装置。
6. 請求項２に記載のデータ伝送装置であって、
   前記受信装置は、
   第３抵抗素子と、
   容量素子
   とを更に備え、
   前記終端抵抗は、
   一端が前記第１ノードに、他端が接続ノードに接続された第１抵抗素子と、
   一端が前記接続ノードに、他端が前記第２ノードに接続された第２抵抗素子と、
   とを含み、
   前記第３抵抗素子と前記容量素子とは、前記接続ノードと接地端子との間に直列に接続された
   データ伝送装置。
7. 第１伝送線と第２伝送線とを含む伝送線路と、
   前記第１伝送線と接地端子の間に接続された第１スイッチと、前記第２伝送線と接地端子との間に接続された第２スイッチとを備え、前記第１スイッチと前記第２スイッチとが入力信号に応答して排他的にオンされるように構成された送信装置と、
   前記伝送線路に接続された受信装置
   とを具備し、
   前記受信装置は、
   前記第１伝送線に接続された第１ノードと前記第２伝送線に接続された第２ノードとの間に接続された終端抵抗と、
   前記第１ノードに第１定電流を供給する第１定電流源と、
   前記第２ノードに前記第１定電流と同一の大きさの第２定電流を供給する第２定電流源と、
   前記第１ノード及び前記第２ノードの間の電位差に応答して、前記送信用データに対応する受信データを生成するように構成されたデータ検出回路
   とを備える
   データ伝送装置。
8. 第１伝送線と第２伝送線とを含む伝送線路と、
   第１送受信装置と、
   前記伝送線路を介して前記第１送受信部に接続された第２送受信装置
   とを具備し、
   前記第１送受信装置は、
   前記第１伝送線と接地端子の間に接続された第１スイッチと、前記第２伝送線と電源端子との間に接続された第２スイッチとを備え、前記第１スイッチと前記第２スイッチとが第１送信用データに応答して排他的にオンされるように構成された第１トランスミッタ回路と、
   前記第１伝送線に接続された第１ノードと前記第２伝送線に接続された第２ノードとの間に接続された第１終端抵抗と、
   前記第１ノードに第１電流を供給し、前記第２ノードに第２電流を供給し、且つ、前記第１ノードと前記第２ノードの電位差に応答して前記第１送信用データに対応する第１受信データを出力するように構成された第１レシーバ回路
   とを備え、
   前記第２送受信装置は、
   前記第１伝送線と接地端子の間に接続された第３スイッチと、前記第２伝送線と接地端子との間に接続された第４スイッチとを備え、前記第３スイッチと前記第４スイッチとが第２送信用データに応答して排他的にオンされるように構成された第２トランスミッタ回路と、
   前記第１伝送線に接続された第３ノードと前記第２伝送線に接続された第４ノードとの間に接続された第２終端抵抗と、
   前記第３ノードに第３電流を供給し、前記第４ノードに第４電流を供給し、且つ、前記第３ノードと前記第４ノードの電位差に応答して前記第２送信用データに対応する第２受信データを出力するように構成された第２レシーバ回路
   とを備える
   データ伝送装置。
9. 第１伝送線と第２伝送線とを含む伝送線路と、
   前記第１伝送線と電源端子の間に接続された第１スイッチと、前記第２伝送線と電源端子との間に接続された第２スイッチとを備え、前記第１スイッチと前記第２スイッチとが送信用データに応答して排他的にオンされるように構成された送信装置と、
   前記伝送線路に接続された受信装置
   とを具備し、
   前記受信装置は、
   前記第１伝送線に接続された第１ノードと前記第２伝送線に接続された第２ノードとの間に接続された終端抵抗と、
   前記第１ノードから第１電流を引き出し、前記第２ノードから第２電流を引き出し、且つ、前記第１ノードと前記第２ノードの電位差に応答して前記送信用データに対応する受信データを生成するように構成されたレシーバ回路
   とを備える
   データ伝送装置。
10. 第１信号を伝送する第１伝送線と第２信号を伝送する第２伝送線との間に接続される抵抗と、
    前記第１伝送線と前記第２伝送線との各々に接続され、前記第１伝送線と前記第２伝送線の振幅電圧を検出し、前記振幅電圧に基づいて出力信号を生成する信号検出回路と、
    前記信号検出回路に所定の電流を供給する定電流源と
    を備え、
    前記信号検出回路は、前記抵抗の抵抗値と、前記抵抗を介して流れる電流とに基づいて前記振幅電圧を検出する
    受信装置。
11. 請求項１０に記載の受信装置において、
    前記信号検出回路は、第１検出回路と第２検出回路とを含み、
    前記第１検出回路は、前記第１伝送線と前記第２伝送線との各々に接続され、前記第１伝送線と前記第２伝送線の振幅電圧を検出し、前記振幅電圧に基づいて第１出力信号を生成し、
    前記第２検出回路は、前記第１伝送線と前記第２伝送線との各々に接続され、前記第１伝送線と前記第２伝送線の振幅電圧を検出し、前記振幅電圧に基づいて第２出力信号を生成する
    受信装置。
12. 請求項１１に記載の受信装置において、
    前記定電流源は、
    前記第１検出回路に電流を供給する第１定電流源と、
    前記第２検出回路に電流を供給する第２定電流源とを備え、
    前記第１定電流源と前記第２定電流源の各々に印加されるバイアスに応答して所定の電流を前記信号検出回路に供給する
    受信装置。
13. 請求項１２に記載の受信装置において、
    前記第１検出回路は、
    ドレインとゲートとが短絡され、前記定電流源と前記第１伝送線との間に接続される第１トランジスタと、前記第１トランジスタのゲートに接続されるゲートを有し、前記定電流源と前記第２伝送線との間に接続される第２トランジスタとを含み、
    第２検出回路は、
    ドレインとゲートとが短絡され、前記定電流源と前記第１伝送線との間に接続される第３トランジスタと、前記第３トランジスタのゲートに接続されるゲートを有し、前記定電流源と前記第２伝送線との間に接続される第４トランジスタとを含み、
    前記第１検出回路は、前記第１トランジスタのゲートとソースとの間の電位差と、前記第２トランジスタのゲートとソースとの間の電位差とに基づいて第１振幅電圧を検出し、前記第１振幅電圧に基づいて第１出力信号を生成し、
    前記第２検出回路は、前記第３トランジスタのゲートとソースとの間の電位差と、前記第４トランジスタのゲートとソースとの間の電位差とに基づいて第２振幅電圧を検出し、前記第２振幅電圧に基づいて第２出力信号を生成する
    受信装置。
14. 請求項１３に記載の受信装置において、
    前記第１定電流源は、
    第１Ｐチャネルトランジスタと、前記第１Ｐチャネルトランジスタのゲートに接続されるゲートを有する第２Ｐチャネルトランジスタとを含み、前記第１Ｐチャネルトランジスタと前記第２Ｐチャネルトランジスタとの各々の前記ゲートに印加されるバイアスに応答して所定の電流を前記第１検出回路に供給し
    前記第２定電流源は、
    第３Ｐチャネルトランジスタと、前記第３Ｐチャネルトランジスタのゲートに接続されるゲートを有する第４Ｐチャネルトランジスタとを含み、前記第３Ｐチャネルトランジスタと前記第４Ｐチャネルトランジスタとの各々の前記ゲートに印加されるバイアスに応答して所定の電流を前記第２検出回路に供給する
    受信装置。
15. 請求項１４に記載の受信装置において、
    前記第１Ｐチャネルトランジスタと、前記第２Ｐチャネルトランジスタとのサイズ比が
    ｎ：ｍ（ｎ、ｍは任意の自然数）
    である
    受信装置。
16. 請求項１２に記載の受信装置において、
    前記第１検出回路は、
    ドレインとゲートとが短絡され、前記定電流源と前記第１伝送線との間に接続される第１トランジスタと、前記第１トランジスタのゲートに接続されるゲートを有し、前記定電流源と前記第２伝送線との間に接続される第２トランジスタと、前記第１トランジスタのゲートに接続されるゲートを有し、前記定電流源と前記第２伝送線との間に接続される第３トランジスタとを含み、
    前記第２検出回路は、
    ドレインとゲートとが短絡され、前記定電流源と前記第２伝送線との間に接続される第４トランジスタと、前記第４トランジスタのゲートに接続されるゲートを有し、前記定電流源と前記第１伝送線との間に接続される第５トランジスタと、前記第４トランジスタのゲートに接続されるゲートを有し、前記定電流源と前記第１伝送線との間に接続される第６トランジスタとを含み、
    前記第１検出回路は、
    前記第１トランジスタのゲートとソースとの間の電位差と、
    前記第２トランジスタのゲートとソースとの間の電位差、または、前記第３トランジスタのゲートとソースとの間の電位差とに基づいて第１振幅電圧を検出し、
    前記第１振幅電圧に基づいて第１出力信号を生成し、
    前記第２検出回路は、
    前記第４トランジスタのゲートとソースとの間の電位差と、
    前記第５トランジスタのゲートとソースとの間の電位差、または、前記第６トランジスタのゲートとソースとの間の電位差とに基づいて第２振幅電圧を検出し、
    前記第２振幅電圧に基づいて第２出力信号を生成する
    受信装置。
17. 請求項１６に記載の受信装置において、
    前記第１定電流源は、
    ゲートに印加されるバイアスに応答して所定の電流を前記第１検出回路に供給する第１Ｐチャネルトランジスタと、
    第２Ｐチャネルトランジスタと、
    ゲートとソースとが短絡され、前記第２Ｐチャネルトランジスタのゲートに接続されるゲートを有する第３Ｐチャネルトランジスタとを含み、
    前記第３Ｐチャネルトランジスタのドレインは、前記第６トランジスタのドレインに接続され
    前記第２定電流源は、
    ゲートに印加されるバイアスに応答して所定の電流を前記第２検出回路に供給する第４Ｐチャネルトランジスタと、
    第５Ｐチャネルトランジスタと、
    ゲートとソースとが短絡され、前記第５Ｐチャネルトランジスタのゲートに接続されるゲートを有する第６Ｐチャネルトランジスタとを含み、
    前記第６Ｐチャネルトランジスタのドレインは、前記第３トランジスタのドレインに接続される
    受信装置。
18. 請求項１７に記載の受信装置において、
    前記第１Ｐチャネルトランジスタ、前記第２Ｐチャネルトランジスタおよび前記第１Ｐチャネルトランジスタのサイズ比が
    ｘ：ｙ：ｚ（ｘ、ｙ、ｚは任意の自然数）
    である
    受信装置。
19. 請求項１３から１８の何れか１項に記載の受信装置において、さらにフリップフロップ回路を備え、
    前記フリップフロップ回路は、前記第１出力信号と前記第２出力信号とに応答して、保持する値を受信信号として出力する。
    受信装置。
20. 請求項１９に記載の受信装置において、
    前記フリップフロップ回路は、
    前記第１出力信号が供給される第１ＮＡＮＤ回路と、
    前記第１ＮＡＮＤ回路に接続され、前記第２出力信号が供給される第２ＮＡＮＤ回路とを備える
    受信装置。
21. 請求項１９に記載の受信装置において、
    前記フリップフロップ回路は、
    前記第１出力信号が供給される第１ＮＯＲ回路と、
    前記第１ＮＯＲ回路に接続され、前記第２出力信号が供給される第２ＮＯＲ回路とを備える
    受信装置。
22. 第１伝送線に接続されるための第１入力端子と、
    第２伝送線に接続されるための第２入力端子と、
    前記第１入力端子に接続された第１ノードと、前記第２入力端子に接続された第２ノードとの間に接続された終端抵抗と、
    前記第１ノードに第１電流を供給し、前記第２ノードに第２電流を供給し、且つ、前記第１ノードと前記第２ノードの電位差に応答して受信データを出力するように構成されたレシーバ回路
    とを備える
    受信装置。
23. 請求項２２に記載の受信装置であって、
    前記レシーバ回路は、
    前記第１ノードに前記第１電流の主部分である第１定電流を供給する第１定電流源と、
    前記第２ノードに前記第２電流の主部分であり、かつ、前記第１定電流と同一の大きさの第２定電流を供給する第２定電流源と、
    前記第１ノードに前記第１電流の残存部分である第１副電流を供給し、前記第２ノードに前記第２電流の残存部分である第２副電流を供給し、且つ、前記第１ノード及び前記第２ノードの間の電位差に応答して前記受信データを生成するように構成されたデータ検出回路
    とを備える
    受信装置。
24. 請求項２２に記載の受信装置であって、
    前記終端抵抗の抵抗値は、前記第１伝送線と前記第２伝送線とで構成される伝送線路の差動インピーダンスと一致する
    受信装置。
25. 請求項２２に記載の受信装置であって、
    更に、
    第３抵抗素子と、
    容量素子
    とを具備し、
    前記終端抵抗は、
    一端が前記第１ノードに、他端が接続ノードに接続された第１抵抗素子と、
    一端が前記接続ノードに、他端が前記第２ノードに接続された第２抵抗素子
    とを含み、
    前記第３抵抗素子と前記容量素子とは、前記接続ノードと接地端子との間に直列に接続された
    受信装置。
26. 第１伝送線に接続される第１ノードと第２伝送線に接続される第２ノードとを有する終端抵抗と、
    前記第１ノードに第１定電流を供給する第１定電流源と、
    前記第２ノードに前記第１定電流と同一の大きさの第２定電流を供給する第２定電流源と、
    前記第１ノード及び前記第２ノードの間の電位差に応答して、前記送信用データに対応する受信データを生成するように構成されたデータ検出回路
    とを備える
    受信装置。
27. 第１伝送線に接続されるための第１入出力端子と、
    第２伝送線に接続されるための第２入出力端子と、
    前記第１入出力端子と接地端子の間に接続された第１スイッチと、前記第２入出力端子と電源端子との間に接続された第２スイッチとを備え、前記第１スイッチと前記第２スイッチとが送信用データに応答して排他的にオンされるように構成されたトランスミッタ回路と、
    前記第１入出力端子に接続された第１ノードと前記第２入出力端子に接続された第２ノードとの間に接続された終端抵抗と、
    前記第１ノードに第１電流を供給し、前記第２ノードに第２電流を供給し、且つ、前記第１ノードと前記第２ノードの電位差に応答して受信データを出力するように構成されたレシーバ回路
    とを備える
    送受信装置。
28. 第１伝送線に接続されるための第１入力端子と、
    第２伝送線に接続されるための第２入力端子と、
    前記第１入力端子に接続された第１ノードと前記第２入力端子に接続された第２ノードとの間に接続された終端抵抗と、
    前記第１ノードから第１電流を引き出し、前記第２ノードから第２電流を引き出し、且つ、前記第１ノードと前記第２ノードの電位差に応答して受信データを生成するように構成されたレシーバ回路
    を備える
    受信装置。

Images