JPH04260225A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04260225A JPH04260225A JP3042847A JP4284791A JPH04260225A JP H04260225 A JPH04260225 A JP H04260225A JP 3042847 A JP3042847 A JP 3042847A JP 4284791 A JP4284791 A JP 4284791A JP H04260225 A JPH04260225 A JP H04260225A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential
- constant current
- signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 230000005540 biological transmission Effects 0.000 abstract description 34
- 230000008054 signal transmission Effects 0.000 description 16
- 230000003321 amplification Effects 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 4
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、信号伝送技術さらには
電流駆動方式による差動伝送に適用して特に有効な技術
に関し、例えばプリント基板上におけるＣＭＯＳ−ＬＳ
Ｉ間の信号伝送に利用して有効な技術に関する。
電流駆動方式による差動伝送に適用して特に有効な技術
に関し、例えばプリント基板上におけるＣＭＯＳ−ＬＳ
Ｉ間の信号伝送に利用して有効な技術に関する。
【０００２】
【従来の技術】従来、ＬＳＩ間で信号を伝送する方式と
しては、信号線の電位をハイレベルとロウレベルに振り
、受信側でしきい値電圧と比較することで信号レベルを
検出する電圧駆動方式が一般的であった。これに対し、
近年、例えばＣＭＯＳ−ＬＳＩからなるＡＴＭ交換機の
ような高速システムにおいて、図６に示すような回路を
用いて信号を電流駆動方式で差動信号として送出する方
式が提案されている（１９８９年電子情報通信学会秋季
全国大会 Ｃ−１３３「ＣＭＯＳ高速Ｉ／Ｏ回路の一
検討」Ｐ５−１１９）。
しては、信号線の電位をハイレベルとロウレベルに振り
、受信側でしきい値電圧と比較することで信号レベルを
検出する電圧駆動方式が一般的であった。これに対し、
近年、例えばＣＭＯＳ−ＬＳＩからなるＡＴＭ交換機の
ような高速システムにおいて、図６に示すような回路を
用いて信号を電流駆動方式で差動信号として送出する方
式が提案されている（１９８９年電子情報通信学会秋季
全国大会 Ｃ−１３３「ＣＭＯＳ高速Ｉ／Ｏ回路の一
検討」Ｐ５−１１９）。
【０００３】すなわち、図６の回路は、ソース共通接続
された一対の差動トランジスタＭＰ２，ＭＰ３とその共
通ソース端子に接続された定電流用トランジスタＭＰ１
およびドレイン端子に接続されたアクティブ負荷トラン
ジスタＭＮ１，ＭＮ２とからなる差動増幅段により、出
力されるべき信号Ｄ，Ｄ’を増幅して上記負荷トランジ
スタＭＮ１，ＭＮ２とカレントミラー接続された出力ト
ランジスタＭＮ３，ＭＮ４を駆動し、差動電流信号Ｉｏ
ｕｔ，Ｉｏｕｔ’を出力させるというものである。
された一対の差動トランジスタＭＰ２，ＭＰ３とその共
通ソース端子に接続された定電流用トランジスタＭＰ１
およびドレイン端子に接続されたアクティブ負荷トラン
ジスタＭＮ１，ＭＮ２とからなる差動増幅段により、出
力されるべき信号Ｄ，Ｄ’を増幅して上記負荷トランジ
スタＭＮ１，ＭＮ２とカレントミラー接続された出力ト
ランジスタＭＮ３，ＭＮ４を駆動し、差動電流信号Ｉｏ
ｕｔ，Ｉｏｕｔ’を出力させるというものである。
【０００４】
【発明が解決しようとする課題】上記従来の電流駆動方
式の送信回路においては、出力トランジスタＭＮ３，Ｍ
Ｎ４のコンダクタンスが製造プロセスのバラツキに依存
するため、製造プロセスがばらつくと出力される電流信
号Ｉｏｕｔ，Ｉｏｕｔ’が大きく変動し、送信側ＬＳＩ
の消費電力がばらつくとともに、伝送される信号の振幅
がばらついて信号が受信側のＬＳＩに伝わらなかったり
、ノイズマージンが低下するという問題点があることが
、本発明者らによって明らかにされた。
式の送信回路においては、出力トランジスタＭＮ３，Ｍ
Ｎ４のコンダクタンスが製造プロセスのバラツキに依存
するため、製造プロセスがばらつくと出力される電流信
号Ｉｏｕｔ，Ｉｏｕｔ’が大きく変動し、送信側ＬＳＩ
の消費電力がばらつくとともに、伝送される信号の振幅
がばらついて信号が受信側のＬＳＩに伝わらなかったり
、ノイズマージンが低下するという問題点があることが
、本発明者らによって明らかにされた。
【０００５】本発明の目的は、ＣＭＯＳ−ＬＳＩ間の信
号伝送を差動信号による電流駆動方式で行なうシステム
において、出力される差動電流信号の電流変動量を少な
くしこれによって伝送される信号の振幅を一定化できる
ような差動送信回路を提供することにある。この発明の
前記ならびにそのほかの目的と新規な特徴については、
本明細書の記述および添附図面から明らかになるであろ
う。
号伝送を差動信号による電流駆動方式で行なうシステム
において、出力される差動電流信号の電流変動量を少な
くしこれによって伝送される信号の振幅を一定化できる
ような差動送信回路を提供することにある。この発明の
前記ならびにそのほかの目的と新規な特徴については、
本明細書の記述および添附図面から明らかになるであろ
う。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、信号の送信回路をソース共通接
続された一対の差動トランジスタと差動トランジスタの
共通ソース端子に接続された定電流源とからなる差動回
路によって構成すると共に、上記定電流源を並列形態で
接続された一対のトランジスタによって構成し、これら
の定電流用トランジスタのゲート端子に回路の出力電圧
を、直接もしくは増幅回路を介してフィードバックさせ
るようにしたものである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、信号の送信回路をソース共通接
続された一対の差動トランジスタと差動トランジスタの
共通ソース端子に接続された定電流源とからなる差動回
路によって構成すると共に、上記定電流源を並列形態で
接続された一対のトランジスタによって構成し、これら
の定電流用トランジスタのゲート端子に回路の出力電圧
を、直接もしくは増幅回路を介してフィードバックさせ
るようにしたものである。
【０００７】
【作用】差動電流駆動方式の信号伝送においては、伝送
線路の受端側に線路の特性インピーダンスに整合された
終端抵抗が接続される。この終端抵抗は通常±１％以下
の高精度の外付け抵抗で構成される。そのため、信号送
出回路の差動出力トランジスタのコンダクタンスのバラ
ツキにより駆動電流が変動すると、送信信号の振幅が変
化する。しかるに上記した手段によれば、信号送出回路
の出力電圧が定電流用トランジスタのゲート端子にフィ
ードバックされているため、差動出力トランジスタのコ
ンダクタンスのバラツキにより駆動電流が大きくなると
定電流源の電流が小さくなるように、また駆動電流が小
さくなると定電流源の電流が大きくなるように負帰還が
かかるため、伝送信号の振幅を一定化させるという上記
目的を達成することができる。また、駆動電流の変動量
が小さい場合にも増幅回路を介してフィードバックさせ
ることによって、より高い安定化を図ることができる。
線路の受端側に線路の特性インピーダンスに整合された
終端抵抗が接続される。この終端抵抗は通常±１％以下
の高精度の外付け抵抗で構成される。そのため、信号送
出回路の差動出力トランジスタのコンダクタンスのバラ
ツキにより駆動電流が変動すると、送信信号の振幅が変
化する。しかるに上記した手段によれば、信号送出回路
の出力電圧が定電流用トランジスタのゲート端子にフィ
ードバックされているため、差動出力トランジスタのコ
ンダクタンスのバラツキにより駆動電流が大きくなると
定電流源の電流が小さくなるように、また駆動電流が小
さくなると定電流源の電流が大きくなるように負帰還が
かかるため、伝送信号の振幅を一定化させるという上記
目的を達成することができる。また、駆動電流の変動量
が小さい場合にも増幅回路を介してフィードバックさせ
ることによって、より高い安定化を図ることができる。
【０００８】
【実施例】図１には、本発明に係る伝送回路の一実施例
が示されている。この実施例の伝送回路は、プリント基
板上に搭載された２つのＣＭＯＳ−ＬＳＩ１，２間をプ
リント配線からなる伝送線路ｌａ，ｌｂによって接続し
た構成として示されている。送信側のＬＳＩ１内に設け
られた送信回路は、ソース共通接続された一対のＮ−Ｍ
ＯＳＦＥＴからなる差動トランジスタＱ１，Ｑ２と、こ
の差動トランジスタＱ１，Ｑ２の共通ソース端子に接続
された定電流源ＣＣとからなる差動増幅回路によって構
成され、上記差動トランジスタＱ１，Ｑ２のドレイン端
子がＬＳＩの信号出力端子Ｔａ，Ｔｂに接続されている
。この実施例では、上記定電流源ＣＣが、互いに並列形
態で接続された一対のＮ−ＭＯＳＦＥＴ Ｑ３，Ｑ４
によって構成され、これらの定電流用トランジスタＱ３
，Ｑ４のゲート端子に、回路の出力信号ａ，ｂが直接フ
ィードバックされるように構成されている。また、上記
定電流用トランジスタＱ３，Ｑ４のソース端子と接地点
との間には、スイッチ用のＭＯＳＦＥＴ Ｑ５が接続
され、このＭＯＳＦＥＴ Ｑ５のゲート端子には送信
回路を活性化する選択信号φｓが印加されている。
が示されている。この実施例の伝送回路は、プリント基
板上に搭載された２つのＣＭＯＳ−ＬＳＩ１，２間をプ
リント配線からなる伝送線路ｌａ，ｌｂによって接続し
た構成として示されている。送信側のＬＳＩ１内に設け
られた送信回路は、ソース共通接続された一対のＮ−Ｍ
ＯＳＦＥＴからなる差動トランジスタＱ１，Ｑ２と、こ
の差動トランジスタＱ１，Ｑ２の共通ソース端子に接続
された定電流源ＣＣとからなる差動増幅回路によって構
成され、上記差動トランジスタＱ１，Ｑ２のドレイン端
子がＬＳＩの信号出力端子Ｔａ，Ｔｂに接続されている
。この実施例では、上記定電流源ＣＣが、互いに並列形
態で接続された一対のＮ−ＭＯＳＦＥＴ Ｑ３，Ｑ４
によって構成され、これらの定電流用トランジスタＱ３
，Ｑ４のゲート端子に、回路の出力信号ａ，ｂが直接フ
ィードバックされるように構成されている。また、上記
定電流用トランジスタＱ３，Ｑ４のソース端子と接地点
との間には、スイッチ用のＭＯＳＦＥＴ Ｑ５が接続
され、このＭＯＳＦＥＴ Ｑ５のゲート端子には送信
回路を活性化する選択信号φｓが印加されている。
【０００９】上記出力端子ＴＡ，Ｔｂには、伝送線路ｌ
ａ，ｌｂを介して受信側ＬＳＩの入力端子Ｔｃ，Ｔｄが
接続されている。また、伝送線路ｌａ，ｌｂ受端側は終
端抵抗Ｒ１，Ｒ２およびＲ３を介して電源電圧端子Ｖｃ
ｃに接続されている。終端抵抗Ｒ１，Ｒ２およびＲ３の
値は、伝送線路の特性インピーダンスに整合するように
決定される。なお、ＡＭＰ１は受信側ＬＳＩに設けられ
た受信回路としての差動センスアンプである。送信信号
ａ，ｂのレベルは上記伝送線路ｌａ，ｌｂの抵抗値と受
端側の終端抵抗Ｒ１，Ｒ２，Ｒ３の値および送信回路の
駆動電流とによって決まる。伝送線路ｌａ，ｌｂの抵抗
値はプリント基板上の配線の場合、１００Ω程度のかな
り低い値になる。この実施例では、受信側のＬＳＩに高
感度のセンスアンプを用いることにより、送信信号の振
幅が３００ｍＶ程度で済むように駆動電流が決定され、
その電流値が得られるように送信回路の各素子の定数が
設定されている。
ａ，ｌｂを介して受信側ＬＳＩの入力端子Ｔｃ，Ｔｄが
接続されている。また、伝送線路ｌａ，ｌｂ受端側は終
端抵抗Ｒ１，Ｒ２およびＲ３を介して電源電圧端子Ｖｃ
ｃに接続されている。終端抵抗Ｒ１，Ｒ２およびＲ３の
値は、伝送線路の特性インピーダンスに整合するように
決定される。なお、ＡＭＰ１は受信側ＬＳＩに設けられ
た受信回路としての差動センスアンプである。送信信号
ａ，ｂのレベルは上記伝送線路ｌａ，ｌｂの抵抗値と受
端側の終端抵抗Ｒ１，Ｒ２，Ｒ３の値および送信回路の
駆動電流とによって決まる。伝送線路ｌａ，ｌｂの抵抗
値はプリント基板上の配線の場合、１００Ω程度のかな
り低い値になる。この実施例では、受信側のＬＳＩに高
感度のセンスアンプを用いることにより、送信信号の振
幅が３００ｍＶ程度で済むように駆動電流が決定され、
その電流値が得られるように送信回路の各素子の定数が
設定されている。
【００１０】次に、上記信号伝送回路の動作を図５のタ
イミングチャートを用いて説明する。この実施例では、
送信側のＬＳＩ１で送信データｉｎが発生すると、イン
バータＩＮＶおよびノンインバータＮＩＶによって相補
信号Ｄ’，Ｄが形成されて、出力回路の差動トランジス
タＱ１，Ｑ２のゲート端子に供給される。これとともに
、内部制御回路から供給される選択信号φｓがハイレベ
ルに変化されると、送信回路が動作状態になり、図５（
Ｃ），（Ｄ）に示すような波形の信号ａ，ｂが、出力端
子Ｔａ，Ｔｂより伝送線路ｌａ，ｌｂ上に出力される。
イミングチャートを用いて説明する。この実施例では、
送信側のＬＳＩ１で送信データｉｎが発生すると、イン
バータＩＮＶおよびノンインバータＮＩＶによって相補
信号Ｄ’，Ｄが形成されて、出力回路の差動トランジス
タＱ１，Ｑ２のゲート端子に供給される。これとともに
、内部制御回路から供給される選択信号φｓがハイレベ
ルに変化されると、送信回路が動作状態になり、図５（
Ｃ），（Ｄ）に示すような波形の信号ａ，ｂが、出力端
子Ｔａ，Ｔｂより伝送線路ｌａ，ｌｂ上に出力される。
【００１１】この実施例では、上記送信信号ａ，ｂが送
信回路内の定電流用トランジスタＱ３，Ｑ４のゲート端
子にフィードバックされているため、送信信号のレベル
が予定していたレベルよりも高くなると、定電流用トラ
ンジスタＱ３，Ｑ４に流される電流が増加して差動トラ
ンジスタＱ１，Ｑ２のドレイン電圧が下がり、送信信号
のレベルが下がる。一方、送信信号ａ，ｂのレベルが予
定していたレベルよりも低くなると、定電流用トランジ
スタＱ３，Ｑ４に流される電流が減少して差動トランジ
スタＱ１，Ｑ２のドレイン電圧が上がり、送信信号ａ，
ｂのレベルが上がる。このようにして送信回路の入力側
に負帰還がかかることにより、伝送回線の駆動電流が一
定にされ、送信信号ａ，ｂの振幅が安定するようになる
。一方、送信回路内の駆動トランジスタＱ１，Ｑ２は伝
送線路ｌａ，ｌｂや終端抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値
に比べて高い抵抗値となる。従って、受信信号ｃ，ｄは
電源電圧Ｖｃｃに近いレベルを振幅の中心として揺動さ
れる。受信信号ｃ，ｄが、選択信号φｓ’によって活性
化された受信側のセンスアンプＡＭＰ１に入力されると
、増幅されて図５（Ｆ）のような信号ＯＵＴが出力され
る。
信回路内の定電流用トランジスタＱ３，Ｑ４のゲート端
子にフィードバックされているため、送信信号のレベル
が予定していたレベルよりも高くなると、定電流用トラ
ンジスタＱ３，Ｑ４に流される電流が増加して差動トラ
ンジスタＱ１，Ｑ２のドレイン電圧が下がり、送信信号
のレベルが下がる。一方、送信信号ａ，ｂのレベルが予
定していたレベルよりも低くなると、定電流用トランジ
スタＱ３，Ｑ４に流される電流が減少して差動トランジ
スタＱ１，Ｑ２のドレイン電圧が上がり、送信信号ａ，
ｂのレベルが上がる。このようにして送信回路の入力側
に負帰還がかかることにより、伝送回線の駆動電流が一
定にされ、送信信号ａ，ｂの振幅が安定するようになる
。一方、送信回路内の駆動トランジスタＱ１，Ｑ２は伝
送線路ｌａ，ｌｂや終端抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値
に比べて高い抵抗値となる。従って、受信信号ｃ，ｄは
電源電圧Ｖｃｃに近いレベルを振幅の中心として揺動さ
れる。受信信号ｃ，ｄが、選択信号φｓ’によって活性
化された受信側のセンスアンプＡＭＰ１に入力されると
、増幅されて図５（Ｆ）のような信号ＯＵＴが出力され
る。
【００１２】図２には、本発明の他の実施例が示されて
いる。この実施例は、上記実施例における送信側ＬＳＩ
１の出力端子Ｔａ，Ｔｂから定電流用トランジスタＱ３
，Ｑ４のゲート端子へのフィードバック経路の途中に増
幅器ＡＭＰ２を挿入したものである。このように構成す
ることによって、駆動電流の変動量が小さい場合にもそ
の変動量を増幅してフィードバックさせることができる
ため、送信信号のレベルを一定にすることができる
いる。この実施例は、上記実施例における送信側ＬＳＩ
１の出力端子Ｔａ，Ｔｂから定電流用トランジスタＱ３
，Ｑ４のゲート端子へのフィードバック経路の途中に増
幅器ＡＭＰ２を挿入したものである。このように構成す
ることによって、駆動電流の変動量が小さい場合にもそ
の変動量を増幅してフィードバックさせることができる
ため、送信信号のレベルを一定にすることができる
【０
０１３】図３には、上記実施例における受信回路ＡＭＰ
１の一構成例が示されている。この実施例の受信回路は
、ＭＯＳＦＥＴ Ｑ６−Ｑ１２からなる差動増幅段Ｓ
Ａ１とＭＯＳＦＥＴ Ｑ１３−Ｑ１８からなる差動増
幅段ＳＡ２が２段接続されてなる。すなわち、前段の差
動増幅段ＳＡ１の出力信号が後段の差動増幅段ＳＡ２を
構成する差動トランジスタＱ１６，Ｑ１７のゲート端子
に印加され、前段の差動増幅段ＳＡ１でレベルシフトを
行なって後段の差動増幅段ＳＡ２での増幅率が最大とな
るようなバイアス点にシフトするように構成されている
。これによって、電源電圧Ｖｃｃに近いバイアスレベル
にある入力信号ｃ，ｄを効率良く増幅することができる
。また、前段の差動増幅段ＳＡ１でレベルシフトを行な
うようにしているため、伝送線路終端のプルアップ電圧
Ｖｃｃとして受信側ＬＳＩの電源電圧と同じ電源電圧を
用いることができる。特に制限されないが、前段の差動
増幅段ＳＡ１ではレベルシフトとともに増幅も行なうよ
うに各素子の定数を設定するのが良い。
０１３】図３には、上記実施例における受信回路ＡＭＰ
１の一構成例が示されている。この実施例の受信回路は
、ＭＯＳＦＥＴ Ｑ６−Ｑ１２からなる差動増幅段Ｓ
Ａ１とＭＯＳＦＥＴ Ｑ１３−Ｑ１８からなる差動増
幅段ＳＡ２が２段接続されてなる。すなわち、前段の差
動増幅段ＳＡ１の出力信号が後段の差動増幅段ＳＡ２を
構成する差動トランジスタＱ１６，Ｑ１７のゲート端子
に印加され、前段の差動増幅段ＳＡ１でレベルシフトを
行なって後段の差動増幅段ＳＡ２での増幅率が最大とな
るようなバイアス点にシフトするように構成されている
。これによって、電源電圧Ｖｃｃに近いバイアスレベル
にある入力信号ｃ，ｄを効率良く増幅することができる
。また、前段の差動増幅段ＳＡ１でレベルシフトを行な
うようにしているため、伝送線路終端のプルアップ電圧
Ｖｃｃとして受信側ＬＳＩの電源電圧と同じ電源電圧を
用いることができる。特に制限されないが、前段の差動
増幅段ＳＡ１ではレベルシフトとともに増幅も行なうよ
うに各素子の定数を設定するのが良い。
【００１４】なお、図３の受信回路においても、前段の
差動増幅段ＳＡ１の定電流源を並列形態のＭＯＳＦＥＴ
Ｑ１０とＱ１１とで構成し、そのゲート端子に差動
ＭＯＳＦＥＴ Ｑ８，Ｑ９のドレイン電圧を印加させ
ることで、出力電圧のバラツキを防止するようにされて
いる。また、差動増幅段ＳＡ１および差動増幅段ＳＡ２
には、スイッチＭＯＳＦＥＴ Ｑ１２，Ｑ１８をそれ
ぞれ設けて選択信号φｓ’によって活性化させるように
なっている。さらに、後段の差動増幅段ＳＡ２の負荷Ｍ
ＯＳＦＥＴ Ｑ１４と並列にスイッチＭＯＳＦＥＴ
Ｑ１５を接続して、上記選択信号φｓ’によって非選
択時にオンさせることにより出力電圧ＯＵＴをハイレベ
ルに固定できるようにしてある。
差動増幅段ＳＡ１の定電流源を並列形態のＭＯＳＦＥＴ
Ｑ１０とＱ１１とで構成し、そのゲート端子に差動
ＭＯＳＦＥＴ Ｑ８，Ｑ９のドレイン電圧を印加させ
ることで、出力電圧のバラツキを防止するようにされて
いる。また、差動増幅段ＳＡ１および差動増幅段ＳＡ２
には、スイッチＭＯＳＦＥＴ Ｑ１２，Ｑ１８をそれ
ぞれ設けて選択信号φｓ’によって活性化させるように
なっている。さらに、後段の差動増幅段ＳＡ２の負荷Ｍ
ＯＳＦＥＴ Ｑ１４と並列にスイッチＭＯＳＦＥＴ
Ｑ１５を接続して、上記選択信号φｓ’によって非選
択時にオンさせることにより出力電圧ＯＵＴをハイレベ
ルに固定できるようにしてある。
【００１５】図４には、図２に示されている実施例にお
けるフィードバック経路上の増幅器ＡＭＰ２の回路例が
示されている。この増幅器ＡＭＰ２の構成は、図３に示
されている受信回路ＡＭＰ１内の前段の差動増幅器ＳＡ
１と同一であり、レベルシフトを行ないつつ信号を増幅
して出力できるように構成されている。
けるフィードバック経路上の増幅器ＡＭＰ２の回路例が
示されている。この増幅器ＡＭＰ２の構成は、図３に示
されている受信回路ＡＭＰ１内の前段の差動増幅器ＳＡ
１と同一であり、レベルシフトを行ないつつ信号を増幅
して出力できるように構成されている。
【００１６】以上説明したように、上記実施例は、信号
の送信回路をソース共通接続された一対の差動トランジ
スタと差動トランジスタの共通ソース端子に接続された
定電流源とからなる差動回路によって構成すると共に、
上記定電流源を並列形態で接続された一対のトランジス
タによって構成し、これらの定電流用トランジスタのゲ
ート端子に回路の出力電圧を、直接もしくは増幅回路を
介してフィードバックさせるようにしたので、信号送出
回路の差動出力トランジスタのコンダクタンスのバラツ
キにより駆動電流が大きくなると定電流源の電流が小さ
くなるように、また差動出力トランジスタのコンダクタ
ンスのバラツキにより駆動電流が小さくなると定電流源
の電流が大きくなるように負帰還がかかるため、伝送信
号の振幅が一定化される。また、送信信号の振幅が小さ
いため、消費電力が低く押さえることができるので、信
号端子数の多いＬＳＩ間を高速結合させたい場合にも使
用することができるという効果がある。
の送信回路をソース共通接続された一対の差動トランジ
スタと差動トランジスタの共通ソース端子に接続された
定電流源とからなる差動回路によって構成すると共に、
上記定電流源を並列形態で接続された一対のトランジス
タによって構成し、これらの定電流用トランジスタのゲ
ート端子に回路の出力電圧を、直接もしくは増幅回路を
介してフィードバックさせるようにしたので、信号送出
回路の差動出力トランジスタのコンダクタンスのバラツ
キにより駆動電流が大きくなると定電流源の電流が小さ
くなるように、また差動出力トランジスタのコンダクタ
ンスのバラツキにより駆動電流が小さくなると定電流源
の電流が大きくなるように負帰還がかかるため、伝送信
号の振幅が一定化される。また、送信信号の振幅が小さ
いため、消費電力が低く押さえることができるので、信
号端子数の多いＬＳＩ間を高速結合させたい場合にも使
用することができるという効果がある。
【００１７】また、上記実施例では、送信回路および受
信回路にスイッチＭＯＳＦＥＴをそれぞれ設けて選択信
号φｓ，φｓ’によって活性化させるようにしているた
め、複数のＬＳＩの送信回路と受信回路を一本の伝送線
路に接続してバス方式で信号を伝送するように構成する
ことができる。
信回路にスイッチＭＯＳＦＥＴをそれぞれ設けて選択信
号φｓ，φｓ’によって活性化させるようにしているた
め、複数のＬＳＩの送信回路と受信回路を一本の伝送線
路に接続してバス方式で信号を伝送するように構成する
ことができる。
【００１８】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例では、送信回路および受信回路がＣＭＯＳ回路
で構成されている場合について説明したが、ＮＭＯＳ回
路で構成することも可能である。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例では、送信回路および受信回路がＣＭＯＳ回路
で構成されている場合について説明したが、ＮＭＯＳ回
路で構成することも可能である。
【００１９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるプリン
ト基板上におけるＬＳＩ間の信号伝送に適用した場合に
ついて説明したが、この発明はそれに限定されるもので
なく、ツイステッドペア線によるＬＳＩ間の信号伝送に
利用することができる。
なされた発明をその背景となった利用分野であるプリン
ト基板上におけるＬＳＩ間の信号伝送に適用した場合に
ついて説明したが、この発明はそれに限定されるもので
なく、ツイステッドペア線によるＬＳＩ間の信号伝送に
利用することができる。
【００２０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、ＣＭＯＳ−ＬＳＩ間の信号
伝送を差動信号による電流駆動方式で行なうシステムに
おいて、出力される差動電流信号の電流変動量を少なく
し、これによって伝送される信号の振幅を一定化するこ
とができる。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、ＣＭＯＳ−ＬＳＩ間の信号
伝送を差動信号による電流駆動方式で行なうシステムに
おいて、出力される差動電流信号の電流変動量を少なく
し、これによって伝送される信号の振幅を一定化するこ
とができる。
【図１】本発明に係る半導体集積回路を用いた信号伝送
回路の一実施例を示す回路図である。
回路の一実施例を示す回路図である。
【図２】信号伝送回路の他の実施例を示す回路図である
。
。
【図３】受信回路の具体的構成例を示す回路図である。
【図４】フィードバック経路上の増幅回路の具体的構成
例を示す回路図である。
例を示す回路図である。
【図５】信号伝送回路の動作タイミングを示すタイムチ
ャートである。
ャートである。
【図６】従来の電流駆動方式の信号送信回路の一例を示
す回路図である。
す回路図である。
１ 送信側ＬＳＩ
２ 受信側ＬＳＩ
ｌａ，ｌｂ 伝送線路
Ｒ１，Ｒ２，Ｒ３ 終端抵抗
ＡＭＰ１ 受信回路
Ｑ１，Ｑ２ 差動トランジスタ
Ｑ３，Ｑ４ 定電流用トランジスタ
Claims (3)
- 【請求項１】 外部へ信号を送信する送信回路をソー
ス共通接続された一対の差動トランジスタとこの差動ト
ランジスタの共通端子に接続された定電流源とからなる
差動回路によって構成すると共に、上記定電流源を並列
形態で接続された一対のトランジスタによって構成し、
これらの定電流用トランジスタの制御端子に回路の出力
信号をフィードバックさせるようにしたことを特徴とす
る半導体集積回路。 - 【請求項２】 上記定電流用トランジスタの制御端子
への回路の出力信号のフィードバックを増幅回路を介し
て行なうようにしたことを特徴とする請求項１記載の半
導体集積回路。 - 【請求項３】 上記定電流用トランジスタと直列に選
択用のスイッチ手段が接続されていることを特徴とする
請求項１または２記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04284791A JP3217079B2 (ja) | 1991-02-14 | 1991-02-14 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04284791A JP3217079B2 (ja) | 1991-02-14 | 1991-02-14 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04260225A true JPH04260225A (ja) | 1992-09-16 |
| JP3217079B2 JP3217079B2 (ja) | 2001-10-09 |
Family
ID=12647398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04284791A Expired - Fee Related JP3217079B2 (ja) | 1991-02-14 | 1991-02-14 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3217079B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235964A (ja) * | 1991-10-28 | 1993-09-10 | Internatl Business Mach Corp <Ibm> | ハイパフォーマンスバスシステム、バス用トランシーバ及びディジタル装置用ドライバ |
| JP2002198798A (ja) * | 2000-12-26 | 2002-07-12 | Nec Corp | 出力回路 |
| JP2006014268A (ja) * | 2004-05-28 | 2006-01-12 | Nec Electronics Corp | データ伝送装置、及び受信装置 |
| US8078122B2 (en) | 2000-01-21 | 2011-12-13 | Qualcomm Incorporated | Interface between digital and analog circuits |
| JP2012095185A (ja) * | 2010-10-28 | 2012-05-17 | Thine Electronics Inc | 送信装置および送受信システム |
| JP2012130047A (ja) * | 2005-07-14 | 2012-07-05 | Altera Corp | プログラム可能な、レシーバの等化回路および方法 |
-
1991
- 1991-02-14 JP JP04284791A patent/JP3217079B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235964A (ja) * | 1991-10-28 | 1993-09-10 | Internatl Business Mach Corp <Ibm> | ハイパフォーマンスバスシステム、バス用トランシーバ及びディジタル装置用ドライバ |
| US8078122B2 (en) | 2000-01-21 | 2011-12-13 | Qualcomm Incorporated | Interface between digital and analog circuits |
| JP2002198798A (ja) * | 2000-12-26 | 2002-07-12 | Nec Corp | 出力回路 |
| JP4586269B2 (ja) * | 2000-12-26 | 2010-11-24 | 日本電気株式会社 | 出力回路 |
| JP2006014268A (ja) * | 2004-05-28 | 2006-01-12 | Nec Electronics Corp | データ伝送装置、及び受信装置 |
| JP2012130047A (ja) * | 2005-07-14 | 2012-07-05 | Altera Corp | プログラム可能な、レシーバの等化回路および方法 |
| JP2012095185A (ja) * | 2010-10-28 | 2012-05-17 | Thine Electronics Inc | 送信装置および送受信システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3217079B2 (ja) | 2001-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6294932B1 (en) | Input circuit, output circuit, input-output circuit and method of processing input signals | |
| KR100442226B1 (ko) | 반도체 집적 회로 | |
| US7215143B1 (en) | Input buffer for multiple differential I/O standards | |
| US6087853A (en) | Controlled output impedance buffer using CMOS technology | |
| EP0594305B1 (en) | Comparator circuit | |
| KR950010048B1 (ko) | 기판 전위 검출 회로를 가진 반도체 집적 회로 장치 | |
| US6611157B2 (en) | Differential signal output circuit | |
| JPH04291608A (ja) | 電源回路 | |
| US6204692B1 (en) | Driver circuit unit | |
| US6242980B1 (en) | Differential amplifier circuit | |
| US9130793B2 (en) | Constant delay zero standby differential logic receiver and method | |
| KR100220656B1 (ko) | 입력버퍼회로 | |
| US6653892B2 (en) | Squelch circuit to create a squelch waveform for USB 2.0 | |
| US20010011911A1 (en) | Input buffer circuit for semiconductor device | |
| US6452422B1 (en) | Interface circuit and operating method thereof | |
| JP4109998B2 (ja) | スイッチングポイント感知回路及びそれを用いた半導体装置 | |
| US6414521B1 (en) | Sense amplifier systems and methods | |
| JP3816159B2 (ja) | 一定入力インピーダンスを有する受信器回路 | |
| JPH04260225A (ja) | 半導体集積回路 | |
| JP3808306B2 (ja) | 同相モード除去機能を有する差動バッファ | |
| US6275082B1 (en) | Receiver with switched current feedback for controlled hysteresis | |
| US6529036B1 (en) | Low noise, reduced swing differential output buffer design | |
| US6593769B1 (en) | Differential, reduced swing buffer design | |
| JP3628189B2 (ja) | 差動増幅回路 | |
| KR20000048133A (ko) | 레벨 시프트 회로와, 그 회로를 이용한 입력 회로 및 출력회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010717 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |