JPWO2009001760A1 - データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 - Google Patents

データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 Download PDF

Info

Publication number
JPWO2009001760A1
JPWO2009001760A1 JP2009520547A JP2009520547A JPWO2009001760A1 JP WO2009001760 A1 JPWO2009001760 A1 JP WO2009001760A1 JP 2009520547 A JP2009520547 A JP 2009520547A JP 2009520547 A JP2009520547 A JP 2009520547A JP WO2009001760 A1 JPWO2009001760 A1 JP WO2009001760A1
Authority
JP
Japan
Prior art keywords
node
data
transmission
current
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009520547A
Other languages
English (en)
Other versions
JP4924715B2 (ja
Inventor
石橋　修
修 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009520547A priority Critical patent/JP4924715B2/ja
Publication of JPWO2009001760A1 publication Critical patent/JPWO2009001760A1/ja
Application granted granted Critical
Publication of JP4924715B2 publication Critical patent/JP4924715B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

高速データ伝送と消費電力の低減を可能とする電流伝送方式データ伝送システムを提供する。送信用データに応じて第１、第２の伝送線（６、７）に互いに相補の信号を出力する駆動手段（１５、１６）を備えた送信装置（２）と、第１、第２の終端抵抗（２１、２２）とレシーバ回路（２６）を備えた受信装置（３）を備え、第１、第２の終端抵抗（２１、２２）の一端は、第１、第２の伝送線に接続された第１、第２ノード（２３、２４）にそれぞれ接続され、第１、第２の終端抵抗（２１、２２）の他端は第３のノード（２５）に共通接続され、レシーバ回路（２６）は、第３のノード（２５）に、電流を供給し、前記第１、第２のノード（２３、２４）間の電位差に応じて、送信用データに対応する受信データを出力する。

Description

［関連出願の記載］
本発明は、日本国特許出願：特願２００７−１６５０８９号（２００７年６月２２日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、データ伝送技術に関し、特に、伝送線を介してデータを伝送するシステム、および、このデータ伝送システムを備えた電子機器に関する。
モバイル装置に搭載される表示デバイス用伝送システムは、表示デバイスの高解像度化、多階調化に伴う伝送速度の高速化、さらに、モバイル装置の構造の複雑化により、ヒンジ部を通るＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）の配線本数削減が望まれる。このため、近年では、モバイル装置に搭載される表示デバイス用伝送システムにも高速シリアル伝送方式が多く用いられている。
また、モバイル装置内で使われるため、低電力であり、かつ、ＰＷＢ（Ｐｒｉｎｔｅｄ Ｗｉｒｅｄ Ｂｏａｒｄ）、ＦＰＣ、ガラス基板など、特性インピーダンスや抵抗値が異なる様々な伝送線に対応する必要がある。
そのような課題を解決するための伝送方式として、特許文献１の記載を参照して以下に説明する。
図１８は、上記特許文献１に記載のレシーバ回路の構成を示す図（特許文献１の図６から引用）であり、図１９は、上記特許文献１に記載のトランスミッタ回路の構成を示す図（特許文献１の図１から引用）である。
図１９に示すように、上記特許文献１に記載のトランスミッタ回路２００は、インバータ２０１、２０２と、第１乃至第３のＮチャネルＭＯＳトランジスタ２０３、２０４、２０５を備えている。
第３のＮチャネルＭＯＳトランジスタ２０５は信号伝送するときにはＯＮ、信号伝送しないときはＯＦＦとなる。これによって、相補信号出力の振幅電圧を小さくし、トランスミッタ回路２００からレシーバ回路（受信回路）１００へ信号伝送するときの遅延時間を小さくしている。
トランスミッタ回路２００において、入力端子２０６に入力される送信データ／ＤＩＮの信号レベルに基づいて、第１のＮチャネルＭＯＳトランジスタ２０３と第２のＮチャネルＭＯＳトランジスタ２０４がそれぞれ相補にオン、オフされる。送信データ／ＤＩＮがＬＯＷのとき第１のＮチャネルＭＯＳトランジスタ２０３がオンし、第１の出力端子２０８はグランド電位になり、第２のＮチャネルＭＯＳトランジスタ２０４はオフとされ、第２の出力端子２０９は高インピーダンス状態（以下、「フローティング電位」と呼ぶ）になる。送信データ／ＤＩＮがＨＩＧＨのとき第２のＮチャネルＭＯＳトランジスタ２０４がオンし、第２の出力端子２０９はグランド電位になり、第１のＮチャネルＭＯＳトランジスタ２０３はオフとされ、第２の出力端子２０９は高インピーダンス状態（フローティング電位）になる。
図１８のレシーバ回路１００の第１の入力端子１０４及び第２の入力端子１０５は、２本の伝送線を介して、図１９のトランスミッタ回路２００の第１の出力端子２０８及び第２の出力端子２０９とそれぞれ接続されている。
図１８に示すように、レシーバ回路１００は、ＮチャネルＭＯＳトランジスタ１０１と、ＮチャネルＭＯＳトランジスタ１０２と、第１の受信部１１０と、第２の受信部１２０と、フリップフロップ回路１３０と、インバータ１０３とを備えている。
第１の受信部１１０は、第１のＮチャネルＭＯＳトランジスタ１１３と第２のＮチャネルＭＯＳトランジスタ１１４に流れる電流の差分を電圧に変換し、第２の受信部１２０は、第３のＮチャネルＭＯＳトランジスタ１２３と第４のＮチャネルＭＯＳトランジスタ１２４に流れる電流の差分を電圧に変換する。
フリップフロップ回路１３０は、入力と出力が交差接続されたＮＡＮＤ１３１、１３２からなるＲＳフリップフロップであり、第１の受信部１１０と第２の受信部１２０の出力信号を保持する。フリップフロップ回路１３０の出力は、インバータ１０３を経由して、保持する値を出力端子１０７から出力される。
第１のＮチャネルＭＯＳトランジスタ１１３と第３のＮチャネルＭＯＳトランジスタ１２３に流れる電流は、バイアス端子１０６と第１の入力端子１０４の電位差に依存し、第２のＮチャネルＭＯＳトランジスタ１１４と第４のＮチャネルＭＯＳトランジスタ１２４に流れる電流は、バイアス端子１０６と第２の入力端子１０５の電位差に依存する。
第１の入力端子１０４の電位は、トランスミッタ回路２００のＮチャネルＭＯＳトランジスタ２０３がオンの場合は、ＮチャネルＭＯＳトランジスタ２０３の抵抗値と伝送線の抵抗値とレシーバ回路１００のＮチャネルＭＯＳトランジスタ１０１の抵抗値に依存し、トランスミッタ回路２００のＮチャネルＭＯＳトランジスタ２０３がオフの場合は、レシーバ回路１００のＮチャネルＭＯＳトランジスタ１０１の抵抗値に依存する。
同様に、第２の入力端子１０５の電位は、トランスミッタ回路２００のＮチャネルＭＯＳトランジスタ２０４がオンの場合には、ＮチャネルＭＯＳトランジスタ２０４のオン抵抗値と伝送線の抵抗値とレシーバ回路１００のＮチャネルＭＯＳトランジスタ１０２の抵抗値との合成抵抗に依存し、トランスミッタ回路２００のＮチャネルＭＯＳトランジスタ２０４がオフの場合には、レシーバ回路１００のＮチャネルＭＯＳトランジスタ１０２の抵抗値に依存する。
従って、レシーバ回路１００から流れる電流は、トランスミッタ回路２００を構成するＮチャネルＭＯＳトランジスタ２０３、２０４のオン抵抗値と伝送線の抵抗値により変動するため、レシーバ回路１００が受信する差動電流振幅とレシーバ回路１００の消費電力も変動してしまうことになる。
以上の課題を解決する方法として、特許文献２に記載の伝送方式がある。図２０は、上記特許文献２に記載の受信装置の構成を示す図（特許文献２の図７等から引用）であり、図２１は、上記特許文献２に記載のトランスミッタ回路の構成を示す図（特許文献２の図３から引用）である。
図２０に示されているように、上記特許文献２に記載の受信装置は、終端抵抗３１２とレシーバ回路３３０とを備えている。
レシーバ回路３３０は、定電流Ｉ０をそれぞれノード３１４、３１５に供給する定電流源３３２、３３３と、終端抵抗３１２に印加される電圧（即ち、ノード３１４とノード３１５との電位差）から送信されたデータを判別するデータ検出回路３３４とを備えている。
データ検出回路３３４は、定電流Ｉ０と比較すれば無視できる程度に小さい電流Ｉ１、Ｉ２を、それぞれノード３１４、３１５に供給するような構成を有している。
上記特許文献２に記載の伝送方式では、レシーバ回路３３０の定電流源３３２、３３３を備えたことで、図２１のトランスミッタ回路５００を構成するトランジスタ５０３、５０４のオン抵抗値と伝送線の抵抗値が変動しても、レシーバ回路３３０から流れる電流は一定となり、レシーバ回路３３０の消費電力は常に一定になる。また、レシーバ回路３３０の定電流源３３２、３３３と終端抵抗３１２を備えたことで、入力端子３０８−３０９間の差動電圧振幅は常に一定になる。
特開２００１−５３５９８号公報 特開２００６−１４２６８号公報
以下に本発明による関連技術の分析を与える。
しかしながら、この特許文献２に開示された伝送方式にはいくつかの問題がある（以下は、本発明者の検討結果である）。
第１の問題点は、より高速な動作が困難である、ということである。
この問題が発生する原因は、伝送電圧信号の立ち上がり時間が立ち下がり時間よりも長くなることに起因する。データ伝送を行う場合、反射や外因ノイズの影響を低減するために、トランスミッタ回路の出力抵抗とレシーバ回路の終端抵抗を伝送線の特性インピーダンスと整合させる。
インピーダンス整合をとるためには、トランスミッタ回路の出力インピーダンスは伝送線の特性インピーダンスと同じ値として、レシーバ回路のブリッジ終端抵抗は伝送線のディファレンシャルモードインピーダンスと同じ値とする。
プリント基板配線の伝送線路では、ディファレンシャルモードインピーダンスは特性インピーダンスの約２倍程度の値を取る。
従って、上記特許文献２において、インピーダンス整合をとる条件としては、図２０のレシーバ回路３３０の終端抵抗３１２の値は、図２１のトランスミッタ回路５００のトランジスタ５０３、５０４のオン抵抗値の２倍となる。
一方で、伝送線を介して伝送されて、図２０の終端抵抗３１２に生成される電圧信号の立ち上がり時間、立ち下がり時間は、電流出力回路（定電流源３３２、３３３）の出力抵抗と伝送線などの負荷容量に依存する。
上記特許文献２では、伝送電圧信号の立ち下がり時間は、図２１のトランスミッタ回路５００のトランジスタ５０３、５０４のオン抵抗値と伝送線などの負荷容量に依存し、伝送電圧信号の立ち上がり時間は、図２０のレシーバ回路３３０の終端抵抗３１２と伝送線などの負荷容量に依存する。
従って、上記特許文献２では、伝送電圧信号の立ち上がり時間が立ち下がり時間よりも長くなることになる。
第２の問題点は、消費電力が大きいということである。
この問題が発生する原因は、上記特許文献２では、図２０において、入力端子３０８、３０９がグランド電位となったとき、定電流源３３２、３３３から流れる電流は、終端抵抗３１２を経由せずに直接伝送線に流れることになり、レシーバ回路３３０から流れる電流の半分は終端抵抗３１２に生成される電圧信号には寄与しないことに起因する。
したがって、本発明の目的は、より高速にデータを伝送することが可能なデータ伝送システム及び方法、電子機器を提供することにある。
また、本発明の他の目的は、消費電力の低減を可能とするデータ伝送システム及び方法、電子機器を提供することにある。
本発明の１つの側面に係るデータ伝送システムにおいては、第１の伝送線と第２の伝送線を含む伝送線路と、前記伝送線路の一端に接続された送信装置と、前記伝送線路の他端に接続された受信装置と、を備えている。本発明において、前記送信装置は、送信用データに応じて、前記第１の伝送線を接地端子と電気的に接続する第１の接続手段と、前記送信用データに応じて、前記第２の伝送線を接地端子と電気的に接続する第２の接続手段と、を備え、前記第１、第２の接続手段は互いに相補にオン・オフされる。本発明において、前記受信装置は、前記第１の伝送線に接続された第１のノードに一端が接続された第１の終端抵抗と、前記第２の伝送線に接続された第２のノードに一端が接続され、他端が前記第１の終端抵抗の他端と第３のノードで共通接続された第２の終端抵抗と、レシーバ回路とを備え、前記レシーバ回路は、前記第３のノードに電流を供給する電流供給手段と、前記第１のノードと前記第２のノードの間の電位差に応じて、送信用データに対応する受信データを出力するデータ検出手段と、を備えている。
本発明において、前記第１の終端抵抗の抵抗値と前記第２の終端抵抗の抵抗値は、前記伝送線路のディファレンシャルモードインピーダンスの半分と一致する、構成としてもよい。
本発明において、前記第１の接続手段は、ドレインが前記第１の伝送線の一端に接続され、ソースが前記接地端子に接続された第１のＭＯＳトランジスタを含み、前記第１のＭＯＳトランジスタは、オン抵抗が、前記伝送線路の特性インピーダンスと一致する、構成としてもよい。
本発明において、前記第２の接続手段は、ドレインが前記第２の伝送線に接続され、ソースが前記接地端子に接続された第２のＭＯＳトランジスタを含み、前記第２のＭＯＳトランジスタのオン抵抗が、前記伝送線路の特性インピーダンスと一致し、前記第２のＭＯＳトランジスタのゲートと、前記第１のＭＯＳトランジスタのゲートには、前記送信用データに基づき互いに相補の値の信号がそれぞれ供給される、構成としてもよい。
本発明において、前記第１の接続手段は、オン時に、前記第１の伝送線を、前記接地端子のかわりに、電源端子と電気的に接続し、前記第２の接続手段は、オン時に、前記第２の伝送線を、前記接地端子のかわりに、電源端子と電気的に接続する、構成としてもよい。本発明において、前記電流供給手段は、前記第３のノードに引込電流を供給する。本発明において、前記第１の接続手段は、ドレインが前記第１の伝送線の一端に接続され、ソースが前記電源端子に接続された第１のＭＯＳトランジスタを含み、前記第１のＭＯＳトランジスタのオン抵抗が、前記伝送線路の特性インピーダンスと一致する構成としてもよい。本発明において、前記第２の接続手段は、ドレインが前記第２の伝送線の一端に接続され、ソースが前記電源端子に接続された第２のＭＯＳトランジスタを含み、前記第２のＭＯＳトランジスタのオン抵抗が前記伝送線路の特性インピーダンスと一致し、前記第２のＭＯＳトランジスタのゲートと、前記第１のＭＯＳトランジスタのゲートには、前記送信用データに基づき互いに相補の値の信号がそれぞれ供給される、構成としてもよい。
本発明において、前記電流供給手段は、前記第３のノードに定電流を供給する定電流源を備えた構成としてもよい。
本発明において、前記第１のノードと前記データ検出手段との間に接続された第１の入力保護抵抗と、前記第２のノードと前記データ検出手段との間に接続された第２の入力保護抵抗と、前記第３のノードと前記電流供給手段との間に接続された第３の入力保護抵抗と、を備えた構成としてもよい。本発明において、前記第１の入力保護抵抗の抵抗値と前記第２の入力保護抵抗の抵抗値は、前記伝送線路のコモンモードインピーダンスの２倍と一致するようにしてもよい。
本発明において、前記第１のノードと前記データ検出手段との間に接続された第１の入力保護抵抗と、前記第２のノードと前記データ検出手段との間に接続された第２の入力保護抵抗と、前記第３のノードと前記電流供給手段との間に接続された第３の入力保護抵抗と、前記電流供給手段と接地端子との間に接続された容量と、を備えた構成としてもよい。本発明において、前記第３の入力保護抵抗の抵抗値は、前記伝送線路のコモンモードインピーダンスから前記伝送線路のディファレンシャルモードインピーダンスの１／４倍との差と一致するようにしてもよい。
本発明において、前記データ検出手段は、前記第１のノードを流れる電流と、前記第２のノードを流れる電流の間の電流差に応答して、前記受信データを生成する差動電流データ検出回路を含む構成としてもよい。本発明において、前記差動電流データ検出回路は、前記第１のノードを流れる電流と、前記第２のノードを流れる電流の間の電流差に応答して、第１の検出信号を生成する第１の検出回路と、前記第１のノードを流れる電流と、前記第２のノードを流れる電流の間の電流差に応答して、第２の検出信号を生成する第２の検出回路と、前記第１の検出信号と、前記第２の検出信号とを保持し、前記受信データを生成するフリップフロップ回路と、を備えた構成としてもよい。
本発明において、前記データ検出手段は、前記第１の入力保護抵抗に接続された第１の定電圧回路と、前記第２の入力保護抵抗に接続された第２の定電圧回路と、を備え、前記第１のノードを流れる電流と、前記第２のノードを流れる電流の間の電流差に応答して、前記受信データを生成する差動電流データ検出回路を含む構成としてもよい。
本発明において、前記データ検出手段は、前記第１の入力保護抵抗の前記第１のノードと接続する一端と反対側の他端と、前記第２の入力保護抵抗の前記第２のノードと接続する一端と反対側の他端に、入力対が接続された差動対トランジスタを備え、前記第１のノードを流れる電流と、前記第２のノードを流れる電流の間の電流差に応答して、前記受信データを生成する差動電圧データ検出回路を含む構成としてもよい。
本発明によれば、送信装置からの送信データが差動モードで伝送される第１、第２の伝送線に、一端がそれぞれ接続され、他端同士が共通に接続される第１、第２の終端抵抗と、前記第１、第２の終端抵抗の共通接続された他端に電流を供給する電流源と、前記第１及び第２の終端抵抗の一端間の電位差に基づき、受信データを検出するデータ検出回路と、を備えている、受信装置が提供される。この受信装置によれば、前記電流源と終端抵抗と伝送線の電流パスに関して、前記送信装置において、前記第１、第２の伝送線のうち前記送信データに対応して活性化される一方の伝送線を接地電位として電流を流し、他方の伝送線をフローティングとする場合には、前記電流源からの電流が、前記第１、第２の終端抵抗のうち活性化された一方の伝送線に対応する終端抵抗を介して、前記一方の伝送線、前記送信装置側の接地線へと流れる。前記送信装置側において、前記第１、第２の伝送線のうち前記送信データに対応して活性化される一方の伝送線を電源電位として電流を流し、他方の伝送線をフローティングとする場合には、前記送信装置の電源からの電流が、前記活性化された一方の伝送線、前記第１、第２の終端抵抗のうち前記一方の伝送線に対応する終端抵抗を介して、前記電流源に流れる。
本発明によれば、送信装置からの送信データが差動で伝送される第１、第２の伝送線に接続する受信装置であって、一端が、前記第１及び前記第２の伝送線にそれぞれ接続され、他端同士が共通に接続され、共通接続された他端に電流源から、電流が供給される第１及び第２の終端抵抗を備え、前記第１の終端抵抗の一端、第２の終端抵抗の一端間の電位差に基づき、データを検出するデータ検出回路を備えている受信装置が提供される。
本発明の別の側面によれば、送信側から、差動モードで第１、第２の伝送線に送信データを送信する工程と、受信側では、前記第１、第２の伝送線に一端がそれぞれ接続され、他端同士が共通に接続される第１、第２の終端抵抗の共通接続点に対して電流源から電流を供給し、前記第１及び第２の終端抵抗の一端間の電位差に基づき、データの検出を行う工程と、を含むデータ伝送方法が提供される。
本発明によれば、より高速にデータを伝送することができる。その理由は、本発明においては、送信装置の第１接続手段の出力インピーダンス及び第２接続手段の出力インピーダンスと、受信装置の第１の終端抵抗と第２の終端抵抗を、ほぼ同じ値に取ることが可能となり、第１の終端抵抗と第２の終端抵抗に生成される電圧信号の立ち上がり時間、立ち下がり時間をほぼ等しくすることが可能となるためである。
本発明によれば、消費電力の低減を可能としている。その理由は、本発明においては、受信装置の電流供給手段から流れる全ての電流は、常に、第１の終端抵抗又は第２の終端抵抗のいずれか一方を介して流れる構成とされており、第１の終端抵抗と第２の終端抵抗の共通接続点に接続する電流供給手段からの電流は、第１の終端抵抗の端子間、第２の終端抵抗の端子間にそれぞれ生成される電圧信号に寄与する、ためである。
本発明による伝送システムの第１の実施の形態の全体構成を示す図である。 本発明による伝送システムの第１の実施の形態の動作を説明する図である。 本発明による伝送システムの第１の実施の形態の動作を説明する図である。 本発明による伝送システムの第１の実施の形態の動作を説明する動作チャートである。 本発明による伝送システムの第２の実施の形態の全体構成を示すブロック図である。 本発明による伝送システムの第２の実施の形態の動作を説明する動作チャートである。 本発明におけるレシーバ回路の実施例１の構成を示すブロック図である。 本発明におけるレシーバ回路の実施例２の構成を示す図である。 本発明におけるレシーバ回路の実施例３の構成を示す図である。 本発明におけるレシーバ回路の実施例４の構成を示す図である。 本発明におけるレシーバ回路の実施例５の構成を示す図である。 本発明におけるレシーバ回路の実施例６の構成を示す図である。 本発明におけるレシーバ回路の実施例６の動作の一例を説明するための動作チャートである。 本発明におけるレシーバ回路の実施例７の構成を示す図である。 本発明におけるレシーバ回路の実施例７の動作の一例を説明するための動作チャートである。 本発明におけるレシーバ回路の実施例８の構成を示す図である。 本発明におけるレシーバ回路の実施例８の動作の一例を説明するための動作チャートである。 関連技術１（特許文献１）のレシーバ回路の構成を示す図である。 関連技術１（特許文献１）のトランスミッタ回路の構成を示す図である。 関連技術２（特許文献２）のレシーバ回路の構成を示す図である。 関連技術２（特許文献２）のトランスミッタ回路の構成を示す図である。
符号の説明
１ 伝送システム
２ 送信装置
３ 受信装置
４ 第１の出力端子
５ 第２の出力端子
６ 第１の伝送線
７ 第２の伝送線
８ 第１の入力端子
９ 第２の入力端子
１０ 出力端子
１１ トランスミッタ回路
１２ データ入力端子
１３ 第１のインバータ
１４ 第２のインバータ
１５、４１５ 第１の出力トランジスタ
１６、４１６ 第２の出力トランジスタ
１７、１８ ノード
１９ 接地線
２０ 伝送線路
２１ 第１の終端抵抗
２２ 第２の終端抵抗
２３ 第１のノード
２４ 第２のノード
２５ 第３のノード
２６、４２６ レシーバ回路
２７、４２７ 第１の入力端子
２８、４２８ 第２の入力端子
２９、４２９ 電流供給用端子
３１ 電源線ＶＤＤ
３２ 定電流源
３３ データ検出回路
３４ 差動電流データ検出回路
３５ 差動電圧データ検出回路
３６、３７、３８ 入力保護抵抗
４０、６０、８０、８１ バイアス端子
４１ 第１の差動電流検出回路
４２ 第２の差動電流検出回路
４３ フリップフロップ
４４、４５、４７、４９、５１、６３、６５、７０、７１、８５、８７、８９、９１ ＰチャネルＭＯＳトランジスタ
４６、４８、５０、５２、６７、６８、７２、７３、８６、８８、９０、９２ ＮチャネルＭＯＳトランジスタ
５３、５４ ＮＡＮＤ
５５ インバータ
５６、５７、５８、５９、９６、９７ ノード
６４ 第１の定電流源トランジスタ
６９ 第２の定電流源トランジスタ
１００ 受信回路（レシーバ回路）
１０１、１０２、１１３、１１４、１２３、１２４ ＮチャネルＭＯＳトランジスタ
１０３ インバータ
１０４ 第１の入力端子
１０５ 第２の入力端子
１０６ バイアス端子
１０７ 出力端子
１１０ 第１の受信部
１１１、１１２、１２１、１２２ ＰチャネルＭＯＳトランジスタ
１２０ 第２の受信部
１３０ フリップフロップ
１３１、１３２ ＮＡＮＤ
１４１、１４２、１４４、１４４、１４６、１４７ ノード
２００ トランスミッタ回路
２０１、２０２ インバータ
２０３、２０４、２０５ ＮチャネルＭＯＳトランジスタ
２０６ 第１の入力端子
２０７ 第２の入力端子
２０８ 第１の出力端子
２０９ 第２の出力端子
３０８ 第１の入力端子
３０９ 第２の入力端子
３１０ 出力端子
３１２ 終端抵抗
３１３ バイアス端子
３１４、３１５ ノード
３３０ レシーバ回路
３３２、３３３ 定電流源
３３４ データ検出回路
３４１、３４２Ａ、３５１Ａ、３５２ ＰチャネルＭＯＳトランジスタ
３４３、３４４Ａ、３５３Ａ、３５４ ＮチャネルＭＯＳトランジスタ
３６０ フリップフロップ
３６１、３６２ ＮＡＮＤ
４０１、４０２、４０３、４０４、４０５、４０６、４０７、４０８、４０９、４１０、４１１、４１２、４１３ ノード
４１４ 接地線
４１９ 電源線
４２０ 容量
４２１ 接地線
５００ トランスミッタ回路
５０１ 第１のインバータ
５０２ 第２のインバータ
５０３ 第１の出力トランジスタ
５０４ 第２の出力トランジスタ
５０６ データ入力端子
５０８ 第１の出力端子
５０９ 第２の出力端子
５１７、５１８ ノード
５１９ 接地線
上記した本発明についてさらに詳細に説述すべく添付図面を参照して説明する。本発明に係るデータ伝送システムにおいては、１つの態様において、図１を参照すると、送信回路（２）の第１の接続手段（出力トランジスタ１５）と、第２の接続手段（出力トランジスタ１６）とに、各一端が、それぞれ接続された、第１の伝送線（６）と第２の伝送線（７）の各他端に接続する受信装置（３）は、第１の伝送線（６）の他端に接続された第１のノード（２３）に一端が接続された第１の終端抵抗（２１）と、第２の伝送線（７）の他端に接続された第２のノード（２４）に一端が接続され、他端が第１の終端抵抗（２１）の他端と第３のノード（２５）で接続された第２の終端抵抗（２２）と、レシーバ回路（２６）と、を備えている。レシーバ回路（２６）は、第３のノード（２５）に電流（ＩＴ）を供給する電流供給手段（例えば図７の３２）と、前記第１のノード（２３）と前記第２のノード（２４）の間の電位差に応じて送信用データに対応する受信データを出力するデータ検出手段（例えば図７の３３）を備えている。
受信装置（３）から、第１の伝送線（６）又は第２の伝送線（７）に流れる電流は、電流供給手段（例えば図７の３２）、第３のノード（２５）から、第１の終端抵抗（２１）、第１のノード（２３）を介して第１の伝送線（６）に流れるか、又は、第２の終端抵抗（２２）、第２のノード（２４）を介して第２の伝送線（７）に流れる。
送信装置（２）から、第１の伝送線（６）、第２の伝送線（７）に流れる電流は、第１接続手段（１５）、又は、第２接続手段（１６）を介して流れる。送信回路（２）の第１、第２の接続手段（１５、１６）の一方がオンのとき、第１、第２の伝送線（６、７）のうち対応する伝送線をＧＮＤ電位とするか、電源電位ＶＤＤとするかで、レシーバ回路（２６）の電流供給手段から第３のノード（２５）には、吐出（ソース）電流、又は引込（シンク）電流が供給される。
インピーダンス整合をとるためには、送信装置（２）の第１接続手段（１５）の出力インピーダンス及び第２接続手段（１６）の出力インピーダンスは、伝送線路の特性ンインピーダンスに等しくし、受信装置（３）の第１のノード（２３）と第２のノード（２４）との間に接続された第１の終端抵抗（２１）と第２の終端抵抗（２２）との合成抵抗のインピーダンスは、伝送線路のディファレンシャルモードインピーダンスに等しくとる。
通常、伝送線路の特性インピーダンスは、コモンインピーダンスの約２倍である。
従って、本発明の１つの態様において、送信装置（２）の第１接続手段（１５）の出力インピーダンス、第２接続手段（１６）の出力インピーダンスと、受信装置（３）の第１の終端抵抗（２１）、第２の終端抵抗（２２）とをほぼ同じ値に取ることが可能となる。このため、本発明によれば、第１の終端抵抗（２１）、第２の終端抵抗（２２）にそれぞれ生成される電圧信号の立ち上がり時間、立ち下がり時間をほぼ等しくすることが可能となる。
また、受信装置（３）の電流供給手段（例えば図７の３２）から流れる全ての電流は、常に、第１の終端抵抗（２１）又は第２の終端抵抗（２２）のどちらか一方を介して、送信装置（２）に電流が流れるため、電流供給手段（例えば図７の３２）から流れる全ての電流は、第１の終端抵抗（２１）の端子間、第２の終端抵抗（２２）の端子間に生成される電圧信号に寄与する。
図１は、本発明に係る伝送システムの一実施の形態の全体構成を示す図である。図１を参照すると、本実施の形態において、伝送システム１は、差動電流信号が伝送される第１の伝送線６と第２の伝送線７を含む伝送線路２０と、伝送線路２０の一端に接続された送信装置２と、伝送線路２０の他端に接続された受信装置３を備えている。
送信装置２は、トランスミッタ回路１１、第１の出力端子４、第２の出力端子５とを備えている。
トランスミッタ回路１１は、送信用データに対応する出力信号を生成する送信回路である。トランスミッタ回路１１で生成された出力信号は、第１の出力端子４、第２の出力端子５から出力され、第１の伝送線６、第２の伝送線７を介して、受信装置３に供給される。より詳細には、トランスミッタ回路１１は、データ入力端子１２と、第１のインバータ１３と、第２のインバータ１４と、第１の出力トランジスタ１５と、第２の出力トランジスタ１６とを備えている。
データ入力端子１２は、送信用データに対応する送信データ信号／ＤＩＮを受け取る端子である。なお、信号名／ＤＩＮにおける記号／は該信号がＬＯＷでアクティブであることを表している。
第１のインバータ１３は、入力される信号に応答して、その反転信号を生成する回路である。第１のインバータ１３は、データ入力端子１２から供給される送信データ信号／ＤＩＮを反転して出力する。
第２のインバータ１４は、第１のインバータ１３と同様に、入力される信号に応答して、その反転信号を生成する回路である。第１のインバータ１３から出力される信号ＩＮはノード１７を介して第２のインバータ１４に供給される。第２のインバータ１４は、その信号を反転して信号ＩＮＢを出力する。
第１の出力トランジスタ１５および第２の出力トランジスタ１６は、ソースが接地線ＧＮＤに接続されているＮチャネルＭＯＳトランジスタである。第１の出力トランジスタ１５は、信号ＩＮに応答して第１の出力端子４を接地線ＧＮＤに電気的に接続するスイッチ素子として機能し、第２の出力トランジスタ１６は、信号ＩＮＢに応答して第２の出力端子５を接地線ＧＮＤに電気的に接続するスイッチ素子として機能する。
第１の出力トランジスタ１５のゲートは、ノード１７に接続され、第１のインバータ１３から出力される信号ＩＮが、第１の出力トランジスタ１５のゲートに印加される。
第２の出力トランジスタ１６のゲートは、第２のインバータ１４の出力に接続されている。第２のインバータ１４から出力される信号ＩＮＢは、ノード１８を介して第２の出力トランジスタ１６のゲートに印加される。
第１の出力トランジスタ１５は、第１のインバータ１３から出力される信号ＩＮに応答して第１の出力端子４から供給される電流を、接地線ＧＮＤへ流している。
同様に、第２の出力トランジスタ１６は、第２のインバータ１４から出力される信号ＩＮＢに応答して第２の出力端子５から供給される電流を接地線ＧＮＤへ流している。
受信装置３は、第１の終端抵抗２１と、第２の終端抵抗２２と、レシーバ回路２６と、第１の入力端子８と、第２の入力端子９とを備えている。
第１の終端抵抗２１は、第１の入力端子８に接続された第１のノード２３と第３のノード２５との間に接続されている抵抗成分である。第２の終端抵抗２２は、第２の入力端子９に接続された第２のノード２４と第３のノード２５との間に接続されている抵抗成分である。第１の終端抵抗２１は、第１のノード２３と第３のノード２５との間を流れる電流に対応して、所望の振幅電圧を供給できるような抵抗値ＲＴを有している。第２の終端抵抗２２は、第２のノード２４と第３のノード２５との間を流れる電流に対応して所望の振幅電圧を供給できるような抵抗値ＲＴを有している。
レシーバ回路２６は、受信データを生成する受信回路である。レシーバ回路２６の機能は２つある。
第１の機能は、データの送受信に使用される電流ＩＴを、第３のノード２５に供給することである。
第２の機能は、第１の終端抵抗２１と第２の終端抵抗２２に生成される電圧（即ち、第１のノード２３と第２のノード２４の電位差）から、送信装置２より送られるデータを判別することである。
図２、図３は、図１に示した本実施の形態の回路動作を説明するための図である。図４は、図１に示した本実施の形態の回路の動作を説明するための動作チャート（タイミング波形のチャート）である。図４には、図１のデータ入力端子１２（／ＤＩＮ）、インバータ１３の出力ノード１７（ＩＮ）、インバータ１４の出力ノード１８（ＩＮＢ）のの電圧波形、終端抵抗２１、２２に流れる電流波形、ノード２３、２４、２５の電圧波形が示されている。図２乃至図４を用いて、本実施の形態の伝送システムの動作について説明する。
第３のノード２５に供給された電流ＩＴの経路は、トランスミッタ回路１１の第１の出力トランジスタ１５と第２の出力トランジスタ１６のうち、いずれがターンオンされているかによって決定される。
図２に示されているように、トランスミッタ回路１１の第１の出力トランジスタ１５がオンされ、第２の出力トランジスタ１６がオフされている場合（送信データ信号／ＤＩＮがＧＮＤ電位の場合）には、第３のノード２５に供給された電流ＩＴは、第１の終端抵抗２１を介して第１のノード２３に流れ込む。さらに、電流ＩＴは、第１の伝送線６、第１の出力トランジスタ１５を介して、トランスミッタ回路１１の接地線ＧＮＤ１９に流れ込む。第１の出力トランジスタ１５のオン抵抗をＲＯＮとすると、第１のノード２３の電位は、ＩＴ×ＲＯＮとなり、第３のノード２５の電位は、ＩＴ×ＲＯＮ＋ＩＴ×ＲＴとなる。第２の出力トランジスタ１６がオフであるため（第２の伝送線７はフローティング状態）、第２のノード２４の電位は第３のノード２５と等電位のＩＴ×ＲＯＮ＋ＩＴ×ＲＴとなる。したがって、第１のノード２３は、第２のノード２４よりも、ＩＴ×ＲＴ低い電位となる。レシーバ回路２６は、この電位差から、送信されたデータを判別し、判別したデータを受信データとして出力する。
一方、図３に示されているように、第１の出力トランジスタ１５がオフされ、第２の出力トランジスタ１６がオンされている場合（図４において、送信データ信号／ＤＩＮの電位が電源電位ＶＤＤの場合）には、電流ＩＴは、第２の終端抵抗２２を介して第２のノード２４に流れ込む。さらに、電流ＩＴは、第２の伝送線７、第２の出力トランジスタ１６を介してトランスミッタ回路１１の接地線ＧＮＤ１９に流れ込む。第２の出力トランジスタ１６のオン抵抗をＲＯＮとすると、第２のノード２４の電位は、ＩＴ×ＲＯＮとなり、第３のノード２５の電位は、ＩＴ×ＲＯＮ＋ＩＴ×ＲＴとなる。第１の出力トランジスタ１５がオフであるため（第１の伝送線６はフローティング状態）、第１のノード２３の電位は第３のノード２５と等電位のＩＴ×ＲＯＮ＋ＩＴ×ＲＴとなる。したがって、第２のノード２４は、第１のノード２３よりも、ＩＴ×ＲＴ低い電位となる。レシーバ回路２６は、この電位差から送信されたデータを判別し、判別したデータを受信データとして出力する。
このような構成のデータ伝送システム１においては、好ましくは、電圧波及び電流波の反射を抑制するために、第１の伝送線６と第２の伝送線７からなる伝送線路と、第１の終端抵抗２１と第２の終端抵抗２２との合成抵抗のインピーダンスが整合している。
より具体的には、第１の終端抵抗２１と第２の終端抵抗２２との合成抵抗の抵抗値２ＲＴは、第１の伝送線６と第２の伝送線７からなる伝送線路のディファレンシャルモードインピーダンスＺｄｉｆｆと同一であることが好ましい。インピーダンスを整合させることにより、電圧波及び電流波の反射を抑制し、伝送線路の上を伝送される信号のイズを抑制することができる。
電圧波及び電流波の反射による影響を一層抑制するためには、好ましくは、レシーバ回路２６の側だけではなく、トランスミッタ回路１１の側における反射も抑制する。このためには、トランスミッタ回路１１のインピーダンスを、第１の伝送線６と第２の伝送線７からなる伝送線路の特性インピーダンスと整合させればよい。トランスミッタ回路１１の第１の出力トランジスタ１５、及び、第２の出力トランジスタ１６のオン抵抗ＲＯＮを、第１の伝送線６と第２の伝送線７からなる伝送線路の特性インピーダンスＺＣＯＭと同一にする。これにより、トランスミッタ回路１１の側における反射を抑制し、更に、伝送線路の上を伝送される信号ノイズを一層抑制することができる。
通常、伝送線路のディファレンシャルモードインピーダンスは、特性インピーダンスの約２倍である。従って、第１の出力トランジスタ１５の出力インピーダンス、及び第２の出力トランジスタ１６の出力インピーダンスと、第１の終端抵抗２１と第２の終端抵抗２２の抵抗値ＲＴを同じ値とすることが可能となる。
この結果、第１の終端抵抗２１と第２の終端抵抗２２に生成される電圧（即ち、第１のノード２３と第２のノード２４の電位差）の立ち上がり時間、立ち下がり時間をほぼ等しくすることが可能となり、より高速に、データを伝送することが可能となる。
また、レシーバ回路２６から流れる全ての電流は、常に、第１の終端抵抗２１、第２の終端抵抗２２のいずれか一方を介して、トランスミッタ回路１１の第１の出力トランジスタ１５、第２の出力トランジスタ１６に電流が流れるため、レシーバ回路２６から流れる全ての電流は、第１の終端抵抗２１と第２の終端抵抗２２に生成される電圧（即ち、第１のノード２３と第２のノード２４の電位差）に寄与し、消費電力の低減を可能とする。
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。図５は、本発明に係る伝送システムの第２の実施の形態の全体構成を示すブロック図である。前記第１の実施の形態においては、送信装置２のトランスミッタ回路１１を構成する第１の出力トランジスタ１５と、第２の出力トランジスタ１６をＮチャネルＭＯＳトランジスタとしていた。本実施の形態では、ＰチャネルＭＯＳトランジスタ４１５、４１６で構成している。前記第１の実施の形態においては、受信装置３を構成するレシーバ回路２６から供給するデータの送受信に使用される電流ＩＴの向きは、レシーバ回路２６から第３のノード２５に向けて流れていたが（吐出電流）、本実施の形態では、レシーバ回路４２６から供給するデータの送受信に使用される電流ＩＴの向きは、第３のノード２５からにレシーバ回路４２６に向けて流れる。すなわち、本実施の形態において、レシーバ回路４２６は、第３のノード２５に引込電流を供給している。
次に、図６は、図５に示した第２の実施の形態の動作を説明するための動作チャート（タイミング波形のチャート）である。図５及び図６を参照して、第２の実施の形態の動作について説明する。図６に示すように、送信データ信号／ＤＩＮの電位がＧＮＤの場合には、第１の出力トランジスタ４１５がオフされ、第２の出力トランジスタ４１６がオンされて、電源電位ＶＤＤ４１９から、第２の出力トランジスタ４１６、第２の伝送線７を介して、第２のノード２４に電流ＩＴが流れ込む。さらに、電流ＩＴは、第２の終端抵抗２２を介して第３のノード２５からレシーバ回路４２６に流れ込む。したがって、第２のノード２４には、第１のノード２３よりもＩＴ×ＲＴ高い電位が生じる。レシーバ回路４２６は、この電位差から送信されたデータを判別し、判別したデータを受信データとして出力する。
一方、送信データ信号／ＤＩＮの電位がＶＤＤの場合には、第１の出力トランジスタ４１５がオンされ、第２の出力トランジスタ４１６がオフされて、電源電位ＶＤＤ４１９から第１の出力トランジスタ４１５、第１の伝送線６を介して、第１のノード２３に電流ＩＴが流れ込む。さらに、電流ＩＴは、第１の終端抵抗２１を介して第３のノード２５からレシーバ回路４２６に流れ込む。したがって、第１のノード２３には、第２のノード２４よりもＩＴ×ＲＴ高い電位が生じる。レシーバ回路４２６は、この電位差から送信されたデータを判別し、判別したデータを受信データとして出力する。
インピーダンスを整合する条件と、レシーバ回路４２６から終端抵抗２１、２２に電流が流れる動作は、前記第１の実施の形態と同じである。本発明の第２の実施の形態も、前記第１の実施の形態と同じ作用効果を奏する。
以下では、図１の受信装置３の具体的な構成例のいくつかを説明する。
＜実施例１＞
図７は、レシーバ回路２６の構成の一例を示すブロック図である。図７において、３１は電源線ＶＤＤ、３２は定電流源、３３はデータ検出回路、２７は第１の入力端子、２８は第２の入力端子、２９は電流供給用端子である。
定電流源３２で生成した電流ＩＴは電流供給用端子２９から第３のノード２５に供給される。上述したように、第１の終端抵抗２１と第２の終端抵抗２２に接続された第１のノード２３と第２のノード２４の間には、送信データ信号パターンに応じた電位差が生じ、この電位差を第１のノード２３に接続された第１の入力端子２７と第２のノード２４に接続された第２の入力端子２８からデータ検出回路３３に入力する。
データ検出回路３３は、第１の入力端子２７と第２の入力端子２８の間の電位差から送信されたデータを判別し、判別したデータを受信データとして出力端子１０に出力する。
＜実施例２＞
図８は、レシーバ回路２６を実現する実施例２のレシーバ回路の構成を示すブロック図である。図８において、３６は第１の入力端子２７とデータ検出回路３３の間に接続された入力保護抵抗、３７は第２の入力端子２８とデータ検出回路３３の間に接続された入力保護抵抗、３８は電流供給用端子２９と定電流源３２の間に接続された入力保護抵抗である。その他の構成要素は、前記実施例１と同じである。
定電流源３２で生成した電流ＩＴは、入力保護抵抗３８を介して電流供給用端子２９から第３のノード２５に供給される。上述したように、第１の終端抵抗２１と第２の終端抵抗２２に接続された第１のノード２３と第２のノード２４の間には、送信データ信号パターンに応じた電位差が生じ、この電位差を第１のノード２３に接続された第１の入力端子２７と第２のノード２４に接続された第２の入力端子２８から入力保護抵抗３６と入力保護抵抗３７を介してデータ検出回路３３に入力する。データ検出回路３３は、第１の入力端子２７と第２の入力端子２８の間の電位差から送信されたデータを判別し、判別したデータを受信データとして出力端子１０に出力する。この結果、データ検出回路３３を保護することが可能となる。
＜実施例３＞
図９は、レシーバ回路２６のさらに別の構成を示すブロック図である。図９において、４２０は、定電流源３２と接地線４２１との間に接続された容量である。その他の構成要素は、前記実施例２と同じである。
定電流源３２で生成した電流ＩＴは、入力保護抵抗３８を介して電流供給用端子２９から第３のノード２５に供給される。
上述したように、第１の終端抵抗２１と第２の終端抵抗２２に接続された第１のノード２３と第２のノード２４の間には送信データ信号パターンに応じた電位差が生じ、この電位差を第１のノード２３に接続された第１の入力端子２７と第２のノード２４に接続された第２の入力端子２８から入力保護抵抗３６と入力保護抵抗３７を介してデータ検出回路３３に入力する。
データ検出回路３３は、第１の入力端子２７と第２の入力端子２８の間の電位差から送信されたデータを判別し、判別したデータを受信データとして出力端子１０に出力する。
容量４２０は、高周波数帯域においては、インピーダンスは、ほぼ０になる。したがって、高周波数帯域において、入力保護抵抗３８は接地された構成になる。この結果、データ検出回路３３を保護することが可能となる。さらに、入力保護抵抗３８の抵抗値を適切な値にとることで、ディファレンシャルモード成分とコモンモード成分の両方に対してインピーダンス整合をとることが可能となる。
＜実施例４＞
図１０は、レシーバ回路２６のさらに別の構成を示すブロック図である。図１０において、３４は、第１の入力端子２７に流入する電流と第２の入力端子２８に流入する電流との間に生じる電流差を検出する差動電流データ検出回路３４である。その他の構成要素は、前記実施例２と同じである。
定電流源３２で生成した電流ＩＴは入力保護抵抗３８を介して電流供給用端子２９から第３のノード２５に供給される。上述したように、第１の終端抵抗２１と第２の終端抵抗２２に接続された第１のノード２３と第２のノード２４の間には送信データ信号パターンに応じた電位差が生じ、この電位差を第１のノード２３に接続された第１の入力端子２７と第２のノード２４に接続された第２の入力端子２８から入力保護抵抗３６と入力保護抵抗３７を介して差動電流データ検出回路３４に入力する。
差動電流データ検出回路３４は、入力保護抵抗３６を介して第１の入力端子２７に流入する電流と入力保護抵抗３７を介して第２の入力端子２８に流入する電流との間に生じる電流差から送信されたデータを判別し、判別したデータを受信データとして出力端子１０に出力する。この結果、差動電流データ検出回路３４を保護することが可能となる。
さらに、入力保護抵抗３６と入力保護抵抗３７の抵抗値を適切な値にとることで、ディファレンシャルモード成分とコモンモード成分の両方に対してインピーダンス整合をとることが可能となる。
＜実施例５＞
図１１は、レシーバ回路２６のさらに別の構成を示す図である。図１１において、３５は、第１の入力端子２７と第２の入力端子２８との間に生じる電位差を検出する差動電圧データ検出回路である。その他の構成要素は、前記実施例２、実施例４と同じである。
定電流源３２で生成した電流ＩＴは、入力保護抵抗３８を介して電流供給用端子２９から第３のノード２５に供給される。上述したように、第１の終端抵抗２１と第２の終端抵抗２２に接続された第１のノード２３と第２のノード２４の間には送信データ信号パターンに応じた電位差が生じ、この電位差を第１のノード２３に接続された第１の入力端子２７と第２のノード２４に接続された第２の入力端子２８から入力保護抵抗３６と入力保護抵抗３７を介して差動電圧データ検出回路３５に入力する。
差動電圧データ検出回路３５は、第１の入力端子２７と第２の入力端子２８との間に生じる電位差から送信されたデータを判別し、判別したデータを受信データとして出力端子１０に出力する。この結果、差動電圧データ検出回路３５を保護することが可能となる。
さらに、第１の終端抵抗２１と第２の終端抵抗２２に安定した電位差を生成することが可能となる。
＜実施例６＞
図１２は、レシーバ回路２６の回路構成の一例を示す図である。図１２において、４０はバイアス端子、４１は第１の差動電流検出回路、４２は第２の差動電流検出回路、４３はフリップフロップである。入力保護抵抗３６は、第１の入力端子２７とノード４０１の間に接続される。
入力保護抵抗３７は、第２の入力端子２８とノード４０２の間に接続される。入力保護抵抗３８は、電流供給用端子２９とノード４０３の間に接続される。
定電流源３２は、ＰチャネルＭＯＳトランジスタ４４から構成され、ＰチャネルＭＯＳトランジスタ４４は電源線３１とノード４０３の間に接続され、ゲートはバイアス端子４０に接続され、ノード４０３と入力保護抵抗３８を介して第１の終端抵抗２１と第２の終端抵抗２２に定電流ＩＴを供給する。
第１の差動電流検出回路４１は、第１のＰチャネルＭＯＳトランジスタ４５と、第２のＰチャネルＭＯＳトランジスタ４９と、ダイオード接続された第１のＮチャネルＭＯＳトランジスタ４６と、第２のＮチャネルＭＯＳトランジスタ５０とを備えている。第１のＰチャネルＭＯＳトランジスタ４５のゲートと第２のＰチャネルＭＯＳトランジスタ４９のゲートは、バイアス端子４０に共通に接続されている。第１のＰチャネルＭＯＳトランジスタ４５は電源線３１とノード５６の間に接続されている。第１のＮチャネルＭＯＳトランジスタ４６はノード５６とノード４０１の間に接続され、ノード４０１を介して入力保護抵抗３６に定電流Ｉ０を供給する。第２のＰチャネルＭＯＳトランジスタ４９は電源線３１とノード５８の間に接続され、ノード５８に定電流Ｉ２を供給する。
第１のＮチャネルＭＯＳトランジスタ４６はダイオード接続されているため、常に、ノード５６の電位はノード４０１の電位よりもＮチャネルＭＯＳトランジスタ４６のゲート・ソース間電圧ＶＧＳ分、高くなる。第２のＮチャネルＭＯＳトランジスタ５０はノード５８とノード４０２の間に接続され、ゲートはノード５６に接続され、ノード５６とノード４０２の電位差に応じた電流I３をノード４０２に出力し、ノード５８の電位を変動させる。
第２の差動電流検出回路４２は、第１のＰチャネルＭＯＳトランジスタ４７と第２のＰチャネルＭＯＳトランジスタ５１とダイオード接続された第１のＮチャネルＭＯＳトランジスタ４８と第２のＮチャネルＭＯＳトランジスタ５２とを備えている。第１のＰチャネルＭＯＳトランジスタ４７のゲートと第２のＰチャネルＭＯＳトランジスタ５１のゲートはバイアス端子４０に共通に接続されている。第１のＰチャネルＭＯＳトランジスタ４７は電源線３１とノード５７の間に接続されている。第１のＮチャネルＭＯＳトランジスタ４８はノード５７とノード４０２の間に接続され、ノード４０２を介して入力保護抵抗３７に定電流Ｉ０を供給する。第２のＰチャネルＭＯＳトランジスタ５１は、電源線３１とノード５９の間に接続され、ノード５９に定電流Ｉ２を供給する。
第１のＮチャネルＭＯＳトランジスタ４８はダイオード接続されているため、常にノード５７の電位はノード４０２の電位よりもＮチャネルＭＯＳトランジスタ４８のゲート・ソース間電圧ＶＧＳ分高くなる。第２のＮチャネルＭＯＳトランジスタ５２はノード５９とノード４０１の間に接続され、ゲートはノード５７に接続され、ノード５７とノード４０１の電位差に応じた電流Ｉ１をノード４０１に出力し、ノード５９の電位を変動させる。
フリップフロップ回路４３は、ＮＡＮＤ５３とＮＡＮＤ５４から構成されるＲＳラッチであり、ノード５８の電位とノード５９の電位を保持し、インバータ５５を経由して、その保持する値を出力端子１０から出力している。
次に、図１３は、実施例６の動作チャート（タイミング波形のチャート）である。図１３には、図１２の入力端子２７、２８、トランジスタ５０、５２のゲート・ソース間電圧ＶＧＳの電圧波形、トランジスタ５０、５２のドレイン電流ＩＤの電流波形、ノード５８、５９、出力端子１０の電圧波形が示されている。図１２と図１３を参照して、実施例６の動作について説明する。
定電流源３２で生成した電流ＩＴは、入力保護抵抗３８を介して電流供給用端子２９から第３のノード２５に供給される。上述したように、第１の終端抵抗２１と第２の終端抵抗２２に接続された第１のノード２３と第２のノード２４の間には、送信データ信号パターンに応じた電位差が生じる。この電位差は、第１のノード２３に接続された第１の入力端子２７と第２のノード２４に接続された第２の入力端子２８から入力保護抵抗３６と入力保護抵抗３７を介してノード４０１とノード４０２に与えられる。
第１の入力端子２７の電位が第２の入力端子２８の電位よりも高い場合には、ノード５６の電位が上昇して、ノード５７の電位が低下する。
従って、第１の差動電流検出回路４１の第２のＮチャネルＭＯＳトランジスタ５０のゲート・ソース間電圧ＶＧＳは大きくなり、ノード５８の電位は低下し、第２の差動電流検出回路４２の第２のＮチャネルＭＯＳトランジスタ５２のゲート・ソース間電圧ＶＧＳは小さくなり、ノード５９の電位は上昇する。
フリップフロップ回路４３は、ノード５８のＬＯＷ電位とノード５９のＨＩＧＨ電位を保持し、インバータ５５を経由して、ＨＩＧＨ電位を出力端子１０から出力する。
一方、第１の入力端子２７の電位が第２の入力端子２８の電位よりも低い場合には、ノード５６の電位が低下して、ノード５７の電位が上昇する。
従って、第１の差動電流検出回路４１の第２のＮチャネルＭＯＳトランジスタ５０のゲート・ソース間電圧ＶＧＳは小さくなり、ノード５８の電位は上昇し、第２の差動電流検出回路４２の第２のＮチャネルＭＯＳトランジスタ５２のゲート・ソース間電圧ＶＧＳは大きくなり、ノード５９の電位は低下する。
フリップフロップ回路４３は、ノード５８のＨＩＧＨ電位とノード５９のＬＯＷ電位を保持し、インバータ５５を経由して、ＬＯＷ電位を出力端子１０から出力する。
この結果、差動電流データ検出回路３４を保護することが可能となる。さらに、入力保護抵抗３６と入力保護抵抗３７の抵抗値を適切な値にとることで、ディファレンシャルモード成分とコモンモード成分の両方に対してインピーダンス整合をとることが可能となる。
一方で、入力保護抵抗３６、３７の抵抗値を、第１の終端抵抗２１と第２の終端抵抗２２の抵抗値よりも十分大きくとれば、
第１の差動電流検出回路４１の第１のＮチャネルＭＯＳトランジスタ４６と第２の差動電流検出回路４２の第１のＮチャネルＭＯＳトランジスタ４８が出力する定電流Ｉ０と、第１の差動電流検出回路４１の第２のＮチャネルＭＯＳトランジスタ５０が出力する電流Ｉ３と、
第２の差動電流検出回路４２の第２のＮチャネルＭＯＳトランジスタ５２が出力する電流Ｉ１とを、
定電流源３２が出力する定電流ＩＴよりも、十分小さいように設定することが可能となる。このため、第１の終端抵抗２１と第２の終端抵抗２２に安定した電位差を生成することが可能となる。
＜実施例７＞
図１４は、図９に示した実施例３におけるレシーバ回路２６の回路構成の一例を示す図である。図１４において、８０は第１のバイアス端子、８１は第２のバイアス端子、４３はフリップフロップである。
入力保護抵抗３６は、第１の入力端子２７とノード４０４の間に接続される。入力保護抵抗３７は、第２の入力端子２８とノード４０５の間に接続される。入力保護抵抗３８は、電流供給用端子２９とノード４０６の間に接続される。
定電流源３２は、ＰチャネルＭＯＳトランジスタ４４から構成され、ＰチャネルＭＯＳトランジスタ４４は電源線３１とノード４０６の間に接続され、ゲートは第１バイアス端子８０に接続され、ノード４０６と入力保護抵抗３８を介して第１の終端抵抗２１と第２の終端抵抗２２に定電流ＩＴを供給する。
差動電流データ検出回路３４は、ダイオード接続された第１のＰチャネルＭＯＳトランジスタ８５と、第１のＮチャネルＭＯＳトランジスタ８６と、ダイオード接続された第２のＰチャネルＭＯＳトランジスタ８７と、第２のＮチャネルＭＯＳトランジスタ８８と、第３のＰチャネルＭＯＳトランジスタ８９と、第３のＮチャネルＭＯＳトランジスタ９０と、第４のＰチャネルＭＯＳトランジスタ９１と、第４のＮチャネルＭＯＳトランジスタ９２と、フリップフロップ４３と、インバータ５５とを備えている。
第１のＰチャネルＭＯＳトランジスタ８５は、電源線３１とノード９６の間に接続されている。第２のＰチャネルＭＯＳトランジスタ８７は、電源線３１とノード９７の間に接続されている。第３のＰチャネルＭＯＳトランジスタ８９は電源線３１とノード５８の間に接続されている。第４のＰチャネルＭＯＳトランジスタ９１は電源線３１とノード５９の間に接続されている。第３のＰチャネルＭＯＳトランジスタ８９のゲートは、ノード９６に接続されている。第４のＰチャネルＭＯＳトランジスタ９１のゲートは、ノード９７に接続されている。
第１のＮチャネルＭＯＳトランジスタ８６は、ノード９６とノード４０４の間に接続されている。第２のＮチャネルＭＯＳトランジスタ８８は、ノード９７とノード４０５の間に接続されている。第３のＮチャネルＭＯＳトランジスタ９０はノード５８とノード４０５の間に接続されている。第４のＮチャネルＭＯＳトランジスタ９２はノード５９とノード４０４の間に接続されている。第１のＮチャネルＭＯＳトランジスタ８６のゲートと第２のＮチャネルＭＯＳトランジスタ８８のゲートと第３のＮチャネルＭＯＳトランジスタ９０のゲートと第４のＮチャネルＭＯＳトランジスタ９２のゲートは、第２バイアス端子８１に共通に接続されている。
第３のＮチャネルＭＯＳトランジスタ９０はゲート接地回路を構成し、第２の入力端子２８の電圧信号を正転増幅した電圧信号をノード５８に出力する。第４のＮチャネルＭＯＳトランジスタ９２は、ゲート接地回路を構成し、第１の入力端子２７の電圧信号を正転増幅した電圧信号をノード５９に出力する。
さらに、第１のＮチャネルＭＯＳトランジスタ８６はゲート接地回路を構成し、第１の入力端子２７の電圧信号を正転増幅した電圧信号をノード９６に出力する。第１のＰチャネルＭＯＳトランジスタ８５と第３のＰチャネルＭＯＳトランジスタ８９は、カレントミラーを構成し、ノード９６の電圧信号を反転増幅した電圧信号を、ノード５８に出力する。
このため、第１のＮチャネルＭＯＳトランジスタ８６と第１のＰチャネルＭＯＳトランジスタ８５と第３のＰチャネルＭＯＳトランジスタ８９により、第１の入力端子２７の電圧信号を反転増幅した電圧信号が、ノード５８に出力される。
同様に、第２のＮチャネルＭＯＳトランジスタ８８はゲート接地回路を構成し、第２の入力端子２８の電圧信号を正転増幅した電圧信号をノード９７に出力する。第２のＰチャネルＭＯＳトランジスタ８７と第４のＰチャネルＭＯＳトランジスタ９１はカレントミラーを構成し、ノード９７の電圧信号を反転増幅した電圧信号をノード５９に出力する。このため、第２のＮチャネルＭＯＳトランジスタ８８と第２のＰチャネルＭＯＳトランジスタ８７と第４のＰチャネルＭＯＳトランジスタ９１により、第２の入力端子２８の電圧信号を反転増幅した電圧信号が、ノード５９に出力される。
フリップフロップ回路４３は、ＮＡＮＤ５３とＮＡＮＤ５４から構成されるＲＳラッチであり、ノード５８の電位とノード５９の電位を保持し、インバータ５５を経由して、その保持する値を出力端子１０から出力している。
次に、図１５は、実施例７の動作チャート（タイミング波形のチャート）である。図１５には、図１４の入力端子２７、２８、トランジスタ８８、９０のゲート・ソース間電圧ＶＧＳ、トランジスタ８６、９２のゲート・ソース間電圧ＶＧＳの電圧波形、トランジスタ９０、９２、８９、９１のドレイン電流ＩＤの電流波形、ノード５８の電圧波形が示されている。図１４と図１５を参照して、実施例７の回路動作について説明する。
定電流源３２で生成した電流ＩＴは、入力保護抵抗３８を介して電流供給用端子２９から第３のノード２５に供給される。
上述したように、第１の終端抵抗２１と第２の終端抵抗２２にそれぞれ接続された第１のノード２３と第２のノード２４の間には、送信データ信号パターンに応じた電位差が生じ、この電位差は、第１のノード２３に接続された第１の入力端子２７と、第２のノード２４に接続された第２の入力端子２８から入力保護抵抗３６と入力保護抵抗３７を介してノード４０４とノード４０５に与えられる。
第１の入力端子２７の電位が第２の入力端子２８の電位よりも高い場合は、第１のＮチャネルＭＯＳトランジスタ８６と第１のＰチャネルＭＯＳトランジスタ８５と第３のＰチャネルＭＯＳトランジスタ８９により、第１の入力端子２７の電位が反転増幅されるため、ノード５８の電位は低下する。第３のＮチャネルＭＯＳトランジスタ９０により、第２の入力端子２８の電位が正転増幅されるため、ノード５８の電位は低下する。
第２のＮチャネルＭＯＳトランジスタ８８と第２のＰチャネルＭＯＳトランジスタ８７と第４のＰチャネルＭＯＳトランジスタ９１により、第２の入力端子２８の電位が反転増幅されるため、ノード５９の電位は上昇する。
第４のＮチャネルＭＯＳトランジスタ９２により、第１の入力端子２７の電位が正転増幅されるため、ノード５９の電位は上昇する。
フリップフロップ回路４３は、ノード５８のＬＯＷ電位とノード５９のＨＩＧＨ電位を保持し、インバータ５５を経由して、ＨＩＧＨ電位を出力端子１０から出力する。
一方、第１の入力端子２７の電位が第２の入力端子２８の電位よりも低い場合には、第１のＮチャネルＭＯＳトランジスタ８６と第１のＰチャネルＭＯＳトランジスタ８５と第３のＰチャネルＭＯＳトランジスタ８９により、第１の入力端子２７の電位が反転増幅されるため、ノード５８の電位は上昇する。第３のＮチャネルＭＯＳトランジスタ９０により、第２の入力端子２８の電位が正転増幅されるため、ノード５８の電位は上昇する。また、第２のＮチャネルＭＯＳトランジスタ８８と第２のＰチャネルＭＯＳトランジスタ８７と第４のＰチャネルＭＯＳトランジスタ９１により第２の入力端子２８の電位が反転増幅されるためノード５９の電位は低下する。第４のＮチャネルＭＯＳトランジスタ９２により、第１の入力端子２７の電位が正転増幅されるためノード５９の電位は低下する。
フリップフロップ回路４３は、ノード５８のＨＩＧＨ電位とノード５９のＬＯＷ電位を保持し、インバータ５５を経由して、ＬＯＷ電位を出力端子１０から出力する。
この結果、差動電流データ検出回路３４を保護することが可能となる。さらに、入力保護抵抗３６と入力保護抵抗３７の抵抗値を適切な値にとることで、ディファレンシャルモード成分とコモンモード成分の両方に対してインピーダンス整合をとることが可能となる。
さらに、差動電流データ検出回路３４を構成する第１のＮチャネルＭＯＳトランジスタ８６と第２のＮチャネルＭＯＳトランジスタ８８と第３のＮチャネルＭＯＳトランジスタ９０と第４のＮチャネルＭＯＳトランジスタ９２の出力電流を、定電流源３２が出力する定電流ＩＴよりも十分小さいように設定することにより、第１の終端抵抗２１と第２の終端抵抗２２に安定した電位差を生成することが可能となる。
＜実施例８＞
図１６は、図１０の実施例４におけるレシーバ回路２６の回路構成の一例を示す図である。図１６において、６０はバイアス端子、４３はフリップフロップである。
入力保護抵抗３６は、第１の入力端子２７とノード４０７の間に接続されている。入力保護抵抗３７は、第２の入力端子２８とノード４０８の間に接続されている。入力保護抵抗３８は、電流供給用端子２９とノード４０９の間に接続されている。
定電流源３２は、ＰチャネルＭＯＳトランジスタ６３から構成され、ＰチャネルＭＯＳトランジスタ６３は電源線３１とノード４０９の間に接続され、ゲートはバイアス端子６０に接続され、ノード４０９と入力保護抵抗３８を介して第１の終端抵抗２１と第２の終端抵抗２２に定電流ＩＴを供給する。
差動電圧データ検出回路３５は、第１の定電流源用トランジスタ６４と、第１のＰチャネルＭＯＳトランジスタ６５と、第２のＰチャネルＭＯＳトランジスタ６６と、第１のＮチャネルＭＯＳトランジスタ６７と、ダイオード接続された第２のＮチャネルＭＯＳトランジスタ６８と、第２の定電流源用トランジスタ６９と、第３のＰチャネルＭＯＳトランジスタ７０と、第４のＰチャネルＭＯＳトランジスタ７１と、ダイオード接続された第３のＮチャネルＭＯＳトランジスタ７２と、第４のＮチャネルＭＯＳトランジスタ７３と、フリップフロップ４３と、インバータ５５を備えている。
第１の定電流源用トランジスタ６４は、電源線３１とノード４１０の間に接続されている。第１のＰチャネルＭＯＳトランジスタ６５は、ノード４１０とノード５８の間に接続されている。第２のＰチャネルＭＯＳトランジスタ６６は、ノード４１０とノード４１２の間に接続されている。第１のＮチャネルＭＯＳトランジスタ６７は、ノード５８と接地線ＧＮＤ４１４の間に接続されている。第２のＮチャネルＭＯＳトランジスタ６８は、ノード４１２と接地線ＧＮＤ４１４の間に接続されている。第２の定電流源用トランジスタ６９は、電源線３１とノード４１１の間に接続されている。第３のＰチャネルＭＯＳトランジスタ７０は、ノード４１１とノード４１３の間に接続されている。第４のＰチャネルＭＯＳトランジスタ７１は、ノード４１１とノード５９の間に接続されている。第３のＮチャネルＭＯＳトランジスタ７２は、ノード４１３と接地線ＧＮＤ４１４の間に接続されている。第４のＮチャネルＭＯＳトランジスタ７３は、ノード５９と接地線ＧＮＤ４１４の間に接続されている。第１の定電流源用トランジスタ６４のゲートと第２の定電流源用トランジスタ６９のゲートはバイアス端子６０に接続されている。第１のＰチャネルＭＯＳトランジスタ６５のゲートと第３のＰチャネルＭＯＳトランジスタ７０のゲートはノード４０７に接続されている。第２のＰチャネルＭＯＳトランジスタ６６のゲートと第４のＰチャネルＭＯＳトランジスタ７１のゲートはノード４０８に接続されている。
第１の定電流源用トランジスタ６４と、第１のＰチャネルＭＯＳトランジスタ６５と、第２のＰチャネルＭＯＳトランジスタ６６と、第１のＮチャネルＭＯＳトランジスタ６７と、ダイオード接続された第２のＮチャネルＭＯＳトランジスタ６８と、第２の定電流源用トランジスタ６９と、第３のＰチャネルＭＯＳトランジスタ７０と、第４のＰチャネルＭＯＳトランジスタ７１と、ダイオード接続された第３のＮチャネルＭＯＳトランジスタ７２と、第４のＮチャネルＭＯＳトランジスタ７３とで、差動アンプを構成し、第１の入力端子２７の電圧信号を反転増幅した電圧信号をノード５８に出力し、第２の入力端子２８の電圧信号を反転増幅した電圧信号をノード５９に出力する。
フリップフロップ回路４３は、ＮＡＮＤ５３とＮＡＮＤ５４から構成されるＲＳラッチであり、ノード５８の電位とノード５９の電位を保持し、インバータ５５を経由して、その保持する値を出力端子１０から出力している。
次に、図１７は、実施例８の動作チャート（タイミング波形のチャート）である。図１７には、図１６の入力端子２７、２８、ノード５８、５９、出力端子１０の電圧波形が示されている。図１６と図１７を参照して、実施例８の動作について説明する。
定電流源３２で生成した電流ＩＴは、入力保護抵抗３８を介して電流供給用端子２９から第３のノード２５に供給される。
上述したように、第１の終端抵抗２１と第２の終端抵抗２２に接続された第１のノード２３と第２のノード２４の間には送信データ信号パターンに応じた電位差が生じ、この電位差は第１のノード２３に接続された第１の入力端子２７と、第２のノード２４に接続された第２の入力端子２８から入力保護抵抗３６と入力保護抵抗３７を介してノード４０７とノード４０８に与えられる。
第１の入力端子２７の電位が第２の入力端子２８の電位よりも高い場合には、第１の定電流源用トランジスタ６４と、第１のＰチャネルＭＯＳトランジスタ６５と、第２のＰチャネルＭＯＳトランジスタ６６と、第１のＮチャネルＭＯＳトランジスタ６７と、ダイオード接続された第２のＮチャネルＭＯＳトランジスタ６８により、第１の入力端子２７の電位が反転増幅されるため、ノード５８の電位は低下する。
第２の定電流源用トランジスタ６９と、第３のＰチャネルＭＯＳトランジスタ７０と、第４のＰチャネルＭＯＳトランジスタ７１と、ダイオード接続された第３のＮチャネルＭＯＳトランジスタ７２と、第４のＮチャネルＭＯＳトランジスタ７３により、第２の入力端子２８の電位が反転増幅されるため、ノード５９の電位は上昇する。
フリップフロップ回路４３は、ノード５８のＬＯＷ電位とノード５９のＨＩＧＨ電位を保持し、インバータ５５を経由して、ＨＩＧＨ電位を出力端子１０から出力する。
一方、第１の入力端子２７の電位が第２の入力端子２８の電位よりも低い場合には、第１の定電流源用トランジスタ６４と、第１のＰチャネルＭＯＳトランジスタ６５と、第２のＰチャネルＭＯＳトランジスタ６６と、第１のＮチャネルＭＯＳトランジスタ６７と、ダイオード接続された第２のＮチャネルＭＯＳトランジスタ６８により、第１の入力端子２７の電位が反転増幅されるためノード５８の電位は上昇する。
第２の定電流源用トランジスタ６９と、第３のＰチャネルＭＯＳトランジスタ７０と、第４のＰチャネルＭＯＳトランジスタ７１と、ダイオード接続された第３のＮチャネルＭＯＳトランジスタ７２と、第４のＮチャネルＭＯＳトランジスタ７３により、第２の入力端子２８の電位が反転増幅されるためノード５９の電位は低下する。
フリップフロップ回路４３は、ノード５８のＨＩＧＨ電位とノード５９のＬＯＷ電位を保持し、インバータ５５を経由して、ＬＯＷ電位を出力端子１０から出力する。
この結果、差動電圧データ検出回路３５を保護することが可能となる。
さらに、第１の終端抵抗２１と第２の終端抵抗２２に安定した電位差を生成することが可能となる。
なお、本発明の第２の実施の形態で示したレシーバ回路４２６は、本発明の第１の実施の形態のレシーバ回路２６を実現する、実施例１乃至実施例８のレシーバ回路と同じ機能と作用効果を奏することが可能である。
［産業上の利用可能性］
本発明の活用例として、携帯電話やノートＰＣなどのような電子機器が挙げられる。
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

Claims (23)

  1. 第１の伝送線と第２の伝送線とを含む伝送線路と、
    前記伝送線路の一端に接続された送信装置と、
    前記伝送線路の他端に接続された受信装置と、
    を備え、
    前記送信装置は、
    前記第１の伝送線の一端に接続され、送信用データに応じて、オン・オフ制御され、オン時に、前記第１の伝送線を接地端子と電気的に接続する第１の接続手段と、
    前記第２の伝送線の一端に接続され、前記送信用データに応じて、前記第１の接続手段とは相補にオン・オフ制御され、オン時に、前記第２の伝送線を接地端子と電気的に接続する第２の接続手段と、
    を備え、
    前記受信装置は、
    前記第１の伝送線の他端に接続された第１のノードに一端が接続された第１の終端抵抗と、
    前記第２の伝送線の他端に接続された第２のノードに一端が接続され、他端が前記第１の終端抵抗の他端と第３のノードで共通に接続された第２の終端抵抗と、
    レシーバ回路と、
    を備え、
    前記レシーバ回路は、
    前記第３のノードに電流を供給する電流供給手段と、
    前記第１のノードと前記第２のノードの間の電位差に応じて前記送信用データに対応する受信データを出力するデータ検出手段と、
    を備えている、ことを特徴とするデータ伝送システム。
  2. 前記第１の終端抵抗の抵抗値と前記第２の終端抵抗の抵抗値は、前記伝送線路のディファレンシャルモードインピーダンスの半分と一致する、ことを特徴とする請求項１記載のデータ伝送システム。
  3. 前記第１の接続手段は、ドレインが前記第１の伝送線の一端に接続され、ソースが前記接地端子に接続された第１のＭＯＳトランジスタを含み、
    前記第１のＭＯＳトランジスタは、オン抵抗が、前記伝送線路の特性インピーダンスと一致する、ことを特徴とする請求項１又は２記載のデータ伝送システム。
  4. 前記第２の接続手段は、ドレインが前記第２の伝送線に接続され、ソースが前記接地端子に接続された第２のＭＯＳトランジスタを含み、
    前記第２のＭＯＳトランジスタのオン抵抗が、前記伝送線路の特性インピーダンスと一致し、
    前記第２のＭＯＳトランジスタのゲートと、前記第１のＭＯＳトランジスタのゲートには、前記送信用データに基づき互いに相補の値の信号がそれぞれ供給される、ことを特徴とする請求項３記載のデータ伝送システム。
  5. 前記第１の接続手段は、オン時に、前記第１の伝送線を、前記接地端子のかわりに、電源端子と電気的に接続し、
    前記第２の接続手段は、オン時に、前記第２の伝送線を、前記接地端子のかわりに、電源端子と電気的に接続する、ことを特徴とする請求項１又は２記載のデータ伝送システム。
  6. 前記電流供給手段は、前記第３のノードに引込電流を供給する、ことを特徴とする請求項５記載のデータ伝送システム。
  7. 前記第１の接続手段は、ドレインが前記第１の伝送線の一端に接続され、ソースが前記電源端子に接続された第１のＭＯＳトランジスタを含み、
    前記第１のＭＯＳトランジスタのオン抵抗が、前記伝送線路の特性インピーダンスと一致する、ことを特徴とする請求項５又は６記載のデータ伝送システム。
  8. 前記第２の接続手段は、ドレインが前記第２の伝送線の一端に接続され、ソースが前記電源端子に接続された第２のＭＯＳトランジスタを含み、
    前記第２のＭＯＳトランジスタのオン抵抗が前記伝送線路の特性インピーダンスと一致し、
    前記第２のＭＯＳトランジスタのゲートと、前記第１のＭＯＳトランジスタのゲートには、前記送信用データに基づき互いに相補の値の信号がそれぞれ供給される、ことを特徴とする請求項７記載のデータ伝送システム。
  9. 前記電流供給手段が、前記第３のノードに定電流を供給する定電流源を備えている、ことを特徴とする請求項１乃至８のいずれか１項に記載のデータ伝送システム。
  10. 前記第１のノードと前記データ検出手段との間に接続された第１の入力保護抵抗と、
    前記第２のノードと前記データ検出手段との間に接続された第２の入力保護抵抗と、
    前記第３のノードと前記電流供給手段との間に接続された第３の入力保護抵抗と、
    を備えている、ことを特徴とする請求項１乃至９のいずれか１項に記載のデータ伝送システム。
  11. 前記第１の入力保護抵抗の抵抗値と前記第２の入力保護抵抗の抵抗値は、前記伝送線路のコモンモードインピーダンスの２倍と一致する、ことを特徴とする請求項１０記載のデータ伝送システム。
  12. 前記第１のノードと前記データ検出手段との間に接続された第１の入力保護抵抗と、
    前記第２のノードと前記データ検出手段との間に接続された第２の入力保護抵抗と、
    前記第３のノードと前記電流供給手段との間に接続された第３の入力保護抵抗と、
    前記電流供給手段と接地端子との間に接続された容量と、
    を備えている、ことを特徴とする請求項１乃至９のいずれか１項に記載のデータ伝送システム。
  13. 前記第３の入力保護抵抗の抵抗値は、前記伝送線路のコモンモードインピーダンスから前記伝送線路のディファレンシャルモードインピーダンスの１／４倍との差と一致する、ことを特徴とする請求項１２記載のデータ伝送システム。
  14. 前記データ検出手段は、前記第１のノードを流れる電流と、前記第２のノードを流れる電流の間の電流差に応答して、前記受信データを生成する差動電流データ検出回路を含む、ことを特徴とする請求項１乃至請求項１３のいずれか１項に記載のデータ伝送システム。
  15. 前記差動電流データ検出回路は、
    前記第１のノードを流れる電流と前記第２のノードを流れる電流の間の電流差に応答して第１の検出信号を生成する第１の検出回路と、
    前記第２のノードを流れる電流と前記第１のノードを流れる電流の間の電流差に応答して第２の検出信号を生成する第２の検出回路と、
    前記第１の検出信号と前記第２の検出信号とを受けて前記受信データを生成し保持するフリップフロップ回路と、
    を備えている、ことを特徴とする請求項１４記載のデータ伝送システム。
  16. 前記データ検出手段は、
    前記第１の入力保護抵抗に接続された第１の定電圧回路と、
    前記第２の入力保護抵抗に接続された第２の定電圧回路と、
    を備え、
    前記第１のノードを流れる電流と前記第２のノードを流れる電流の間の電流差に応答して、前記受信データを生成する差動電流データ検出回路を含む、ことを特徴とする請求項１０乃至１３のいずれか１項に記載のデータ伝送システム。
  17. 前記データ検出手段は、
    前記第１の入力保護抵抗の前記第１のノードと接続する一端と反対側の他端と、前記第２の入力保護抵抗の前記第２のノードと接続する一端と反対側の他端に、入力対が接続された差動対トランジスタを備え、前記第１のノードを流れる電流と前記第２のノードを流れる電流の間の電流差に応答して、前記受信データを生成する差動電圧データ検出回路を含む、ことを特徴とする請求項１０乃至１３のいずれか１項に記載のデータ伝送システム。
  18. 請求項１乃至１７のいずれか１項に記載のデータ伝送システムを備えた電子機器。
  19. 送信装置からの送信データが差動モードで伝送される第１、第２の伝送線に、一端がそれぞれ接続され、他端同士が共通に接続される第１、第２の終端抵抗と、
    前記第１、第２の終端抵抗の共通接続された他端に電流を供給する電流源と、
    前記第１及び第２の終端抵抗の一端間の電位差に基づき、受信データを検出するデータ検出回路と、を備えている、受信装置。
  20. 前記電流源と終端抵抗と伝送線の電流パスに関して、前記送信装置において、前記第１、第２の伝送線のうち前記送信データの値に対応して活性化される一方の伝送線を接地電位として電流を流し、他方の伝送線をフローティングとする場合には、
    前記電流源からの電流が、前記第１、第２の終端抵抗のうち活性化された一方の伝送線に対応する終端抵抗を介して、前記一方の伝送線、前記送信装置側の接地線へと流れ、前記送信装置側において、前記第１、第２の伝送線のうち前記送信データの値に対応して活性化される一方の伝送線を電源電位として電流を流し、他方の伝送線をフローティングとする場合には、
    前記送信装置の電源からの電流が、前記活性化された一方の伝送線、前記第１、第２の終端抵抗のうち前記一方の伝送線に対応する終端抵抗を介して、前記電流源に流れる、請求項１９記載の受信装置。
  21. 請求項１９又は２０記載の前記受信装置と、前記送信装置を備えたデータ伝送システム。
  22. 送信側から、差動モードで第１、第２の伝送線に送信データを送信する工程と、
    受信側では、前記第１、第２の伝送線に一端がそれぞれ接続され、他端同士が共通に接続される第１、第２の終端抵抗の共通接続点に対して電流源から電流を供給し、前記第１及び第２の終端抵抗の一端間の電位差に基づき、データの検出を行う工程と、
    を含む、ことを特徴とするデータ伝送方法。
  23. 前記送信側において、前記第１、第２の伝送線のうち前記送信データの値に対応して活性化される一方の伝送線を接地電位として電流を流し、他方の伝送線をフローティングとする構成の場合には、前記受信側の前記電流源からの電流が、前記第１、第２の終端抵抗のうち活性化された一方の伝送線に対応する終端抵抗を介して前記一方の伝送線、前記送信側の接地線へと流れ、
    前記送信側において、前記第１、第２の伝送線のうち前記送信データの値に対応して活性化される一方の伝送線を電源電位として電流を流し、他方の伝送線をフローティングとする場合には、前記送信側の電源からの電流が、前記活性化された一方の伝送線、前記第１、第２の終端抵抗のうち前記一方の伝送線に対応する終端抵抗を介して、前記受信側の前記電流源に流れる、請求項２２記載のデータ伝送方法。
JP2009520547A 2007-06-22 2008-06-20 データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 Expired - Fee Related JP4924715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009520547A JP4924715B2 (ja) 2007-06-22 2008-06-20 データ伝送システムと方法並びに該データ伝送システムを備えた電子機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007165089 2007-06-22
JP2007165089 2007-06-22
JP2009520547A JP4924715B2 (ja) 2007-06-22 2008-06-20 データ伝送システムと方法並びに該データ伝送システムを備えた電子機器
PCT/JP2008/061298 WO2009001760A1 (ja) 2007-06-22 2008-06-20 データ伝送システムと方法並びに該データ伝送システムを備えた電子機器

Publications (2)

Publication Number Publication Date
JPWO2009001760A1 true JPWO2009001760A1 (ja) 2010-08-26
JP4924715B2 JP4924715B2 (ja) 2012-04-25

Family

ID=40185578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009520547A Expired - Fee Related JP4924715B2 (ja) 2007-06-22 2008-06-20 データ伝送システムと方法並びに該データ伝送システムを備えた電子機器

Country Status (5)

Country Link
US (1) US7965104B2 (ja)
EP (1) EP2169889A1 (ja)
JP (1) JP4924715B2 (ja)
CN (1) CN101690052B (ja)
WO (1) WO2009001760A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439760B2 (en) 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
JP5358349B2 (ja) * 2009-08-26 2013-12-04 ザインエレクトロニクス株式会社 データ送信回路及びデータ通信装置
JP5403548B2 (ja) * 2009-10-23 2014-01-29 日立金属株式会社 差動信号用ハーネス
US8786321B2 (en) * 2010-12-30 2014-07-22 Stmicroelectronics International N.V. Power harvesting in open drain transmitters
FR2977734B1 (fr) * 2011-07-04 2014-05-23 Axon Cable Sa Portion de cable et equipement de communication pour raccorder des lignes abonnees a une ligne de bus de donnees
JP5788604B2 (ja) * 2011-09-23 2015-10-07 インテル コーポレイション プッシュプルソース直列終端送信装置、方法、及びシステム
EP2815478B1 (en) * 2012-02-15 2017-03-22 Qualcomm Incorporated Surge protection for differential input/output interfaces
US9252997B1 (en) * 2014-07-10 2016-02-02 Qualcomm Incorporated Data link power reduction technique using bipolar pulse amplitude modulation
JP6614903B2 (ja) * 2014-11-04 2019-12-04 キヤノン株式会社 プリント回路板及びプリント配線板
US10623032B2 (en) * 2016-09-15 2020-04-14 Sony Semiconductor Solutions Corporation Transmission device and system
CN110574299B (zh) * 2017-05-11 2021-12-07 雅马哈株式会社 发送装置及接收装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098851A (ja) * 1995-06-26 1997-01-10 Fujitsu Ltd 信号伝送システム及び信号終端回路
JP2001053598A (ja) * 1999-08-16 2001-02-23 Nec Corp インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム
JP2006014268A (ja) * 2004-05-28 2006-01-12 Nec Electronics Corp データ伝送装置、及び受信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104936A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd 信号伝送方法と信号伝送回路
JP3676736B2 (ja) * 2002-01-17 2005-07-27 Ｎｅｃエレクトロニクス株式会社 データインタフェース回路
JP2007165089A (ja) 2005-12-13 2007-06-28 Sony Corp 電池

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098851A (ja) * 1995-06-26 1997-01-10 Fujitsu Ltd 信号伝送システム及び信号終端回路
JP2001053598A (ja) * 1999-08-16 2001-02-23 Nec Corp インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム
JP2006014268A (ja) * 2004-05-28 2006-01-12 Nec Electronics Corp データ伝送装置、及び受信装置

Also Published As

Publication number Publication date
EP2169889A1 (en) 2010-03-31
WO2009001760A1 (ja) 2008-12-31
US20100188175A1 (en) 2010-07-29
US7965104B2 (en) 2011-06-21
CN101690052A (zh) 2010-03-31
JP4924715B2 (ja) 2012-04-25
CN101690052B (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
JP4924715B2 (ja) データ伝送システムと方法並びに該データ伝送システムを備えた電子機器
US7042254B2 (en) Differential signal receiving device and differential signal transmission system
US6504404B2 (en) Semiconductor integrated circuit
JP3967321B2 (ja) 半導体集積回路
US7471110B2 (en) Current mode interface for off-chip high speed communication
US20050265526A1 (en) Data transmission apparatus and a data receiving apparatus used for the same
JP4923442B2 (ja) 差動信号伝送回路および差動信号伝送装置
JP2001053598A (ja) インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム
EP1548944B1 (en) Receiving device
US7550999B2 (en) Receiver capable of increasing operation speed with suppressing increase of power consumption
US7848457B2 (en) Constant delay zero standby differential logic receiver and method
US20050093607A1 (en) Data transmission circuit and method
US20070201104A1 (en) Data receiving apparatus
WO2018020782A1 (ja) リンギング抑制回路
JP2007325156A (ja) 受信装置および送受信システム
JP2016072719A (ja) 送信回路および半導体集積回路
JP2007097131A (ja) 差動増幅装置
KR20070013059A (ko) 반도체 집적회로
JPH04260225A (ja) 半導体集積回路
KR100667180B1 (ko) 전달 신호의 잡음 제거가 용이한 신호 전달 장치
KR100827663B1 (ko) 다수 판정 회로 및 반도체 장치.
JP4679278B2 (ja) 半導体装置
KR20030035417A (ko) 두 개의 직류 기준 신호들을 이용하여 차동 신호 방식을구현한 시스템
JPWO2002076055A1 (ja) インターフェース回路
JP2006067307A (ja) データ転送回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees