JP5116381B2

JP5116381B2 - テスト回路

Info

Publication number: JP5116381B2
Application number: JP2007175038A
Authority: JP
Inventors: 穣佐伯
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2007-07-03
Filing date: 2007-07-03
Publication date: 2013-01-09
Anticipated expiration: 2027-07-03
Also published as: CN101339226A; JP2009014437A; US20090009184A1

Description

本発明は、テスト回路に関し、特にシリアル伝送におけるデータ伝送のテスト回路に関する。

コンピュータシステムではトランスミッター回路及びレシーバー回路を含む通信システムを利用してデータ転送をしている。近年、膨大なデータの伝送のため高速インターフェ−スが必要となっている。この信号伝送では、例えば電流を信号伝送手段として用いるＬＶＤＳ（ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）技術を用いて高速の信号伝送を可能にしているが、このＬＶＤＳは必ずしも低消費電流とはいえない。しかし、携帯機器などは消費電力を小さくする必要がある。そのため、全ての構成部品の低消費電力化が求められており高速伝送回路部も例外ではない。

また、携帯電話などは、筺体−表示パネル間で表示データを伝送するが、デザイン面から筺体−表示パネル間のヒンジ部が細く、データ伝送配線本数の削減も求められている。それを解決する技術の１つに、Ｍｏｂｉｌｅ−ＣＭＡＤＳ（ＣｕｒｒｅｎｔＭｏｄｅＡｄｖａｎｃｅｄＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）がある。なお、ＣＭＡＤＳは、登録商標である。Ｍｏｂｉｌｅ−ＣＭＡＤＳ（以下、「ＭＣＭＡＤＳ」）は、モバイル機器向けＬＣＤ等のモバイルディスプレイへの画像データ転送を行うための、高速シリアルインタフェース規格である。ＭＣＭＡＤＳのようなシリアル伝送では伝送クロックが高速になるため、そのテストをいかに効率よくかつ正確に行うかが、開発時の評価及び製品製造上の課題であった。

関連する技術として、特開平９−１６７８２８号公報（特許文献１）に半導体集積回路が記載されている。
この従来技術では、テストモード入力ピンがＬ状態の通常動作モードでの出力回路部分の電源供給が、出力回路電源／テスト信号入力ピンＯＶＤＤ／ＴＩＮによる。また、テストモード入力ピンがＨ状態のテストモード時には、出力回路電源／テスト信号入力ピンＯＶＤＤ／ＴＩＮは、内部回路部分のテスト信号入力に用いられる。テストモードでは出力回路部分の出力バッファはオープンドレイン方式の出力となるため、半導体集積回路外部へ出力する信号駆動の電源は不要となる。

また、特開２００２−１５６４２５号公報（特許文献２）にＩＣ動作モード設定方法が記載されている。
この従来技術では、ＩＣ（半導体集積回路）のＣＰＵにより駆動されるオープンドレイン構成の出力ＦＥＴのドレインを、ＩＣの内部情報を表示するＬＥＤへの表示出力用ポートに接続し、更に、ＣＰＵがバッファ回路を介してポートの電圧Ｖｄｓを監視できるようにし、ポートを入出力ポート構成とする。そして、ＩＣの外部の装置内にＬＥＤポートとグランド間を短絡／開放する外部スイッチを設け、ＩＣの電源リセット後、通常の動作を開始する前に、スイッチを外部装置内ＯＮ／ＯＦＦ制御器Ａを介し、設定するデータに応じた回数分ＯＮ／ＯＦＦさせてＣＰＵに読み込ませる。

但し、特開平９−１６７８２８号公報（特許文献１）、特開２００２−１５６４２５号公報（特許文献２）に記載の従来技術は、テスティングにおいてＮｃｈオープンドレインを使用するという部分がＭＣＭＡＤＳと同じだけで、目的はテスティング時のピン数削減である。

特開平９−１６７８２８号公報特開２００２−１５６４２５号公報

本発明の目的は、ＭＣＭＡＤＳデータ伝送のテスティングのためのテスト回路を提供することである。

以下に、［発明を実施するための最良の形態］で使用される番号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。但し、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

テストカード（２００）に外付けされ、第１電圧駆動信号（ＩＮ１）が入力されると第１振幅電圧（ＩＮＰ）を出力する第１のＮｃｈオープンドレイン（７１，２１１，３０１）と、
前記テストカード（２００）に外付けされ、前記第１電圧駆動信号（ＩＮ１）と位相において相補的である第２電圧駆動信号（ＩＮ２）が入力されると第２振幅電圧（ＩＮＮ）を出力する第２のＮｃｈオープンドレイン（７２，２１２，３０２）と
を具備する
テスト回路。

本発明のテスト回路では、テストカード（２００）に外付けペアＴｒ（Ｎｃｈオープンドレイン）を接続し、振幅電圧を変換することで、よりＭＣＭＡＤＳの実動作に近いテストを実現する。

ＭＣＭＡＤＳのテスティングにおいて、テストカード上にＮチャンネルオープンドレイン対を構成してＭＣＭＡＤＳレシーバーに接続し、テストカード上のＮチャンネルオープンドレイン回路をテスターの電圧出力を使用して相補的に駆動することにより、ＭＣＭＡＤＳ伝送システムの実動作と同じ電流駆動のテスティング環境を実現することで容易かつ高精度にＭＣＭＡＤＳレシーバー回路のテストを実行することができる。

以下に本発明の第１実施例について添付図面を参照して説明する。
まず、図１に、ＭＣＭＡＤＳと同じ高速伝送手段であるＬＶＤＳの回路構成を示す。
図１のＬＶＤＳの伝送回路は、トランスミッター（Ｔｘ）１０と、レシーバー（Ｒｘ）２０を備えている。また、トランスミッター（Ｔｘ）１０とレシーバー（Ｒｘ）２０とは、信号ＩＮＰ、ＩＮＮのペア伝送路３０で接続されている。ペア伝送路３０は、伝送路ＩＮＰ３１と、伝送路ＩＮＮ３２を含む。伝送路ＩＮＰ３１は、信号ＩＮＰの伝送路である。伝送路ＩＮＮ３２は、信号ＩＮＮの伝送路である。

ここでは、トランスミッター（Ｔｘ）１０は、スイッチ（ＳＷ１）１１と、スイッチ（ＳＷ２）１２と、スイッチ（ＳＷ３）１３と、スイッチ（ＳＷ４）１４と、ＶＤＤ１５と、定電流源（Ｉｏ）１６と、定電流源（Ｉｏ）１７と、定電流源（Ｉｏ）１８と、定電流源（Ｉｏ）１９を備えている。

スイッチ（ＳＷ１）１１とスイッチ（ＳＷ３）１３は接続されている。スイッチ（ＳＷ２）１２とスイッチ（ＳＷ４）１４は接続されている。また、スイッチ（ＳＷ１）１１及びスイッチ（ＳＷ２）１２はＶＤＤ１５から電圧を印加されている。スイッチ（ＳＷ３）１３及びスイッチ（ＳＷ４）１４はグランドに接続（接地）されている。なお、ＶＤＤ１５とスイッチ（ＳＷ１）１１の間には定電流源（Ｉｏ）１６が設けられている。ＶＤＤ１５とスイッチ（ＳＷ２）１２の間には定電流源（Ｉｏ）１７が設けられている。スイッチ（ＳＷ３）１３と接地点の間には定電流源（Ｉｏ）１８が設けられている。スイッチ（ＳＷ４）１４と接地点の間には定電流源（Ｉｏ）１９が設けられている。なお、スイッチ（ＳＷ１）１１とスイッチ（ＳＷ３）１３の間のノードａ１に伝送路ＩＮＰ３１が接続されている。スイッチ（ＳＷ２）１２とスイッチ（ＳＷ４）１４の間のノードａ２に伝送路ＩＮＮ３２が接続されている。

レシーバー（Ｒｘ）２０は、抵抗（Ｒｏ）２１と、比較器（ＣＭＰ）２２を備えている。抵抗（Ｒｏ）２１は、終端抵抗であり、伝送路ＩＮＰ３１に接続されたノードｂ１と伝送路ＩＮＮ３２に接続されたノードｂ２の間に設けられている。比較器（ＣＭＰ）２２のプラス入力（＋）は、ノードｂ１を介して伝送路ＩＮＰ３１に接続されている。比較器（ＣＭＰ）２２のマイナス入力（−）は、ノードｂ２を介して伝送路ＩＮＮ３２に接続されている。

図２に、ＬＶＤＳのレシーバー（Ｒｘ）のテスティング手法を示す。
図２のＬＶＤＳの伝送回路は、テスター４０と、テストカード５０と、テスト対象ＩＣ（半導体集積回路）６０を備えている。テスター４０は、第１バッファ４１と、第２バッファ４２を備えている。第１バッファ４１は、信号ＩＮＰを出力する。第２バッファ４２は、信号ＩＮＮを出力する。また、テスター４０は、信号ＩＮＰ、ＩＮＮをテストカード５０に入力する。テストカード５０は、信号ＩＮＰ、ＩＮＮをテスト対象ＩＣ６０に入力する。ここでは、テスト対象ＩＣ６０は、図１のレシーバー（Ｒｘ）２０を示す。

図１、図２に示すとおり、ＬＶＤＳの伝送回路は信号ＩＮＰ、ＩＮＮのペア伝送路となっている。ここでは、トランスミッター（Ｔｘ）は駆動電流供給源、レシーバー（Ｒｘ）は差動電圧検出回路というように、駆動電流源と差動電圧検出回路がトランスミッター（Ｔｘ）１０、レシーバー（Ｒｘ）２０で分かれている。この時、伝送路ＩＮＰ３１、伝送路ＩＮＮ３２には、例えば１００ｍＶ程度の低振幅電圧が発生する。よって、レシーバー（Ｒｘ）２０のテスティングでは、図２のように伝送路上に発生する差動電圧を直接テスター４０から入力することで、レシーバー（Ｒｘ）２０の信号検出のテストが可能となる。図２ではテスター４０のドライバから出力された信号ＩＮＰ、ＩＮＮがテストカード５０を経由してダイレクトでテスト対象ＩＣ６０に入力されている。よって、テスター４０からは信号ＩＮＰ、ＩＮＮに低振幅電圧を印加する必要がある。

図３にＭＣＭＡＤＳの回路構成を示す。
図３のＭＣＭＡＤＳの回路構成は、トランスミッター（Ｔｘ）７０と、レシーバー（Ｒｘ）８０を備えている。また、トランスミッター（Ｔｘ）７０とレシーバー（Ｒｘ）８０とは、信号ＩＮＰ、ＩＮＮのペア伝送路９０で接続されている。ペア伝送路９０は、伝送路ＩＮＰ９１と、伝送路ＩＮＮ９２を含む。伝送路ＩＮＰ９１は、信号ＩＮＰの伝送路である。伝送路ＩＮＮ９２は、信号ＩＮＮの伝送路である。

ここでは、トランスミッター（Ｔｘ）７０は、Ｎｃｈオープンドレイン７１と、Ｎｃｈオープンドレイン７２を備えている。レシーバー（Ｒｘ）８０は、抵抗（Ｒｏ）８１と、ＶＤＤ８２と、定電流源（Ｉｏ）８３と、定電流源（Ｉｏ）８４と、電圧増幅段８５を備えている。抵抗（Ｒｏ）８１は、終端抵抗であり、伝送路ＩＮＰ９１に接続されたノードｃ１と伝送路ＩＮＮ９２に接続されたノードｃ２の間に設けられている。ＶＤＤ８２は、定電流源（Ｉｏ）８３、定電流源（Ｉｏ）８４、及び電圧増幅段８５に接続されている。ＶＤＤ８２と定電流源（Ｉｏ）８３の間にノードｃ３があり、ノードｃ４はノードｃ３に接続されている。定電流源（Ｉｏ）８４及び電圧増幅段８５はノードｃ４に接続されている。また、定電流源（Ｉｏ）８３は、ノードｃ１に接続されたノードｃ５に接続されている。定電流源（Ｉｏ）８４は、ノードｃ２に接続されたノードｃ６に接続されている。電圧増幅段８５は、ノードｃ５，ｃ６に接続され、信号ＯＵＴを出力する。

ＭＣＭＡＤＳの回路構成はＬＶＤＳ同様、伝送回路は信号ＩＮＰ、ＩＮＮのペア伝送路となっている。しかし、図１のＬＶＤＳと違い、レシーバー（Ｒｘ）２０側に駆動電流源と差動電圧検出回路の両方が内蔵されている。このため、レシーバー（Ｒｘ）２０には伝送路の振幅電圧と、差動電圧検出の両方の機能があり、テスティングに際してＬＶＤＳのようにダイレクトにテスター１００の電圧信号を入力ことはできない。この方法でＭＣＭＡＤＳをテスティングした場合、駆動電流源はテスター１００側となるため実動作と異なってしまう。つまり、実動作ではレシーバー（Ｒｘ）２０から電流がトランスミッター（Ｔｘ）１０側へ流れることにより伝送路に電圧波形を生成しているが、上記テスティングではトランスミッター（Ｔｘ）１０側から電流を駆動させて伝送路の電圧波形生成をサポートしていることになる。よって、レシーバー（Ｒｘ）２０としては実動作よりも余裕のある動作条件となる場合もある。

図４に、本発明の第１実施例を示す。
図４のＭＣＭＡＤＳの回路構成は、テスター１００と、テストカード２００と、テスト対象ＩＣ３００を備えている。テスター１００は、信号ＩＮ１、ＩＮ２をテストカード２００に入力する。テストカード２００は、信号ＩＮＰ、ＩＮＮをテスト対象ＩＣ３００に入力する。この時、テスター１００は、第１バッファ１０１と、第２バッファ１０２を備えている。第１バッファ１０１は、信号ＩＮ１を出力する。第２バッファ１０２は、信号ＩＮ２を出力する。テストカード２００は、外付けＩＣ２１０を備えている。外付けＩＣ２１０は、Ｎｃｈオープンドレイン（Ｔｒ１）２１１と、Ｎｃｈオープンドレイン（Ｔｒ２）２１２を備えている。Ｎｃｈオープンドレイン（Ｔｒ１）２１１は、信号ＩＮ１を入力され、信号ＩＮＰを出力する。Ｎｃｈオープンドレイン（Ｔｒ２）２１２は、信号ＩＮ２を入力され、信号ＩＮＮを出力する。

なお、外付けＩＣ２１０として、図３のトランスミッター（Ｔｘ）７０を使用することが可能である。この場合、Ｎｃｈオープンドレイン７１がＮｃｈオープンドレイン（Ｔｒ１）２１１、Ｎｃｈオープンドレイン７２がＮｃｈオープンドレイン（Ｔｒ２）２１２に該当する。また、テスト対象ＩＣ３００が、図３のレシーバー（Ｒｘ）８０を含む構成であれば、図４の回路構成において、図３の回路構成をそのまま内包することが可能である。

図４ではテスター１００から出力された電圧駆動信号ＩＮ１、ＩＮ２がテストカード２００に装着されている外付けＩＣ２１０に入力される。この外付けＩＣ２１０はＮｃｈオープンドレインを内蔵してる。差動伝送であるため、Ｎｃｈオープンドレインもペアで必要であり、外付けＩＣ２１０にはＮｃｈオープンドレイン間のばらつきがないよう、ペアで搭載されている必要がある。テスター１００からの電圧信号ＩＮ１、ＩＮ２はこの外付けＩＣ２１０のＮｃｈオープンドレインを電圧信号で駆動し、接続しているテスト対象ＩＣ３００のＭＣＭＡＤＳレシーバーの入力端子とグランド電源間のパスをオンまたはオフすることにより、信号ＩＮＰ、ＩＮＮを発生させる。なお、ＭＣＭＡＤＳの伝送路では信号ＩＮＰ、ＩＮＮは１００ｍＶレベルの低振幅電圧であることが多い。この低振幅電圧は受信側のテスト対象のＩＣから駆動される電流によって発生する電圧である。また、ＭＣＭＡＤＳは送信側がＮｃｈオープンドレインであるため、外付けＩＣ２１０は、送信側ＩＣの役割を果たしている。これによってＭＣＭＡＤＳの実動作と同等の動作条件でテスティングが実現するとともに、テスター１００から印加する入力信号ＩＮ１、ＩＮ２はＣＭＯＳレベルであることから、１００ｍＶレベルの低振幅電圧の印加ができるテスター１００でなくても問題なくテスティングが可能となる。

図５に図４のテスティング時の動作波形を示す。なお、図５の（ａ）は信号ＩＮ１、（ｂ）は信号ＩＮ２、（ｃ）は信号ＩＮＰ、（ｄ）は信号ＩＮＮ、（ｅ）は信号ＯＵＴ、それぞれの動作波形を示す。

テスター１００からの信号ＩＮ１、ＩＮ２は互いに反転信号で、信号ＩＮ１がＨレベル（ＨレベルはＶＩＨ＝ＶＤＤ）であれば信号ＩＮ２はＬレベル（ＬレベルはＶＩＬ＝０Ｖ）となり、信号ＩＮ１がＬレベルであれば信号ＩＮ２はＨレベルとなる。

信号ＩＮ１がＨレベル、信号ＩＮ２がＬレベルの場合、外付けＩＣ２１０のＮｃｈオープンドレイン（Ｔｒ１）２１１はＯＮ、Ｎｃｈオープンドレイン（Ｔｒ２）２１２はＯＦＦするため、図３の電流源の電流２×ＩｏはすべてＮｃｈオープンドレイン（Ｔｒ１）２１１に流れ込み、伝送路ＩＮＰはＶＭ、伝送路ＩＮＮはＲｏ×Ｉｏ＋ＶＭとなる。このＲｏ×Ｉｏは図３のＭＣＭＡＤＳレシーバー回路の定電流Ｉｏが抵抗Ｒｏにながれることにより生じる電圧である。ここで、ＶＭは伝送路ＩＮＰ、伝送路ＩＮＮでのＬレベルであり、ＨレベルはＬレベルよりＲｏ×Ｉｏ高い電圧となる。また、信号ＩＮＰ、ＩＮＮによって生じた差電圧を図２の電圧増幅段によって増幅し、図５に示すＯＵＴにＨレベル信号（ＶＤＤ）を出力する。

信号ＩＮ１がＬレベル、信号ＩＮ２がＨレベルの場合、外付けＩＣ２１０のＮｃｈオープンドレイン（Ｔｒ１）２１１はＯＦＦ、Ｎｃｈオープンドレイン（Ｔｒ２）２１２はＯＮするため、図３の電流源の電流２×ＩｏはすべてＮｃｈオープンドレイン（Ｔｒ２）２１２に流れ込み、伝送路ＩＮＰはＲｏ×Ｉｏ＋ＶＭ、伝送路ＩＮＮはＶＭとなる。信号ＩＮＰ、ＩＮＮによって生じた差電圧を図４の電圧増幅段によって増幅し、図５に示す信号ＯＵＴにＬレベル信号（０Ｖ）を出力する。

テスティングでは、入力信号ＩＮ１、ＩＮ２と出力信号ＯＵＴの信号を対応させ、信号が正しく伝送されているかを照合する。

本発明の第２実施例を、図６を参照して説明する。
図６のＭＣＭＡＤＳの回路構成は、テスター１００と、テストカード２００と、テスト対象ＩＣ３００を備えている。テスター１００は、信号ＩＮ１、ＩＮ２をテストカード２００に入力する。テストカード２００は、信号ＩＮＰ、ＩＮＮをテスト対象ＩＣ３００に入力する。この時、テスター１００は、第１バッファ１０１と、第２バッファ１０２を備えている。第１バッファ１０１は、信号ＩＮ１を出力する。第２バッファ１０２は、信号ＩＮ２を出力する。テスト対象ＩＣ３００は、Ｎｃｈオープンドレイン（Ｔｒ１）３０１と、Ｎｃｈオープンドレイン（Ｔｒ２）３０２と、レシーバー（Ｒｘ）３０３を備えている。Ｎｃｈオープンドレイン（Ｔｒ１）３０１は、信号ＩＮ１を入力され、信号ＩＮＰを出力する。Ｎｃｈオープンドレイン（Ｔｒ２）３０２は、信号ＩＮ２を入力され、信号ＩＮＮを出力する。また、信号ＩＮＰ、ＩＮＮは、テストカード２００を経由して、レシーバー（Ｒｘ）３０３に入力される。この時、信号ＩＮＰ、ＩＮＮが、テストカード２００を経由せずに、レシーバー（Ｒｘ）３０３に入力されるようにすることも可能であるが、信号ＩＮＰ、ＩＮＮの電圧検出のために、一旦テストカード２００側を経由することが好ましい。

なお、テスト対象ＩＣ３００が、図３のトランスミッター（Ｔｘ）７０及びレシーバー（Ｒｘ）８０を含む構成とすることが可能である。この場合、図３のＮｃｈオープンドレイン７１がＮｃｈオープンドレイン（Ｔｒ１）３０１、図３のＮｃｈオープンドレイン７２がＮｃｈオープンドレイン（Ｔｒ２）３０２、図３のレシーバー（Ｒｘ）８０がレシーバー（Ｒｘ）３０３に該当する。すなわち、図６の回路構成において、図３の回路構成をそのまま内包することが可能である。

図６では、図４の送信側に相当するＮｃｈオープンドレイン（外付けＩＣ２１０）をテスト対象ＩＣ３００に内蔵している。そのためテストカード２００に搭載するＮｃｈオープンドレインは不要となる。テスティング時は図４の場合と同様、テスター１００からの信号ＩＮ１、ＩＮ２は互いに反転信号で、ＩＮ１がＨレベル（ＨレベルはＶＩＨ＝ＶＤＤ）であればＩＮ２はＬレベル（ＬレベルはＶＩＬ＝０Ｖ）、ＩＮ１がＬレベルであればＩＮ２はＨレベルとなる。

本発明は、ＭＣＭＡＤＳのレシーバー（Ｒｘ）２０のテスティング手法に関するものであり、ＭＣＭＡＤＳのレシーバー（Ｒｘ）２０が搭載された製品出荷において必要となる。ＭＣＭＡＤＳ搭載の製品を出荷の際に、本発明のテスティング手法を使用した場合、本発明のテスティング手法を使用しない場合よりもテスティングの精度が向上するため、高精度でテスティングする場合、本発明のテスティング手法を使用することが好ましい。

以下に、本発明の特徴について説明する。
本発明は、出力回路として出力端子をグランドに接続るスイッチを持ち、入力回路として入力端子を電流駆動する回路を持つ、伝送装置の入力回路のテスト方法である。汎用試験回路（ＬＳＩテスター）でのテストにおいて、入力回路に接続するテスト出力回路として汎用試験回路と別に設けたスイッチを使用することを特徴とする。また、伝送信号が相補的に電流がオン／オフされる信号対であることを特徴とする。更に、汎用試験回路と別に設けたスイッチを被検デバイス内に構成することを特徴とする。

詳述すれば、本発明は、テストカードに外付けペアＴｒ（Ｎｃｈオープンドレイン）を接続し、振幅電圧を変換することでより実動作に近いテストを実現するＭＣＭＡＤＳテストカード及びテスト方法を提供するためのものである。

図１は、データ伝送回路を示すブロック図である。図２は、ＬＶＤＳのテスティング手法を説明するためのブロック図である。図３は、ＭＣＭＡＤＳ伝送システムの概略図である。図４は、本発明の第１実施例を説明するためのブロック図である。図５は、本発明の動作波形を示す図である。図６は、本発明の第２実施例を説明するためのブロック図である。

符号の説明

１０… トランスミッター（Ｔｘ）
１１… スイッチ（ＳＷ１）
１２… スイッチ（ＳＷ２）
１３… スイッチ（ＳＷ３）
１４… スイッチ（ＳＷ４）
１５… ＶＤＤ
１６… 定電流源（Ｉｏ）
１７… 定電流源（Ｉｏ）
１８… 定電流源（Ｉｏ）
１９… 定電流源（Ｉｏ）
２０… レシーバー（Ｒｘ）
２１… 抵抗（Ｒｏ）
２２… 比較器（ＣＭＰ）
３０… ペア伝送路
３１… 伝送路ＩＮＰ
３２… 伝送路ＩＮＮ
４０… テスター
４１… 第１バッファ
４２… 第２バッファ
５０… テストカード
６０… テスト対象ＩＣ（半導体集積回路）
７０… トランスミッター（Ｔｘ）
７１… Ｎｃｈオープンドレイン
７２… Ｎｃｈオープンドレイン
８０… レシーバー（Ｒｘ）
８１… 抵抗（Ｒｏ）
８２… ＶＤＤ
８３… 定電流源（Ｉｏ）
８４… 定電流源（Ｉｏ）
８５… 電圧増幅段
９０… ペア伝送路
９１… 伝送路ＩＮＰ
９２… 伝送路ＩＮＮ
１００… テスター
１０１… 第１バッファ
１０２… 第２バッファ
２００… テストカード
２１０… 外付けＩＣ
２１１… Ｎｃｈオープンドレイン（Ｔｒ１）
２１２… Ｎｃｈオープンドレイン（Ｔｒ２）
３００… テスト対象ＩＣ
３０１… Ｎｃｈオープンドレイン（Ｔｒ１）
３０２… Ｎｃｈオープンドレイン（Ｔｒ２）
３０３… レシーバー（Ｒｘ）

Claims

レシーバー回路のテストを実行するためのテスト回路であって、
テスターと接続可能なテストカードに外付けされ、前記テストカードを介して前記テスターからの第１電圧駆動信号を入力し、第１振幅電圧信号をレシーバー回路に出力する第１のＮｃｈオープンドレイン回路と、
前記テストカードに外付けされ、前記テストカードを介して前記テスターからの前記第１電圧駆動信号と位相において相補的である第２電圧駆動信号を入力し、第２振幅電圧信号を前記レシーバー回路に出力する第２のＮｃｈオープンドレイン回路と
を具備し、
前記第１のＮｃｈオープンドレイン回路及び前記第２のＮｃｈオープンドレイン回路は、ペアで搭載されており、前記テスターからの駆動信号を使用して相補的に駆動することで、実動作に近い電流駆動のテスト環境を実現する
テスト回路。
請求項１に記載のテスト回路であって、
前記第１のＮｃｈオープンドレイン回路は、前記第１電圧駆動信号で駆動し、前記レシーバー回路の入力端子とグランド電源との間のパスをオン／オフすることにより、前記第１振幅電圧信号を出力し、
前記第２のＮｃｈオープンドレイン回路は、前記第２電圧駆動信号で駆動し、前記レシーバー回路の入力端子とグランド電源との間のパスをオン／オフすることにより、前記第２振幅電圧信号を出力する
テスト回路。
請求項１又は２に記載のテスト回路であって、
前記第１のＮｃｈオープンドレイン回路及び第２のＮｃｈオープンドレイン回路は、前記テストカードに装着されたトランスミッター上に設けられている
テスト回路。