CN101339226A - 测试电路和测试方法 - Google Patents

测试电路和测试方法 Download PDF

Info

Publication number
CN101339226A
CN101339226A CNA2008101357275A CN200810135727A CN101339226A CN 101339226 A CN101339226 A CN 101339226A CN A2008101357275 A CNA2008101357275 A CN A2008101357275A CN 200810135727 A CN200810135727 A CN 200810135727A CN 101339226 A CN101339226 A CN 101339226A
Authority
CN
China
Prior art keywords
test
voltage
signal
circuit
drive signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101357275A
Other languages
English (en)
Inventor
佐伯穣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101339226A publication Critical patent/CN101339226A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

在测试电路中，具有开漏的第一N沟道晶体管被连接到测试目标集成电路中的接收机，并且配置成响应于第一电压驱动信号生成第一振幅电压信号。具有开漏的第二N沟道晶体管连接到测试目标集成电路中的接收机，并且配置成响应于与第一电压驱动信号互补的第二电压驱动信号生成第二振幅电压信号。

Description

测试电路和测试方法
技术领域
本发明涉及测试电路和测试方法，具体而言，涉及用于串行数据传输的测试电路以及用于该测试电路的测试方法。
背景技术
数据通过利用包括传输电路和接收机电路的通信系统在计算机系统中传输。近几年，极大的数据传输对高速接口提出了需求。高速信号传输通过使用低电压差分信号(LVDS)技术得以实现，该技术利用电流进行信号传输，但是在LVDS技术中的电流消耗量一直不少。移动终端需要减少功率消耗。因此，所有元件，包括高速传输电路在内，需要减少功率消耗。
在蜂窝移动电话中，显示数据在内部电路和显示面板之间传输。从设计的观点而言，在壳体和显示面板之间的铰链部件较窄，而且，需要减少数据传输线路的数目。解决这个难题的一种技术是移动CMADS(电流模式高级差分信号)，并且CMADS是商标。移动CMADS(下文缩写为“MCMADS”)是高速串行接口标准，用于将显示数据传输至显示面板，如移动终端的LCD。传输时钟信号在诸如MCMADS的串行传输中是高频率的。因此，在开发期间，从评估和产品设计的观点来看，需要有效率且精确地执行测试的方法。
结合上述描述，在日本专利申请公开(JP-A-Heisei9-167828)中公开了一种半导体集成电路。在这项现有技术中，在正常操作模式中，电力的供应是基于输出电路中的输出电路电源/测试信号输入探针OVDD/TIN，正常操作模式中测试模式输入探针是低状态。相反，在测试模式中，输出电路电源/测试信号输入探针OVDD/TIN用于将测试信号输入至的内部电路，测试模式中的测试模式输入探针是高状态。在测试模式中，输出电路中的输出缓冲为开漏晶体管系统，因此，将信号输出至半导体集成电路的外部不需要任何电源来驱动。
日本专利申请(JP-P2002-156425A)中也公开了IC操作模式设置方法。在这项现有技术中，由IC(即，半导体集成电路)的CPU驱动的具有开漏的输出FET的漏极，连接到用于显示在IC上内部数据的LED的显示输出端口。此外，使用输入/输出端口，以允许CPU通过缓冲电路监控在端口的电压Vds。另外，外部开关被设置在IC的外部单元中，以在LED端口和接地之间闭合或断开。在IC的电源重置后并且正常操作开始前，通过在外部单元中的ON/OFF控制器A，以与将要设置数据相对应的次数接通或断开开关。
这里，上面两种传统技术与MCMADS的唯一相似之处是，在测试中使用N沟道开漏晶体管，但是目标是减少在测试中使用的探针的数量。
发明内容
因此，本发明的目的是提供用于测试MCMADS数据传输的测试电路以及测试方法。
在本发明的第一方面中，一种测试电路包括具有开漏的第一N沟道晶体管，连接到测试目标集成电路中的接收机，并且配置成响应于第一电压驱动信号生成第一振幅电压信号；以及具有开漏的第二N沟道晶体管，连接到测试目标集成电路中的接收机，并且配置成响应于与第一电压驱动信号互补的第二电压驱动信号生成第二振幅电压信号。
本发明的第二方面中，一种通过测试器的测试目标集成电路的测试方法通过生成互补的第一和第二电压驱动信号；并且通过分别使用具有开漏的第一和第二N沟道晶体管，响应于第一和第二电压驱动信号生成第一和第二振幅电压信号来实现。
将N沟道开漏晶体管安装在测试卡上，并且在MCMADS测试中连接到MCMADS接收机。此外，通过使用来自测试器的电压输出，互补地驱动N沟道开漏晶体管。以这种方式，通过实现与MCMADS传输系统的实际操作中的电流驱动相同的测试环境，能够容易地对MCMADS接收机电路进行高精确性的测试。
附图说明
从以下结合附图的对特定实施方式的描述，本发明的上述及其他目的、优点及特征将变得更加明显，其中：
图1是示出了数据传输电路的电路图；
图2是示出LVDS测试技术的结构图；
图3是示意性示出了MCMADS传输系统的结构图；
图4是示出了根据本发明第一实施方式的测试电路的结构图；
图5A至图5E是示出了根据本发明的波形的图示；以及
图6是示出了根据本发明的第二实施方式的测试电路的结构图。
具体实施方式
在下文中将结合附图对本发明的测试电路进行详细地描述。
图1是示出了相当于MCMADS的作为高速发射机的低电压差分信号(LVDS)技术中的测试电路的电路结构的电路图。参考图1，LVDS技术中的传输电路包括发射机(Tx)10和接收机(Rx)20。而且，发射机(Tx)10和接收机(Rx)20通过用于信号INP和INN的传输信道对30互相连接。传输信道对30包括传输信道INP 31和传输信道INN 32。传输信道INP 31用于信号INP，以及传输信道INN 32用于信号INN。这里，发射机(Tx)10设置有开关SW1 11、SW2 12、SW3 13和SW4 14，电源电压VDD 15以及恒流源(Io)16、17、18及19。
开关(SW1)11和(SW3)13以串联方式连接，开关(SW2)12和(SW4)14以串联方式连接。电压从VDD 15施加到开关(SW1)11和(SW2)12，并且开关(SW3)13和(SW4)14连接到地，即，被接地。此时，恒流源(Io)16插入在电源电压VDD 15和开关(SW1)11之间，恒流源(Io)17插入在电源电压VDD 15和开关(SW2)12之间，恒流源(Io)18插入在开关(SW3)13和地之间，以及恒流源(Io)19插入在开关(SW4)14和地之间。需要注意的是，传输信道INP 31被连接到开关(SW1)11和开关(SW3)13之间的节点a1，并且传输信道INN32被连接到开关(SW2)12和开关(SW4)14之间的节点a2。
接收机(Rx)20设置有电阻(Ro)21和比较器(CMP)22。电阻(Ro)21是端接电阻，并且插入在连接传输信道INP 31的节点b1以及连接传输信道INN 32的节点b2之间。比较器(CMP)22的正输入(+)通过节点b1连接到传输信道INP 31，并且比较器(CMP)22的负输入(-)通过节点b2连接到传输信道INN 32。
图2是示出LVDS技术中的接收机(Rx)的测试方法的图示。图2所示的LVDS技术中的传输电路设置有测试器40、测试卡50以及作为测试目标的半导体集成电路的IC 60。测试器40包括第一缓冲器41和第二缓冲器42。第一缓冲器41输出信号INP至测试卡50，并且第二缓冲器42输出信号INN至测试卡50。测试卡50接收信号INP和信号INN，并将它们输出至测试目标60。此处，测试目标60代表图1所示的接收机(Rx)20。
如图1和图2所示，在LVDS技术中的传输电路将传输信道对用于信号INP和INN。此处，发射机(Tx)是驱动电流供应源，而接收机(Rx)是差分电压检测电路。换句话说，驱动电流供应源和差分电压检测电路分别分配于发射机(Tx)10和接收机(Rx)20。在这种情况下，大约100mV的小振幅电压信号在传输信道INP 31和传输信道INN 32上生成。因此，如图2所示，利用通过从测试器40直接向传输信道提供差分电压信号的信号检测，接收机(Rx)20能够被测试。在图2中，从测试器40的驱动器输出的信号INP和INN，通过测试卡50直接提供至测试目标60中。相应地，测试器40需要对信号INP和INN施加小振幅电压信号。
图3示出了MCMADS的电路结构。图3所示的MCMADS包括发射机(Tx)70和接收机(Rx)80。另外，发射机(Tx)70和接收机(Rx)80通过传输信道对90互相连接。传输信道对90包括传输信道INP 91和传输信道INN 92。传输信道INP 91用于信号INP，并且传输信道INN 92用于信号INN。
此处，发射机(Tx)70设置有N沟道开漏晶体管71和另一个N沟道开漏晶体管72。接收机(Rx)80设置有电阻(Ro)81、电源VDD 82、恒流源(Io)83和84以及电压放大电路85。电阻(Ro)81是端接电阻，并且插入在连接到传输信道INP 91的节点c1和连接到传输信道INN 92的节点c2之间。电源VDD 82连接到恒流源(Io)83和84中的每一个以及电压放大电路85。节点c3设置在电源VDD 82和恒流源(Io)83之间，并且节点d4连接到节点c3。恒流源(Io)84以及电压放大电路85都连接到节点c4。恒流源(Io)83连接到与节点c1连接的节点c5。恒流源(Io)84连接到与节点c2连接的节点c6。电压放大电路85连接到节点c5和c6，并且放大信号INN和INP，以输出信号OUT。
与LVDS相似，MCMADS传输电路将传输信道对用于信号INP和INN。然而，与图1所示的LVDS不同，驱动电流源和差分电压检测(放大)电路均设置在接收机(Rx)20内部。结果，接收机(Rx)80具有检测在传输信道上的振幅电压和差分电压的两种功能，但是与LVDS技术不同，不能直接从测试器100接收电压信号。在以这种方法测试MCMADS的情况下，驱动电流源是在测试器100的一侧，这与实际操作不同。也就是说，在实际操作中，通过电流从接收机(Rx)80侧流至发射机(Tx)10侧，电压波形在传输信道上生成。然而，在上述的测试中，通过从发射机(Tx)10侧供给电流，电压波形在传输信道上形成。以这种方式，接收机(Rx)80可以比在实际操作中更流畅地操作。
图4示出了根据本发明第一实施方式的测试电路。图4所示的MCMADS设置有测试器100、测试卡200以及将要测试的测试目标(半导体集成电路)300。测试器100将信号IN1和IN2供给至测试卡200中。测试卡200将信号INP和INN供给至测试目标300中。此处，测试器100包括第一缓冲器101和第二缓冲器102。第一缓冲器101输出信号IN1，并且第二缓冲器102输出信号IN2。测试卡200设置有外部附加IC 210。外部附加IC 210包括N沟道开漏晶体管(Tr1)211和N沟道开漏晶体管(Tr2)212。N沟道开漏晶体管(Tr1)211接收信号IN1并输出信号INP。相反，N沟道开漏晶体管(Tr2)212接收信号IN2并输出信号INN。此处，测试卡代表在测试作为半导体集成电路的测试目标中使用的工具。测试卡具有探针，该探针用于与半导体集成电路的各个衬垫建立接触，以便将从测试器输出的测试信号施加于半导体集成电路的衬垫。
应该注意的是，图3所示的发射机(Rx)70可以用作外部附加IC210。在这种情况下，N沟道开漏晶体管(Tr1)71对应于N沟道开漏晶体管(Tr1)211，而N沟道开漏晶体管(Tr1)72对应于N沟道开漏晶体管(Tr1)212。另外，如果测试目标300包括图3所示的接收机(Rx)80，那么图3所示的电路结构按其原样被包括在图4所示的电路结构中。
在图4中，从测试器100中输出的电压驱动信号IN1和IN2由附连在测试卡200上的外部附加IC 210接收。外部附加IC 210具有N沟道开漏晶体管。差分传输需要一对N沟道开漏晶体管。外部附加IC 210有必要包括一对N沟道开漏晶体管，以便防止N沟道开漏晶体管之间的任何差异。从测试器100输出的电压信号IN1和IN2驱动在外部附加IC 210中的N沟道开漏晶体管，以通过接通或断开测试目标300中MCMADS接收机的输入端和地之间的通路，生成信号INP和INN。应该注意的是，信号INP和INN通常是在MCMADS中的传输信道对上的大约100mV的小振幅电压信号。小振幅电压信号由与将要从接收侧上的测试目标300所供给的电流一起生成。因为N沟道开漏晶体管被配置在MCMADS的传输侧上，外部附加IC 210用作发射机。结果，能够在与MCMADS的实际操作相同的操作条件下实现测试，而且从测试器100供给的输入信号IN1和IN2是处于CMOS电平。因此，即使测试器100不能输出100mV的小振幅电压，仍可没有任何困难地执行测试。
图5A至图5E是示出在图4所示的测试时间的波形图的图示。此处，图5A示出了信号IN1的波形；图5B示出了信号IN2的波形；图5C示出了信号INP的波形；图5D示出了信号INN的波形；图5E示出了信号OUT的波形。
从测试器100输出的信号IN1和IN2是互补的，即，信号IN1处于高电平(VIH等于电源电压VDD)，同时信号IN2处于低电平(VIL等于0V的地电压)；并且信号IN1处于低电平，同时信号IN2处于高电平。
当信号IN1处于高电平中而信号IN2处于低电平中时，外部附加IC210的N沟道开漏晶体管(Tr1)211被导通，相反，N沟道开漏晶体管(Tr2)212被关断。因此，从图3所示的电流源的全部2×Io的电流流入N沟道开漏晶体管(Tr1)211，从而传输信道INP变成VM，而传输信道INN变成Ro×Io+VM。在恒量电流Io流过图3所示的MCMADS接收机80中的电阻Ro时，电压Ro×Io被生成。此处，电压VM意味着在传输信道INP或者INN上的低电平，并且在高电平上的电压比低电平上的电压高出Ro×Io。响应于信号INP和INN生成的差分电压信号在图3所示的电压放大电路85中被放大，并且然后高电平信号(电源电压VDD)作为信号OUT被输出，如图5E所示。
当信号IN1处于低电平中而信号IN2处于高电平中时，在外部IC210中的N沟道开漏晶体管(Tr1)211被关断，而N沟道开漏晶体管(Tr2)212被导通。因此，图3所示的电流源中的全部2×Io的电流2×Io流入N沟道开漏晶体管(Tr2)212，从而传输信道INP变成Ro×Io+VM而传输信道INN变成VM。响应于信号INP和INN生成的差分电压信号在图3所示的电压放大电路85中被放大，并且随后低电平信号(0V)作为信号OUT被输出，如图5E所示。
在该测试中，输入信号IN1和IN2与输出信号OUT相对应，并且检查信号是否被正确传输。
接下来，将结合图6描述根据本发明的第二实施方式的测试电路。如图6所示的MCMADS设置有测试器100、测试卡200以及测试目标(半导体集成电路)300。测试器100将信号INP和INN供给至测试卡200。测试卡200接收信号IN1和IN2并且将信号INP和INN供给至测试目标300。此处，测试器100包括第一缓冲器101和第二缓冲器102。第一缓冲器101输出信号IN1，并且第二缓冲器102输出信号IN2。测试目标300包括N沟道开漏晶体管(Tr1)301、N沟道开漏晶体管(Tr2)302以及接收机(Rx)303。N沟道开漏晶体管(Tr1)301接收信号IN1并且输出信号INP。而且，N沟道开漏晶体管(Tr2)302接收信号IN2并且输出信号INN。另外，信号INP和INN由接收机(Rx)303经由测试卡200接收。此处，信号INP和INN穿过测试卡200由接收机(Rx)303接收。在这种情况下，为了检测信号INP和INN的电压，优选的是信号INP和INN一旦穿过测试卡200之后，应该由接收机(Rx)303接收。
应该注意的是，测试目标300可以包括图3所示的发射机(Tx)70和接收机(Rx)80。在这种情况下，图3所示的N沟道开漏晶体管71对应于N沟道开漏晶体管(Tr1)301；图3所示的N沟道开漏晶体管72对应于N沟道开漏晶体管(Tr2)302；并且图3所示的接收机(Rx)80对应于接收机(Rx)303。换句话说，图6所示的电路结构可以按其原样包含图3所示的电路结构。
在图6中，对应于图4所示的传输侧的N沟道开漏晶体管(即，外部附加IC 210)包含在测试目标300中。因此，N沟道开漏晶体管不需要安装在测试卡200上。如图4中，在该测试中，从测试器100输出的信号IN1和IN2是互补的，即，信号IN1处于高电平(VIH等于电源电压VDD)同时信号IN2处于低电平(VIL等于0V的接地)，并且信号IN1处于低电平同时信号IN2处于高电平。
本发明涉及MCMADS中的接收机(Rx)的测试技术。该测试技术在交付安装有MCMADS的接收机(Rx)的产品方面是需要的。如果在产品交付时执行根据本发明的测试技术，那么测试精确度提高的幅度大于没有执行根据本发明的测试技术的情况。因此，优选的是在精确测试中执行根据本发明的测试。
本发明将被进一步描述。在通信装置的输入电路的测试方法中，该通信装置设置有用于将作为输出电路将输出终端连接至接地的开关，以及作为输入电路的用于电流驱动输入端的电路。在通用测试电路(即，LST测试器)中，独立于通用测试电路所设置的开关被用作连接输入电路的测试输出电路。同样，补充传输信号也被接通或者断开。开关可设置在将要测试的设备中。以这种方式，通过连接外部对晶体管(即，N沟道开漏晶体管)至测试卡并且转换振幅电压，测试基本上在实际操作中被执行。
虽然上面已经结合其数个实施方式对本发明进行了描述，但是本领域的技术人员应该清楚，提供这些实施方式仅为了示出本发明，而不应该理解为对权利要求的限制。

Claims (15)

1.一种测试电路，包括：
具有开漏的第一N沟道晶体管，连接到测试目标集成电路中的接收机，并且配置成响应于第一电压驱动信号生成第一振幅电压信号；以及
具有开漏的第二N沟道晶体管，连接到所述测试目标集成电路中的所述接收机，并且配置成响应于与所述第一电压驱动信号互补的第二电压驱动信号生成第二振幅电压信号。
2.根据权利要求1所述的测试电路，其中，基于来自所述测试目标集成电路中的所述接收机的驱动电流，生成所述第一和第二振幅电压信号。
3.根据权利要求2所述的测试电路，其中，所述接收机包括电压放大电路，所述电压放大电路配置成放大所述第一和第二振幅电压信号之间的差分电压信号。
4.根据权利要求3所述的测试电路，其中，当所述第一电压驱动信号为第一电平并且所述第二电压驱动信号为第二电平时，所述电压放大电路输出具有所述第一电平的信号。
5.根据权利要求1所述的测试电路，其中，所述第一和第二振幅电压信号之一是100mV的振幅信号。
6.根据权利要求2至5的任一项所述的测试电路，其中，所述第一和第二N沟道晶体管被设置在所述测试目标集成电路中。
7.根据权利要求2至5的任一项所述的测试电路，其中，所述第一和第二N沟道晶体管被设置在外部附加于测试卡的电路中。
8.根据权利要求1所述的测试电路，其中，所述第一和第二电压驱动信号提供自测试器。
9.一种通过测试器的测试目标集成电路的测试方法，包括：
生成互补的第一和第二电压驱动信号；以及
通过分别使用具有开漏的第一和第二N沟道晶体管，响应于所述第一和第二电压驱动信号生成第一和第二振幅电压信号。
10.根据权利要求9所述的测试方法，其中，所述第一和第二振幅电压信号的生成包括：
基于提供自所述测试目标集成电路中的接收机的驱动电流，生成所述第一和第二振幅电压信号。
11.根据权利要求10所述的测试方法，还包括：
通过放大所述第一和第二振幅电压信号之间的差分电压信号，生成测试输出信号。
12.根据权利要求11的所述测试方法，其中，所述生成测试输出信号包括：
当所述第一电压驱动信号为所述第一电平并且所述第二电压驱动信号为第二电平时，生成具有第一电平的所述测试输出信号。
13.根据权利要求9至12的任一项所述的测试方法，其中，所述生成第一和第二电压驱动信号包括：
在所述测试器中，生成所述第一和第二电压驱动信号；以及
所述生成第一和第二振幅电压信号包括：
在测试卡中生成所述第一和第二振幅电压信号，以提供至所述测试目标集成电路。
14.根据权利要求9至12中任一项所述的测试方法，其中，所述生成第一和第二电压驱动信号包括：
在所述测试器中，生成所述第一和第二电压驱动信号；以及
所述生成第一和第二振幅电压信号包括：
在所述测试目标集成电路中生成所述第一和第二振幅电压信号，以通过测试卡提供至所述测试目标集成电路。
15.根据权利要求9所述的测试方法，其中，所述第一和第二电压驱动信号提供自测试器。
CNA2008101357275A 2007-07-03 2008-07-03 测试电路和测试方法 Pending CN101339226A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007175038 2007-07-03
JP2007175038A JP5116381B2 (ja) 2007-07-03 2007-07-03 テスト回路

Publications (1)

Publication Number Publication Date
CN101339226A true CN101339226A (zh) 2009-01-07

Family

ID=40213342

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101357275A Pending CN101339226A (zh) 2007-07-03 2008-07-03 测试电路和测试方法

Country Status (3)

Country Link
US (1) US20090009184A1 (zh)
JP (1) JP5116381B2 (zh)
CN (1) CN101339226A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111983421A (zh) * 2019-05-24 2020-11-24 台湾积体电路制造股份有限公司 电路检测系统与电路检测方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8402321B2 (en) * 2010-06-21 2013-03-19 Litepoint Corporation System and method of providing driver software to test controller to facilitate testing by wireless transceiver tester of a device under test
CN109669117B (zh) * 2019-01-22 2023-09-26 华东师范大学 一种幅度频率可调的差分lvds测试装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170464A (ja) * 1988-12-22 1990-07-02 Fuji Electric Co Ltd 特性試験用共通パッドを有する半導体集積素子
JP3491719B2 (ja) * 1995-12-14 2004-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路
JP2001053598A (ja) * 1999-08-16 2001-02-23 Nec Corp インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム
JP3676736B2 (ja) * 2002-01-17 2005-07-27 Ｎｅｃエレクトロニクス株式会社 データインタフェース回路
JP2004069544A (ja) * 2002-08-07 2004-03-04 Renesas Technology Corp 出力端子の出力チェック方法および半導体集積回路装置
JP2005012586A (ja) * 2003-06-20 2005-01-13 Nec Electronics Corp データ転送装置
JP4492928B2 (ja) * 2003-12-08 2010-06-30 ルネサスエレクトロニクス株式会社 データ伝送装置
JP4518321B2 (ja) * 2004-05-28 2010-08-04 ルネサスエレクトロニクス株式会社 データ伝送装置、及び受信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111983421A (zh) * 2019-05-24 2020-11-24 台湾积体电路制造股份有限公司 电路检测系统与电路检测方法
CN111983421B (zh) * 2019-05-24 2023-07-25 台湾积体电路制造股份有限公司 电路检测系统与电路检测方法

Also Published As

Publication number Publication date
US20090009184A1 (en) 2009-01-08
JP5116381B2 (ja) 2013-01-09
JP2009014437A (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
CN110928439B (zh) 信号传输装置以及使用其的显示器
US8188764B2 (en) Efficient electrical hibernate entry and recovery
CN100539632C (zh) 数据发送装置、数据接收装置、数据收发装置及收发方法
US7453283B2 (en) LVDS input circuit with connection to input of output driver
US8352793B2 (en) Device testing method and architecture
US6566911B1 (en) Multiple-mode CMOS I/O cell
US20080211535A1 (en) Pseudo-differential output driver with high immunity to noise and jitter
US8582667B2 (en) Transmitter for automatically detecting power-down of receiver and system including the same
US8443125B2 (en) Single pin read-write method and interface
US8519771B1 (en) Methods and apparatus for receiving high and low voltage signals using a low supply voltage technology
CN104517567B (zh) 采样与保持电路及包括该采样与保持电路的源极驱动器
US9178418B2 (en) Pre-emphasis circuit
US8384445B2 (en) Driving stage and related driving method
CN103135048A (zh) 驱动装置的测试方法及电路测试接口
CN101339226A (zh) 测试电路和测试方法
US12095520B2 (en) Bidirectional bypass mode
CN110321311B (zh) 电路装置、电子设备以及线缆束
US20110157150A1 (en) Source driver and associated driving method
KR100912091B1 (ko) 전력 소모를 줄일 수 있는 데이터 인터페이스 방법 및 장치
CN102124652A (zh) 差分电流驱动型传输器与接收器以及具有该传输器与接收器的差分电流驱动型接口系统
WO2010077037A2 (ko) Ｃｏｇ 애플리케이션을 위한 인터페이스 시스템
KR100780881B1 (ko) 전류원 스위칭에 의한 저전력 듀얼 레벨 차동신호 전송회로
TWI260566B (en) Display panel
KR20060038608A (ko) 노이즈를 줄일 수 있는 데이터 출력 드라이버
CN114450674B (zh) 模拟前端接收器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090107