KR20060038608A - 노이즈를 줄일 수 있는 데이터 출력 드라이버 - Google Patents

노이즈를 줄일 수 있는 데이터 출력 드라이버 Download PDF

Info

Publication number
KR20060038608A
KR20060038608A KR1020040087703A KR20040087703A KR20060038608A KR 20060038608 A KR20060038608 A KR 20060038608A KR 1020040087703 A KR1020040087703 A KR 1020040087703A KR 20040087703 A KR20040087703 A KR 20040087703A KR 20060038608 A KR20060038608 A KR 20060038608A
Authority
KR
South Korea
Prior art keywords
output
data
data signal
signal
input
Prior art date
Application number
KR1020040087703A
Other languages
English (en)
Other versions
KR100640783B1 (ko
Inventor
강희복
안진홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040087703A priority Critical patent/KR100640783B1/ko
Priority to TW093140853A priority patent/TWI264018B/zh
Priority to US11/056,475 priority patent/US7573290B2/en
Priority to CNB2005100719114A priority patent/CN100479061C/zh
Priority to JP2005174534A priority patent/JP2006127731A/ja
Publication of KR20060038608A publication Critical patent/KR20060038608A/ko
Application granted granted Critical
Publication of KR100640783B1 publication Critical patent/KR100640783B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 데이터를 출력할 때 내부에서 생긴 지터/스큐등으로 왜곡된 데이터신호를 정상적인 데이터신호로 보정하여 출력할 수 있는 반도체 장치의 데이터 입출력드라이버를 제공하기 위한 것으로, 이를 위해 본 발명은 데이터 입출력패드; 코어영역에서 데이터신호가 전달되는 타이밍에 응답하여 데이터 출력타이밍 감지신호를 출력하고, 상기 데이터신호를 상기 데이터 입출력패드로 전달하기 위한 데이터신호 전달수단; 신호의 출력타이밍이 데이터의 이상적인 출력타이밍을 가지는 기준 데이터신호를 출력하는 기준 데이터신호 생성수단; 및 상기 데이터 출력타이밍 감지신호에 응답하여 상기 기준 데이터신호를 상기 데이터 입출력패드로 전달하기 위한 데이터 출력타이밍용 스위치수단을 구비하는 반도체 장치의 데이터 입출력드라이버를 제공한다.
반도체, 데이터 출력드라이버, 드라이버, 지터.

Description

노이즈를 줄일 수 있는 데이터 출력 드라이버{DATA OUTPUT DRIVER FOR REDUCING NOISE}
도1은 통상적인 데이터 입출력 드라이버를 나타내는 회로도.
도2a는 도1의 데이터 입출력 드라이버의 동작을 나타내는 파형도.
도2b는 도1에 도시된 데이터 입출력 드라이버의 문제점을 나타내는 파형도.
도3은 본 발명의 바람직한 제1 실시예에 따른 데이터 출력드라이버를 나타내는 회로도.
도4는 도3에 도시된 데이터 출력드라이버의 동작을 나타내기 위한 그래프.
도5는 도3에 도시된 데이터 출력드라이버의 동작을 나타내기 위한 도표.
도6은 본 발명의 바람직한 제2 실시예에 따른 데이터 출력드라이버를 나타내는 회로도.
도7은 도6에 도시된 데이터 출력드라이버의 동작을 나타내기 위한 도표.
도8은 본 발명의 바람직한 제3 실시예에 따른 데이터 출력드라이버를 나타내는 회로도.
도9는 본 발명의 바람직한 제4 실시예에 따른 데이터 출력드라이버를 나타내는 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
High Replica Drive Control : 하이레벨용 기준 데이터신호 출력부
Low Replica Drive Control : 로우레벨용 기준 데이터신호 출력부
High Replica : 하이레벨용 기준 데이터신호
Low Replica : 로우레벨용 기준 데이터신호
SWH_1, SWH_n : 하이레벨용 기준 데이터신호 전달스위치
SWL_1, SWL_n : 로우레벨용 기준 데이터신호 전달스위치
DQ_1,DQ_n : 데이터 입출력 패드
본 발명은 반도체 집적회로에 관한 것으로, 특히 데이터를 입출력시키기 위한 반도체 집적회로의 데이터 입출력 드라이버에 관한 것이다.
반도체 장치는 통상적으로 데이터를 처리하는 코어영역과 외부의 다른 반도체 장치와 데이터를 주고 받는 데이터 입출력영역으로 나눌 수 있다. 코어영역은 반도체 장치의 고유한 동작을 하기 위해 로직회로가 구비되는 영역이다. 코어영역에서는 최소한의 면적으로 최대한 많은 회로를 집적시키기 위해서 기술적으로 가능한 로직회로를 이루는 모스트랜지스터의 드라이빙 능력은 최대한으로 작게 형성된다.
데이터 입출력영역은 데이터 입력버퍼와 데이터 출력드라이버가 구비되는데, 데이터 입력버퍼는 외부에서 전달되는 데이터신호를 버퍼링하여 코어영역으로 전달하며, 데이터 출력드라이버는 코어영역에서 전달되는 데이터신호를 입력받아 증폭하고 외부의 다른 반도체 장치에 정확하게 전달될 수 있도록 출력라인을 드라이빙하는 역할을 한다.
도1은 통상적인 데이터 입출력 드라이버를 나타내는 회로도이다.
도1을 참조하여 살펴보면, 데이터 입출력드라이버는 데이터 입출력패드(DQ)를 통해 외부에서 입력되는 데이터를 전달받아 반도체 코어영역으로 전달하는 데이터 입력버퍼(10)와, 코어영역에서 전달된 데이터를 데이터 입출력패드(DQ)를 통해 외부로 출력하게 되는 데이터 출력드라이버(20)를 구비하게 된다.
도2a는 도1의 데이터 입출력 드라이버의 동작을 나타내는 파형도이다.
도2a에 도시된 바와 같이, 데이터 출력드라이버가 데이터를 출력할 때에, 데이터의 하이데이터와 로우데이터가 스윙하는 폭은 데이터 출력드라이버가 사용하게 되는 전원전압의 레벨에 따라 정해진다.
반도체 집적회로의 기술이 발달하면서, 소모되는 전력은 줄이고, 데이터는 고속으로 입출력되도록 요구되고 있으며, 그에 따라 반도체 장치가 사용하는 전원전압의 레벨도 점점 더 낮아지고 있는 실정이다.
데이터 출력드라이버가 연속해서 출력되는 데이터의 스윙폭을 줄일수록 데이터를 더 고속으로 전달할 수 있기 때문에, 데이터 출력드라이버가 출력하게 되는 데이터의 스윙폭은 도시된 바와 같이 3.3V에서 1.0V,200mV로 더 낮아지고 있다.
데이터 출력드라이버가 출력하게 되는 데이터신호의 스윙폭이 줄어들수록 데이터를 출력하는데 사용되는 전력소모도 줄어들게 된다.
도2a의 하단 그래프에서와 같이 데이터신호(Data Swing Voltage)의 스윙전압이 줄어들수록 소비되는 전력(Power Dissipation)도 크게 줄어들게 되는데, 데이터신호의 스윙폭 감소에 따른 전력 감소는 제곱의 비율로 반비례하게 된다.
한편, 기술이 발담함에 따라 반도체 장치가 같은 시간에 출력하게 되는 데이터로 점점 더 증가하게 되는데, 같은 시간에 많은 데이터신호를 출력하기 때문에 이전보다 더 많은 전력이 소모된다. 이때 소모되는 전력의 증가는 데이터신호를 전송하는 주파수의 증가에 따라 정비례하게 된다.
따라서 데이터신호의 폭을 줄임으로서 같은 시간에 많은 데이터를 출력하게 됨으로서 증가하게 되는 전력을 줄일 수 있어 저전력을 사용하는 반도체 장치는 출력되는 데이터신호의 폭을 줄일 수 밖에 없게 되는 것이다.
도2b는 도1에 도시된 데이터 입출력 드라이버의 문제점을 나타내는 파형도이다.
전술한 바와 같이, 기술이 발달함으로서 전력소모의 증가를 최대한으로 줄이면서도 단위시간에 많은 데이터를 전달하기 위해서 출력되는 데이터신호의 스윙을 이전보다는 크게 줄여야 한다.
그러나, 데이터신호의 스윙을 줄이다 보니 신호의 크기가 줄어들게되고, 그로 인해 이전에는 크게 문제가 되지 않았던 노이즈에 대해 데이터신호가 민감하게 반응하고 심지어는 잘못된 데이터가 출력되는 경우도 생기게 되었다.
또한, 데이터신호가 고속으로 전달되다보니, 데이터신호가 출력되는 경로상에 차이로 인한 스큐가 생기거나, 지터가 발생하여 최종 출력되는 데이터가 안정적으로 출력되지 못하는 경우가 자주 발생하고 있다.
도2b의 상단부분에 있는 정상적인 파형이 데이터 출력드라이버에서 출력되지 못하고, 노이즈에 의해 왜곡된 파형(B)이 출력되거나, 지터/스큐(Jitter/Skew)가 생겨 왜곡된 파형(C)이 데이터 출력드라이버를 통해 외부로 출력되는 것이다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로 데이터를 출력할 때 내부에서 생긴 지터/스큐등으로 왜곡된 데이터신호를 정상적인 데이터신호로 보정하여 출력할 수 있는 반도체 장치의 데이터 입출력드라이버를 제공함을 목적으로 한다.
본 발명은 데이터 입출력패드; 코어영역에서 데이터신호가 전달되는 타이밍에 응답하여 데이터 출력타이밍 감지신호를 출력하고, 상기 데이터신호를 상기 데이터 입출력패드로 전달하기 위한 데이터신호 전달수단; 신호의 출력타이밍이 데이터의 이상적인 출력타이밍을 가지는 기준 데이터신호를 출력하는 기준 데이터신호 생성수단; 및 상기 데이터 출력타이밍 감지신호에 응답하여 상기 기준 데이터신호를 상기 데이터 입출력패드로 전달하기 위한 데이터 출력타이밍용 스위치수단을 구 비하는 반도체 장치의 데이터 입출력드라이버를 제공한다.
또한, 본 발명은 제1 데이터 입출력패드; 제2 데이터 입출력패드; 코어영역에서 제1 데이터신호가 전달되는 타이밍에 응답하여 출력하되, 상기 제1 데이터신호의 로우레벨과 하이레벨에 따라서 제1 제어신호를 출력하는 제1 데이터 출력타이밍 제어부; 상기 제1 데이터신호를 상기 제1 데이터 입출력패드로 전달하기 위한 제1 데이터신호 전달부; 코어영역에서 제2 데이터신호가 전달되는 타이밍에 응답하여 출력하되, 상기 제2 데이터신호의 로우레벨과 하이레벨에 따라서 제2 제어신호를 출력하는 제2 데이터 출력타이밍 제어부; 상기 제2 데이터신호를 상기 제2 데이터 입출력패드로 전달하기 위한 제2 데이터신호 전달수단; 신호의 출력타이밍이 하이레벨 데이터의 이상적인 출력타이밍을 가지는 하이레벨용 제1 기준 데이터신호와, 신호의 출력타이밍이 로우레벨 데이터의 이상적인 출력타이밍을 가지는 로우레벨용 제2 기준 데이터신호를 출력하는 기준 데이터신호 생성수단; 상기 제1 제어신호에 응답하여 상기 제1 기준 데이터신호 또는 제2 기준 데이터신호를 상기 제1 데이터 입출력패드로 전달하기 위한 제1 스위치부; 및 상기 제2 제어신호에 응답하여 상기 제1 기준 데이터신호 또는 제2 기준 데이터신호를 상기 제2 데이터 입출력패드로 전달하기 위한 제1 스위치부를 구비하는 반도체 장치의 데이터 입출력드라이버를 제공한다.
또한, 본 발명은 코어영역에서 전달되는 데이터 신호를 데이터 입출력패드를 통해 외부로 출력하는 반도체 장치의 구동방법에 있어서, 신호의 출력타이밍이 이상적인 타이밍을 가지는 기준 데이터신호를 생성하는 단계; 상기 코어영역에서 전 달되는 데이터 신호를 상기 데이터 입출력패드로 전달하는 단계; 및 상기 기준 데이터신호를 상기 데이터 입출력패드로 전달하는 단계를 포함하며, 상기 데이터 입출력패드로 전달된 상기 데이터 신호는 상기 기준 데이터신호에 의해 보정되어 외부로 출력되는 것을 특징으로 하는 반도체 장치의 구동방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3은 본 발명의 바람직한 제1 실시예에 따른 데이터 출력드라이버를 나타내는 회로도이다.
도3을 참조하여 살펴보면, 본 실시예에 따른 데이터 출력드라이버는 데이터 입출력패드(DQ_1)와, 코어영역에서 데이터신호가 전달되는 타이밍에 응답하여 데이터 출력타이밍 감지신호(ACTL_1,ACTL_1)를 출력하고, 데이터신호를 데이터 입출력패드(DQ_1)로 전달하기 위한 데이터신호 전달부(200_1)와, 신호의 출력타이밍이 데이터의 이상적인 출력타이밍을 가지는 기준 데이터신호(High Replica,Low Replica)를 출력하는 기준 데이터신호 생성부(100)와, 데이터 출력타이밍 감지신호(ACTL_1,ACTL_1)에 응답하여 기준 데이터신호(High Replica,Low Replica)를 데이터 입출력패드로 전달하기 위한 데이터 출력타이밍용 스위치부(Replica Switch_1)를 구비한다.
데이터신호 전달부(200_1)는 코어영역에서 전달되는 데이터신호를 데이터출 력패드(DQ_1)로 전달하기 위한 데이터 출력드라이버(Output Driver)와, 코어영역에서 전달되는 데이터신호의 전달타이밍을 감지하여, 데이터 출력타이밍 감지신호(ACTH_1, ACTL_1)를 출력하는 데이터 출력타이밍 제어부210_1)를 구비한다.
데이터 출력타이밍 제어부(210_1)는 코어영역에서 전달되는 하이레벨의 데이터 신호의 출력타이밍에 응답하여 제1 출력타이밍 감지신호(ACTH_1)와, 코어영역에서 전달되는 로우레벨의 데이터 신호의 출력타이밍에 응답하여 제2 출력타이밍 감지신호(ACTL_1)를 각각 출력하는 것을 특징으로 한다.
기준 데이터신호 생성부(100)는 신호의 출력타이밍이 하이레벨 데이터의 이상적인 출력타이밍을 가지는 하이레벨용 제1 기준 데이터신호(High Replica)를 출력하는 제1 기준 데이터신호 생성부(High Replica Drvie Control)와, 신호의 출력타이밍이 로우레벨 데이터의 이상적인 출력타이밍을 가지는 로우레벨용 제2 기준 데이터신호(Low Replica)를 출력하는 제2 기준 데이터신호 생성부(Low Replica Drvie Control)를 구비한다.
데이터 출력타이밍용 스위치부(Replica Switch_1)는 제1 출력타이밍 감지신호(ACTH_1)에 응답하여, 제1 기준 데이터신호(High Replica)를 데이터 입출력패드(DQ_1)로 전달하기 위한 제1 스위치(SWH_1)와, 제2 출력타이밍 감지신호(ACTL_1)에 응답하여, 제2 기준 데이터신호(Low Replica)를 데이터 입출력패드(DQ_1)로 전달하기 위한 제2 스위치(SWL_1)를 구비한다.
또한, 제1 스위치(SWH_1)와 제2 스위치(SWL_1)는 모스트랜지스터로 구성되는데, 제1 스위치(SWH_1)는 피모스트랜지스터로 구성이 되고, 제2 스위치(SWL_1)는 앤모스트랜지스터로 구성이 된다.
또한, 데이터신호 전달부(200_1)는 데이터 입출력패드(DQ_1)를 통해 입력되는 데이터 신호를 코어영역으로 전달하기 위한 데이터 입력버퍼(Input buffer)를 더 구비하는 것을 특징으로 한다.
또한, 보통 반도체 장치는 데이터를 출력하기 위한 다수의 데이터 입출력패드를 구비하게 되는데, 본 실시예에 따른 반도체 장치도 다수의 데이터 입출력패드(DQ_1 ~ DQ_n)를 구비하고, 각 데이터 입출력패드에 대응하여 데이터 신호전달부(200_1 ~ 200_n)를 구비하고, 각 데이터 신호전달부(200_1 ~ 200_n)에 대응하여 데이터 출력타이밍용 스위치부(Replica Switch_1 ~ Replica Switch_n)를 구비하게 된다.
도4는 도3에 도시된 데이터 출력드라이버의 동작을 나타내기 위한 그래프이고, 도5는 도3에 도시된 데이터 출력드라이버의 동작을 나타내기 위한 진리표이다.
이하에서는 도3 내지 도5를 참조하여 본 실시예에 따른 반도체 장치의 데이터 입출력드라이버의 동작을 설명한다. 참고적으로 모든 데이터신호 전달부(200_1 ~ 200_n)의 동작은 유사하므로 첫번째 구비되는 데이터신호 전달부(200_1)의 동작을 중심으로 살펴본다.
제1 기준 데이터신호 생성부(High Replica Drvie Control)는 제1 기준 데이터신호(High Replica)를 출력하는 게 되는데, 제1 기준 데이터신호(High Replica)는 반도체장치가 로우레벨의 데이터가 출력될 때에 이상적인 출력타이밍을 가지는 신호이며, 제2 기준 데이터신호 생성부(Low Replica Drvie Control)에서는 제2 기 준 데이터신호(Low Replica)를 출력하게 되는데, 제2 기준 데이터신호(Low Replica)는 하이레벨의 데이터가 출력될 때에 이상적인 출력타이밍을 가지는 신호이다.
즉, 제1 기준 데이터신호(High Replica)와 제2 기준 데이터신호(Low Replica)는 반도체 장치가 데이터를 출력할 때에, 스큐나 지터등의 영향을 받지 않고 어떠한 노이즈의 영향을 받지 않는 상태에서 출력될 수 있는 이상적인 출력신호인 것이다.
한편, 데이터신호 전달부(200_1)의 데이터 출력드라이버(Output Driver)는 코어영역에서 전달되는 데이터를 버퍼링하여 데이터 입출력패드(DQ_1)로 전달하게 된다.
또한, 데이터 전달부(200_1)의 데이터 출력타이밍 제어부(210_1)는 데이터 출력드라이버(Output Driver)에 의해 버퍼링되어 전달되는 데이터가 로우레벨인지 하이레벨인지 판단하여 그에 대응하여 데이터 출력타이밍 감지신호(ACTH_1,ACTL_1)를 출력하게 된다.
만약 데이터 신호가 하이레벨이면 제1 데이터 출력타이밍 감지신호(ACTH_1)를 로우레벨로 활성화시켜 출력하고, 데이터 신호가 로우레벨이면, 제2 데이터 출력타이밍 감지신호(ACTL_1)를 하이레벨로 활성화시켜 출력하게 된다.
제1 출력타이밍 감지신호(ACTH_1)가 로우레벨로 활성화되어 입력되면 데이터 출력타이밍용 스위치부(Replica Switch_1)의 제1 스위치(SWH_1)는 턴온되어 제1 기준 데이터신호(High Replica)를 데이터 입출력패드(DA_1)로 전달하게 된다.
만약, 제2 출력타이밍 감지신호(ACTL_1)가 하이레벨로 활성화되어 입력되면 데이터 출력타이밍용 스위치부(Replica Switch_1)의 제2 스위치(SWL_1)는 턴온되어 제2 기준 데이터신호(Low Replica)를 데이터 입출력패드(DA_1)로 전달하게 된다.
따라서 코어영역으로 부터 전달되어 버퍼링되어 출력드라이버에 출력되는 데이터신호가 스큐/지터등의 노이즈 성분으로 인해 왜곡된 파형으로 데이터 입출력패드(DQ_1)로 전달되더라도, 데이터신호와 같은 타이밍에 데이터 입출력패드(DQ_1)에 전달되는 기준 데이터신호(High Replica, Low Replica)에 의해 보정이 되어 외부로 전달이 된다.
물론 스큐/지터등의 노이즈에 전혀 영향을 받지 않고 출력되는 데이터신호는 기준 데이터신호와 같은 파형을 가질 것이므로 보정되지 않고 그대로 출력하게 된다.
도4에 도시된 도표를 참조하면, 출력데이터에 따라 각 데이터 출력타이밍 제어부(210_1 ~ 210_n)에서 출력되는 출력타이밍 감지신호의 레벨이 정해지고, 그에 따라서 각 데이터 출력타이밍용 스위치부(Replica Switch_1 ~ Replica Switch_n)에 구비된 스위치중에서 턴온되는 스위치가 정해진다.
이 때 항상 기준 데이터신호 생성부(100)에서는 항상 일정한 타이밍을 가지는 기준 데이터신호(High Replica, Low Replica)를 출력하게 된다.
도5에 도시된 바와 같이, 정상 파형(A)이 전압왜곡 파형(B) 또는 지터/스큐의 영향을 받아 왜곡된 파형(C)으로 데이터 입출력 패드로 전달되어도, 외부로 출력되는 파형은 왜곡이 최소화된 파형(D)을 출력하게 된다.
도6은 본 발명의 바람직한 제2 실시예에 따른 데이터 출력드라이버를 나타내는 회로도이다. 도7은 도6에 도시된 데이터 출력드라이버의 동작을 나타내기 위한 도표이다.
도6은 각 데이터 출력드라이버(Replica Switch_1 ~ Replica Switch_n)에 구비되는 각 스위치부(예를 들어 SWH'_1, SWL'_1)를 모두 앤모스트랜지스터로 한 경우이다. 이렇게 하게 되면, 제1 실시예와 달리 도7에 도시된 바와 같이 제1 출력타이밍 감지신호(ACTH_1)가 하이레벨로 활성화되어 출력된다. 다른 기타의 동작은 제1 실시예에서와 같기 때문에 자세한 설명은 생략한다.
도8은 본 발명의 바람직한 제3 실시예에 따른 데이터 출력드라이버를 나타내는 회로도이다.
도8을 참조하여 살펴보면, 제3 실시예에 따른 데이터 출력드라이버는 왜곡의 되어 데이터 입출력패드(DQ_1 ~ DQ_n)로 전달되는 데이터신호의 보정을 보다 완벽하게 하기 위해서, 다수의 기준 데이터신호 생성부(100_1 ~ 100_m)를 다수 구비하게 된다.
기준 데이터신호를 출력하게 되는 기준 데이터신호 생성부(100_1 ~ 100_m)를 다수 구비하게 되면, 왜곡되어 각 데이터 입출력패드(DQ_1 ~ DQ_n)로 데이터 신호가 입력되더라도 안정적으로 원하는 이상적인 파형을 가지는 데이터신호로 보정할 수 있게 된다.
도9는 본 발명의 바람직한 제4 실시예에 따른 데이터 출력드라이버를 나타내는 회로도이다.
도9를 참조하여 살펴보면, 제4 실시예에 따른 데이터 출력드라이버는 데이터 입출력패드(DQ_1 ~ DQ_n)에 접속되는 온다이 터미네이션 회로(300_1 ~ 300_n)를 더 구비하는 것을 특징으로 한다.
온다이 터미네이션 회로는 데이터 입출력패드를 통해 연속해서 출력된 데이터신호의 간섭현상을 제거하기 위한 것으로, 이전에 출력된 데이터신호의 반사신호와 다음 출력된 데이터 신호 사이에 간섭현상이 발생하여 데이터가 제대로 입력되지 않을 현상을 제거하기 위한 회로이다.
온다이 터미네이션 회로를 구비한 것을 제외하고는 전술한 데이터 입출력드라이버와 같은 형태로 동작하기 때문에 자세한 동작설명은 생략한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에서와 같이 반도체 장치의 데이터 입출력드라이버를 구성하게 되면, 데이터가 코어영역등에서 출력될 때에 지터/스큐 또는 다른 노이즈 성분으로 인해 왜곡되어 전달되더라도, 최종적으로 외부에 전달되는 데이터신호는 왜곡이 최소화된 파형을 출력할 수 있다. 따라서 고속으로 데이터를 출력하는 경우에 보다 안정적으로 신뢰성있는 데이터를 다른 반도체 장치로 전달할 수 있다.
또한, 본 발명을 반도체 집적회로에 적용함으로서 고속으로 데이터를 입출력시키는 시스템에서 안정적인 동작을 기대할 수 있다.

Claims (24)

  1. 데이터 입출력패드;
    코어영역에서 데이터신호가 전달되는 타이밍에 응답하여 데이터 출력타이밍 감지신호를 출력하고, 상기 데이터신호를 상기 데이터 입출력패드로 전달하기 위한 데이터신호 전달수단;
    신호의 출력타이밍이 데이터의 이상적인 출력타이밍을 가지는 기준 데이터신호를 출력하는 기준 데이터신호 생성수단; 및
    상기 데이터 출력타이밍 감지신호에 응답하여 상기 기준 데이터신호를 상기 데이터 입출력패드로 전달하기 위한 데이터 출력타이밍용 스위치수단
    을 구비하는 반도체 장치의 데이터 입출력드라이버.
  2. 제 1 항에 있어서,
    상기 데이터신호 전달수단은
    상기 코어영역에서 전달되는 데이터신호를 상기 데이터 입출력패드로 전달하기 위한 데이터 출력드라이버; 및
    상기 코어영역에서 전달되는 데이터신호의 전달타이밍을 감지하여, 상기 데이터 출력타이밍 감지신호를 출력하는 데이터 출력타이밍 제어부를 구비하는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  3. 제 3 항에 있어서,
    상기 데이터 출력타이밍 제어부는
    상기 코어영역에서 전달되는 하이레벨의 데이터 신호의 출력타이밍에 응답하여 제1 출력타이밍 감지신호와, 상기 코어영역에서 전달되는 로우레벨의 데이터 신호의 출력타이밍에 응답하여 제2 출력타이밍 감지신호를 각각 출력하는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  4. 제 3 항에 있어서,
    상기 기준 데이터신호 생성수단은
    신호의 출력타이밍이 하이레벨 데이터의 이상적인 출력타이밍을 가지는 하이레벨용 제1 기준 데이터신호를 출력하는 제1 기준 데이터신호 생성부; 및
    신호의 출력타이밍이 로우레벨 데이터의 이상적인 출력타이밍을 가지는 로우레벨용 제2 기준 데이터신호를 출력하는 제2 기준 데이터신호 생성부를 구비하는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  5. 제 4 항에 있어서,
    상기 데이터 출력타이밍용 스위치수단은
    상기 제1 출력타이밍 감지신호에 응답하여, 상기 제1 기준 데이터신호를 상기 데이터 입출력패드로 전달하기 위한 제1 스위치; 및
    상기 제2 출력타이밍 감지신호에 응답하여, 상기 제2 기준 데이터신호를 상기 데이터 입출력패드로 전달하기 위한 제2 스위치를 구비하는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  6. 제 5 항에 있어서,
    상기 제1 스위치와 상기 제2 스위치는 모스트랜지스터로 구성되는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  7. 제 6 항에 있어서,
    상기 제1 스위치는 피모스트랜지스터로, 상기 제2 스위치는 앤모스트랜지스터로 구성되는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  8. 제 6 항에 있어서,
    상기 제1 스위치는 앤모스트랜지스터로, 상기 제2 스위치는 앤모스트랜지스터로 구성되는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  9. 제 2 항에 있어서,
    상기 데이터신호 전달수단은
    상기 데이터 입출력패드를 통해 입력되는 데이터 신호를 상기 코어영역으로 전달하기 위한 데이터 입력버퍼를 더 구비하는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  10. 제 8 항에 있어서,
    상기 데이터 입출력패드에 접속되는 온다이 터미네이션 회로를 더 구비하는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  11. 제 1 항에 있어서,
    상기 기준 데이터신호 생성수단에서 출력되는 기준 데이터신호와 같은 타이밍과 같은 드라이빙 능력을 가지는 보조 데이터신호를 출력하기 위한 보조 데이터신호 생성수단을 더 구비하며, 상기 보조 데이터신호는 상기 기준 데이터신호가 출력되는 출력단으로 출력되는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  12. 제 11 항에 있어서,
    상기 보조 데이터신호 생성수단은 상기 보조 데이터신호를 적어도 2개 이상 생성하여, 상기 기준 데이터신호가 출력되는 출력단으로 출력시키는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  13. 제1 데이터 입출력패드;
    제2 데이터 입출력패드;
    코어영역에서 제1 데이터신호가 전달되는 타이밍에 응답하여 출력하되, 상기 제1 데이터신호의 로우레벨과 하이레벨에 따라서 제1 제어신호를 출력하는 제1 데이터 출력타이밍 제어부;
    상기 제1 데이터신호를 상기 제1 데이터 입출력패드로 전달하기 위한 제1 데이터신호 전달부;
    코어영역에서 제2 데이터신호가 전달되는 타이밍에 응답하여 출력하되, 상기 제2 데이터신호의 로우레벨과 하이레벨에 따라서 제2 제어신호를 출력하는 제2 데이터 출력타이밍 제어부;
    상기 제2 데이터신호를 상기 제2 데이터 입출력패드로 전달하기 위한 제2 데이터신호 전달수단;
    신호의 출력타이밍이 하이레벨 데이터의 이상적인 출력타이밍을 가지는 하이 레벨용 제1 기준 데이터신호와, 신호의 출력타이밍이 로우레벨 데이터의 이상적인 출력타이밍을 가지는 로우레벨용 제2 기준 데이터신호를 출력하는 기준 데이터신호 생성수단;
    상기 제1 제어신호에 응답하여 상기 제1 기준 데이터신호 또는 제2 기준 데이터신호를 상기 제1 데이터 입출력패드로 전달하기 위한 제1 스위치부; 및
    상기 제2 제어신호에 응답하여 상기 제1 기준 데이터신호 또는 제2 기준 데이터신호를 상기 제2 데이터 입출력패드로 전달하기 위한 제1 스위치부
    를 구비하는 반도체 장치의 데이터 입출력드라이버.
  14. 제 13 항에 있어서,
    상기 제1 스위치부는
    상기 제1 제어신호에 제1 레벨에 응답하여 상기 제1 기준 데이터신호를 상기 제1 데이터 입출력패드로 전달하기 위한 스위치용 제1 피모스트랜지스터; 및
    상기 제1 제어신호의 제2 레벨에 응답하여 상기 제2 기준 데이터신호를 상기 제1 데이터 입출력패드로 전달하기 위한 스위치용 제1 앤모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  15. 제 14 항에 있어서,
    상기 제2 스위치부는
    상기 제2 제어신호에 제1 레벨에 응답하여 상기 제1 기준 데이터신호를 상기 제2 데이터 입출력패드로 전달하기 위한 스위치용 제2 피모스트랜지스터; 및
    상기 제2 제어신호의 제2 레벨에 응답하여 상기 제2 기준 데이터신호를 상기 제2 데이터 입출력패드로 전달하기 위한 스위치용 제2 앤모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  16. 제 13 항에 있어서,
    상기 제1 스위치부는
    상기 제1 제어신호에 제1 레벨에 응답하여 상기 제1 기준 데이터신호를 상기 제1 데이터 입출력패드로 전달하기 위한 스위치용 제1 앤모스트랜지스터; 및
    상기 제1 제어신호의 제2 레벨에 응답하여 상기 제2 기준 데이터신호를 상기 제1 데이터 입출력패드로 전달하기 위한 스위치용 제2 앤모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  17. 제 14 항에 있어서,
    상기 제2 스위치부는
    상기 제2 제어신호에 제1 레벨에 응답하여 상기 제1 기준 데이터신호를 상기 제2 데이터 입출력패드로 전달하기 위한 스위치용 제3 앤모스트랜지스터; 및
    상기 제2 제어신호의 제2 레벨에 응답하여 상기 제2 기준 데이터신호를 상기 제2 데이터 입출력패드로 전달하기 위한 스위치용 제4 앤모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  18. 제 15 항 또는 제 17 항에 있어서,
    상기 제1 데이터 입출력패드를 통해 입력되는 제1 입력 데이터신호를 상기 코어영역으로 전달하기 위한 제1 데이터 입력버퍼와, 상기 제2 데이터 입출력패드를 통해 입력되는 제2 입력 데이터신호를 상기 코어영역으로 전달하기 위한 제2 데이터 입력버퍼를 더 구비하는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  19. 제 18 항에 있어서,
    상기 제1 데이터 입출력패드에 접속되는 제1 온다이 터미네이션 회로와, 상기 제2 데이터 입출력패드에 접속되는 제2 온다이 터미네이션 회로를 더 구비하는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  20. 제 19 항에 있어서,
    상기 기준 데이터신호 생성수단에서 생성되는 제1 기준 데이터신호와 같은 타이밍과 같은 드라이빙 능력을 가지는 제1 보조 데이터신호와, 상기 기준 데이터신호 생성수단에서 생성되는 제2 기준 데이터신호와 같은 타이밍과 같은 드라이빙 능력을 가지는 제2 보조 데이터신호를 출력하기 위한 보조 데이터신호 생성수단을 더 구비하며, 상기 제1 및 제2 보조 데이터신호는 각각 상기 제1 및 제2 기준 데이터신호가 출력되는 출력단으로 출력되는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  21. 제 20 항에 있어서,
    상기 보조 데이터신호 생성수단은 상기 제1 및 제2 보조 데이터신호를 각각 적어도 2개 이상 생성하여, 상기 제1 및 제2 기준 데이터신호가 출력되는 출력단으로 출력시키는 것을 특징으로 하는 반도체 장치의 데이터 입출력드라이버.
  22. 코어영역에서 전달되는 데이터 신호를 데이터 입출력패드를 통해 외부로 출력하는 반도체 장치의 구동방법에 있어서,
    신호의 출력타이밍이 이상적인 타이밍을 가지는 기준 데이터신호를 생성하는 단계;
    상기 코어영역에서 전달되는 데이터 신호를 상기 데이터 입출력패드로 전달하는 단계; 및
    상기 기준 데이터신호를 상기 데이터 입출력패드로 전달하는 단계를 포함하며, 상기 데이터 입출력패드로 전달된 상기 데이터 신호는 상기 기준 데이터신호에 의해 보정되어 외부로 출력되는 것을 특징으로 하는 반도체 장치의 구동방법.
  23. 제 22 항에 있어서,
    기준 데이터신호를 생성하는 단계는
    신호의 출력타이밍이 하이레벨 데이터의 이상적인 출력타이밍을 가지는 하이레벨용 제1 기준 데이터신호를 생성하는 단계; 및
    신호의 출력타이밍이 로우레벨 데이터의 이상적인 출력타이밍을 가지는 하이레벨용 제2 기준 데이터신호를 생성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  24. 제 23 항에 있어서,
    상기 코어영역에서 전달되는 데이터 신호를 감지하는 단계를 더 구비하며,
    상기 기준 데이터신호를 상기 데이터 입출력패드로 전달하는 단계는 상기 감지된 상태에 따라 상기 제1 기준 데이터신호 또는 상기 제2 기준 데이터신호를 데 이터 입출력패드로 전달하는 것을 특징으로 하는 반도체 장치의 구동방법.
KR1020040087703A 2004-10-30 2004-10-30 노이즈를 줄일 수 있는 데이터 출력 드라이버 KR100640783B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040087703A KR100640783B1 (ko) 2004-10-30 2004-10-30 노이즈를 줄일 수 있는 데이터 출력 드라이버
TW093140853A TWI264018B (en) 2004-10-30 2004-12-28 Data output driver for reducing noise
US11/056,475 US7573290B2 (en) 2004-10-30 2005-02-11 Data output driver for reducing noise
CNB2005100719114A CN100479061C (zh) 2004-10-30 2005-05-23 用于减低噪声的数据输出驱动器
JP2005174534A JP2006127731A (ja) 2004-10-30 2005-06-15 半導体メモリ装置のデータ入出力ドライバ及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087703A KR100640783B1 (ko) 2004-10-30 2004-10-30 노이즈를 줄일 수 있는 데이터 출력 드라이버

Publications (2)

Publication Number Publication Date
KR20060038608A true KR20060038608A (ko) 2006-05-04
KR100640783B1 KR100640783B1 (ko) 2006-11-01

Family

ID=36261357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087703A KR100640783B1 (ko) 2004-10-30 2004-10-30 노이즈를 줄일 수 있는 데이터 출력 드라이버

Country Status (5)

Country Link
US (1) US7573290B2 (ko)
JP (1) JP2006127731A (ko)
KR (1) KR100640783B1 (ko)
CN (1) CN100479061C (ko)
TW (1) TWI264018B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305615B2 (en) 2013-10-14 2016-04-05 SK Hynix Inc. Semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110084730A (ko) * 2010-01-18 2011-07-26 삼성전자주식회사 액정표시장치 및 이의 구동 방법
CN104616692B (zh) * 2013-11-05 2018-06-08 旺宏电子股份有限公司 存储器的集成电路及其操作方法
KR20170024807A (ko) * 2015-08-26 2017-03-08 에스케이하이닉스 주식회사 반도체 장치 및 이를 위한 수신회로
KR20210012335A (ko) * 2019-07-24 2021-02-03 에스케이하이닉스 주식회사 반도체장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55161424A (en) * 1979-06-01 1980-12-16 Nec Corp Pulse amplifier
PH23995A (en) 1984-01-09 1990-02-09 Janssen Pharmaceutica Nv 4((bicycle heterocyclyl)-methyl and hetero)piperidines
US5025456A (en) * 1989-02-02 1991-06-18 At&T Bell Laboratories Burst mode digital data receiver
JPH03120910A (ja) * 1989-10-03 1991-05-23 Mitsubishi Electric Corp ピーク検出回路
JPH0785680A (ja) 1993-09-14 1995-03-31 Fujitsu Ltd 半導体メモリ
JPH09321231A (ja) * 1996-03-29 1997-12-12 Toshiba Microelectron Corp 半導体回路、ｍｏｓ集積回路およびｉｃカード
KR100474547B1 (ko) 1997-05-15 2005-06-07 주식회사 하이닉스반도체 반도체메모리소자의데이타출력버퍼
JP3161383B2 (ja) * 1997-09-16 2001-04-25 日本電気株式会社 半導体記憶装置
JPH11259195A (ja) * 1998-03-11 1999-09-24 Nec Eng Ltd バスノイズ防止回路
JP4075140B2 (ja) * 1998-06-25 2008-04-16 富士通株式会社 電子装置及び半導体記憶装置
US6211698B1 (en) * 1999-06-29 2001-04-03 Hyundai Electronics Industries Co., Ltd. High speed interface apparatus
US6265892B1 (en) * 1999-08-10 2001-07-24 Faraday Technology Corp. Low noise output buffer
US6323703B1 (en) * 2000-05-04 2001-11-27 Exar Corporation Indirect output current sensing
US6624671B2 (en) * 2000-05-04 2003-09-23 Exar Corporation Wide-band replica output current sensing circuit
US6545935B1 (en) * 2000-08-29 2003-04-08 Ibm Corporation Dual-port DRAM architecture system
JP2002152030A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd 半導体集積回路装置
US6546461B1 (en) * 2000-11-22 2003-04-08 Integrated Device Technology, Inc. Multi-port cache memory devices and FIFO memory devices having multi-port cache memory devices therein
US6700401B2 (en) * 2001-02-28 2004-03-02 Advanced Micro Devices, Inc. Reduced noise line drivers and method of operation
JP2003087109A (ja) * 2001-09-13 2003-03-20 Mitsubishi Electric Corp 半導体装置の出力バッファ
KR100418399B1 (ko) 2002-03-20 2004-02-11 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 입출력 기준신호출력방법
JP2004032600A (ja) * 2002-06-28 2004-01-29 Nec Electronics Corp 出力バッファ回路
KR100518547B1 (ko) * 2002-12-28 2005-10-04 삼성전자주식회사 출력 드라이버의 구동력 변화에 따른 내부클락신호의지연을 보상할 수 있는 반도체 메모리 장치의 지연동기루프

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305615B2 (en) 2013-10-14 2016-04-05 SK Hynix Inc. Semiconductor device

Also Published As

Publication number Publication date
TW200614269A (en) 2006-05-01
JP2006127731A (ja) 2006-05-18
TWI264018B (en) 2006-10-11
US20060092333A1 (en) 2006-05-04
KR100640783B1 (ko) 2006-11-01
CN1767065A (zh) 2006-05-03
CN100479061C (zh) 2009-04-15
US7573290B2 (en) 2009-08-11

Similar Documents

Publication Publication Date Title
US7127003B2 (en) Method and apparatus for communicating information using different signaling types
KR100468728B1 (ko) 반도체 집적회로의 온-칩 터미네이터, 그 제어 회로 및 그제어 방법
KR100495667B1 (ko) 아날로그/디지털 입력 모드를 제공하는 입출력 버퍼
KR100555571B1 (ko) 반도체 장치의 송신기
JP5089094B2 (ja) 出力ドライバ
KR100846369B1 (ko) 출력 드라이빙 장치
US20030080795A1 (en) Semiconductor device
JP2006129423A (ja) オンダイターミネーション回路を備えた半導体メモリ装置
US7863927B2 (en) Semiconductor device
KR100967099B1 (ko) 반도체 메모리 장치와 그의 구동 방법
KR100605601B1 (ko) 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치
US7243176B2 (en) Method and apparatus for power efficient and scalable memory interface
US8004314B2 (en) Semiconductor device
US7091744B2 (en) Input termination circuits and methods for terminating inputs
KR100640783B1 (ko) 노이즈를 줄일 수 있는 데이터 출력 드라이버
US20110304356A1 (en) Transmitter and receiver of differential current driving mode, and interface system of differential current driving mode including the same
KR20130072874A (ko) 신호 출력 회로 및 이를 포함하는 반도체 장치
JP2007166603A (ja) 出力ドライバ
KR100292404B1 (ko) 겸용전송회로및이를이용한겸용입력방법
KR101005265B1 (ko) 레이스 컨디션 문제를 묵인하는 디지털 회로
JP2004254312A (ja) オープンドレイン出力バッファ
KR100327344B1 (ko) 반도체 메모리 장치의 출력 데이터의 슬루 레이트를제어하는 데이터 출력회로
KR100427714B1 (ko) 반도체 메모리 소자의 고전압 전달장치
KR20000019453A (ko) 반도체 메모리 소자의 출력 버퍼
JP2009110317A (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路、メモリコントローラ、不揮発性記憶装置、ホスト装置及び不揮発性メモリシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee