KR100427714B1 - 반도체 메모리 소자의 고전압 전달장치 - Google Patents

반도체 메모리 소자의 고전압 전달장치 Download PDF

Info

Publication number
KR100427714B1
KR100427714B1 KR10-2001-0082412A KR20010082412A KR100427714B1 KR 100427714 B1 KR100427714 B1 KR 100427714B1 KR 20010082412 A KR20010082412 A KR 20010082412A KR 100427714 B1 KR100427714 B1 KR 100427714B1
Authority
KR
South Korea
Prior art keywords
high voltage
pmos transistor
input signal
unit
driving capability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0082412A
Other languages
English (en)
Other versions
KR20030052449A (ko
Inventor
윤석철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0082412A priority Critical patent/KR100427714B1/ko
Publication of KR20030052449A publication Critical patent/KR20030052449A/ko
Application granted granted Critical
Publication of KR100427714B1 publication Critical patent/KR100427714B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 소자의 고전압 전달장치에 관한 것으로서, 본 발명은, PMOS 트랜지스터의 구동능력을 낮춰서 고전압 전달 속도를 향상시키는 것을 목적으로 한다. 이러한 목적을 달성하기 위한 본 발명은, 전원전압을 소스로 하고 입력신호에 의해 동작하는 구동능력 조절부; 상기 구동능력 조절부에서 인가되는 고전압을 출력단으로 전달하는 고전압 전달부; 상기 고전압 전달부의 플로팅을 방지하는 플로팅 방지부; 상기 입력신호에 의해 동작되어 상기 고전압 전달수단의 전압을 강하시키는 전압 강하부; 및 상기 고전압 전달장치를 인에이블시키는 구동부를 구비한 것을 특징으로 한다.

Description

반도체 메모리 소자의 고전압 전달장치{Level shifter for semiconductor memory device}
본 발명은 반도체 메모리 소자의 고전압 전달장치에 관한 것으로, 보다 상세하게는 PMOS 트랜지스터의 구동능력을 낮추어서 고전압 전달의 속도를 향상시키는 것에 관한 것이다.
DRAM은 내부에서 다양한 전압 레벨을 갖는 전압을 생성하고, 이 생성된 전압을 이용해서 동작한다.
고전압 전달장치(level shifter)는 낮은 전압 레벨로 높은 전압 레벨을 전달하는데 이용된다.
도 1은 종래의 고전압 전달장치의 회로도로서, 이것은 고전압 전달부(10), 전압 강하부(20) 및 구동부(30)를 구비한다.
고전압 전달부(10)에서, PMOS 트랜지스터 P1 및 P2 중 하나는 턴-온되어 있다. 만약 PMOS 트랜지스터 P1이 턴-온되어 있으면 PMOS 트랜지스터 P2는 오프되어 출력신호 OUT이 로우레벨로 출력된다. 입력신호 IN가 하이레벨로 전압 강하부(20)에 입력되고 스트로브신호 STB가 하이레벨로 구동부(30)에 입력되면 NMOS 트랜지스터 N1 및 N3은 턴-온되고 NMOS 트랜지스터 N2는 턴-오프되어 출력신호 OUT가 하이레벨로 출력된다.
즉, PMOS 트랜지스터 P1이 턴-온되어 있는 상태에서 PMOS 트랜지스터 P2의 게이트단을 로우레벨로 떨어뜨려야 출력신호 OUT가 하이레벨로 출력되기 때문에 PMOS 트랜지스터 P1이 공급하는 것보다 더 세게 전압 강하부(20) 내의 NMOS 트랜지스터 N1이 전류를 출력시켜야 PMOS 트랜지스터 P2의 게이트단이 로우레벨로 떨어진다.
그러나, 도 1에 나타낸 종래의 고전압 발생장치는 PMOS 트랜지스터 P1의 구동능력이 강한 상태를 유지하기 때문에, 많은 지연이 발생하게 된다.
즉, 종래의 고전압 전달장치는, PMOS 트랜지스터와 NMOS 트랜지스터의 전류 구동능력의 차이를 두어 NMOS 트랜지스터가 PMOS 트랜지스터의 드레인단의 레벨을 변경해서 고전압을 전달하기 때문에, 지연이 많이 발생하는 문제점이 있다.
따라서, 이와 같은 문제점을 해결하기 위해, 본 발명은, PMOS 트랜지스터의 구동능력을 낮춰서 고전압 전달 속도를 향상시킬 수 있는 고전압 전달장치를 제공하는 것을 목적으로 한다.
본 발명의 또 다른 목적은 PMOS 트랜지스터를 추가하여 플로팅 상태를 방지할 수 있는 고전압 전달장치를 제공하는 것에 있다.
도 1은 종래의 고전압 전달장치의 회로도.
도 2는 본 발명의 바람직한 실시예에 따른 고전압 전달장치의 회로도.
도 3은 도 2의 시뮬레이션 결과도.
이러한 목적을 달성하기 위한 본 발명에 따른 고전압 전달장치는, 전원전압을 소스로 하고 입력신호에 의해 동작하는 구동능력 조절부; 상기 구동능력 조절부에서 인가되는 고전압을 출력단으로 전달하는 고전압 전달부; 상기 고전압 전달부의 플로팅을 방지하는 플로팅 방지부; 상기 입력신호에 의해 동작되어 상기 고전압 전달부의 전압을 강하시키는 전압 강하부; 및 상기 고전압 전달장치를 인에이블시키는 구동부를 구비한 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부도면을 참조하면서 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 고전압 전달장치의 회로도로서, 이것은 구동부(100), 구동능력 조절부(110), 고전압 전달부(120), 플로팅 방지부(130) 및 전압 강하부(140)를 구비한다.
구동부(100)는 소스가 접지전압 VSS에 접속되고 드레인이 공통노드 CN1에 접속되며 게이트로 스트로브신호 STB를 인가받는 NMOS 트랜지스터 N6으로 구성된다.
이러한 NMOS 트랜지스터 N6은 스트로브신호 STB가 하이레벨로 입력될 때 턴-온되어 고전압 전달장치를 인에이블된 상태로 만든다.
구동능력 조절부(110)는 소스 및 벌크가 전원전압 VDD에 접속되고 게이트로입력신호 IN를 인가받는 PMOS 트랜지스터 P3과 소스 및 벌크가 전원전압 VDD에 접속되고 게이트로 입력신호 IN의 반전신호를 인가받는 PMOS 트랜지스터 P4로 구성된다.
이러한 구성을 갖는 구동능력 조절부(110)는 입력신호 IN에 의해 턴-온/오프되어 PMOS 트랜지스터의 구동능력을 조절한다.
고전압 전달부(120)는 각각의 소스가 PMOS 트랜지스터 P3 및 P4의 각 드레인에 접속되고 각각의 벌크가 각각 전원전압 VDD에 접속되며 게이트가 크로스 커플된 PMOS 트랜지스터 P5 및 P6으로 구성된다.
이러한 구성을 갖는 고전압 전달부(120)는 구동능력 조절부(110)에 의해 고전압을 종래보다 빨리 전달한다.
플로팅 방지부(130)는 소스 및 벌크가 전원전압 VDD에 접속되고 게이트가 출력단에 접속되며 드레인이 PMOS 트랜지스터 P5의 드레인에 접속된 PMOS 트랜지스터 P7로 구성된다.
PMOS 트랜지스터 P7의 게이트단은 출력신호 OUT가 로우레벨로 출력되면 로우레벨로 되어 턴-온된다. 그러면 전원전압 VDD이 PMOS 트랜지스터 P6의 게이트단으로 전달되고, PMOS 트랜지스터 P6은 하이레벨로 유지되기 때문에 PMOS 트랜지스터 P6은 플로팅되지 않게 된다.
전압 강하부(140)는 드레인이 PMOS 트랜지스터 P5의 드레인에 접속되고 벌크가 접지전압 VSS에 접속되며 게이트로 입력신호 IN를 인가받는 NMOS 트랜지스터 N4와 드레인이 출력단에 접속되고 벌크가 접지전압 VSS에 접속되며 게이트로 입력신호 IN의 반전신호를 인가받는 NMOS 트랜지스터 N5로 구성된다.
NMOS 트랜지스터 N4는 입력신호 IN이 하이레벨로 입력되면 턴-온되어PMOS 트랜지스터 P6의 게이트단을 로우레벨로 만든다.
이하, 본 발명의 고전압 발생장치의 동작을 보다 간략히 설명한다.
입력신호 IN이 스트로브신호 STB보다 먼저 하이레벨로 입력되면 PMOS 트랜지스터 P3의 게이트로 2.5V(VDD=3.2V)가 인가되어 PMOS 트랜지스터 P5의 구동능력이 약화된다. 이때 스트로브신호 STB가 하이레벨로 입력되어 고전압 전달장치를 인에이블시키면 PMOS 트랜지스터 P5의 드레인은 종래보다 빨리 로우레벨로 떨어지게 된다.
이렇게 PMOS 트랜지스터 P5의 드레인을 종래보다 빨리 로우레벨로 만들어서 PMOS 트랜지스터 P6을 턴-온시키고 출력신호 OUT을 하이레벨로 출력함으로써 종래보다 빨리 고전압을 전달할 수 있게 된다.
이러한 본 발명에 따른 고전압 전달장치는 출력 버퍼에 적용하여 출력 버퍼의 속도를 향상시킬 수도 있다.
이상에서 살펴본 바와 같이, 본 발명은 PMOS 트랜지스터의 구동능력을 낮춰서 고전압 전달 속도를 증가시킴으로써 DRAM의 속도를 향상시키는 효과를 제공할 수 있다.
또한, PMOS 트랜지스터를 추가로 설치하여 플로팅을 방지하는 효과를 제공할 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 낮은 전압의 입력신호를 이용해서 고전압을 전달하는 고전압 전달장치에 있어서,
    전원전압을 소스로 하고 상기 입력신호에 의해 동작하는 구동능력 조절수단;
    상기 구동능력 조절수단에서 인가되는 고전압을 출력단으로 전달하는 고전압 전달수단;
    상기 고전압 전달수단의 플로팅을 방지하는 플로팅 방지수단;
    상기 입력신호에 의해 동작되어 상기 고전압 전달수단의 전압을 강하시키는 전압 강하수단; 및
    상기 고전압 전달장치를 인에이블시키는 구동수단을 구비한 것을 특징으로 하는 반도체 메모리 소자의 고전압 전달장치.
  2. 제 1 항에 있어서, 상기 구동능력 조절수단은,
    소스 및 벌크가 전원전압에 접속되고 게이트로 상기 입력신호를 인가받는 제1 PMOS 트랜지스터; 및
    소스 및 벌크가 전원전압에 접속되고 게이트로 상기 입력신호의 반전신호를 인갇는 제2 PMOS 트랜지스터로 구성된 것을 특징으로 하는 반도체 메모리 소자의 고전압 전달장치.
  3. 제 2 항에 있어서, 상기 구동능력 조절수단은,
    상기 입력신호가 하이레벨로 입력될 때, 상기 입력신호를 인가받아 상기 제1 PMOS 트랜지스터의 구동능력을 저하시키는 것을 특징으로 하는 반도체 메모리 소자의 고전압 전달장치.
  4. 제 1 항에 있어서, 상기 플로팅 방지수단은,
    상기 출력신호가 로우레벨일 때, 상기 출력신호를 인가받아 전원전압을 상기 고전압 전달수단으로 전달하여 플로팅을 방지하는 것을 특징으로 하는 반도체 메모리 소자의 고전압 전달장치.
  5. 제 1 항에 있어서, 상기 플로팅 방지수단은,
    소스 및 벌크가 전원전압에 접속되고 게이트로 상기 출력단의 신호를 인가받는 PMOS 트랜지스터로 구성된 것을 특징으로 하는 반도체 메모리 소자의 고전압 전달장치.
KR10-2001-0082412A 2001-12-21 2001-12-21 반도체 메모리 소자의 고전압 전달장치 Expired - Fee Related KR100427714B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082412A KR100427714B1 (ko) 2001-12-21 2001-12-21 반도체 메모리 소자의 고전압 전달장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082412A KR100427714B1 (ko) 2001-12-21 2001-12-21 반도체 메모리 소자의 고전압 전달장치

Publications (2)

Publication Number Publication Date
KR20030052449A KR20030052449A (ko) 2003-06-27
KR100427714B1 true KR100427714B1 (ko) 2004-04-28

Family

ID=29577215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0082412A Expired - Fee Related KR100427714B1 (ko) 2001-12-21 2001-12-21 반도체 메모리 소자의 고전압 전달장치

Country Status (1)

Country Link
KR (1) KR100427714B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564588B1 (ko) * 2003-11-28 2006-03-29 삼성전자주식회사 플로우팅 방지회로를 구비하는 ｍｔｃｍｏｓ 반도체집적회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940026957A (ko) * 1993-05-06 1994-12-10 김주용 고전압 전달회로
KR19980074606A (ko) * 1997-03-26 1998-11-05 윤종용 반도체 메모리 장치의 리던던시 워드라인 구동회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940026957A (ko) * 1993-05-06 1994-12-10 김주용 고전압 전달회로
KR19980074606A (ko) * 1997-03-26 1998-11-05 윤종용 반도체 메모리 장치의 리던던시 워드라인 구동회로

Also Published As

Publication number Publication date
KR20030052449A (ko) 2003-06-27

Similar Documents

Publication Publication Date Title
US8004311B2 (en) Input/output circuit and integrated circuit apparatus including the same
US7145363B2 (en) Level shifter
KR20040065012A (ko) 아날로그/디지털 입력 모드를 제공하는 입출력 버퍼
KR100474755B1 (ko) 출력 회로
US11695395B2 (en) Level shifter
KR0163775B1 (ko) 출력 트랜지스터에 연결된 게이트 전류제어 트랜지스터의 게이트 전압 제어 회로를 갖는 출력 버퍼 회로
US7005897B2 (en) Output circuit
KR100427714B1 (ko) 반도체 메모리 소자의 고전압 전달장치
US8456216B2 (en) Level shifter
KR100438585B1 (ko) 입출력 버퍼회로
GB2296590A (en) Data output buffer circuit for semiconductor memory device
KR20040048036A (ko) 슬루레이트 조정이 이루어지는 반도체메모리장치의데이터출력버퍼회로
KR100486200B1 (ko) 반도체장치의비트라인전압발생기
US20240243747A1 (en) Clock multiplexing circuit, clock distribution circuit, and semiconductor apparatus including the clock multiplexing circuit
KR100999874B1 (ko) 레벨 시프터
KR19990065911A (ko) 겸용 전송 회로 및 이를 이용한 겸용 입력 방법
KR100500920B1 (ko) 전압레벨 쉬프터
KR20010005093A (ko) 저전력 레벨 쉬프터 구현을 위한 반도체집적회로
US6472917B2 (en) Semiconductor integrated circuit device having compensation for wiring distance delays
KR960000897B1 (ko) 데이터 출력 버퍼
KR100282228B1 (ko) 데이터 출력버퍼
JPH07249978A (ja) 出力回路装置
KR20110131709A (ko) 레벨시프터
KR100955685B1 (ko) 신호입력회로
KR20000019453A (ko) 반도체 메모리 소자의 출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20011221

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030929

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040327

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040407

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040408

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070321

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080320

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090327

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100325

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20110325

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee