KR20040048036A

KR20040048036A - 슬루레이트 조정이 이루어지는 반도체메모리장치의데이터출력버퍼회로

Info

Publication number: KR20040048036A
Application number: KR1020020075790A
Authority: KR
Inventors: 김준배
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-12-02
Filing date: 2002-12-02
Publication date: 2004-06-07

Abstract

본 발명은 반도체메모리장치의 데이터출력버퍼에서 프리드라이버의 소오스전압을 변동시켜 슬루레이트의 조정을 가능하도록 하는 회로에 관한 것으로, 본 발명은, 적어도 2개 이상의 풀업제어신호에 각각 대응적으로 동작하는 풀업 스위칭수단과, 적어도 2개 이상의 풀다운제어신호에 각각 대응적으로 동작하는 풀다운 스위칭수단과, 상기 풀업 및 풀다운 스위칭수단으로부터 전원을 공급받아 그 출력신호의 기울기가 결정되는 프리드라이버와, 상기 프리드라이버의 출력에 응답하여 동작하는 출력드라이버를 구비하는 데이터출력버퍼임을 특징으로 한다.

Description

슬루레이트 조정이 이루어지는 반도체메모리장치의 데이터출력버퍼회로{A Slew-Rate Controllable Data Output Buffer in Semiconductor Memory Device}

본 발명은 반도체메모리장치(Semiconductor Memory Device)에 관한 것으로서, 더욱 상세하게는 프리드라이버(Pre-Driver)의 슬루레이트(slew rate)를 조정가능하도록 하여 안정된 데이터출력동작이 이루어지도록 하는 데이터출력버퍼(Data Output Buffer)에 관한 것이다.

데이터출력버퍼는 칩 내부의 데이터를 칩 외부로 출력하는 회로로서, 통상적으로 그 출력단만을 한정해서 데이터출력드라이버(data output driver)로 불리우기도 한다. 반도체메모리장치의 고집적, 저전력화 및 고속동작화 경향에 따라 데이터출력버퍼도 대응하여 안정적인 버퍼링(buffering)동작을 수행하도록 설계된다.

특히, 데이터출력버퍼가 고속으로 동작하기 위해서는 스위칭(switching)속도를 짧게 하여야 한다. 그런데 스위칭 속도 즉, 출력신호의 상승(rising) 및 하강(falling) 속도가 너무 빠른 경우에는 한꺼번에 흐르는 전류량이 급격히 많아지기 때문에 접지(ground)가 크게 변동하는 문제가 발생할 수 있다. 또한 스위칭 속도가 느릴 경우에는 출력신호(output data)의 수준이 구분이 되지 않는다. 따라서 채널(channel)이나 칩(chip)의 PVT(Process/Voltage/Temperature) 특성에 따라서 출력회로의 스위칭속도를 적절히 조절하는 것이 필요하다.

기존의 데이터출력버퍼의 구성과 관련하여, 프리드라이버(pre-driver: 이는 데이터출력버퍼의 출력드라이버(output driver)를 제어하는 드라이버를 의미함)단에서 저항(resistor)과 콘덴서(condensor)를 이용하여 프리드라이버의 출력 즉, 출력드라이버의 입력신호에 대한 상승/하강 속도를 조절하였다. 그런데 이러한 경우에는 콘덴서 또는 저항의 크기를 매우 크게 하여야 하기 때문에 현실적으로 구현하기 어렵게 된다.

이와 관련하여, 도 1은 종래의 데이터출력드라이버의 회로 구성을 나타내고 있다. 도 1에서 점선블록으로 처리된 부분 PRE1, PRE2가 프리드라이버를 나타낸다. 그리고 출력단자에 전원을 공급하는 피모스트랜지스터 P1과 엔모스트랜지스터 N1이 데이터출력드라이버를 나타낸다. 프리드라이버 PRE1, PRE2 각각은, 피모스트랜지스터와 엔모스트랜지스터 즉, MP1/MN1, MP2/MN2로 구성된 인버터(inverter) 로직으로 구성되어 있다. 한편 도 1의 구성에서 피모스트랜지스터 P1과 엔모스트랜지스터 N1이 데이터출력드라이버의 전원으로 VDDQ, VSSQ가 연결되어 있는데, 이는 출력버퍼 전용 전원단자를 의미하는 것으로, 본 명세서상에서는 그 자세한 설명은 생략한다.

도 1과 같은 프리드라이버 구조를 채택한 종래의 데이터출력버퍼에 있어서는, 각각 피모스트랜지스터 P1과 엔모스트랜지스터 N1을 각각 따로 구동하도록 설계되었다. 이러한 경우에는, 프리드라이버 PRE1, PRE2를 구성하는 MP1/MN1, MP2/MN2의 트랜지스터 사이즈(transistor size)가 고정되어 있게 되면, 프리드라이버 PRE1, PRE2의 출력신호의 기울기(slope)를 변동시킬 수 없는 문제점이 발생한다. 즉, 데이터출력드라이버(P1, P2)를 구동하는 입력신호 즉, PRE1, PRE2의 출력신호가 고정 기울기를 가짐에 따라, 전술한 칩(chip)의 PVT(Process/Voltage/Temperature) 특성에 따라서 출력회로의 스위칭속도를 적절히 조절하는 것이 불가능하게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 출력신호에 대한 기울기 조절이 이루어지도록 하는 반도체메모리장치의 데이터출력버퍼를 제공하는데 있다.

본 발명의 다른 목적은 슬루레이트 조절이 가능한 프리드라이버가 적용된 반도체메모리장치의 데이터출력버퍼를 제공하는데 있다.

도 1은 종래의 데이터출력드라이버의 회로도,

도 2는 본 발명에 의한 프리드라이버 회로도,

도 3은 도 2의 프리드라이버에서 제1저항값의 조건에 따른 출력파형도,

도 4는 도 2의 프리드라이버에서 제2저항값의 조건에 따른 출력파형도,

도 5는 도 2의 프리드라이버회로가 데이터출력드라이버에 적용된 회로도,

도 6은 도 5의 실시예를 보여주는 회로도.

* 도면의 주요 부분에 대한 부호의 설명 *

P0,P1,P2,P3,P4,P5 : 풀업제어신호

SP0,SP1,SP2 : 제1풀업 스위칭수단

NO,N1,N2,N3,N4,N5 : 풀다운제어신호

SN0,SN1,SN2 : 제1풀다운 스위칭수단

MP1,MN1 : 풀업용 프리드라이버

P1 : 풀업용 출력드라이버

SP3,SP4,SP5 : 제2풀업 스위칭수단

SN3,SN4,SN5 : 제2풀다운 스위칭수단

MP2,MN2 : 풀다운용 프리드라이버

상기와 같은 목적들을 달성하기 위한 본 발명에 의한 반도체메모리장치는, 적어도 2개 이상의 풀업제어신호에 각각 대응적으로 동작하는 풀업 스위칭수단과, 적어도 2개 이상의 풀다운제어신호에 각각 대응적으로 동작하는 풀다운 스위칭수단과, 상기 풀업 및 풀다운 스위칭수단으로부터 전원을 공급받아 그 출력신호의 기울기가 결정되는 프리드라이버와, 상기 프리드라이버의 출력에 응답하여 동작하는 출력드라이버를 구비하는 데이터출력버퍼임을 특징으로 한다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다. 후술되는 명세서상에서 동일한 구성요소에 대하여는 동일한 부호를 부여하였다.

도 2는 본 발명에 대한 설명의 용이한 이해를 도모하기 위한 개념적 구성도로서, 프리드라이버 회로를 보여주고 있다. 도 1은 인버터구조를 가지는 프리드라이버가 양쪽 전원(VDD, VSS) 사이에 각각 저항 R1, R2를 거쳐 연결되도록 구성됨에 그 구성상 특징이 있다. 그리고 여기서 저항 R1, R2의 저항값을 조정함에 의해 그 출력신호의 기울기를 조정할 수 있게 된다. 즉, R1, R2의 저항값을 조정함에 따라 프리드라이버로 직접 전달되는 전원값은 각각 VDD1, VSS1으로 달라지게 된다. 그리고 이 달라진 전원값 VDD1, VSS1의 전압레벨에 따라 그 출력신호인 OUT의 기울기가 결정된다.

도 3은 도 2의 프리드라이버에서 제1저항값(R1=0.001Ω이고, R2=0.001Ω이며, 출력 load는 0.5pF 인 경우)의 조건에 따른 출력파형도를 나타낸다.

그리고 도 4는 도 2의 프리드라이버에서 제2저항값(R1=100Ω이고, R2=400Ω이며, 출력 load는 0.5pF 인 경우)의 조건에 따른 출력파형도를 나타낸다.

도 3 및 도 4의 파형에서 나타난 바와 같이, 도 2의 프리드라이버로 직접 공급되는 전원 VDD1, VSS1의 값에 따라 그 출력기울기가 달라짐을 볼 수 있다.

도 5는 도 2의 프리드라이버회로가 데이터출력드라이버에 적용된 회로도를나타낸다. 도시된 바와 같이, 조절가능한 저항들 R1, R2, R3, R4 각각을 각 프리드라이버의 전원단 연결통로에 각각 배치하여, 프리드라이버의 출력신호의 기울기에 대한 조정을 가능하게 한다.

도 6은 도 5의 실시예로서, 본 발명에 의한 프리드라이버가 적용된 데이터출력버퍼를 보여주는 회로도이다. 그 구성은, 3개의 풀업(pull-up)제어신호 P0,P1,P2에 각각 대응적으로 동작하는 제1풀업 스위칭수단 SP0,SP1,SP2와, 3개의 풀다운(pull-down)제어신호 NO,N1,N2에 각각 대응적으로 동작하는 제1풀다운 스위칭수단 SN0,SN1,SN2와, 상기 제1풀업 및 제1풀다운 스위칭수단 SP0,SP1,SP2 & SN0,SN1,SN2 로부터 각기 전원 VDDP1, VSSP1을 공급받아 그 출력신호의 기울기가 결정되는 풀업용 프리드라이버 MP1,MN1과, 상기 프리드라이버 MP1,MN1의 출력에 응답하여 동작하는 풀업용 출력드라이버 P1과, 3개의 풀업제어신호 P3,P4,P5에 각각 대응적으로 동작하는 제2풀업 스위칭수단 SP3,SP4,SP5와, 3개의 풀다운제어신호 N3,N4,N5에 각각 대응적으로 동작하는 제2풀다운 스위칭수단 SN3,SN4,SN5와, 상기 제2풀업 및 제2풀다운 스위칭수단 SP3,SP4,SP5 & SN3,SN4,SN5 로부터 각기 전원 VDDN1, VSSN1을 공급받아 그 출력신호의 기울기가 결정되는 풀다운용 프리드라이버 MP2,MN2와, 상기 풀다운용 프리드라이버 MP2,MN2의 출력에 응답하여 동작하는 풀다운용 출력드라이버 N1 으로 이루어진다. 상기 구성에서 각 스위칭수단을 구성하는 스위치들을 3개의 모스트랜지스터를 이용하여 구현하였지만, 그 개수에 있어서는 얼마든지 다양하게 할 수 있으며, 적어도 2개 이상으로 구현하여야 본 발명의 효과를 얻을 수 있다. 그리고 본 발명에서는 최적의 실시구성을 위해 풀업용 프리드라이버 및 풀다운용 프리드라이버에 각각 스위칭수단을 모두 구현하였지만, 이는 어느 한쪽에 구현하여도 일부의 효과는 얻을 수 있을 것이다. 한편 본 발명의 프리드라이버의 스위칭수단으로 공급되는 제어신호 P0,P1,..,P5 및 N0,N1,..,N5는 칩 설계시에 퓨즈(fuse)등을 이용하여 선택적으로 인에이블 또는 디세이블되도록 구현가능한 신호들이다.

도 6의 구성에 따른 동작특성을 살펴보겠다. 도6에서 프리드라이버 MP1,MN1 & MP2,MN2는 제어신호 (P0,P1,..,P5 및 N0,N1,..,N5)를 이용하여 MP1,MN1 & MP2,MN2의 각 소오스(source)단자의 전압 VDDP1,VSSP1,VDDN1,VSSN1의 전압을 유기한다. 그래서 제어신호 (P0,P1,..,P5 및 N0,N1,..,N5)의 조합에 따라서, 전원단자의 전압값과는 다르게 프리드라이버 MP1,MN1 & MP2,MN2의 소오스전압에 변동이 발생한다. 즉, 프리드라이버 MP1,MN1 & MP2,MN2의 각각의 소오스전압이 VDD/VSS가 아니라, VDDP1,VSSP1,VDDN1,VSSN1으로 되기 때문에, 예컨대 프리드라이버 MP1,MN1에서의 각 VGS(gate-source간 전압)는 각각 유기된 전압만큼 게이트와 소오스 사이의 전압차에 변동이 생긴다.

이는 다음의 수식과 같이, VGS의 값이 변동되기 때문에 출력드라이버 P1,N1의 입력캐패시턴스를 충/방전(charging/discharging)하는 전류량이 변동된다.

즉, I_D= uW/2L * (V_GS- V_TH)²(saturation에서의 current)

이와같이 VGS=Vin-VSS가 새로운 구조에서는 VGS=Vin-VSSN1이 되기 때문에 전류량이 변동함을 알 수 있다.

본 발명에 의한 데이터출력버퍼의 프리드라이버에서는 프리드라이버의 출력의 기울기를 변동가능하게 함으로서, 슬루레이트의 조정이 가능하게 된다. 도 6의 구성에서 예컨대 3개의 풀업(pull-up)제어신호 P0,P1,P2에 각각 대응적으로 동작하는 제1풀업 스위칭수단 SP0,SP1,SP2 모두를 온(on)시켜야 하는 경우에는 상기 3개의 풀업제어신호 P0,P1,P2를 모두 인에이블시켜 3개의 스위칭트랜지스터 SP0,SP1,SP2를 모두 턴-온 시켜 그에 상응한 소오스전압 VDDP1을 유기시키고, 예컨대 스위칭수단 SP2를 온시켜야 하는 경우에는 상기 3개의 풀업제어신호 P0,P1,P2중에서 P2만을 인에이블시켜 스위칭트랜지스터 SP2만을 턴-온 시켜 그에 상응한 소오스전압 VDDP1을 유기시키면 된다.

이상에서 설명한 바와 같은 본 발명에 의한 반도체메모리장치의 데이터출력버퍼는, 프리드라이버의 소오스부분에 저항 또는 모스트랜지스터와 같은 스위칭소자를 연결시킴에 의해 슬루레이트를 조정가능하게 함으로서, 칩의 PVT 특성에 따라 각기 슬루레이트를 다르게 가져갈 수 있음으로 해서 결과적으로 출력버퍼의 동작을 안정화시키는 효과가 발생한다.

Claims

반도체메모리장치에 있어서,

적어도 2개 이상의 풀업제어신호에 각각 대응적으로 동작하는 풀업 스위칭수단과,

적어도 2개 이상의 풀다운제어신호에 각각 대응적으로 동작하는 풀다운 스위칭수단과,

상기 풀업 및 풀다운 스위칭수단으로부터 전원을 공급받아 그 출력신호의 기울기가 결정되는 프리드라이버와,

상기 프리드라이버의 출력에 응답하여 동작하는 출력드라이버를

구비함을 특징으로 하는 데이터출력버퍼.
제1항에 있어서,

상기 풀업스위칭수단은 저항으로 이루어짐을 특징으로 하는 데이터출력버퍼.
제1항에 있어서,

상기 풀업스위칭수단은 피모스트랜지스터로 이루어짐을 특징으로 하는 데이터출력버퍼.
제1항에 있어서,

상기 풀다운스위칭수단은 저항으로 이루어짐을 특징으로 하는 데이터출력버퍼.
제1항에 있어서,

상기 풀다운스위칭수단은 엔모스트랜지스터로 이루어짐을 특징으로 하는 데이터출력버퍼.
제1항에 있어서,

상기 프리드라이버는, 피모스트랜지스터와 엔모스트랜지스터로 이루어진 인버터로직으로 구성됨을 특징으로 하는 데이터출력버퍼.
반도체메모리장치에 있어서,

3개의 풀업제어신호 P0,P1,P2에 각각 대응적으로 동작하는 제1풀업 스위칭수단과,

3개의 풀다운제어신호 NO,N1,N2에 각각 대응적으로 동작하는 제1풀다운 스위칭수단과,

상기 제1풀업 및 제1풀다운 스위칭수단으로부터 각기 유기된 전원을 공급받아 그 출력신호의 기울기가 결정되는 풀업용 프리드라이버와,

상기 프리드라이버의 출력에 응답하여 동작하는 풀업용 출력드라이버와,

3개의 풀업제어신호 P3,P4,P5에 각각 대응적으로 동작하는 제2풀업 스위칭수단과,

3개의 풀다운제어신호 N3,N4,N5에 각각 대응적으로 동작하는 제2풀다운 스위칭수단과,

상기 제2풀업 및 제2풀다운 스위칭수단으로부터 각기 유기된 전원을 공급받아 그 출력신호의 기울기가 결정되는 풀다운용 프리드라이버와,

상기 풀다운용 프리드라이버의 출력에 응답하여 동작하는 풀다운용 출력드라이버를 구비함을 특징으로 하는 데이터출력버퍼.