KR100318685B1

KR100318685B1 - 프로그래머블임피던스콘트롤회로

Info

Publication number: KR100318685B1
Application number: KR1019970040273A
Authority: KR
Inventors: 양승권; 윤용진
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-08-22
Filing date: 1997-08-22
Publication date: 2002-02-19
Also published as: KR19990017367A; JPH11177380A; TW434541B; US6114885A; JP4402185B2

Abstract

반도체 장치의 오프 칩 드라이버의 임피던스를 정확히 콘트롤 하기 위해, 본 발명에 따른 콘트롤 회로는, 상기 오프 칩 드라이버의 출력 임피던스를 상기 장치의 전송라인의 임피던스와 매칭하고자 상기 오프칩 드라이버내의 풀업과 풀다운 드라이버를 서로 반대 도전형의 트랜지스터들로 분리구성하고, 상기 풀업과 풀 다운 드라이버의 임피던스 제어패스를 각기 독립적으로 구동하는 것을 특징으로 한다.

Description

프로그래머블 임피던스 콘트롤 회로{PROGRAMMABLE IMPEDANCE CONTROL CIRCUITS}

본 발명은 동기형 스태틱 램 등과 같은 반도체 메모리 분야에 관한 것으로, 특히 프로그래머블 임피던스 콘트롤 회로에 관한 것이다.

통상적으로, 시스템 보오드상에서 반도체 콤퍼넌트들의 칩 대 칩 신호 인터페이스 레벨은 고집적 및 저전력화 요구에 따라 라아지 스윙(large swing)에서 스몰 스윙(small swing)으로 바뀌는 추세에 있다. 라아지 스윙의 대표적인 예로서 TTL, LVTTL 또는 LVCMOS 등이 있으며, 스몰 스윙의 대표적인 예로서는 HSTL, GTL,ECL 등이 있다. 시스템 보오드에서 스몰 스윙 인터페이스를 사용하게 된 배경은 보오드에서 콤퍼넌트들 상호간의 신호전달의 속도를 향상시키고 그 때 소비되는 전력을 줄이고자 하는 것에서 비롯된다.

그러나 이러한 스몰 스윙 인터페이스는 노이즈에 의한 영향을 상대적으로 크게 받으므로 라이지 스윙에 대한 노이즈 대책보다 더욱 세심한 대책이 필요해진다. 그러한 대책중의 하나로서는 마크 에이 호로위츠(Mark A.Horowitz)외 다수에게 특허 허여되고 1993년 10월 19일자로 발행된 미국 특허번호 5,254,883의 제목"ELECTRICAL CURRENT SOURCE CIRCUITRY FOR A BUS"하의 기술이 있다. 상기의 특허는 ECL등의 레벨에 적용되는 것으로서, 버스 전류를 콘트롤하는 트랜지스터 회로를 포함하는 전류원 회로를 개시한다. 또한, 저전원 고집적용 SRAM을 위한 노이즈 대책의 대표적인 예는 "프로그래머블 출력 임피던스"가 개시되어 있다. 이 기술에 따르면 칩 외부에서 가변저항을 사용함에 의해 칩 내부의 출력 드라이버의 임피던스를 바꿀 수가 있다. 이에 의해 시스템 보오드 셋업시 칩의 출력 드라이버와 시스템 보오드간에 정교한 임피던스 매칭이 이루어 질 수 있게 된다.

도 1은 종래의 반도체 메모리 장치에 적용된 임피던스 콘트롤 회로의 블록도이다. 도 1에서 칩외부의 가변저항 170은 칩 외부의 ZQ패드(AQPAD)와 VSSQ간에 연결되는 저항으로서 출력 드라이버의 소망하는 임피던스 범위보다 훨씬 큰 값을 사용한다. 예컨대 5배 이상이다. 이 것은 저항 170을 통하여 흐르는 직류전류를 줄이기 위해서 이며, 이에 따라 내부적으로 임피던스는 5분의 1로 줄게 되어 희망하는 출력 드라이버 임피던스로 콘트롤된다.

상기 저항 170의 값을 증가시키면 상기 ZQ패드의 전위가 원래의 출력 임피던스의 레벨을 나타내는 REFIO의 전위보다 높아지게 된다. 이 결과는 전압 비교기 150에 의해 비교되어 출력 UDZQ가 카운트 다운되는 상태를 유발한다. 상기 출력 UDZQ에 의해 업/다운 카운터 160은 다운 카운트를 하고 그의 카운팅 출력 CTQx(여기서, x는 1내지 5의값)는 ZQ검출기 140으로 돌아가서 상기 REFIO를 업데이트 시키는 동시에 ZQ드라이버 110을 구동시킨다. 상기 ZQ드라이버 110에는 레지스터(register)가 내장되어 있으며, 상기 드라이버 110은 출력 인에이블 콘트롤 신호인 HIZs에 응답하여 카운팅 결과 값을 저장한다. 상기 드라이버 110의 출력 DZQx는 출력 버퍼 120을 구동하는데 사용되고, 상기 버퍼 120의 출력 DOUx, DODx는 오프칩 드라이버 130을 구동한다. 이와 같이 상기 드라이버 130의 출력 DQ에 의한 출력 임피던스 값 ZQ가 상기 가변저항 170의 저항 값 RQ의 5분의 1값과 매치될 때까지 상기의 동작과정이 반복된다. 상기한 바와 같이, 저항 170의 저항값을 증가시키는 경우에는 출력 임피던스를 증가시키는 동작이 실시된다. 한편, 상기 저항 170의 저항값을 감소시키는 경우에는 상기의 경우에서 카운터가 업 카운터를 하는 동작만이 다르고 나머지는 같은 동작을 한다. 결국 이 경우에는 출력 임피던스를 감소시키는 동작이 실시된다.

도 2는 도 1중 ZQ검출기 140에 대한 일예의 세부회로도이다. 여기서, 도 2는 상기 저항 170의 구성을 제외하고 상기 ZQ검출기 140에 대응된다. 도 2에서, 저항값 RQ의 변화는 상기 ZQ패드의 전위를 변동시켜 결과적으로 상기 도 1에서와 같이 비교기 150 및 카운터 160을 통해 출력 CTQ1-5의 변화로써 검출기 140으로 다시 귀환됨을 알 수 있다. 이는 서로 병렬로 연결된 풀다운 엔모오스 트랜지스터들 PD1~PD6이 온 또는 오프동작을 수행하여 상기 REFIO의 전위를 업-데이트 하기 때문이다. 결 국 이 동작은 상기 가변 저항 RQ와 상기 NMOS PD1-PD6들의 저항값에 의해 상기 ZQ패드의 전위와 상기 REFIO의 전위가 서로 일치되는 것에서 수행된다.

도 3은 도 1에 도시된 오프칩 드라이버 130의 일예의 상세도이다. 도 1내의 상기 카운터 160의 출력은 ZQ드라이버 110에 저장되고, 상기 드라이버 110의 출력 DZQ1~DZQ5는 출력 버퍼 120에 의해 데이터 DATA/DATAB와 조합되어 출력 DOU1~DOU5, DOD1~DOD5로 나타난다. 여기서, 상기 데이터 DATA/DATAB는 칩 외부로 드라이브될 내부 데이터이며 상기 데이터 DATA는 출력 DOU1~DOU5으로서 상기 드라이버 130에 인가된다. 상기 데이터 DATAB는 출력 DOD1~DOD5으로서 인가된다. 상기 데이터 DATA가 "하이"이면 출력 DOU1~DOU5는 상기 DZQ1~DZQ5의 상태에 따라 결정된다. 즉, 이 경우에 도 3내의 풀업용 NMOS트랜지스터들 PUT1~PUT6이 선택적으로 온/오프되어 출력 DQ의 임피던스 레벨이 원하는 레벨로 맞춰진다. 이때, 상기 도 3내의 풀다운용 NMOS트랜지스터들 PDT1~PDT6은 상기 데이터 DATAB가 "로우"이므로 모두 오프상태이다. 한편, 상기 DATA가 "로우"이면 위의 동작과는 반대로 되어 풀다운용 NMOS트랜지스터들 PDT1~PDT6이 턴온된다.

도 3에서 보여지는 상기 풀다운용 NMOS트랜지스터들 PDT1~PDT6의 채널 사이즈는 상기 도 2에서 보여지는 풀다운 NMOS트랜지스터들 PD1~PD6의 그 것에 비해 5배정도이다. 이러한 이유는 출력 임피던스의 값을 상기 RQ의 5분의 1로 환원시키기 위함이다. 즉, 이전에 상기 가변저항 RQ는 출력 임피던스 값의 5배로 설정되었기때문에 이를 다시 원래의 값으로 해주어야 하기 때문이다. 상기 풀업용 NMOS트랜지스터들 PUT1~PUT6의 사이즈는 상기 풀다운 NMOS트랜지스터들 PDT1~PDT6의 사이즈에 비해 크게 한다. 이는 NMOS트랜지스터의 특성상 피모오스에 비해 풀업의 구동력이 저하되므로 구동력을 높이기 위해서이다. 높이는 경우 풀업과 풀다운시의 임피던스는 서로 동일하게 하여야 한다.

도 3에서 보여지는 드라이버 130의 전원전압 VDDQ는 스몰스윙 인터페이스를 구현하기 위해 칩 내의 다른 회로에서 사용되는 전압 레벨과는 달리 낮은 전압으로서 제공되어진다. 뿐만 아니라 상기 도 2의 전원전압 VDDQ의 레벨도 임피던스 매칭을 위해 마찬가지이다. 이 경우에 상기 전원전압 VDDQ은 외부전압의 변동에 기인하여 변화가 있기 마련이므로 드라이버 130은 실제로 설계된 대로의 동작특성을 수행하기 어렵다. 예를 들어, 도 2에서 풀다운 측에 의존하여 검출과 비교동작을 수행시 풀업측은 풀다운 측에 의해 평가(에벨루에이션)된 결과를 추종하므로 상기한 전원전압의 변동이 있는 경우에 임피던스 매칭은 정확히 되어지기 어려운 것이다.

더우기, 상기 NMOS트랜지스터들 PUT1~PUT6을 풀업용 트랜지스터로써 사용하기 때문에 임피던스 콘트롤이 근본적으로 어렵다는 문제가 있다. 즉, NMOS트랜지스터가 풀 다운용으로서 사용되는 경우에는 기판과 소오스단자가 모두 접지되어 있으므로 양호한 풀다운 동작특성이 얻어지나, 풀업용으로 사용되는 경우에는 기판은 접지되나 소오스 단자는 출력단이 되므로 전위가 불안정하게 된다. 이에 따라 백 바이어스 영향에 의한 문턱전압의 증가가 발생하고 이 또한 공정의 변화에 다른 영향을 받는 인자이므로 임피던스 콘트롤이 어려워지는 것이다. 특히, 도 3은 HSTL과같은 스몰 스윙 인터페이스용으로서 설계된 회로 예인데, 이 경우에 상기 전원전압 VDDQ은 약 1.5볼트 정도로서 인가되고 장치 전원전압 VDD는 약 3.3볼트 정도로 인가된다. 만약, 상기 장치 전원전압 VDD가 약 2.5볼트 이하로 인가되는 경우에 상기 NMOS트랜지스터를 풀업용으로서 사용한다면 임피던스 콘트롤은 문제로 된다. 즉, 이 경우에는 게이트와 소오스간 전압 및 드레인과 소오스간 전압의 차이가 줄어들므로 풀업의 특성이 저하된다.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 반도체 메모리 장치의 임피던스 콘트롤 회로를 제공함에 있다.

본 발명의 다른 목적은 오프 칩 드라이버의 임피던스를 정확히 콘트롤 할 수있는 회로를 제공함에 있다.

본 발명의 또 다른 목적은 오프칩 드라이버와 전송라인간의 임피던스를 서로 일치시키는 프로그래머블 임피던스 콘트롤 회로를 제공함에 있다.

도 1은 종래 기술에 따른 임피던스 콘트롤 회로의 블럭도.

도 2 및 도 3은 도 1중 일부 블럭을 보인 회로도.

도 4는 본 발명에 따른 프로그래머블 임피던스 콘트롤 회로의 블럭도.

도 5 내지 도 7은 도 4중의 일부 블럭을 각기 보인 상세도.

상기한 목적들을 달성하기 위하여, 본 발명에 따라, 반도체 메모리 장치의 출력버퍼에 연결된 오프칩 드라이버의 출력 임피던스를 상기 장치의 전송라인의 임피던스와 매칭하기 위한 콘트롤 회로는, 상기 오프칩 드라이버내의 풀업과 풀다운 드라이버를 서로 반대 도전형의 트랜지스터들로 분리구성하고, 상기 풀업과 풀 다운 드라이버의 임피던스 제어패스를 각기 독립적으로 구동하는 것을 특징으로 한다.

즉, 본 발명의 보다 상세화된 기술적 사상에 따라, 스태틱 랜덤 억세스 메모리 장치의 출력버퍼에 연결된 오프칩 드라이버의 출력 임피던스를 상기 장치의 전송라인의 임피던스와 매칭하기 위한 콘트롤 회로는, 상기 장치의 외부에 풀업 및 풀 다운을 위해 각기 설치된 가변 저항소자와, 귀환되는 업 및 다운 카운팅 정보에 응답하여 상기 가변 저항소자의 조정값에 따라 각기 변화된 풀업 및 풀다운 제1전위에 상기 오프칩 드라이버의 임피던스에 관련된 기준 풀업 및 풀다운 제2전위를 각기 일치시키기 위한 검출기와, 상기 제1,2전위를 각기 서로 비교하는 비교기와, 상기 비교기의 출력 값에 따라 각기 카운팅을 하여 상기 업 및 다운 카운팅 정보를 발생하는 카운팅부와, 상기 업 및 다운 카운팅 정보와 하이임피던스 논리신호에 따라 임피던스 증감정보를 상기 출력버퍼에 출력하는 임피던스 드라이버를 포함하는 것에 의해 서로 반대 도전형의 트랜지스터들로 분리구성된 상기 오프칩 드라이버내의 풀업과 풀 다운 드라이버의 임피던스 제어패스가 각기 독립적으로 구동되도록 한 것을 특징으로 한다.

상기 본 발명에 의하면, 풀업 특성을 개선하여 정확한 임피던스 매칭을 얻게 되는 이점이 있다.

본 발명의 타의 이점과 신규한 특징들은 이하에서 첨부된 도면들과 함께 상세히 설명될 때 보다 명백하게 나타날 것이다.

이하에서는 본 발명에 따른 바람직한 실시예가 첨부된 도면들을 참조하여 상세히 설명되어질 것이다. 첨부된 도면들내에서 서로 동일한 요소나 부분들은 비록 다른 도면내에 있더라도 이해의 편의를 위해서 동일 내지 유사한 참조부호 또는 명칭으로서 라벨링된다. 다음의 설명에서는 본 발명의 보다 철저한 이해를 제공하기 위해 특정한 상세들이 예를 들어 한정되고 자세하게 설명된다. 그러나, 당해 기술분야에 통상의 지식을 가진 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 상기한 설명에 의해서 만도 실시될 수 있을 것이다. 또한, 본 분야에 너무나 잘 알려진 엔형 및 피모오스 트랜지스터의 세부동작 및 공지의 제조공정은 본 발명의 요지를 모호하지 않게 하기 위해 불필요하게 상세히 설명되지 않을 것이다.

도 4는 본 발명에 따른 임피던스 콘트롤 회로의 블록도이다. 도 4를 참조하면, 풀 다운측은 도 1의 구성을 그대로 이용하고, 풀업 콘트롤의 효율을 높이기 위한 풀업측의 블록들이 더 추가되어 있음을 알 수 있다. 즉, 이러한 블록들은 참조 부호 141~161이다. 그리고 오프칩 드라이버 131의 구성도 도 6과 같이 새롭게 구성된다. 도 4에서, 가변저항 170은 풀다운 드라이버의 임피던스 콘트롤을 위해서만 사용되고 가변저항 171은 풀업 드라이버의 임피던스 콘트롤을 위해서 사용되는 것이다. 상기 가변저항 171의 저항값 RQ_U을 증가시키면 ZQPAD_U의 전위가 풀업 드라이버의 원래 임피던스 레벨을 나타내는 REFIO_U의 전위보다 낮아진다. ZQ비교기 151은 낮아진 상기 ZQPAD_U의 전위와 REFIO_U의 전위를 비교하고 다운 카운트를 지시하는 출력 ZQUP를 생성한다. 카운터 161은 상기 출력 ZQUP에 응답하여 다운카운트를 수행하고 그 결과로써 출력 CTQ_Ux를 제공한다. 상기 출력 CTQ_Ux은 상기 검출기 141로 피이드백되어 상기 REFIO_U의 전위를 갱신한다. 또한, 동시에 출력CTQ_Ux은 드라이버 111에 인가되어 ZQ드라이버 111을 구동시킨다. 여기서, 레지스터를 내장한 상기 ZQ 드라이버 111은 출력 인에이블 제어신호 HIZs에 의해 상기 카운팅의 결과값 즉, CTQ_Ux를 저장한다. 상기 ZQ 드라이버 111의 출력 DZQ_Ux는 출력버퍼 121을 구동하고, 상기 출력버퍼 121의 출력 DOUx는 오프칩 드라이버 131에 인가된다. 오프칩 드라이버 131에서 출력되는 데이터 DQ의 임피던스 값 ZQ가 상기 가변 저항값 RQ_U의 5분의 1이 될 때까지 상기한 동작은 반복된다. 상기한 바와 같이, 저항 171의 저항값을 증가시키는 경우에는 출력 임피던스를 증가시키는 동작이 실시된다.

한편, 반대로 상기 가변저항 171의 저항값 RQ_U을 감소시키면 상기의 경우에서 카운터 161이 업 카운터를 하는 동작만이 다르고 나머지는 같은 동작을 한다. 결국 이 경우에는 출력 임피던스를 감소시키는 동작이 실시된다.

도 5는 도 4에 보여진 ZQ 검출기들 140 및 141의 일실시예 대한 상세 회로도이다. 도 5에서 상기 ZQ검출기 140의 구성은 도 2의 구성 부분과 동일하며, ZQ검출기 141의 상세가 새로이 구성된다. 상기 가변저항 171은 상기 ZQ검출기 141에 제외된다. 도 5에서, 가변저항 171의 저항값 RQ_U의 변화는 상기 ZQ_U의 전위를 변동시켜 결과적으로 상기 도 4에서와 같이 비교기 151 및 카운터 161을 통해 출력 CTQ_U1~CTQ_U5의 변화로써 검출기 141로 다시 귀환됨을 알 수 있다. 이는 서로 병렬로 연결된 풀업 피모오스 트랜지스터들 PU10~PU15가 온 또는 오프 동작을 수행하여 상기 REF_U의 전위를 업-데이트하기 때문이다. 결국 이 동작은 상기 RQ_U와 상기 PMOS PU10~PU15의 저항 값에 의해 상기 ZQ_U의 전위와 상기 REF_U의 전위가 서로 일치되는 것에서 수행된다.

도 7은 도 4중 ZQ드라이버 111의 일 실시에 따른 도면이다. 인버터 I1은 드라이버의 인에이블 신호 HiZs를 반전하는 기능을 수행한다. 피형 모오스 트랜지스터 P2 및 엔형 모오스 트랜지스터 N1은 입력신호 CTQi에 응답하는 하나의 인버터를 구성한다. 피형 모오스 트랜지스터 P1 및 엔형 모오스 트랜지스터 N2의 드레인 단자들 각각은 상기 피형 모오스 트랜지스터 P2 및 엔형 모오스 트랜지스터 N1의 소오스 단자에 각기 연결되어 상기 인버터의 제어용으로서 기능한다. 인버터 I2, I3은 래치용이다. 인버터 I4는 구동용으로서 출력 DZQi을 생성한다. 상기 도 7의 회로는 상기 인에이블 신호 HiZs가 "하이"인 경우에 동작하여 출력 DZQi을 생성한다. 만약, 상기 인에이블 신호 HiZs가 "로우"인 경우에는 비동작하여 이전에 래치된 출력 DZQi을 발생한다.

도 6은 도 4중 오프칩 드라이버 131의 일예의 상세도이다. 도 4내의 상기 카운터 161의 출력 CTQ_Ux는 ZQ 드라이버 111에 저장되고, 상기 ZQ드라이버 111의 출력 DZQ_U1~DZQ_U5는 출력버퍼 121에 의해 데이터 DATA/DATAB와 조합되어 출력 DOU1-DOU5로 나타난다. 여기서, 상기 데이터 DATA/DATAB는 칩외부로 드라이브될 내부 데이터이며 상기 데이터 DATA는 출력 DOU1~DOU5으로서 상기 오프칩 드라이버 131에 인가된다. 이 경우에 상기 출력 DOU1~DOU5는 "로우" 인에이블이다. 왜냐하면, 도 6내의 풀업용 트랜지스터들 PUT11, PUT21,..,PUT61이 모두 PMOS트랜지스터들로 되어 있기 때문이다. 도 4에서 출력버퍼 121에 입력되는 상기 데이터 DATA가 논리 "하이"이면 출력 DOU1~DOU5는 ZQ드라이버 111의 출력신호 DZQ_U1~DZQ_U5의 상태에 따라 결정된다. 즉, 이 경우에 도 6내의 풀업용 PMOS트랜지스터들 PUT11~PUT61이 선택적으로 온/오프되어 출력 DQ의 임피던스 레벨이 원하는 레벨로 맞춰진다. 이 때, 상기 도 6내의 풀다운용 NMOS트랜지스터들 PDT1~PDT6은 상기 데이터 DATAB가 "로우"이므로 모두 오프상태이다. 한편, 상기 DATA가 "로우"이면 위의 동작과는 반대로 되어 풀다운용 NMOS트랜지스터들 PDT1~PDT6이 턴온된다.

도 6에서 보여진 오프칩 드라이버 131은 풀업과 풀다운 패스가 서로 독립적으로 임피던스 콘트롤되기 때문에 도 3과는 달리 보다 정확한 콘트롤이 수행된다. 즉, 보다 정확한 임피던스 매칭이 이루어진다. 예를 들어, 풀업용 PMOS 트랜지스터들 PUT11~PUT61의 소오스 단자들에 공통적으로 제공되는 VDDQ에 변화(variation)가 발생하더라도 이는 도 5내의 ZQ검출기 141에 의해 그대로 보상이 된다. 왜냐하면, 상기 ZQ검출기 141의 내부구성도 상기 풀업용 트랜지스터들 PUT11~PUT61과 마찬가지로 PMOS트랜지스터로 구성되어 있기 때문이다. 상기 전원전압의 변화에 대한 보상뿐만 아니라, 트랜지스터 제조공정상의 공정 파라메타의 변화에 기인하는 임피던스의 변화도 상기한 바와 같이 동일한 타입의 트랜지스터를 사용하므로 보상이 이루어진다. 더우기, 종래의 도면 도 3에서와 같이 풀업용의 트랜지스터를 엔형 모오스 타입으로 사용시 발생하였던 백 바이어스 영향(effect)이 본 발명의 경우에는 나타나지 않는다. 즉, 백 바이어스 영향을 받지 않게 된다. 왜냐하면, 본 발명의 경우에는 풀업용의 트랜지스터를 피형 모오스 트랜지스터로 구현하기 때문이며, 이 경우에 구체적으로 기판과 소오스 단자 모두에 상기 전원전압이 인가되므로 출력 DQ를 VDDQ의 레벨까지 충분히 풀업시킬 수 있다.

또한, 상기한 회로를 HSTL과 같은 스몰 스윙 인터페이스에서 전원전압 VDD가 낮게 인가되는 경우에 적용하더라도 임피던스 콘트롤이 정확히 이루어진다. 즉, 이 경우에 게이트와 소오스간 전압이 드레인과 소오스간 전압을 상회하게 되어 풀업의 특성이 개선된다.

상술한 바와 같은 본 발명에 따르면, 풀업특성을 개선하여 반도체 메모리 장치내의 오프 칩 드라이버의 임피던스를 정확히 콘트롤할 수 있는 효과가 있다.

Claims

스태틱 랜덤 억세스 메모리 장치의 출력버퍼에 연결된 오프칩 드라이버의 출력 임피던스를 상기 장치의 전송라인의 임피던스와 매칭하기 위한 콘트롤 회로에 있어서;

상기 장치의 외부에 풀업 및 풀 다운을 위해 각기 설치된 가변 저항소자와;

귀환되는 업 및 다운 카운팅 정보에 응답하여 상기 가변 저항소자의 조정값에 따라 각기 변화된 풀업 및 풀다운 제1전위에 상기 오프칩 드라이버의 임피던스에 관련된 기준 풀업 및 풀다운 제2전위를 각기 일치시키기 위한 검출기와;

상기 제1 및 제2전위를 각기 서로 비교하는 비교기와;

상기 비교기의 출력 값에 따라 각기 카운팅을 하여 상기 업 및 다운 카운팅 정보를 발생하는 카운팅부와;

상기 업 및 다운 카운팅 정보와 하이-임피던스 논리신호에 따라 임피던스 증감정보를 상기 출력버퍼에 출력하는 임피던스 드라이버를 포함하는 것에 의해,

서로 반대 도전형의 트랜지스터들로 분리 구성된 상기 오프칩 드라이버내의 풀업과 풀 다운 드라이버의 임피던스 제어패스가 각기 독립적으로 구동되도록 한 것을 특징으로 하는 회로.
반도체 메모리 장치의 드라이버 출력 임피던스를 출력라인의 임피던스와 매칭하기 위한 회로에 있어서;

상기 장치의 외부에 연결된 저항수단의 값에 따라 변화되는 제1전위와 오프칩 드라이버의 임피던스 정보를 보유하는 제2전위를 검출하는 검출기와,

상기 제1 및 제2전위를 서로 비교하는 비교기와,

상기 비교기의 출력 값에 따라 증감 카운팅을 하는 카운터를 구비하고,

상기 카운터의 출력이 상기 제2전위의 값을 수정함과 동시에 일련의 회로를 거쳐 상기 오프칩 드라이버의 임피던스를 수정 또는 상기 일련의 과정을 반복함으로써 상기 오프칩 드라이버와 상기 전송라인간에 임피던스 매칭을 이루게 하는 회로로서, 상기 오프칩 드라이버의 풀업 임피던스를 제어하는 회로와 풀다운 임피던스를 제어하는 회로가 각기 별도로 되어 있는 것을 특징으로 하는 회로.
제1항에 있어서, 상기 오프칩 드라이버내의 풀업 드라이버는 피모오스 트랜지스터들로 이루어짐을 특징으로 하는 회로.
제1항에 있어서, 상기 검출기는 상기 오프칩 드라이버내의 풀업 드라이버를 구성하는 트랜지스터들과 동일한 타입의 트랜지스터들을 포함하는 것을 특징으로 하는 회로.
반도체 메모리 장치의 출력버퍼에 연결된 오프 칩 드라이버의 출력 임피던스를 신호 전송라인의 임피던스와 매칭하기 위한 회로에 있어서;

상기 오프칩 드라이버내의 풀업과 풀다운 드라이버를 각기 피형 트랜지스터들 및 엔형의 트랜지스터들로 분리구성하고, 상기 풀업과 풀다운 드라이버의 임피던스 제어패스를 각기 독립적으로 구동하여 풀업 제어 특성을 높인 것을 특징으로 하는 회로.