TW434541B - Programmable impedance control circuit - Google Patents

Description

經濟部中央標準局貝工消費合作社印製 ! ' Α7 Β7 五、發明説明（t ) 1. 發明範圍' 本發明與半導記憶體範圍有關，比方説同步靜態随機存 取記憶體（SRAM)，特別是與可程式之阻抗控制電路有 關。. 2. 相關技術説明 通常’系統板半導體組件的晶片對晶片信號介面電平會 從大振篆偏移至小振弧，以因應高裝置強度及低功率耗散 的需求。晶體-晶體邏輯（TTL)、低電壓TTL(LVTTL)、以 及低電壓互補性金屬氧化物半導體（LVCMOS)電平爲主要 的大振氣；而高速收發器邏輯（HSTL)、喷式收發器邏輯 (GTL)、以及發射器耦合邏輯（ECL)電平爲爲主要的小振 故。在系統板使用小振汰介面係基於以下需要：增加系統 半组件間的資料傳送率，並減低功率耗散。 不過，相較於大振篆介面而言，小振孤介面較易受到嗓 聲影響’因此需要更進步的技術。1993年1 0月1 9日發行 的美國專利號碼5,254,883“匯流排的電流源電路’，，專利人 Mark A. Horowitz即爲其中之一。本發明可應用於ECL這’ 類邏輯電平，係以電流源電路爲主題，包括可以控制匯流 排電流的晶體電路。此外，“可程式輸出阻抗，，可用以解決 低功率及高密度SRAM的噪聲。根據本技術，可以使用晶 片外可變電阻器來改變片上輸出驅動器的阻抗。因此，可 以在設定系統板時，於晶片的輸出驅動器與系統板之間達 成阻抗匹配。 圖1係半導記憶裝置所使用的傳統阻抗控制電路的構造 __________ -4- 本紙張尺度適用中國ΪΙ家標準（CNS > A4規格（2丨0^297公釐） -------- f請先閱讀背面之注意事項再填寫本頁) 、1Τ 1 顰 Α7 Β7 2 五、發明説明（ 圖。圖1晶片外可變電阻器170係耦合於晶片外ZQ衰減 器ZQPAD以及電源電壓VSSQ之間。可變電阻器J 7〇使用 的値’超過輸出驅動器所需的阻抗値範園，比方説，5或 6倍，以減低流經可變電阻器17〇的直流電。因此，電路 阻抗減爲原來的1/5，且可依照輸出驅動器的所需阻抗加 以控制。 經濟部中央標準局—工消費合作社印製 增加可變電阻器170的値，ZQ衰減器ZQPAD的電位將 會高於信號REFIO的電位，REFIO爲原始輪出阻抗電 平。此時，ZQ比較器15〇會將這兩個電位與輸出UDZQ 加以比較，以指揮倒數計數。ZQ計數器16〇.執行倒數計 數，以回應ZQ比較器150的UDZQ輸出，並反饋一個計 數過的結果値CTQx(此處的X爲介於1至5的値）给Zq偵 測器140，以更新信號REFI〇，並同時驅動zq驅動器 110。驅動ZQ驅動器110包含暫存器，可以儲存計數過的 結果値CTQx，以回應輸出啓動控制信號HIZ。ZQ驅動 器Π0的輸出DZQx係用以驅動輸出缓衝器12〇，而輸出 緩衝器120的輸出D0Ux及d〇Dx係用以驅動晶片外驅動 器13 0。上述操作必須重覆至晶片外驅動器丨3 〇其輸出d ^ 的阻抗値ZQ爲可變電阻器17〇電阻値Rq的1/5爲止。反 之’可變電阻器170電阻値RQ降低時，必須操作阻抗控 制電路，以降低輸出阻抗ZQ，除了由ZQ計數器160執行 正數計數之外，其他程序與上述一樣。 圖2係圖1 2 Q偵測器14〇的詳細電路圖。此處_併顯示 了 ZQ驅動器14〇與可變電阻器ι7〇。圖2，可變電阻器 -—_ -5- Λ3Α54a7 B7 五、發明説明（3 ) wi 170電阻値RQ的變化會變更ZQ衰減器ZQPAD的電位， 並經由ZQ比較器150及ZQ計數器160，以輸出CTQ1-5 的變化反饋至ZQ偵測器140。原因在於信號REFIO電 位，係以打開或關閉平行連接的下拉NMOS電晶體PD1至 PD6加以更新。這種操作藉由可變電阻器170電阻値RQ 與NMOS電晶體PD1至PD6的電阻値，使得ZQ衰減器 ZQPAD以及信號REFIO的電位相同。 經濟部中央梯準局貝工消費合作社印製 <請先閱讀背面之注意事項再填寫本頁) 圖3係圖1晶片外驅動器130的詳細電路圖。2(^計數器 160的輸出CTQx儲存在ZQ驅動器110，ZQ驅動器110 的輸出DZQ1-5與資料DATA及DATAB组合至輸出缓衝器 120的DOUx與DODx。此處，DATA及DATAB係必須驅 動晶片外的内部資料。DATA及DATAB應用於晶片外驅 .動器130，分別做爲輸出DOU1-5及DOD1-5。如果資料 DATA高，則輸出DOU1-5取決於DZQ1-5的狀態。換言 之，選擇打開或關閉圖3的下拉NMOS電晶體PUT卜6的電 源，即可將輸出D Q的阻抗電平調整至所要的電平。此 時，由於資料DATAB低，會關閉下拉NMOS電晶體PDTΙό 的電源 。如果 DATA 低， 則會打 開下拉 NMOS 電晶體 PDT1-6的電源。

由於圖3的下拉NMOS電晶體PDT1-6其波道數目爲圖2 下拉NMOS電晶體PD1-6波道數目的5倍，使其輪出阻抗 値爲電阻値RQ的1/5 。換言之，設定爲輪出阻抗值ZQ 五個値的電阻値RQ必須減低至其原始値。下拉NMOS電 晶體PUTi—6的比提升NMOS電，晶體PDT1-6大，以增加提 -6 - 本紙張尺度適用中國國家標準（CNS ) A4说格（2I0X297公釐） r 43A54 1 A7 B7 五、發明説明（4 ) 升驅動性能。由於NMOS電晶體的特色，其提升驅動性能 低於PMOS電阻器。此時，提升及下拉的阻抗必須相同。 嗓中的晶片外驅動器130的電源電壓¥〇〇(3及圖2中 的Z Q偵測器140的電源電壓VDDQ，必須低於晶片中另 一個電路的電壓電平，以分別完成小振弧介面與阻抗匹 配。不過，由於ZQ偵測器140的電源電壓VDDQ勢必因 爲外部電壓的變更而產生變化，因此設計出這種操作方式 的晶片外驅動器13 0。例如，如果偵測及比較主要取決於 圖2的提升部分，則滿偏部分會依照提升部分的诂計結 果。因此，電源電壓的變化使得阻抗匹配無法精準。 此外，由於使用NMOS電晶體PUT1-6做爲提升電阻器， 使得阻抗控制基本上就相當困難。換言之，如果由NMOS 電晶體做爲下拉電阻器，由於基片及源端子皆已接地，因 此可以達成相當良好的下拉操作效果。反之，如果以 NMOS電晶體做爲提升電阻器，在基片接地而源端子做爲 實If輸出端子的情況下，電位會變得不穩定。此時，下拉 壓效應會提高門檻電流，這個因素會受到處理方法變化的 影響，使得阻抗控制相當困難。圖3針對HSTL這類電平 的小振弧介面所設計的電路，其電源電壓VDDQ约爲 1.5V，該裝置的電源電壓VDD約爲3.3V。如果該裝置的 電源電壓VDD約爲2.5V或更低，使用NMOS電晶體來提 升電阻將不利於阻抗控制。換言之，閘門源電壓及漏源電 壓之間的差距將會縮小，而降低了提升的特性。 發明摘要 -7- 本紙張尺度適用中國國家標準（CNS > A4規格（2丨0 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印裝 434541^ ^ ___ 五、發明説明（ A7 B7 5 經濟部中央標準局®:工消費合作社印裂 本發明提供一種針對半導體記憶體裝置的可裎式阻抗控 制電路，以解決以上問題。 本發明的另一項目標係提供可程式阻抗控制電路，以精 確控制晶片外驅動器的阻抗。 本發明的另一項目標係提供可程式阻抗控制電路，以匹 配晶片外驅動器及傳輸線路之間的阻抗。 爲達成上述目標，提供可程式阻抗控制電路，以匹配晶 片外驅動器的輸出阻抗，該驅動器連接至半導體記情裝置 中具有傳輸線路阻抗的輸出誕衝器；其中晶片外驅動器包 括第一個導體類型電晶體的一個提升驅動器、.第二個導體 類型電晶體的_個下拉驅動器、以及分別驅動提升、下^ 驅動器的阻抗控制路徑。 另外，還提供可程式阻抗㈣電路，以匹配晶片外驅動 器的輸出阻抗，該驅動器連接至SRAMg 路阻抗的輸出缓衝器；其中晶片外驅動器包括有= 裝置所處理的第—個可變電阻器，該電阻器可以提 ㈣出電壓；-個SRAM裝置所處理的第二個可變電阻 :，該電阻器可以下拉輸出電壓；一個可以等化第一個提 升電位的第-個偵測器’其中第—個提升電位會随著第一 個可變電阻器所調整的電阻値改變’以回應訊’Γ與該晶片外驅動器阻抗相關的第二個基 車如升電位；一個可以等化第一個贫 32 4 r？ ^位的第二個偵測 器，其中第一個提升電位會随著第二ήΑ # [Ϊ0 /* ^ —可變電阻器所調整的t阻値改變，以回應反饋及正數魏倒數計數資訊，至與 t cnsJT^m {210^^· (請先閱讀背面之注意事項再填寫本頁) 12^. Μι 訂 89.12.0 5 修正 年月曰、 A7 補充 t 4 345 4 1 m 第86117493號專利申請案 說明書修正頁(89年12月） 五、發明説明（ (請先閲讀背面之注意事項再填离本頁) 居阳片外驅動器阻抗相關的第二個基準下拉電位·—個可 以將第#提升電位與第二個基準提升電位加以比較的第 個比較器’一個可以將第一個下拉電位與第二個基準下 拉：位加以比較的第二個比較器；一個可以根據第一個比 ::器的輸出值以執行計數功能，並輸出正數、倒數資訊的 第個汁數益，一個可以根據第二個比較器的輸出值以執 行計數功能，並輸出正數、倒數資訊的第二個計數器；一 個可以根據正數 '倒數資訊及高阻抗邏輯信號，將阻抗增 力減^資訊輸出至輸出緩衝器的阻抗驅動器，其中晶片 外驅動器包括了電阻器不同的導體類型，其提升、、下拉驅 動痣的阻抗控制路徑係分別驅動。 本=明的優點在於其精確的阻抗匹配係由改良的正壓特 性所冗成。 圖示簡述 以下描述與附圖相互參照，將更容易理解本發明的 標及優點。 係傳統阻抗控制電路的結構圓》 、3係圖1結構圖之電路圖。 經濟部中央標準局貝工消費合作社印策 如將 上述目 圖1 圖2 圖4 圖5 110 111 120 係根據本發明可程式阻抗控制電路的結構圖；以及 、6、7係圖4結構圖的詳細電路圖。 元件符號說明 z Q驅動器 z Q驅動器 輪出緩衝器 -9 - X 297公釐） 本紙張尺棚 第86H7493號專利申請案 說明書修正頁(89年12月） 五、發明説明（6a ) 姐12. G 5 I正 年月曰i士 A7 補充 B-7---- 經濟部中央標準局員工消費合作社印裝 12 1 輸出緩衝器 130 晶片外驅動器 13 1 晶片外驅動器 140 ZQ偵測器 141 Z Q偵測器 150 Z Q比較器 15 1 Z Q比較器 160 Z Q計數器 161 2 Q計數器 170 可變電阻器 171 可變電阻器 ZQPAD Z Q衰減器 YSSQ 電源電壓 UDZQ ZQ比較器之輸出 CTQx ZQ計數器之輸出 PD1-PD6 下拉電晶體 PD 1 0,PD 1 1 下拉電晶體 PU1-PU2 提升電晶體 PU 1 0-PU 1 5 提升電晶體 PUT1-PUT6 提升電晶體 PUT11-PUT61提升電晶體 PDT1-PDT6 下拉電晶體 11-14 變流器 P 1 SP2 P Μ 0 S電晶體 N1，N2 Ν Μ 0 S電晶體 -9a- (請先閱讀背面之注意事項再填寫本fj .裝 線 _ 本紙張尺度適用中國國家標準（CNS ) A4規格（2IOX297公釐） f M 鱗利申請案 五、發明説明feb ) _請專利範圍修正本(89年12月）

相關實例說明 謹參照附圖來詳細描述本發明實例。參照號碼係 中同樣號碼的㈣，以利了解β雖然對特定實例加以= 義、詳細描述，以釐清本發明的主題；熟悉本發明的人士。 (請先聞讀背面之注意事項再填寫本頁) 装· r m一 線 經濟部中央標準局負工消費合作社印裂 -9b - 本紙張尺度適用中國國家標準（CMS ) A4規格（2丨0><297公釐） 43454 A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明（7 =沒有這些細節說明，亦能實行本發明所描述的實例。 二丄對於眾所週知❾NM0S& PM0S電阻器的操作及製 以万法，此處並不贅言。 、圖4係根據本發明可程式阻抗控制電路的結構圖。圖4 的下拉部分採關丨結構的相對結構，而提升部分則有立 他邓件，以增加本發明可程式阻抗控制電路的提升控制效 率:參照號碼141、151、161係表示這些部件。晶片外驅 動器13 1亦採納圖6中的新結構。 二可變電阻器17G、m分別控制反壓、正壓驅動器的阻 ^。如果可變電阻器171的電阻値rq-U增加，則zq衰減 益ZQPADJJ的電位將低於信號REFI〇—u的電位，refi〇 係正壓式驅動器的原始阻抗電位^ z q比較器^ 51將Z q衰 減器ZQP AD一U變低的電位與信號refjo—u的電位加以比 較，並產生一個輸出ZQUP，以指揮倒數計數。ZQ計數 器161執行倒數計數，以回應接收自zq比較器i5i的 ZQUP，並輸出一個計數過的結果値CTQ—υχ。此處的 CTQ一Ux係反饋给ZQ偵測器141 ,以更新信號R£Fi〇—口 的電位，並同時驅動ZQ驅動器m。此處的ZQ驅動器 1Π包含暫存器，使用輸出啓動控制信號HIZ，以儲存計 數過的結果値CTQJtJx。ZQ驅動器110的輸出DZQ_Ux 係用以驅動輸出缓衝器121 ，而輸出缓衝器121的輸出 D〇Ux係用以驅動晶片外驅動器m 。上述操作必須重覆 至晶片外驅動器131其資料DQ輸出的阻抗値ZQ爲可變 電阻器171電阻俊RQ—U的1 / 5爲止。如上所述，如果可 本紙張尺度適用中國國家榇準（CNS > A4規格（210X297公釐） (請先閎讀背面之注意事項再填寫本頁〕 -訂 zi. 經濟部中央榡準局員工消t·合作衽印製 A7 B7 五、發明説明（8 ) 變電阻器171電阻値Rq_xj増加，即可操作可程式阻抗控 制電路，來增加輸出阻抗Z Q。 反之，可變電阻器171電阻値降低時，必須以上 述方式操作阻杬控制電路，以降低輸出阻抗z q，除了由 Z Q计數器161執行正數計數之外，其他程序—樣。 圈，5係圖4的ZQ偵測器140、141的詳細電路圖。圖5 的Z Q偵測器140有著圖2結構的相對結構，並增加了 z 〇 偵測器141，並可變電阻器1 η 一併顯示。可變電阻器工71 電阻値RQJLJ的變化會變更信號Zqjj的電位，並經由ZQ 比較器151及Z Q計數器161，以輸出CTQ—U1…5的變化反 饋至Z Q偵測器141。原因在於信號rEF_u電位，係以打 開或關閉平行連接的下拉PMOS電阻器PU10至PU15加以 更新s換言之，這種操作藉由可變電阻器1 7〗電阻値 RQ—U與PMOS電阻器PU10至PU15的電阻.値，使得信號 ZQ—U以及REF_U銬電位相同。 圖6係圖4晶片外驅動器131的詳細電路圖。圖4 Z Q計 數器161的輸出資料係儲存在ZQ驅動器in , ZQ驅動器 111的輪出DZQ—U1-5與資料DATA及DATAB組合至輸出 緩衝器121的DOU1-5 〇此處，DATA及DATAB係必須驅 動晶片外的内部資料。DATA應用於晶片外驅動器13 1 ， 倣爲輸出DOU1-5 »由於圖6以PMOS電阻器做爲PUT11-61 ’因此以DOU1-5啓動低電平。如果圖4的資料DATA 高，則輸出DOU1-5取決於DZQJJ1-5的狀態。換言之， 選擇打開或關閉圖6的下拉PMOS電阻器PUT 11 -61的電 -11 - ---------裝-- ‘：- (請先閲讀背面之注意事項再填寫本頁) _ 訂 本紙張尺府 in . '* - - 讀 經濟部中央標準局貝工消費合作社印製 Β7 五、發明説明（9 ) 源，即可將輸出DQ的阻抗電平ZQ調整至所要的電平。 此時，由於資料DATAB低，會關閉圖6下拉PMOS電阻器 PDT1-6的電源。如果DATA低，貝|J會打開下拉NMOS電晶 體PDT1-6的電源。 相較於圖3的晶片外驅動器130，圖6的晶片外驅動器 13 1可以更爲精確的實行阻抗控制，換言之，可以分別阻 抗控制提升、下拉路徑、而更爲精確的實行阻抗匹配。由 於ZQ偵測器141的電阻器與PUT 11-61的電阻器係同一導 體類型，也就是PMOS類型，因此圖5的ZQ偵測器141 補償了供應至提升PMOS電阻器PUTU-61的電源電壓 VDDQ的變化，同時亦對因爲了電阻器製造過程中變更參 數而造成的阻抗變化加以補償。此外，針對圖3中傳統的 阻抗控制電路提升電阻器而使用NMOS類型所造成的下拉 壓效應，在本發明以提升PMOS電阻器取代提升NMOS電 晶體之後，相當罕見。換言之，本發明並無下拉壓效應。 使用提升PMOS電阻器可以對基片及源端子供應電源電 壓，使得輸出D Q的提升可達電源電壓VDDQ的電平。 此外，即使以上述的電路應用於HSTL這類小振幅介 面\該裝置係應用低電源電壓VDD ，亦可達到較爲精確 的阻抗控制。由於此時閘門電壓超過漏源電壓，因而改良 了提升的性能。 ^7係圖4中ZQ驅動器111的電路圖。針對ZQ驅動器 111，以變流器11變流輸出啓動信號mz，並以pmos電 阻器P 2及NMOS電晶體N 1做爲單一變流器，以回應輸入 -12- 本紙張尺度逋用中國國家標準（CNS ) A4規格（2丨0X297公釐） 1裝— j ， V:.、 (請先閱讀背面之注意事項再填寫本頁)

S1T ^ A3A541- A7 B7 五、發明説明（10 ) wl1 CTQi。PMOS電阻器P 1及NMOS電晶體N2係分別耦合至 PMOS電阻器P2與NMOS電晶體N 1 ，以控制做爲單一變 流器的PMOS電阻器P2及NMOS電晶體N 1 。變流器IN2 與IN3係用以閉鎖資料，變流器14係用以驅動、產生輸出 DZQi。只要啓動信號HIZ高，圖7的電路即可操作產生輸 出DZQi。反之，如果啓動信號HIZ低，圖7的電路仍將 失效，只產生先前閉鎖的輸出DZQi。 根據以上所述，本發明可以利用改良的提升性能，精確 .控制半導體記憶體中晶片外驅動器的阻抗。 ------------- (會先閱讀背面之注意事項再填寫本頁) 丁 -m

MJ 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

1. 供 第86117493號專利申請案 申請專利範圍修正本(89年12月） Α8 Β8 C8 D8 8|ί2^|修正 補充 申請專利範園 經 央 橾 準 /¾ Μ 工 消 費 合 作 社 印 裝 1. 一種具有輸出緩衝器的半導體記憶裝置中的可程式阻抗 控制電路，包括： 一個連接至輸出緩衝器的晶片外驅動器，該晶片外驅 動器包括： 罘一個導體類型電晶體的提升驅動器； 弟一個導體類型電晶體的下拉驅動器；以及 供蓀提升、下拉驅動器的第—個及第二個阻抗控制路 徑被分別驅動： 該晶片外驅動器的輸出阻抗與該半導體記憶裝置傳輸 線路的阻抗匹配。 2. —種可以匹配晶片外驅動器輸出阻抗的可程式阻抗控制 電路’該晶片外驅動器連接至訊规裝置中具有傳輸線路 阻抗的輸出緩衝器，該電路包括： -個SRAM裝置所處理的第—個可變電阻器，該電阻 器可以提升輸出電壓； 個SRAM裝置所處理的第二個可變電阻器，該電阻 器可以下拉輸出電壓； 太-個可以等化第一個提升電位的第一個侦測器，其中 第個提升电位會隨著第—個可變電阻器所調整的電阻 值改變，㈣應反似正數、紐城資訊，至與該晶 片外驅動器阻抗相關的第二個基準提升電位；個可以等化第一個下拉電位的第二個偵測器，戈 :::下拉電位會隨著第二個可變電阻器所電 值改變，以喊反料正數、⑽計«訊，至與2 本紙張妓適财關家標準（CNS ) (請先閱讀背面之注#^項再填寫本耳) •裝 訂. 線 8 8 8 8 ABCD 補无 A、申請專利範圍 片外驅動器阻抗相關的第二個基準下拉電位； 、一個可以將第一個提升電位與第二個基準提升電位加 以比較的第一個比較器； 、一個可以將第一個下拉電位與第二個基準下拉電位加 以比較的第二個比較器； —個可以根據第一個比較器的輸出值以執行計數功 能，並輸出正數、倒數資訊的第一個計數器； —個可以根據第二個比較器的輸出值以執行計數功 能’並輸出正數、倒數資訊的第二個計數器；及 一個可以根據正數、倒數資訊及高阻抗邏輯信號將 阻抗增加、減少資訊輸出至輸出緩衝器的阻抗驅動器， 其中晶片外驅動器包括了不同導體類型的電晶體，其 提升、下拉驅動器的阻抗控制路徑係被分別驅動。 3. 種可程式阻抗控制電路，該電路可以匹配半導體記憶 裝置中具有輸出線路阻抗的驅動器輸出阻抗，包括： 一個谓測器，可以偵測隨著半導體記憶裝置處理的電 阻值而改變的第一個電位，以及第二個電位，該電位係 晶片外驅動器的阻抗資訊； 一個比較器’該比較器可以將第一個電位與第二個電 位加以比較；以及 一個計數器，可以根據比較器的輸出資料正數、倒 數， 其中晶片外驅動器阻抗及傳輸線路阻抗的匹配，係經 由一連串的電路’來同時修正第二個電位值及修正晶片 -2 - 本紙張尺度逋用中BB家標準（CNS ) A4«^ ( 210X2·« ) _ """" ---’'---1¾^------、玎------0 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉隼局貝工消費合作社印製 A 補充 A8 B8 C8 D8 5. 6. 六、申請專利範圍 外驅動器的阻抗，或重覆這個程序，用以控制晶片外提 升、下拉阻抗的電路係個別構成。 4.如申請專利範圍第2項之可程式阻抗控制電路，i Λ θ 井中晶片 外驅動器中的提升驅動器包括PMOS電晶體。 如申請專利範圍第2項之可程式阻抗控制電路，其中彳貞則 器電晶體的導體類型與提升電晶體的導體類型相同。 一種具有輸出緩衝器的半導體記憶裝置中的可程式阻抗 控制電路，包括： 一個連接至該輸出緩衝器的晶片外驅動器，該晶片外 驅動器包括： 一個Ρ -類型電晶體的提升驅動器； 一個Ν-類型電晶體的下拉驅動器；以及 分別驅動提升、下拉驅動器的第一個及第二個阻抗控 制路徑； 其中晶片外驅動器的輸出阻抗係與該半導體記憶裝置 傳輸線路的阻抗匹配》 ---·--•‘---— 裝------1T------線 (請先聞讀背面之注意事項再填寫本頁) 經濟部t央揉準局員工消費合作社印製 本紙乐尺度逋用中國國家榇準（CNS ) A4洗格（210 X 297公釐）