KR100391148B1 - 프로그래머블 임피던스 제어회로 및 방법 - Google Patents

프로그래머블 임피던스 제어회로 및 방법 Download PDF

Info

Publication number
KR100391148B1
KR100391148B1 KR10-2000-0064830A KR20000064830A KR100391148B1 KR 100391148 B1 KR100391148 B1 KR 100391148B1 KR 20000064830 A KR20000064830 A KR 20000064830A KR 100391148 B1 KR100391148 B1 KR 100391148B1
Authority
KR
South Korea
Prior art keywords
code
output
value
signal
code value
Prior art date
Application number
KR10-2000-0064830A
Other languages
English (en)
Other versions
KR20020034042A (ko
Inventor
김남석
조욱래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2000-0064830A priority Critical patent/KR100391148B1/ko
Priority to US09/853,101 priority patent/US6429679B1/en
Publication of KR20020034042A publication Critical patent/KR20020034042A/ko
Application granted granted Critical
Publication of KR100391148B1 publication Critical patent/KR100391148B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 반도체 메모리 장치에서 전송 라인의 특성 임피던스를 감지하여 이를 출력 드라이버 및 온 칩 터미네이터에 전달하여 주는 임피던스 제어회로에 관한 것으로, 특히 락킹 동작에 의해 전송 라인에서의 외부 저항값에 따른 특성 임피던스를 세팅하게 되면 이후 전압 및 온도 등의 외부 임피던스의 변화가 있더라도 시스템 안정성을 고려하여 프로그래머블 하게 임피던스를 제어하여 시스템 안정화를 꾀할 수 있는 프로그래머블 임피던스 제어회로에 관한 것이다.

Description

프로그래머블 임피던스 제어회로 및 방법{PROGRAMMABLE IMPEDANCE CONTROL CIRCUIT AND METHOD}
본 발명은 반도체 메모리 장치에서 전송 라인의 특성 임피던스를 감지하여 이를 출력 드라이버 및 온 칩 터미네이터에 전달하여 주는 임피던스 제어회로에 관한 것으로, 특히 락킹 동작에 의해 전송 라인에서의 외부 저항값에 따른 특성 임피던스를 세팅하게 되면 이후 전압 및 온도 등의 외부 임피던스의 변화가 있더라도 시스템 안정성을 고려하여 프로그래머블 하게 임피던스를 제어하여 시스템 안정화를 꾀할 수 있는 프로그래머블 임피던스 제어회로에 관한 것이다.
최근에 고속 데이터 전송(High Speed Data Transmission)을 위해 전력소모가 적은 직렬 터미네이션(series termination)과 함께 전력소모는 다소 증가하지만 신호성(Signal Integrity)이 좋은 병렬 터미네이션(parallel termination)용으로 온 칩 터미네이션(On Chip Termination)을 사용하는 방법이 제안되고 있다. 이 방법은 데이터를 전송 라인을 통해 전송하는데 있어서 출력 드라이버(Output Driver: Dout)가 소오스 터미네이션(Source Termination)을 해주고 수신측에서 병렬 터미네이션을 해주면 비록 신호의 스윙 레벨(swing level) 자체는 줄어들지만 신호의 완결성 측면에서 풀 스윙(full swing)으로 전달할 수 있도록 하는 것이다. 이를 구현하기 위하여 출력 드라이버와 온 칩 터미네이션은 저항(Resistor)으로 구현하는 것이 이상적인 방법이지만, 상기 출력 드라이버와 온 칩 터미네이션이 칩 내에 위치하기 때문에 전송 라인의 특성 임피던스(characteristic impedance)가 다른 환경에 놓인다면 원하는 터미네이션을 할 수 없게 된다. 따라서, 전송 라인의 특성 임피던스에 원하는 값만큼 프로그래머블(programmable)하게 세팅(setting)되는 회로로 구성되어야 한다. 이를 위해서는 전송 라인의 특성 임피던스를 감지하여 상기 출력 드라이버와 온 칩 터미네이션에 이 정보를 전달해 줄 수 있는 프로그래머블 임피던스 제어회로가 필요하게 된다. 이러한 프로그래머블 임피던스 제어회로는 사용자가 외부에 저항을 연결하면 그 저항 값에 맞게 임피던스를 매칭시켜 주는 역할을 하며, 더욱이 전압과 온도 변화에 능동적으로 디지털 코드를 일정기간에 업데이트(update) 시킴으로써 외부 임피던스에 내부적인 임피던스를 매칭시킬 수 있는 역할을 수행한다.
그러나, 일단 입력 터미네이션 및 출력 드라이버가 설정된 시스템 환경 하에서는 전압과 온도는 입력 터미네이션 및 출력 드라이버의 임피던스가 정상 동작시에 급격하게 변하지는 않는다. 따라서, 프로그래머블 임피던스 제어회로의 외부 노이즈에 대한 순간적인 오동작을 일으킬 가능성까지 고려하면 오히려 최초 동작시 락킹한 임피던스 코드를 칩이 동작하는 동안 트래킹(tracking) 동작을 수행하지 않고 계속해서 유지하고 있거나 또는 일단 코드가 한번 세팅되면 다음에 업데이트시 아무리 트래킹한 코드 변화가 크더라도 정해진 기간 후에 업데이트 할 때 처음 락킹(locking)한 코드에서 일정한 코드(예를 들어, 한 코드 또는 두 코드 정도)만 트래킹한 코드를 따라가도록 하는 것이 전체 시스템의 안정된 전송을 보장하는 방법이 될 수 있을 것이다.
한편, 종래에 적용되던 임피던스 제어회로는 도 1a 및 도 1b에 도시된 바와 같이 외부 저항 값을 따라가서 그 값이 일정하게 유지됨을 감지하여 그 때에 락킹을 행하는 락킹 동작과, 락킹된 상태에서 외부변화에 능동적으로 외부 저항 값을 따라가는 트래킹 동작을 행하는 스키마(Scheme)를 적용하고 있는데, 락킹후 트래킹 동작을 적용함에 따른 문제점이 발생하였다. 상기 도 1a,b에 도시된 종래 임피던스 제어회로의 문제점은 일단 락킹된 상태에서 이후 시스템의 외부 요인(전압 및 온도 변화)이 변하여 외부 노이즈가 발생하게 되면, 외부 저항 값이 일정한 상태에서 갑자기 급격하게 변할 수 있는데, 이때 임피던스 역시 락킹된 상태에서 외부 요인의 변화에 따라 능동적으로 트래킹 동작을 수행함으로써 급격한 변화가 일어난다. 이러한 임피던스의 급격한 변화는 오동작을 일으키게 되어 시스템의 불안정을 발생시키는 중요한 요인이 되기 때문에 전체 시스템의 입장에서는 이러한 종래 임피던스 제어회로는 안정성 면에서 매우 바람직하지 않았다.
따라서 본 발명의 목적은 상기의 문제점을 해결하기 위하여 최초 정상동작의 시스템 환경에서 임피던스의 락킹 동작을 수행하고, 이후 원하지 않은 전압 및 온도 등의 외부 환경 요인의 변화에 대해서는 전송 라인의 임피던스를 원하는 값만큼만 프로그래머블 하게 조절할 수 있는 프로그래머블 임피던스 제어회로를 제공함에 있다.
본 발명의 다른 목적은 최초 정상동작의 시스템 환경에서 일단 임피던스의 락킹 동작이 이루어지면 칩이 동작하는 동안은 락킹된 코드 값을 계속해서 유지하거나, 업데이트시 처음 락킹한 코드에서 작은 변화만을 주는 일정한 코드 정도로만트래킹 하도록 하는 프로그래머블 임피던스 제어회로를 제공함에 있다.
본 발명의 또 다른 목적은 디지털 코드 또는 시간을 이용하여 락킹 동작과 트래킹 동작을 분리시킴으로써 전송 라인의 임피던스를 프로그래머블 하게 제어할 수 있는 프로그래머블 임피던스 제어회로를 제공함에 있다.
상기 목적을 달성하기 위해 본 발명에 따른 외부의 임피던스를 내부의 임피던스에 매칭시키기 위해 전송 라인의 임피던스를 출력 디바이스로 전달하는 프로그래머블 임피던스 제어회로는:
복수의 트랜지스터들로 조합되어 상기 트랜지스터들의 조합을 증가 또는 감소시켜 기준전압에 근사한 값을 결정하는 모스 어레이;
상기 모스 어레이와 외부 저항의 조합으로 얻어지는 패드의 전압을 상기 기준전압과 비교하여 그 결과 신호를 상기 모스 어레이와 형성된 피드백 루프를 통해 출력함과 동시에, 상기 결과 신호에 따라 업/다운 카운트하여 그 카운트 값인 코드 신호를 감지하여 처음으로 안정된 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 락킹된 코드 값을 출력하는 제1블록; 및
상기 제1블록으로부터 출력된 락킹된 코드 값을 저장하고 이를 출력 드라이버에 전달하며, 상기 락킹 이후 상기 외부 저항의 임피던스 변화에 대하여 미리 프로그래머블된 코드 값으로 트래킹 동작을 수행하는 제2블록;을 구비함을 특징으로 한다.
본 발명의 다른 일 면에 따른 외부의 임피던스를 칩 내부의 임피던스에 매칭시키기 위해 전송 라인의 임피던스를 출력 드라이버로 전달하는 프로그래머블 임피던스 제어방법은:
모스 어레이와 외부 저항의 조합으로 얻어지는 패드의 전압을 기준전압과 비교한 신호에 대한 카운팅 코드 신호를 감지하는 제1단계;
상기 제1단계로부터 처음으로 일정하게 유지되는 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 해당 코드 값을 락킹하여 이를 출력 드라이버로 출력하는 제2단계;
상기 제2단계의 락킹 이후 외부 임피던스의 변화에 대한 트래킹시 외부 임피던스의 변화에 둔감하게 프로그래머블한 트래킹 동작을 수행하는 제3단계;로 이루어짐을 특징으로 한다.
도 1a,b는 종래에 적용되던 임피던스 제어회로 및 동작특성을 나타낸 도면
도 2는 본 발명에 적용되는 임피던스 제어회로의 기본 구성 및 동작을 나타낸 도면
도 3은 본 발명에 따른 프로그래머블 임피던스 제어회로에 적용하기 위한 제1 임피던스 제어 동작도
도 4a, b는 본 발명에 따른 프로그래머블 임피던스 제어회로에 적용하기 위한 제2 임피던스 제어 동작도
도 5a, b는 본 발명에 따른 프로그래머블 임피던스 제어회로에 적용하기 위한 제3 임피던스 제어 동작도
도 6은 본 발명에 따른 프로그래머블 임피던스 제어회로에 적용하기 위한 제4 임피던스 제어 동작도
도 7은 본 발명에 따른 프로그래머블 임피던스 제어회로에 적용하기 위한 제5 임피던스 제어 동작도
도 8은 본 발명의 제1실시예에 따른 프로그래머블 임피던스 제어회로의 구성도
도 9는 도 8의 동작특성도
도 10은 본 발명의 제2실시예에 따른 프로그래머블 임피던스 제어회로의 구성도
도 11은 도 10의 제1 동작특성도
도 12는 도 10의 제2 동작특성도
도 13은 본 발명의 제3실시예에 따른 프로그래머블 임피던스 제어회로의 구성도
도 14는 도 13에 이용되는 클럭의 타이밍도
도 15는 도 13의 동작특성도
도 16은 본 발명의 제4실시예에 따른 프로그래머블 임피던스 제어회로의 구성도
도 17은 도 16의 동작특성도
도 18은 본 발명의 제5실시예에 따른 프로그래머블 임피던스 제어회로의 구성도
도 19는 도 18의 동작특성도
도 20은 본 발명의 제6실시예에 따른 프로그래머블 임피던스 제어회로의 구성도
본 발명의 설명에 앞서 여기에서 사용하는 락킹 및 트래킹 용어의 정의는 다음과 같다.
락킹: 최초 프로그래머블 임피던스 제어회로가 외부 저항 값을 따라가서 일정하게 유지되는 값을 처음 찾았을 시점을 말한다.
트래킹: 락킹된 상태에서 외부 변화에 능동적으로 외부 저항 값을 따라가는 것을 말한다.
본 발명에 따른 구체적인 실시예에 앞서 본 발명에 따른 프로그래머블 임피던스 제어회로에 적용되는 기술적 특징을 도 2 내지 도 7을 통해 먼저 설명한다.
도 2는 본 발명에 적용되는 임피던스 제어회로의 기본 구성 및 동작을 나타낸 도면으로, 프로그래머블 임피던스 제어회로는 복수의 트랜지스터들로 조합되어 상기 트랜지스터들의 조합을 증가 또는 감소시켜 기준전압 Vref에 근사한 값을 결정하는 모스 어레이(3)와; 상기 모스 어레이(3)와 외부 저항 RQ의 조합으로 얻어지는 패드(5)의 전압을 상기 기준전압과 비교하여 그 결과 신호를 상기 모스 어레이(3)와 형성된 피드백 루프를 통해 출력함과 동시에, 상기 결과 신호에 따라 업/다운 카운트하여 그 카운트 값인 코드 신호를 감지하여 처음으로 안정된 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 락킹된 코드 값을 출력하는 제1블록(100)과; 상기 제1블록(100)으로부터 출력된 락킹된 코드 값을 저장하고 이를 출력 드라이버에 전달하며, 상기 락킹 이후 상기 외부 환경(전압, 온도 등) 변화에 대하여 락킹 된 코드 값에서 제1블록(100)과 분리되어 상기 제1블록(100)과 다른 형태의 트래킹 동작을 수행하는 제2블록(200)으로 구성된다. 여기서, 다른 형태란 상기 제2블록(200)이 락킹 이후 상기 제1블록(100)의 주파수와 다른 주파수로 트래킹 동작을 수행하거나, 디지털 코드 값에 있어서 처음 락킹한 이후에 상기 제1블록(100)과 차별적인 코드를 가짐을 의미한다. 한편, 상기 패드(5)의 출력과 기준전압 Vref은 저역통과필터(7)를 통과한다.
보다 상세한 연결관계는 다음과 같다. 모스 어레이(MOS array)(3)와, 상기 모스 어레이(3)와 접지전압에 연결된 외부 저항 RQ(external resistor) 사이의 패드(5)로부터의 출력을 입력받는 블록A(100)와, 상기 블록A(100)의 출력을 입력받는 블록B(200)를 구성하고, 상기 블록A(100)로부터 상기 블록B(200)로 출력되는 n 비트 출력이 상기 모스 어레이(3)로 입력된다. 상기 블록A(100)의 입력은 상기패드(5)로부터의 출력이 저역통과필터(Low Pass Filter: LPF)(7)를 통과한 출력과, 칩 내부의 Vref가 저역통과필터(9)를 통과한 출력이 된다. 상기 블록B(200)의 출력은 드라이버로 입력된다.
상기와 같은 구성의 임피던스 제어회로는 상기 블록A(100)와 블록B(200)의 동작에 의해 임피던스 매칭 동작이 수행되는데, 도시된 도 2의 회로 구성도 아래에 있는 동작도를 보면 일정하게 유지되는 코드 값을 처음 찾게 되는 '가'에서 락킹이 이루어지고 상기 '가' 이후의 구간은 트래킹 구간이 된다. 한편, 종래에는 락킹이 이루어진 이후에 전압 및 온도 등의 외부 환경 요인에 의해 상기 블록A(100)에 변화가 있게 되면 상기 블록B(200) 역시 상기 블록A(100)의 변화에 능동적으로 트래킹 동작을 수행하게 되어 원하지 않은 변화에도 트래킹 동작을 수행하여야 하였다. 그러나, 본 발명에서는 상기 블록A(100)의 변화에 상관없이 블록B(200)가 어느 하나의 값으로 고정되거나 소정 범위만큼만 변하도록 하는 등의 블록A(100)와 블록B(200)를 동작적으로 분리하는 프로그래머블 임피던스 제어회로를 구현한다. 그리고, 상기 블록A(100)와 블록B(200)를 동작적으로 분리하는데 있어서도 디지털 또는 시간적으로 분리되도록 한다.
본 발명에 따른 프로그래머블 임피던스 제어회로를 구현하기 위한 다수의 임피던스 제어방법이 이하의 도 3 내지 도 7에서 후술된다.
상기 도 3은 본 발명에 따른 프로그래머블 임피던스 제어회로에 적용하기 위한 제1 임피던스 제어 동작도로서, 락킹 동작 이후에 트래킹 동작을 하지 않는 방법이 사용되는 예를 도시한 것이다. 따라서, 래치A(LatchA)에서 외부 저항값('다')레벨이 상승하다가 안정된 코드의 연속 상태로 N번의 사이클 동안 코드 값이 일정하게 유지되는 디서링(dithering) 사이클 후인 '가' 지점에서 코드가 락킹되며, 일단 락킹되면 임피던스 값을 나타내는 코드 '나'가 락킹시의 코드로써 세팅되어 불변이다. 상기 도 3에서는 트래킹 동작은 없다.
도 4a, b는 본 발명에 따른 프로그래머블 임피던스 제어회로에 적용하기 위한 제2 임피던스 제어 동작도로서, 락킹이 이루어진 후 외부 환경 변화에 의해 락킹된 코드 값이 변화되면 트래킹을 최소한만큼 수행하도록 한 것이다. 상기 도 4a에서는 트래킹시 락킹된 코드 값에서 하나의 코드 값 범위만큼만 트래킹 됨을 보인 것이고, 상기 도 4b는 트래킹시 트래킹 범위를 제한된 소정 코드 값 범위(예를 들어, 3 코드) 내에서만 트래킹이 이루어짐을 보인 것이다. 상기 도 3 및 도 4는 디지털 코드를 이용하여 임피던스를 제어하는 것을 보인 것이다.
도 5a, b는 본 발명에 따른 프로그래머블 임피던스 제어회로에 적용하기 위한 제3 임피던스 제어 동작도로서, 임피던스 제어를 시간(주파수)을 이용하여 제어하는 예를 보인 것이다. 락킹이 된 '가' 이후 외부 환경 변화가 일어나게 되면 락킹된 코드의 트래킹을 시간 제어에 의해 느리게 수행함으로써 외부 변화 요인에 변화에 둔감하게 트래킹이 이루어지도록 한다.
도 6은 본 발명에 따른 프로그래머블 임피던스 제어회로에 적용하기 위한 제4 임피던스 제어 동작도로서, 락킹 이후에 다른 안정된 사이클(steady sequencing cycle) 구간이 있는 경우로써 급격한 트래킹이 이루어지는 임피던스 제어동작이다. 락킹 시점인 '가' 시점 이후에 외부 저항 값이 변화하더라도 트래킹을수행하지 않다가, 상기 외부 저항 값이 다시 안정되는 안정된 사이클 구간(M cycle)이 발생하면 락킹 코드로부터 안정된 사이클 구간의 외부 저항 값 레벨만큼 트래킹이 이루어지는 임피던스 제어동작을 수행한다. 상기 M's sequencing cycle은 미리 설정되어 있어야 한다.
도 7은 본 발명에 따른 프로그래머블 임피던스 제어회로에 적용하기 위한 제5 임피던스 제어 동작도로서, 락킹 이후에 다른 안정된 사이클(steady sequencing cycle) 구간이 있는 경우로써 하나의 코드씩 점진적인 트래킹이 이루어지는 임피던스 제어동작이다. 락킹 시점인 '가' 시점 이후에 외부 저항 값이 변화하더라도 트래킹을 수행하지 않다가, 상기 외부 저항 값이 다시 안정되는 안정된 사이클 구간(M cycle)이 발생하면 락킹 코드로부터 안정된 사이클 구간의 외부 저항 값 레벨만큼 트래킹 동작을 수행함에 있어 소정의 레벨로써 점진적으로 트래킹이 수행한다. 이 경우 상기 도 6에서의 급격한 트래킹 경우보다 안정된 시스템을 구현할 수 있는데, 급격한 임피던스의 변화는 시스템을 불안정하게 할 수 있으므로, 트래킹 하고자 하는 구간을 몇 개의 코드로 나누어 점진적으로 맞추어 가는 것이 시스템의 안정화에 기여할 것이기 때문이다.
상술한 바와 같이 본 발명에 따른 프로그래머블 임피던스 제어회로의 근간은 상기 도 2에 도시된 블록A(100)와 블록B(200)의 동작을 분리하는 것으로, 락킹 동작후 외부의 환경 요인에 변화가 생기더라도 트래킹을 원하는 만큼만 수행할 수 있도록 하는 스키마를 구현하는 것이다.
따라서, 본 발명에 따라 외부의 임피던스를 칩 내부의 임피던스에 매칭시키기 위해 전송 라인의 임피던스를 출력 드라이버로 전달하는 프로그래머블 임피던스 제어방법은 모스 어레이와 외부 저항의 조합으로 얻어지는 패드의 전압을 기준전압과 비교한 신호에 대한 카운팅 코드 신호를 감지하는 제1단계; 상기 제1단계로부터 처음으로 일정하게 유지되는 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 해당 코드 값을 락킹하여 이를 출력 드라이버로 출력하는 제2단계; 상기 제2단계의 락킹 이후 외부 임피던스의 변화에 대한 트래킹시 외부 임피던스의 변화에 둔감하게 프로그래머블한 트래킹 동작을 수행하는 제3단계;로 크게 이루어진다.
한편, 상기 제 3단계의 프로그래머블 트래킹 동작은 몇 가지 방법으로 수행할 수 있는데,
첫째. 상기 락킹 동작 이후의 외부 임피던스의 변화에 무관하게 상기 제2단계에서 락킹한 코드 값을 불변값으로 세팅하여 이를 내부 임피던스의 매칭용으로 상기 출력 드라이버로 출력함에 의해 수행한다.
둘째. 상기 락킹 동작후 외부 임피던스의 변화에 대하여 상기 락킹된 코드 값에서 한정된 값만큼만 트래킹 동작을 수행한다.
셋째. 상기 락킹 동작후 외부 임피던스의 변화에 대하여 상기 락킹 동작 주파수 보다 느린 주파수로서 트래킹 동작을 수행한다.
넷째. 상기 락킹 동작후 외부 임피던스의 변화에 대하여 계속해서 락킹된 코드 값을 유지하다가 상기 외부 임피던스의 상태가 다른 일정한 안정된 코드 상태를 형성되면 상기 락킹된 코드 값을 상기 안정된 코드 값이 되도록 트래킹 동작을 수행한다.
다섯째. 상기 락킹된 코드 값을 안정된 코드 값으로 한 번에 변하도록 트래킹을 수행한다.
여섯째. 상기 락킹된 코드 값을 안정된 코드 값이 되도록 할 때 상기 락킹된 코드 값으로부터 하나의 코드씩 순차적으로 따라가서 상기 안정된 코드 값으로 트래킹을 수행한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 하기의 설명에서 구체적인 설계 구조와 같은 많은 특정 상세들은 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게는 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 8은 본 발명의 제1실시예에 따른 프로그래머블 임피던스 제어회로의 구성도이고, 도 9는 도 8의 동작 특성도이다. 본 발명에 따른 프로그래머블 임피던스 제어회로 구성은 모스 어레이(3)와 외부 저항 RQ의 조합으로 얻어지는 패드(5)의 전압을 상기 기준전압 Vref와 비교하여 그 결과 신호를 출력하는 비교기(111), 상기 비교기(111)로부터 계속해서 출력되는 결과 신호들을 저장하며, 저장된 값을 출력하는 래치(112), 상기 래치(112)로부터 출력되는 값에 따라 업/다운 카운트하여그 카운트 값을 코드 신호로 상기 모스 어레이(3)와 레지스터(210)로 출력하는 카운터(113), 상기 카운터(113)로부터 출력되는 코드를 감지하여 처음으로 안정된 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 락킹 감지신호를 출력하고, 동시에 상기 카운터(113)의 동작을 정지시키는 신호를 발생시키는 시퀀서(114), 상기 시퀀서(114)로부터 출력된 락킹 감지신호를 받아 인에이블 되며, 상기 카운터(113)로부터 락킹시의 코드 값을 받아 저장하고 이를 출력 드라이버에 전달하는 레지스터(210)로 구성된다.
그 상세한 연결관계는 다음과 같다. 상기 모스 어레이(MOS array)(3)와, 상기 모스 어레이(3)와 접지전압에 연결된 외부 저항 RQ(external resistor) 사이의 패드(5)로부터의 출력이 저역통과필터(7)를 통과한 제1입력을 입력받고, 칩 내부의 Vref가 저역통과필터(9)를 통과한 제2입력을 입력받는 비교기(111), 상기 비교기의 비교출력을 입력받는 래치(112), 상기 래치(112)의 출력에 연결되어 카운팅 값을 상기 모스 어레이(3)와 홀드 레지스터(210)에 출력하는 카운터(Counter)(113), 상기 래치(112)의 출력에 연결되어 상기 카운터 인에이블 신호(CE)를 상기 카운터(113)로 출력하고, 홀드 레지스터 인에이블 신호(락킹 감지신호: HE)를 상기 홀드 레지스터(210)로 출력하는 시퀀서(Sequencer)(114), 상기 카운터(113) 및 시퀀서(114)의 출력을 입력받는 홀드 레지스터(210)로 구성된다.
상기 도 8에 도시된 프로그래머블 임피던스 제어회로에는 최초에 외부 저항값을 감지하고 더 이상 트래킹 동작을 수행하지 않는 스키마에 대한 회로가 구현된다. 락킹 동작은 상기 모스 어레이(3)와 외부 저항값 RQ의 조합으로 얻어지는 RQ패드(5)에서의 전압 값과 상기 Vref 전압 값을 비교하여 상기 모스 어레이(3)의 트랜지스터의 조합을 증가시키거나 감소시켜서 상기 Vref에 가까운 모스 어레이(30)의 조합 n 비트를 결정한다. 이때, 상기 시퀀서(114)에서 충분히 안정된 코드 값에 이르게 되면 락킹된 것을 감지하여 상기 홀드 레지스터 인에이블 신호 HE를 디스에이블(disable)시켜 그때의 n 비트 값을 상기 홀드 레지스터(210)에 저장시키고, 동시에 상기 카운터 인에이블 신호인 CE를 디스에이블 시켜서 더 이상 카운터(113)가 동작하지 않도록 한다. 이렇게 함으로써 처음에 락킹된 값을 저장하면 더 이상의 트래킹 동작은 수행하지 않게 된다. 상기 회로의 동작특성은 도 9에 도시된 바와 같다. 상기 도 9에서, a' 구간은 N 사이클 동안 안정된 코드가 나타나는 구간이며, b' 구간은 상기 CE 신호와 HE 신호가 디스에이블일 때의 최초 락킹 시점이며, c' 구간은 락킹 이후에 외부 저항값의 변화가 있더라도 트래킹이 이루어지지 않는 구간을 의미한다.
즉, 도 8에 도시된 본 발명의 제1실시예에 따른 프로그래머블 임피던스 제어회로는 처음의 안정된 사이클 구간에서 락킹이 이루어지면 코드 값을 고정시키고, 외부 저항값이 변하더라도 트래킹을 수행하지 않는 회로를 구현한 것이다. 상기 도 8에 따른 본 발명의 제1실시예에 의한 프로그래머블 임피던스 제어회로는 업 드라이버와 다운 드라이버 모두에 각각 적용 가능하다.
도 10은 본 발명의 제2실시예에 따른 프로그래머블 임피던스 제어회로의 구성도이고, 도 11은 도 10의 제1 동작특성도, 도 12는 도 10의 제2 동작 특성도이다.
상기 도 10에 도시된 프로그래머블 임피던스 제어회로는 모스 어레이(3)와 외부 저항 RQ의 조합으로 얻어지는 패드(3)의 전압을 상기 기준전압 Vref와 비교하여 그 결과 신호를 출력하는 비교기(121), 상기 비교기(121)로부터 계속해서 출력되는 결과 신호들을 저장하며, 저장된 값을 출력하는 래치(122), 상기 래치(122)로부터 출력되는 값에 따라 업/다운 카운트하여 그 카운트 값을 코드 신호로 출력하는 카운터2(123), 상기 카운터(2)로부터 출력되는 코드를 감지하여 처음으로 안정된 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 락킹 감지신호 RE를 출력하는 시퀀서1(124), 상기 시퀀서1(124)로부터 출력되는 락킹 감지신호에 의해 인에이블 되어 한정된 코드 값만큼만 상기 카운터2(123)를 동작시켜 트래킹을 수행한 후, 한정된 코드 값만큼만 트래킹이 이루어지면 상기 카운터2(123)를 정지시키는 신호 LE를 발생시키는 리미터(125), 상기 시퀀서1(124)로부터 출력된 락킹 감지신호 RE를 받아 인에이블 되며, 상기 카운터2(123)로부터 락킹시의 코드 값을 받아 저장하고, 상기 락킹된 코드 값 및 트래킹 되는 코드 값을 출력 드라이버에 전달하는 레지스터(210)로 구성된다.
상기 구성부들의 연결관계는 다음과 같다. 모스 어레이(MOS array)(3)와, 상기 모스 어레이(3)와 접지전압에 연결된 외부 저항 RQ(external resistor) 사이의 패드(5)로부터의 출력이 저역통과필터(7)를 통과한 제1입력을 입력받고, 칩 내부의 Vref가 저역통과필터(9)를 통과한 제2입력을 입력받는 비교기(121), 상기 비교기(121)의 비교출력을 입력받는 래치(122), 상기 래치(112)의 출력에 연결되어 카운팅 값을 상기 모스 어레이(3)와 홀드 레지스터(210)에 출력하는카운터2(Counter2)(123), 상기 래치(122)의 출력에 연결되어 상기 래치(122)의 출력값을 입력받고, 홀드 레지스터 인에이블 신호(락킹 감지신호: RE)를 상기 홀드 레지스터(210)로 출력하는 시퀀서1(Sequencer)(124), 상기 카운터2(123) 및 시퀀서1(124)의 출력을 입력받는 홀드 레지스터(210), 및 상기 홀드 레지스터 인에이블 신호(RE)에 의해 인에이블 되고 상기 카운터2(123)의 동작을 멈추게 하는 LE 신호를 상기 카운터2(123)로 출력하는 리미터(Limiter)(125)로 구성된다.
상기 도 10에 도시된 프로그래머블 임피던스 제어회로는 상기 도 8에 도시된 제1실시예에 의한 프로그래머블 임피던스 제어회로의 방법처럼 락킹 동작을 수행한다. 그러나, 트래킹 동작에서 홀드 레지스터 인에이블 신호(RE)에 의해 상기 리미터(125)를 인에이블 시킨 후, 상기 카운터2(123)의 락킹된 코드 값에서 한정된 코드값 만큼만 트래킹을 수행한다. 예를 들어, 트래킹 동작에서 상기 카운터2(123)가 업(Up) 카운트 동작을 한정된 코드 값 만큼만 계속해서 수행한다면 상기 리미터(125)가 상기 LE 신호를 인에이블 시켜 상기 카운터2(123)의 동작을 멈추게 하여 그 이상의 트래킹 동작을 수행하지 않도록 하는 것이다. 예를 들어, 상기 한정시킨 코드값이 도 11에 도시된 바와 같이 코드 하나(±1 code)가 될 수도 있고, 도 12에 도시된 바와 같이 소정의 범위(boundary)만큼을 몇 개의 코드로써 점진적으로 트래킹 시키는 값이 될 수도 있다.
따라서, 상기 도 10에 도시된 본 발명의 제2실시예에 따른 프로그래머블 임피던스 제어회로는 락킹 동작 이후에 트래킹 동작을 제어함에 있어 트래킹시의 코드 변화가 하나 또는 몇 개의 코드로써 제한됨으로써 시스템 안정화를 꾀하는 것이다. 상기 도 10에 도시된 프로그래머블 임피던스 제어회로는 디지털 코드를 이용하여 임피던스를 제어하는 것으로서, 업 드라이버와 다운 드라이버 모두에 각각 적용 가능하다.
도 13은 본 발명의 제3실시예에 따른 프로그래머블 임피던스 제어회로의 구성도로서, 시간 지연을 이용하여 임피던스를 제어하는 회로이며, 도 14는 도 13에 이용되는 클럭의 타이밍도이고, 도 15는 도 13의 동작특성도이다.
상기 도 13에 도시된 프로그래머블 임피던스 제어회로는 모스 어레이(3)와 외부 저항 RQ의 조합으로 얻어지는 패드(5)의 전압을 상기 기준전압 Vref와 비교하여 그 결과 신호를 출력하는 비교기(131), 상기 비교기(131)로부터 계속해서 출력되는 결과 신호들을 저장하며, 저장된 값을 출력하는 래치(132), 상기 래치(132)로부터 출력되는 값에 따라 업/다운 카운트하여 그 카운트 값을 코드 신호로 출력하는 카운터(133), 상기 카운터(133)로부터 출력되는 코드를 감지하여 처음으로 안정된 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 락킹 감지신호 HE를 출력하는 시퀀서(134), 상기 시퀀서(134)로부터 출력되는 락킹 감지신호 HE에 의해 인에이블 되어 트래킹 동작시 상기 락킹 동작시의 클록신호 CK1보다 느린 클럭신호 CK2를 상기 래치(132)와 카운터(133)와 시퀀서(134)로 제공하여 상기 모스 어레이(3)로의 피드 백 루프의 속도를 늦춤으로써 트래킹 동작을 느리게 수행하도록 하는 클럭 발생기(135), 상기 시퀀서(134)로부터 출력된 락킹 감지신호 HE를 받아 인에이블 되며, 상기 카운터(133)로부터 락킹시의 코드 값을 받아 저장하고, 상기 락킹된 코드 값 및 트래킹 되는 코드 값을 출력 드라이버에전달하는 홀드 레지스터(210)로 구성된다.
상기 구성부들의 상세한 연결관계는 다음과 같다.
상기 모스 어레이(MOS array)(3)와, 상기 모스 어레이(3)와 접지전압에 연결된 외부 저항 RQ(external resistor) 사이의 패드(5)로부터의 출력이 저역통과필터(7)를 통과한 제1입력을 입력받고, 칩 내부의 Vref가 저역통과필터(9)를 통과한 제2입력을 입력받는 비교기(131), 상기 비교기(131)의 비교출력을 입력받는 래치(132), 상기 래치(132)의 출력에 연결되어 카운팅 값을 상기 모스 어레이(3)와 홀드 레지스터(210)에 출력하는 카운터(133), 상기 래치(132)의 출력에 연결되어 상기 래치(132)의 출력 값을 입력받고, 락킹 감지신호(홀드 레지스터 인에이블 신호: HE)를 상기 홀드 레지스터(210)로 출력하는 시퀀서(134), 상기 카운터(133) 및 시퀀서(134)의 출력을 입력받는 홀드 레지스터(210), 및 상기 홀드 레지스터 인에이블 신호(HE)에 의해 인에이블 되고 클럭 신호 CK1, CK2를 발생하는 클럭 발생기(135)로 구성된다. 상기 클럭신호 CK1은 상기 홀드 레지스터(210)에 입력되고, 상기 클럭신호 CK2는 래치(132), 카운터(133), 시퀀서(134)에 각각 입력된다.
상기 도 13에 도시된 프로그래머블 임피던스 제어회로는 상기 도 8에 도시된 제1실시예에 의한 프로그래머블 임피던스 제어회로의 방법처럼 락킹 동작을 수행한다. 그러나, 트래킹 동작에서 홀드 레지스터 인에이블 신호인 HE 신호를 받은 클럭 발생기(135)가 클럭신호 CK2를 느리게 함으로써 프로그래머블 임피던스 제어회로의 피드백 루프의 속도를 늦춤으로써 트래킹 동작을 느리게 수행하게 된다. 즉, 상기HE 신호가 인에이블 되는 최초 락킹 이후에는 상기 클럭 발생기(135)에서 발생되는 CK2 신호의 주파수를 느리게 함으로써 외부 저항 값이 급격한 변화를 보이더라도 트래킹을 수행하는 락킹된 코드는 서서히 변화하게 되어 시스템 안정화를 이룬다. 도 13에 따른 본 발명의 제3실시예에 의한 프로그래머블 임피던스 제어회로 역시 업 드라이버와 다운 드라이버 모두에 각각 적용 가능하다.
도 16은 본 발명의 제4실시예에 따른 프로그래머블 임피던스 제어회로의 구성도이고, 도 17은 도 16의 동작 특성도이다.
상기 도 16에 도시된 프로그래머블 임피던스 제어회로는 모스 어레이(3)와 외부 저항 RQ의 조합으로 얻어지는 패드(5)의 전압을 상기 기준전압 Vref와 비교하여 그 결과 신호를 출력하는 비교기(141), 상기 비교기(141)로부터 계속해서 출력되는 결과 신호들을 저장하며, 저장된 값을 출력하는 래치(142), 상기 래치(142)로부터 출력되는 값에 따라 업/다운 카운트하여 그 카운트 값을 코드 신호로 출력하는 카운터(143), 상기 카운터(143)로부터 출력되는 코드를 감지하여 처음으로 안정된 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 제1감지신호 RE를 출력하며, 락킹 감지후 다른 안정된 코드의 연속구간이 나타나면 제2감지신호 REA를 출력하는 시퀀서1(144)로, 상기 시퀀서1(144)로부터 출력된 제1감지신호 RE를 받아 인에이블 되며, 상기 시퀀서1(144)로부터 출력된 제1감지신호 RE가 수신되면 상기 카운터(143)로부터 락킹시의 락킹된 코드 값을 받아 저장하고, 상기 시퀀서1(144)로부터 출력된 제2감지신호 REA가 수신되면 락킹된 코드 값을 다른 안정된 코드 값으로 업데이트시키는 레지스터(221), 상기 레지스터(221)에서 출력되는 코드 값을 출력 드라이버에 전달하는 래치2(222)로 구성된다.
상기 구성부들의 상세한 연결관계는 다음과 같다. 상기 모스 어레이(MOS array)(3)와, 상기 모스 어레이(3)와 접지전압에 연결된 외부 저항 RQ(external resistor) 사이의 패드(5)로부터의 출력이 저역통과필터(7)를 통과한 제1입력을 입력받고, 칩 내부의 Vref가 저역통과필터(9)를 통과한 제2입력을 입력받는 비교기(141), 상기 비교기(141)의 비교출력을 입력받는 래치(142), 상기 래치(142)의 출력에 연결되어 카운팅 값을 상기 모스 어레이(3)와 레지스터(NEW Reg.1)(221)에 출력하는 카운터(143), 상기 래치(142)의 출력에 연결되어 상기 래치(142)의 출력값을 입력받고, 상기 최초 락킹시의 제1레지스터 인에이블 신호 RE 및 다른 안정된 연속코드 상태에서 발생되는 제2레지스터 인에이블 신호 REA를 상기 레지스터(221)로 출력하는 시퀀서1(144), 상기 카운터(143) 및 시퀀서(144)의 출력을 입력받는 레지스터(221), 및 상기 레지스터(221)의 출력을 입력받는 래치2(222)로 구성된다.
본 발명의 제4실시예에 따라 상기 도 16에 도시된 프로그래머블 임피던스 제어회로는 상기 도 8에 도시된 제1실시예에 의한 프로그래머블 임피던스 제어회로의 방법처럼 N 사이클의 안정된 연속 코드를 RE 신호를 이용하여 락킹을 한 후, 계속 그 코드 값을 유지하다가 트래킹 동작에서 또 다른 M 사이클의 안정된 연속 코드 상태가 발견되면 상기 REA 신호를 인에이블 시켜 레지스터(221)의 값을 업데이트 시킨다.
즉, 상기 도 16에 도시된 본 발명의 제4실시예에 따른 프로그래머블 임피던스 제어회로는 락킹된 이후에 다시 안정된 코드의 연속구간(M 사이클)이 나타나게 되면 설정된 코드의 연속구간(M 사이클)이 되면 안정된 코드 값으로 트래킹을 수행하여 상기 레지스터(221)의 값을 업데이트시킨다. 이 경우 락킹 이후의 다른 안정된 코드 값으로의 트래킹시 한번에 트래킹 됨으로써 급격한 트래킹이 이루어진다. 상기 도 16에 따른 본 발명의 제4실시예에 의한 프로그래머블 임피던스 제어회로 역시 업 드라이버와 다운 드라이버 모두에 각각 적용 가능하다.
도 18은 본 발명의 제5실시예에 따른 프로그래머블 임피던스 제어회로의 구성도이고, 도 19는 도 18의 동작 특성도이다.
상기 도 18에 도시된 프로그래머블 임피던스 제어회로는 모스 어레이(3)와 외부 저항 RQ의 조합으로 얻어지는 패드(5)의 전압을 상기 기준전압 Vref와 비교하여 그 결과 신호를 출력하는 비교기(151), 상기 비교기(151)로부터 계속해서 출력되는 결과 신호들을 저장하며, 저장된 값을 출력하는 제1래치(152), 상기 제1래치(152)로부터 출력되는 값에 따라 업/다운 카운트하여 그 카운트 값을 코드 신호로 출력하는 카운터(153), 상기 카운터(153)로부터 출력되는 코드를 감지하여 처음으로 안정된 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 제1감지신호 RE를 출력하며, 락킹 감지후 다른 안정된 코드의 연속구간이 나타나면 제2감지신호 REA를 출력하는 시퀀서1(154), 상기 시퀀서1(154)로부터 출력된 제1감지신호 R E를 받아 인에이블 되며, 상기 시퀀서1(154)로부터 출력된 제1감지신호 RE가 수신되면 상기 카운터(153)로부터 락킹시의 락킹된 코드 값을 받아 저장하고, 상기 락킹 이후에도 코드 값을 계속적으로 업데이트 하다가 상기 시퀀서1(154)로부터 출력된 제2감지신호가 수신되면 다른 안정된 코드 상태로 업데이트된 코드 값을 출력하는 신규 레지스터(231), 상기 신규 레지스터(231)와 올드 레지스터(234)를 연결하여 상기 락킹된 코드 값을 상기 신규 레지스터(231)로부터 상기 올드 레지스터(234)로 전달하며, 상기 제1감지신호 RE가 수신되면 카운터 인에이블 신호 CEN을 출력함과 동시에 상기 신규 레지스터(231)와 올드 레지스터(234)의 연결 경로를 전기적으로 차단하는 제어기(232), 상기 제어기(232)로부터의 카운터 인에이블 신호 CEN를 받아 인에이블 되며, 상기 올드 레지스터(234)의 값을 다른 안정된 코드 값으로 업데이트된 상기 신규 레지스터 값과 같아질 때까지 상기 올드 레지스터(234)에 카운트 업 또는 카운트 다운시켜 순차적으로 올드 레지스터(234)의 값을 새로운 코드 값에 도달하도록 하는 업/다운 카운터(233), 상기 제어기(232)를 통해 상기 락킹된 코드 값을 저장 및 출력하며, 상기 업/다운 카운터(233)로부터 카운트 업 또는 카운트 다운(UD) 신호가 수신되면 상기 락킹된 코드 값을 카운트 업 또는 카운트 다운하여 발생되는 새로운 코드 값을 저장 및 출력하는 올드 레지스터(234), 상기 올드 레지스터(234)에서 출력되는 코드 값을 출력 드라이버에 전달하는 래치2(235)로 구성된다.
상기 구성부들의 상세한 설명은 다음과 같다. 상기 모스 어레이(MOS array)(3)와, 상기 모스 어레이(3)와 접지전압에 연결된 외부 저항 RQ(external resistor) 사이의 패드(5)로부터의 출력이 저역통과필터(7)를 통과한 제1입력을 입력받고, 칩 내부의 Vref가 저역통과필터(9)를 통과한 제2입력을 입력받는 비교기(151), 상기 비교기(151)의 비교출력을 입력받는 래치(152), 상기 래치(152)의 출력에 연결되어 카운팅 값을 상기 모스 어레이(3)와 신규 레지스터(NEW Reg.1)(231)에 출력하는 카운터(153), 상기 래치(152)의 출력에 연결되어 상기 래치(152)의 출력값을 입력받고, 상기 최초 락킹시의 제1레지스터 인에이블 신호 RE 및 다른 안정된 연속코드 상태에서 발생되는 제2레지스터 인에이블 신호 REA를 상기 신규 레지스터(231)로 출력하는 시퀀서1(154), 상기 카운터(153) 및 시퀀서(154)의 출력을 입력받는 신규 레지스터(NEW Reg.1)(231), 상기 신규 레지스터(231)와 올드 레지스터(OLD Reg.1)(234) 사이에 연결되어 구동동안 상기 신규 레지스터(231)의 카운팅 값(n 비트)을 상기 올드 레지스터(234)에 저장하고, 상기 시퀀서1(154)의 RE 신호를 받으면 구동을 정지하여 상기 신규 레지스터(231)와 상기 올드 레지스터(234)의 경로(path)를 차단하는 제어기(controller)(232)와, 상기 신규 레지스터(231), 올드 레지스터(234) 및 상기 제어기(232)에 연결되며 상기 제어기(232)로부터 인에이블 신호인 CEN 신호를 받으면 동작하여 상기 올드 레지스터(234)의 값이 상기 신규 레지스터(231)의 값과 같아질 때까지 상기 올드 레지스터(234)의 값을 1비트씩 카운트 업 또는 카운트 다운시키는 UD(Up or Down) 신호를 상기 올드 레지스터(234)에 출력하는 Mag.COMP(233) 및 상기 올드 레지스터(234)의 출력(n 비트)에 연결되는 래치2(235)로 구성된다. 상기 올드 레지스터(234)로부터 상기 래치2(235)로 출력되는 신호는 상기 Mag.COMP(233)에 입력된다.
본 발명의 제5실시예에 따라 상기 도 18에 도시된 프로그래머블 임피던스 제어회로는 상기 도 8에 도시된 제1실시예에 의한 프로그래머블 임피던스 제어회로의방법처럼 N 사이클의 안정된 연속 코드를 RE 신호를 이용하여 락킹을 하는데, 이때의 동작은 다음과 같다. 도 19에 도시된 동작 특성도를 참조하면 최초 락킹될 때의 코드 값은 상기 신규 레지스터(231)에 저장되며, 동시에 상기 제어기(232)의 제어에 의해 이 값은 또한 상기 올드 레지스터(234)에 동시에 저장된다. 이후, 시퀀서1(154)의 레지스터 인에이블 신호인 RE 신호가 상기 제어기(232)에 입력되면 상기 제어기는 상기 Mag.COMP(233)에 Mag.COMP의 인에이블 신호인 CEN 신호를 출력하고 상기 신규 레지스터(231)와 상기 올드 레지스터(234)의 연결 경로를 전기적으로 차단한다. 그러면 상기 올드 레지스터(234)는 락킹 코드 값만 저장되어 있으므로 이후 계속 그 코드 값을 유지하게 된다. 한편, 상기 신규 레지스터(231)는 락킹 이후에도 계속적으로 코드 값을 업데이트 하게 된다. 그런 후 트래킹 동작에서 도 다른 M 사이클의 안정된 연속 코드 상태가 발견되면 상기 시퀀서1(154)은 REA 신호로써 이를 상기 신규 레지스터(231)에 알리고, 상기 신규 레지스터(231)의 값을 업데이트 시키는 동시에 상기 Mag.COMP(233)를 사용하여 상기 올드 레지스터(234)의 값이 상기 신규 레지스터(231)의 값과 같아질 때까지 상기 올드 레지스터(234)에 1비트의 업 또는 다운(UD) 신호로써 카운트 업 또는 카운트 다운 시켜 순차적으로 올드 레지스터(234)의 값이 새로운 코드 값에 도달하도록 한다.
즉, 상기 도 18에 도시된 본 발명의 제5실시예에 따른 프로그래머블 임피던스 제어회로는 락킹 이후에 새로운 안정된 연속 코드 구간이 나타나는 경우 상기 16에 도시된 본 발명의 제4실시예와 같이 단번에 새로운 안정된 코드값으로 트래킹 하는 것이 아니라, 해당 코드 값으로 하나의 코드씩 점진적으로 따라가도록 함으로써 혹시 급격한 트래킹 동작에 의해 시스템이 불안정할 수 있는 현상을 방지하게 된다. 상기 도 18에 따른 본 발명의 제5실시예에 의한 프로그래머블 임피던스 제어회로 역시 업 드라이버와 다운 드라이버 모두에 각각 적용 가능하다.
이상에서 예를 든 본 발명의 실시예들에 의한 프로그래머블 임피던스 제어회로가 업 드라이버와 다운 드라이버 모두에 각각 적용 가능한 실시예를 도 20을 통해 설명한다. 상기 도 20은 본 발명의 제6실시예에 따른 프로그래머블 임피던스 제어회로의 구성도로서, 상기 도 20에 도시된 프로그래머블 임피던스 제어회로는 풀 업(Pull Up)과 풀 다운(Pull Down)을 락킹하는 구성을 이루고 있는데, 상단의 회로는 상기 도 8에 도시된 본 발명의 제1실시예에서처럼 동작하고, 하단의 회로는 상기 상단에서 맞춰진 값을 피드 백 받아 이 값으로 풀 다운을 락킹한다.
즉, 상단의 회로는 풀 업에 의해 코드 값을 락킹하여 그 코드 값을 업 드라이버로 출력하고, 하단의 회로는 풀 다운에 의해 코드 값을 락킹하여 그 코드 값을 다운 드라이버로 출력하여 본 발명에 따른 프로그래머블 임피던스 제어를 업 드라이버와 다운 드라이버 각각에 적용한다.
이상에서 상술한 본 발명에 따른 프로그래머블 임피던스 제어회로의 동작을 요약하면 다음과 같다.
1. 처음으로 코드가 안정된 상태에 이르는 구간에서 코드를 락킹한 후 이후의 트래킹 동작은 이전의 락킹 동작과 다른 방법으로 행하게 된다. 즉, 도 2에 도시된 바와 같이 블록A와 블록B의 동작을 분리하여 블록A의 변화여부에 관계없이 블록B의 값을 제어하도록 한다.
1-1 방법. 락킹 동작후 락킹된 코드를 트래킹 동작 없이 칩의 동작동안 계속해서 유지한다. 즉, 락킹된 코드는 변하지 않는다.
1-2 방법. 락킹 동작후 락킹된 코드에서 한정된 값(하나의 코드 또는 몇 개의 코드)만큼만 트래킹 동작을 수행한다.
1-3 방법. 락킹 동작후 트래킹 동작은 락킹 동작 주파수보다 느린 주파수에서 수행한다.
1-4 방법. 락킹 동작후 계속해서 락킹된 코드 값을 유지하다가 일정한 안정된 코드 상태가 형성되면 그 때 코드 값을 단번에 또는 한 코드씩 업데이트하여 트래킹 동작을 수행한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예를 들어 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명은 최초 정상동작의 시스템 환경에서만 외부의 임피던스를 칩 내부의 임피던스에 매칭시키기 위해 전송 라인의 임피던스를 출력 드라이버로 전달하는 임피던스의 락킹 동작을 수행하고, 이후 원하지 않은 전압 및 온도 등의 외부 환경 요인의 변화에 대해서는 전송 라인의 임피던스를 원하는 값만큼만 프로그래머블 하게 조절할 수 있어 시스템 안정화에 기여할 수 있다.

Claims (14)

  1. 외부의 임피던스를 칩 내부의 임피던스에 매칭시키기 위해 전송 라인의 임피던스를 출력 드라이버로 전달하는 프로그래머블 임피던스 제어방법에 있어서:
    모스 어레이와 외부 저항의 조합으로 얻어지는 패드의 전압을 기준전압과 비교한 신호에 대한 카운팅 코드 신호를 감지하는 제1단계;
    상기 제1단계로부터 처음으로 일정하게 유지되는 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 해당 코드 값을 락킹하여 이를 출력 드라이버로 출력하는 제2단계; 및
    상기 제2단계의 락킹 이후의 외부 임피던스의 변화에 대한 트래킹시 외부 환경요인의 변화에 대하여 제한적으로 프로그래머블 트래킹 동작을 수행하는 제3단계;를 포함함을 특징으로 하는 프로그래머블 임피던스 제어방법.
  2. (삭제)
  3. 제 1항에 있어서,
    상기 제3단계의 프로그래머블 트래킹 동작은 상기 락킹 동작후 외부 임피던스의 변화에 대하여 상기 락킹된 코드 값에서 한정된 값만큼만 트래킹 동작을 수행하는 것임을 특징으로 하는 프로그래머블 임피던스 제어방법.
  4. 제 1항에 있어서,
    상기 제3단계의 프로그래머블 트래킹 동작은 상기 락킹 동작후 외부 임피던스의 변화에 대하여 상기 락킹 동작 주파수 보다 느린 주파수로서 트래킹 동작을 수행하는 것임을 특징으로 하는 프로그래머블 임피던스 제어방법.
  5. 제 1항에 있어서,
    상기 제3단계의 프로그래머블 트래킹 동작은 상기 락킹 동작후 외부 임피던스의 변화에 대하여 계속해서 락킹된 코드 값을 유지하다가 상기 외부 임피던스의 상태가 다른 일정한 안정된 코드 상태를 형성하면 상기 락킹된 코드 값을 상기 안정된 코드 값이 되도록 트래킹 동작을 수행하는 것임을 특징으로 하는 프로그래머블 임피던스 제어방법.
  6. 제 5항에 있어서,
    상기 트래킹 동작은 상기 락킹된 코드 값을 안정된 코드 값으로 한 번에 변하도록 트래킹을 수행하는 것임을 특징으로 하는 프로그래머블 임피던스 제어방법.
  7. 제 5항에 있어서,
    상기 트래킹 동작은 상기 락킹된 코드 값을 안정된 코드 값이 되도록 할 때상기 락킹된 코드 값으로부터 하나의 코드씩 순차적으로 따라가서 상기 안정된 코드 값으로 트래킹을 수행하는 것임을 특징으로 하는 프로그래머블 임피던스 제어방법.
  8. 외부의 임피던스를 내부의 임피던스에 매칭시키기 위해 전송 라인의 임피던스를 출력 디바이스로 전달하는 반도체 장치의 프로그래머블 임피던스 제어회로에 있어서:
    복수의 트랜지스터들로 조합되고 피드백 루프의 신호에 응답하여 상기 트랜지스터들의 조합을 증가 또는 감소시켜 기준전압에 근사한 값을 결정하는 모스 어레이;
    상기 모스 어레이와 외부 저항의 조합으로 얻어지는 패드의 전압을 상기 기준전압과 비교하여 그 결과 신호를 상기 모스 어레이와 형성된 상기 피드백 루프를 통해 출력함과 동시에, 상기 결과 신호에 따라 업/다운 카운트하여 그 카운트 값인 코드 신호를 감지하여 처음으로 안정된 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 락킹된 코드 값을 출력하는 제1블록; 및
    상기 제1블록으로부터 출력된 락킹된 코드 값을 저장하고 이를 출력 드라이버에 전달하며, 상기 락킹 이후 상기 외부 저항의 임피던스 변화에 대하여 미리 프로그래머블된 코드 값으로 트래킹 동작을 수행하는 제2블록;을 구비함을 특징으로 하는 프로그래머블 임피던스 제어회로.
  9. 제8항에 있어서,
    상기 제1블록은;
    상기 모스 어레이와 외부 저항의 조합으로 얻어지는 패드의 전압을 상기 기준전압과 비교하여 그 결과 신호를 출력하는 비교기,
    상기 비교기로부터 계속해서 출력되는 결과 신호들을 저장하며, 저장된 값을 출력하는 래치,
    상기 래치로부터 출력되는 값에 따라 업/다운 카운트하여 그 카운트 값을 코드 신호로 상기 모스 어레이와 상기 제2블록으로 출력하는 카운터,
    상기 카운터로부터 출력되는 코드를 감지하여 처음으로 안정된 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 락킹 감지신호를 출력하고, 동시에 상기 카운터의 동작을 정지시키는 신호를 발생시키는 시퀀서로 구성되며,
    상기 제2블록은;
    상기 시퀀서로부터 출력된 락킹 감지신호를 받아 인에이블 되며, 상기 카운터로부터 락킹시의 코드 값을 받아 저장하고 이를 출력 드라이버에 전달하는 레지스터를 구비함을 특징으로 하는 프로그래머블 임피던스 제어회로.
  10. 제 8항에 있어서,
    상기 제1블록은;
    상기 모스 어레이와 외부 저항의 조합으로 얻어지는 패드의 전압을 상기 기준전압과 비교하여 그 결과 신호를 출력하는 비교기,
    상기 비교기로부터 계속해서 출력되는 결과 신호들을 저장하며, 저장된 값을 출력하는 래치,
    상기 래치로부터 출력되는 값에 따라 업/다운 카운트하여 그 카운트 값을 코드 신호로 출력하는 카운터,
    상기 카운터로부터 출력되는 코드를 감지하여 처음으로 안정된 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 락킹 감지신호를 출력하는 시퀀서, 및
    상기 시퀀서로부터 출력되는 락킹 감지신호에 의해 인에이블 되어 한정된 코드 값만큼만 카운터를 동작시켜 트래킹을 수행한 후, 한정된 코드 값만큼만 트래킹이 이루어지면 상기 카운터를 정지시키는 신호를 발생시키는 리미터로 구성되며,
    상기 제2블록은;
    상기 시퀀서로부터 출력된 락킹 감지신호를 받아 인에이블 되며, 상기 카운터로부터 락킹시의 코드 값을 받아 저장하고, 상기 락킹된 코드 값 및 트래킹 되는 코드 값을 출력 드라이버에 전달하는 레지스터를 구비함을 특징으로 하는 프로그래머블 임피던스 제어회로.
  11. 제 8항에 있어서,
    상기 제1블록은;
    상기 모스 어레이와 외부 저항의 조합으로 얻어지는 패드의 전압을 상기 기준전압과 비교하여 그 결과 신호를 출력하는 비교기,
    상기 비교기로부터 계속해서 출력되는 결과 신호들을 저장하며, 저장된 값을 출력하는 래치,
    상기 래치로부터 출력되는 값에 따라 업/다운 카운트하여 그 카운트 값을 코드 신호로 출력하는 카운터,
    상기 카운터로부터 출력되는 코드를 감지하여 처음으로 안정된 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 락킹 감지신호를 출력하는 시퀀서,
    상기 시퀀서로부터 출력되는 락킹 감지신호에 의해 인에이블 되어 트래킹 동작시 상기 락킹 동작시의 클록신호보다 느린 클럭신호를 상기 래치와 카운터와 시퀀서로 제공하여 상기 모스 어레이로의 피드 백 루프의 속도를 늦춤으로써 트래킹 동작을 느리게 수행하도록 하는 클럭 발생기로 구성되며,
    상기 제2블록은;
    상기 시퀀서로부터 출력된 락킹 감지신호를 받아 인에이블 되며, 상기 카운터로부터 락킹시의 코드 값을 받아 저장하고, 상기 락킹된 코드 값 및 트래킹 되는 코드 값을 출력 드라이버에 전달하는 레지스터를 구비함을 특징으로 하는 프로그래머블 임피던스 제어회로.
  12. 제 8항에 있어서,
    상기 제1블록은;
    상기 모스 어레이와 외부 저항의 조합으로 얻어지는 패드의 전압을 상기 기준전압과 비교하여 그 결과 신호를 출력하는 비교기,
    상기 비교기로부터 계속해서 출력되는 결과 신호들을 저장하며, 저장된 값을 출력하는 제1래치,
    상기 제1래치로부터 출력되는 값에 따라 업/다운 카운트하여 그 카운트 값을 코드 신호로 출력하는 카운터,
    상기 카운터로부터 출력되는 코드를 감지하여 처음으로 안정된 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 제1감지신호를 출력하며, 락킹 감지후 다른 안정된 코드의 연속구간이 나타나면 제2감지신호를 출력하는 시퀀서로 구성되며,
    상기 제2블록은;
    상기 시퀀서로부터 출력된 제1감지신호를 받아 인에이블 되며, 상기 시퀀서로부터 출력된 제1감지신호가 수신되면 상기 카운터로부터 락킹시의 락킹된 코드 값을 받아 저장하고, 상기 시퀀서로부터 출력된 제2감지신호가 수신되면 락킹된 코드 값을 다른 안정된 코드 값으로 업데이트시키는 레지스터,
    상기 레지스터에서 출력되는 코드 값을 출력 드라이버에 전달하는 제2래치를 구비함을 특징으로 하는 프로그래머블 임피던스 제어회로.
  13. 제 8항에 있어서,
    상기 제1블록은;
    상기 모스 어레이와 외부 저항의 조합으로 얻어지는 패드의 전압을 상기 기준전압과 비교하여 그 결과 신호를 출력하는 비교기,
    상기 비교기로부터 계속해서 출력되는 결과 신호들을 저장하며, 저장된 값을 출력하는 제1래치,
    상기 제1래치로부터 출력되는 값에 따라 업/다운 카운트하여 그 카운트 값을 코드 신호로 출력하는 카운터,
    상기 카운터로부터 출력되는 코드를 감지하여 처음으로 안정된 코드의 연속구간이 미리 설정된 사이클 동안 이루어지면 락킹된 것을 감지하여 제1감지신호를출력하며, 락킹 감지후 다른 안정된 코드의 연속구간이 나타나면 제2감지신호를 출력하는 시퀀서로 구성되며,
    상기 제2블록은;
    상기 시퀀서로부터 출력된 제1감지신호를 받아 인에이블 되며, 상기 시퀀서로부터 출력된 제1감지신호가 수신되면 상기 카운터로부터 락킹시의 락킹된 코드 값을 받아 저장하고, 상기 락킹 이후에도 코드 값을 계속적으로 업데이트 하다가 상기 시퀀서로부터 출력된 제2감지신호가 수신되면 다른 안정된 코드 상태로 업데이트된 코드 값을 출력하는 신규 레지스터,
    상기 신규 레지스터와 올드 레지스터를 연결하여 상기 락킹된 코드 값을 상기 신규 레지스터로부터 상기 올드 레지스터로 전달하며, 상기 제1감지신호가 수신되면 카운터 인에이블 신호를 출력함과 동시에 상기 신규 레지스터와 올드 레지스터의 연결 경로를 전기적으로 차단하는 제어기,
    상기 제어기로부터의 카운터 인에이블 신호를 받아 인에이블 되며, 상기 올드 레지스터의 값을 다른 안정된 코드 값으로 업데이트된 상기 신규 레지스터 값과 같아질 때까지 상기 올드 레지스터에 카운트 업 또는 카운트 다운시켜 순차적으로 올드 레지스터의 값을 새로운 코드 값에 도달하도록 하는 업/다운 카운터,
    상기 제어기를 통해 상기 락킹된 코드 값을 저장 및 출력하며, 상기 업/다운 카운터로부터 카운트 업 또는 카운트 다운 신호가 수신되면 상기 락킹된 코드 값을 카운트 업 또는 카운트 다운하여 발생되는 새로운 코드 값을 저장 및 출력하는 올드 레지스터,
    상기 올드 레지스터에서 출력되는 코드 값을 출력 드라이버에 전달하는 제2래치를 구비함을 특징으로 하는 프로그래머블 임피던스 제어회로.
  14. 제 9항 내지 제 13항 중 어느 한 항에 있어서,
    상기 프로그래머블 임피던스 제어회로는 풀 업에 의해 코드 값을 락킹하여 그 코드 값을 업 드라이버로 출력하는 회로와, 풀 다운에 의해 코드 값을 락킹하여 그 코드 값을 다운 드라이버로 출력하는 회로를 포함함을 특징으로 하는 프로그래머블 임피던스 제어회로.
KR10-2000-0064830A 2000-11-02 2000-11-02 프로그래머블 임피던스 제어회로 및 방법 KR100391148B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0064830A KR100391148B1 (ko) 2000-11-02 2000-11-02 프로그래머블 임피던스 제어회로 및 방법
US09/853,101 US6429679B1 (en) 2000-11-02 2001-05-10 Programmable impedance control circuit and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0064830A KR100391148B1 (ko) 2000-11-02 2000-11-02 프로그래머블 임피던스 제어회로 및 방법

Publications (2)

Publication Number Publication Date
KR20020034042A KR20020034042A (ko) 2002-05-08
KR100391148B1 true KR100391148B1 (ko) 2003-07-16

Family

ID=19696831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0064830A KR100391148B1 (ko) 2000-11-02 2000-11-02 프로그래머블 임피던스 제어회로 및 방법

Country Status (2)

Country Link
US (1) US6429679B1 (ko)
KR (1) KR100391148B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495660B1 (ko) * 2002-07-05 2005-06-16 삼성전자주식회사 온-다이 종결 회로를 구비한 반도체 집적 회로 장치
US6847225B2 (en) * 2003-03-21 2005-01-25 Infineon Technologies Ag CML (current mode logic) OCD (off chip driver)—ODT (on die termination) circuit for bidirectional data transmission
KR100543211B1 (ko) * 2003-04-29 2006-01-20 주식회사 하이닉스반도체 온 디램 터미네이션 저항 조정 회로 및 그 방법
JP3885773B2 (ja) * 2003-06-30 2007-02-28 日本電気株式会社 インピーダンス調整回路及び調整方法、インピーダンス調整回路を備える半導体装置
US6912165B2 (en) * 2003-08-22 2005-06-28 International Business Machines Corporation Method for transparent updates of output driver impedance
US6922076B2 (en) 2003-08-27 2005-07-26 International Business Machines Corporation Scalable termination
US6924660B2 (en) 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
DE10351016B3 (de) * 2003-10-31 2005-06-09 Infineon Technologies Ag Pseudo-dynamische Off-Chip-Treiber-Kalibrierung
US7057415B2 (en) * 2003-12-10 2006-06-06 Hewlett-Packard Development Company, L.P. Output buffer compensation control
US7414438B1 (en) * 2003-12-11 2008-08-19 Credence Systems Corporation Clock based voltage deviation detector
US7400670B2 (en) 2004-01-28 2008-07-15 Rambus, Inc. Periodic calibration for communication channels by drift tracking
TWI304529B (en) * 2004-01-30 2008-12-21 Realtek Semiconductor Corp Impedance control circuit and method thereof
US7248636B2 (en) * 2004-04-20 2007-07-24 Hewlett-Packard Development Company, L.P. Systems and methods for adjusting an output driver
KR100610007B1 (ko) * 2004-06-14 2006-08-08 삼성전자주식회사 임피던스 랜지 시프팅 기능을 갖는 반도체 장치의프로그래머블 임피던스 콘트롤 회로 및 그에 따른임피던스 랜지 시프팅 방법
KR100558559B1 (ko) * 2004-07-07 2006-03-10 삼성전자주식회사 프로그래머블 임피던스 컨트롤 장치 및 그의 동작 방법
JP4887607B2 (ja) * 2004-08-30 2012-02-29 富士通株式会社 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法，抵抗値補償プログラム及び回路の抵抗値試験プログラム
FR2878665B1 (fr) * 2004-11-30 2007-05-25 St Microelectronics Rousset Circuit amplificateur a transconductance a gain negatif
US7996590B2 (en) * 2004-12-30 2011-08-09 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
KR100746290B1 (ko) * 2006-03-21 2007-08-03 삼성전자주식회사 온도 보상되는 온-칩 저항 회로, 상기 온-칩 저항 회로를구비하는 반도체 장치 및 상기 반도체 장치의 임피던스교정 방법
KR100681881B1 (ko) * 2006-04-06 2007-02-15 주식회사 하이닉스반도체 반도체 메모리의 온 다이 터미네이션 장치 및 방법
KR100790821B1 (ko) * 2006-11-15 2008-01-03 삼성전자주식회사 반도체 메모리 장치에서의 온다이 터미네이션 회로
KR100897255B1 (ko) * 2007-04-12 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로 및 방법
JP5006231B2 (ja) * 2008-02-26 2012-08-22 ルネサスエレクトロニクス株式会社 インピーダンス調整回路
KR200450501Y1 (ko) * 2008-03-11 2010-10-07 이건호 전기도금용 지그
JP5642935B2 (ja) * 2009-02-19 2014-12-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． インピーダンス調整回路及びこれを備える半導体装置
JP2011004216A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp インピーダンス調整回路
US8237467B2 (en) * 2010-06-25 2012-08-07 National Semiconductor Corporation Resistor-programmable device at low voltage
US8581619B2 (en) * 2011-08-25 2013-11-12 Stmicroelectronics International N.V. Impedance calibration circuit and method
KR20160085007A (ko) * 2015-01-07 2016-07-15 삼성전자주식회사 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150339A (ja) * 1996-10-31 1998-06-02 Hyundai Electron Ind Co Ltd インピーダンス整合装置及びその制御方法
JPH10163889A (ja) * 1996-12-03 1998-06-19 Kokusai Electric Co Ltd 自動インピーダンス整合方式
KR19990017367A (ko) * 1997-08-22 1999-03-15 윤종용 프로그래머블 임피던스 콘트롤 회로
JP2000183717A (ja) * 1998-12-10 2000-06-30 Toshiba Corp 半導体装置
KR20010026462A (ko) * 1999-09-07 2001-04-06 윤종용 반도체 장치의 프로그래머블 임피던스 콘트롤 출력회로 및 프로그래머블 임피던스 콘트롤 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666078A (en) * 1996-02-07 1997-09-09 International Business Machines Corporation Programmable impedance output driver
US6060907A (en) 1997-06-25 2000-05-09 Sun Microsystems, Inc. Impedance control circuit
JP3579856B2 (ja) 1997-07-08 2004-10-20 株式会社日立製作所 半導体集積回路システム
US6087847A (en) * 1997-07-29 2000-07-11 Intel Corporation Impedance control circuit
JPH11186896A (ja) 1997-12-24 1999-07-09 Nec Ic Microcomput Syst Ltd 半導体装置
US6087853A (en) 1998-06-22 2000-07-11 Lucent Technologies, Inc. Controlled output impedance buffer using CMOS technology
US6064224A (en) 1998-07-31 2000-05-16 Hewlett--Packard Company Calibration sharing for CMOS output driver
US6091260A (en) 1998-11-13 2000-07-18 Integrated Device Technology, Inc. Integrated circuit output buffers having low propagation delay and improved noise characteristics

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150339A (ja) * 1996-10-31 1998-06-02 Hyundai Electron Ind Co Ltd インピーダンス整合装置及びその制御方法
JPH10163889A (ja) * 1996-12-03 1998-06-19 Kokusai Electric Co Ltd 自動インピーダンス整合方式
KR19990017367A (ko) * 1997-08-22 1999-03-15 윤종용 프로그래머블 임피던스 콘트롤 회로
JP2000183717A (ja) * 1998-12-10 2000-06-30 Toshiba Corp 半導体装置
KR20010026462A (ko) * 1999-09-07 2001-04-06 윤종용 반도체 장치의 프로그래머블 임피던스 콘트롤 출력회로 및 프로그래머블 임피던스 콘트롤 방법

Also Published As

Publication number Publication date
US6429679B1 (en) 2002-08-06
KR20020034042A (ko) 2002-05-08
US20020050838A1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
KR100391148B1 (ko) 프로그래머블 임피던스 제어회로 및 방법
US5528168A (en) Power saving terminated bus
US6661250B2 (en) Programmable impedance control circuit
US6400641B1 (en) Delay-locked loop with binary-coupled capacitor
US7170313B2 (en) Apparatus for calibrating termination voltage of on-die termination
US6356106B1 (en) Active termination in a multidrop memory system
US7196539B2 (en) Adaptive signal termination
KR100532972B1 (ko) 온 다이 터미네이션 임피던스 조절 장치
US7400165B2 (en) Method for calibrating a driver and on-die termination of a synchronous memory device
US4519086A (en) MOS Phase lock loop synchronization circuit
US6781416B1 (en) Push-pull output driver
KR19990067843A (ko) 지터를 억제할 수 있는 디지털 위상 동기 루프
US20050146350A1 (en) Impedance controller and impedance control method
US7288966B2 (en) Programmable impedance controller and method for operating
US7863928B2 (en) Data line termination circuit
US6801584B1 (en) Using a differential signal in adjusting a slice voltage for a single-ended signal
US7269239B2 (en) Simple two-wire communication protocol with feedback status
US5625326A (en) Lock alarm circuit of a synthesizer
KR102549324B1 (ko) 소모 전류를 최소화하면서도, 기준 전압의 레벨의 신속한 복원이 가능한 반도체 메모리 장치의 기준 전압 발생 회로
JP2859918B2 (ja) 符号化可能なトランスポンダ
US20040027170A1 (en) Methods and apparatus for signal processing
KR20040102282A (ko) 언락킹을 방지할 수 있는 아날로그 지연고정루프
Sidiropoulos et al. Circuit design for a 2.2 GB/s memory interface
JPH06252750A (ja) リセット制御信号生成回路
JPS6233616B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 16