KR100878317B1 - 출력 드라이버 회로 - Google Patents

출력 드라이버 회로 Download PDF

Info

Publication number
KR100878317B1
KR100878317B1 KR1020070139632A KR20070139632A KR100878317B1 KR 100878317 B1 KR100878317 B1 KR 100878317B1 KR 1020070139632 A KR1020070139632 A KR 1020070139632A KR 20070139632 A KR20070139632 A KR 20070139632A KR 100878317 B1 KR100878317 B1 KR 100878317B1
Authority
KR
South Korea
Prior art keywords
output
driver
internal power
control signal
signal
Prior art date
Application number
KR1020070139632A
Other languages
English (en)
Inventor
박정훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070139632A priority Critical patent/KR100878317B1/ko
Application granted granted Critical
Publication of KR100878317B1 publication Critical patent/KR100878317B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Abstract

본 발명의 출력 드라이버 회로는 외부 전원의 전압 범위에 따라 다른 레벨의 제어 신호를 출력하는 셀프 콘트롤부; 및 복수의 프리 드라이버를 구비하고, 제어 신호에 따라 구동되는 프리 드라이버의 개수가 조정되어 입력받은 데이터를 드라이빙하는 출력 드라이빙부를 포함한다.
Figure R1020070139632
슬루 레이트, 프리 드라이버, 외부 전원

Description

출력 드라이버 회로{Output Driver Circuit}
본 발명은 반도체 집적 회로에 관한 것으로, 구체적으로는 출력 드라이버 회로에 관한 것이다.
데이터 출력 버퍼는 칩 내부의 데이터를 칩 외부로 출력하는 회로로서, 통상적으로 그 출력단만을 한정해서 데이터 출력 드라이버로 불리우기도 한다. 반도체 메모리 장치의 고집적, 저전력화 및 고속 동작화 경향에 따라 데이터 출력 버퍼도 대응하여 안정적인 버퍼링 동작을 수행하도록 설계된다.
프리 드라이버 회로는 데이터 신호를 입력 받아 그 논리 레벨에 따라 풀업 또는 풀다운 기능을 수행한다. 일반적으로 프리 드라이버 회로는 반도체 장치의 출력 버퍼를 구동하기 위해 사용된다.
현재 일반적으로 사용되는 프리 드라이버 회로는 스위칭 노이즈를 감소시키는 특별한 회로가 없어서 여러 개의 데이터가 스위칭할 때 생기는 파워 노이즈에 의해 슬루 레이트의 변화가 크게 나타나게 된다. 또한, 프리 드라이버가 차지하는 면적도 매우 커서 전류 소모가 큰 편이다.
출력 드라이버는 외부에서 공급되는 외부 전원에 따라 출력되는 데이터의 유 효 윈도우가 변화할 수 있다. 그런데, 출력 드라이버는 상기 외부 전원에 따라 구동되는 상기 출력 드라이버 내 프리 드라이버의 구동 능력이 변동된다. 특히, 저전압에서는 프리 드라이버의 구동 능력이 현저히 저하되어 안정적인 출력 데이터의 유효 윈도우를 확보하기 어렵다. 또한, 상기 외부 전원이 고전압인 경우 프리 드라이버의 구동 능력이 너무 강해 출력 데이터가 하이에서 로우 또는 로우에서 하이로 천이할 때 피크 전류가 너무 크게 발생하여 파워 노이즈를 발생시키고 출력 데이터의 유효 윈도우를 작게 만들 수 있다. 즉, 프리 드라이버에 공급되는 외부 전원이 너무 높아도 문제가 생길 수 있으며, 너무 낮아도 문제가 생길 수 있다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 외부 공급 전원의 변화에 따라 출력 데이터의 유효 윈도우를 안정적으로 확보하기 위한 출력 드라이버 회로를 제공하는데 목적이 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 출력 드라이버 회로는 외부 전원의 전압 범위에 따라 다른 레벨의 제어 신호를 출력하는 셀프 콘트롤부; 및 복수의 프리 드라이버를 구비하고, 상기 제어 신호에 따라 구동되는 프리 드라이버의 개수가 조정되어 입력받은 데이터를 드라이빙하는 출력 드라이빙부를 포함한다.
본 발명에 따른 출력 드라이버 회로는 외부 공급 전원의 변동에도 영향이 없는 안정적인 데이터 유효 윈도우를 확보할 수 있고, 디바이스 특성을 안정적으로 확보할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명에 따른 출력 드라이버 회로의 블록도이다.
도 1에 도시된 반도체 집적 회로는 셀프 콘트롤부(100) 및 출력 드라이빙부(200)를 포함한다.
상기 셀프 콘트롤부(100)는 외부 전원(VDDQ)의 전압 범위에 따라 다른 레벨의 제어 신호를 출력한다.
상기 셀프 콘트롤부(100)는 상기 외부 전원(VDDQ)이 제1 내부 전원(Int_V1)에 비해 높은 경우와 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1)에 비해 낮고 제2 내부 전원(Int_V2)에 비해 높은 경우 및 상기 외부 전원(VDDQ)이 상기 제2 내부 전원(Int_V2)에 비해 낮은 경우에 따라 각기 다른 상기 제어 신호를 출력한다. 즉, 상기 셀프 콘트롤부(100)는 상기 외부 전원(VDDQ)의 전압 범위를 상기 제1 내부 전원(Int_V1) 및 상기 제2 내부 전원(Int_V2)을 기준으로 하여 로우, 노말, 하이 레벨로 구분하여 상기 제어 신호를 출력한다.
상기 셀프 콘트롤부(100)는 비교부(20) 및 제어부(30)를 포함한다.
상기 비교부(20)는 상기 외부 전원(VDDQ), 상기 제1 내부 전원(Int_V1) 및 상기 제2 내부 전원(Int_V2)을 입력받아 비교하여 제1 감지 신호(Comp1) 및 제2 감지 신호(Comp2)를 출력한다.
상기 비교부(20)는 제1 비교부(11) 및 제2 비교부(12)를 포함한다.
상기 제1 비교부(11)는 상기 외부 전원(VDDQ) 및 상기 제1 내부 전원(Int_V1)을 비교하여 상기 제1 감지 신호(Comp1)를 출력한다. 상기 제1 비교부(11)는 상기 외부 전원(VDDQ) 및 상기 제1 내부 전원(Int_V1)을 입력받는 일반적인 콤퍼레이터(comparator)나 감지 회로로 구현할 수 있다.
상기 제2 비교부(12)는 상기 외부 전원(VDDQ) 및 상기 제2 내부 전원(Int_V2)을 비교하여 상기 제2 감지 신호(Comp2)를 출력한다. 상기 제2 비교 부(12)는 상기 외부 전원(VDDQ) 및 상기 제2 내부 전원(Int_V2)을 입력받는 일반적인 콤퍼레이터(comparator)나 감지 회로로 구현할 수 있다.
또한, 상기 셀프 콘트롤부(100)는 상기 제1 내부 전원(Int_V1) 및 상기 제2 내부 전원(Int_V2)을 생성하는 내부 전원 발생부(10)를 추가로 포함하여 구현할 수 있다. 예를 들면, 상기 내부 전원 발생부(10)는 상기 제1 내부 전원(Int_V1)과 상기 제2 내부 전원(Int_V2)이 일정한 전압차를 갖도록 유지시키고, 상기 제1 내부 전원(Int_V1)이 상기 제2 내부 전원(Int_V2)에 비해 높도록 유지시킨다.
도 1에 도시된 상기 비교부(20)의 동작을 설명하면 다음과 같다.
예를 들면, 상기 제1 비교부(11)는 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1)보다 높으면 로우 레벨의 상기 제1 감지 신호(Comp1)를 출력하고, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1)보다 낮으면 하이 레벨의 상기 제1 감지 신호(Comp1)를 출력한다.
또한, 상기 제2 비교부(12)는 상기 외부 전원(VDDQ)이 상기 제2 내부 전원(Int_V2)보다 높으면 로우 레벨의 상기 제2 감지 신호(Comp2)를 출력하고, 상기 외부 전원(VDDQ)이 상기 제2 내부 전원(Int_V2)보다 낮으면 하이 레벨의 상기 제2 감지 신호(Comp2)를 출력한다.
따라서, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1)보다 높으면 로우, 로우의 상기 제1 감지 신호(Comp1) 및 상기 제2 감지 신호(Comp2)를 출력하고, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1)보다 낮고, 상기 제2 내부 전원(Int_V2)보다 높으면 하이, 로우의 상기 제1 제어 신호(CPUHV) 및 상기 제2 감지 신호(Comp2)를 출력한다. 또한, 상기 외부 전원(VDDQ)이 상기 제2 내부 전원(Int_V2)보다 낮으면 하이, 하이의 상기 제1 감지 신호(Comp1) 및 상기 제2 감지 신호(Comp2)를 출력한다. 즉, 상기 외부 전원(VDDQ)이 로우, 노말, 하이 레벨에 따라 상기 제1 감지 신호(Comp1) 및 상기 제2 감지 신호(Comp2)의 전압 레벨이 달라진다.
상기 제어부(30)는 상기 제1 감지 신호(Comp1) 및 상기 제2 감지 신호(Comp2)를 입력받아 상기 제어 신호로 제1 제어 신호(CPUHV) 내지 제4 제어 신호(CPDLV)를 출력한다.
상기 출력 드라이빙부(200)는 복수의 프리 드라이버를 구비하고, 상기 제어 신호에 따라 구동되는 상기 프리 드라이버의 개수가 조정되어 입력받은 데이터(Output_Data)를 드라이빙한다.
상기 출력 드라이빙부(200)는 프리 드라이빙부(110) 및 출력 드라이버(120)를 포함한다.
상기 프리 드라이빙부(110)는 상기 제어 신호에 따라 구동하는 상기 프리 드라이버의 수가 변동된다. 상기 프리 드라이빙부(110)는 도 3에 도시한 바와 같이 복수의 상기 프리 드라이버(101,102,103)를 구비하여, 상기 제어 신호에 따라 구동되는 상기 프리 드라이버의 수가 변동된다.
상기 출력 드라이버(120)는 상기 프리 드라이빙부(110)의 출력을 드라이빙한다. 상기 출력 드라이버(120)는 일반적인 출력 드라이버 회로로 구현할 수 있다.
도 2는 도 1에 도시된 상기 제어부(30)의 일 실시예를 나타낸 상세 회로도이 다.
상기 제어부(30)는 제1 제어부(21) 및 제2 제어부(22)를 포함한다.
상기 제1 제어부(21)는 상기 제1 감지 신호(Comp1) 또는 상기 제2 감지 신호(Comp2)가 인에이블됨에 따라 인에이블되는 상기 제1 제어 신호(CPUHV)와 상기 제1 제어 신호(CPUHV)의 상보 신호인 상기 제2 제어 신호(CPDHV)를 출력한다.
보다 상세히 설명하면, 상기 제1 제어부(21)는 제1 노아 게이트(NOR1), 제1 인버터(IV1) 및 제2 인버터(IV2)를 포함한다. 상기 제1 노아 게이트(NOR1)는 상기 제1 감지 신호(Comp1) 및 상기 제2 감지 신호(Comp2)를 입력받아 노아 연산한다. 상기 제1 인버터(IV1)는 상기 제1 노아 게이트(NOR1)의 출력을 반전시켜 상기 제1 제어 신호(CPUHV)를 출력한다. 상기 제2 인버터(IV2)는 상기 제1 인버터(IV1)의 출력을 반전시켜 상기 제2 제어 신호(CPDHV)를 출력한다.
상기 제2 제어부(22)는 상기 제1 감지 신호(Comp1) 및 상기 제2 감지 신호(Comp2)가 인에이블됨에 따라 인에이블되는 상기 제3 제어 신호(CPULV)와 상기 제3 제어 신호(CPULV)의 상보 신호인 상기 제4 제어 신호(CPDLV)를 출력한다.
보다 상세히 설명하면, 상기 제2 제어부(22)는 제1 낸드 게이트(ND1), 제3 인버터(IV3) 및 제4 인버터(IV4)를 포함한다.
상기 제1 낸드 게이트(ND1)는 상기 제1 감지 신호(Comp1) 및 상기 제2 감지 신호(Comp2)를 입력받아 낸드 연산한다. 상기 제3 인버터(IV3)는 상기 제1 낸드 게이트(ND1)의 출력을 반전시켜 상기 제3 제어 신호(CPULV)를 출력한다. 상기 제4 인버터(IV4)는 상기 제4 인버터(IV4)의 출력을 반전시켜 상기 제4 제어 신호(CPDLV) 를 출력한다.
도 3은 도 1에 도시된 상기 프리 드라이빙부(110)의 일 실시예를 나타낸 상세 회로도이다.
상기 프리 드라이빙부(110)는 제1 프리 드라이버(101), 제2 프리 드라이버(102) 및 제3 프리 드라이버(103)를 포함한다.
상기 제1 프리 드라이버(101)는 상기 데이터(Output_Data)를 입력받아 구동한다. 상기 제1 프리 드라이버(101)는 상기 데이터(Output_Data)를 입력받아 드라이빙하여 드라이빙 신호(PU)를 출력한다. 상기 제1 프리 드라이버(101)는 제5 인버터(IV5), 제1 피모스 트랜지스터(PM1) 및 제1 엔모스 트랜지스터(NM1)를 포함한다.
상기 제2 프리 드라이버(102)는 상기 제1 제어 신호(CPUHV) 및 상기 제2 제어 신호(CPDHV)에 따라 구동한다. 상기 제2 프리 드라이버(102)는 상기 제1 제어 신호(CPUHV), 상기 제2 제어 신호(CPDHV) 및 상기 데이터(Output_Data)를 입력받아 구동된다. 상기 제2 프리 드라이버(102)는 제2 낸드 게이트(ND2), 제2 노아 게이트(NOR2), 제2 피모스 트랜지스터(PM2) 및 제2 엔모스 트랜지스터(NM2)를 포함한다.
상기 제3 프리 드라이버(103)는 상기 제3 제어 신호(CPULV) 및 상기 제4 제어 신호(CPDLV)에 따라 구동한다. 상기 제3 프리 드라이버(103)는 상기 제3 제어 신호(CPULV), 상기 제4 제어 신호(CPDLV) 및 상기 데이터(Output_Data)를 입력받아 구동한다. 상기 제3 프리 드라이버(103)는 제3 낸드 게이트(ND3), 제3 노아 게이트(NOR3), 제3 피모스 트랜지스터(PM3) 및 제3 엔모스 트랜지스터(NM3)를 포함한 다.
또한, 도 1에 도시된 상기 프리 드라이빙부(110)의 다른 실시예는 풀업용 프리 드라이빙부 및 풀다운용 프리 드라이빙부를 포함한다. 도시하지 않았지만, 상기 풀업용 프리 드라이빙부는 도 3에 도시된 상기 제1 프리 드라이버(101) 내지 상기 제3 프리 드라이버(103)로 구성되며, 상기 풀다운용 프리 드라이빙부는 도 3에 도시된 상기 제1 프리 드라이버(101) 내지 상기 제3 프리 드라이버(103)와 같은 구성을 갖는 제4 프리 드라이버 내지 제6 프리 드라이버를 포함한다. 상기 풀업용 프리 드라이빙부는 상기 드라이빙 신호로 풀업 드라이빙 신호(PU)를 출력하고, 상기 풀다운용 프리 드라이빙부는 상기 드라이빙 신호로 풀다운 드라이빙 신호(PD)를 출력한다. 이 때의 상기 출력 드라이버(120)는 상기 풀업 드라이빙 신호(PU) 및 상기 풀다운 드라이빙 신호(PD)를 입력받아 드라이빙하는 일반적인 출력 드라이버 회로로 구현할 수 있다.
도 1 내지 도 3을 참조하여 본 발명에 따른 출력 드라이버 회로의 동작을 설명하면 다음과 같다.
먼저, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1) 및 상기 제2 내부 전원(Int_V2)에 비해 낮은 경우, 상기 제1 비교부(11) 및 상기 제2 비교부(12)는 하이, 하이 레벨의 상기 제1 감지 신호(Comp1) 및 상기 제2 감지 신호(Comp2)를 출력한다.
따라서, 상기 제1 제어부(21)는 하이, 로우 레벨의 상기 제1 제어 신호(CPUHV) 및 상기 제2 제어 신호(CPDHV)를 출력하고, 상기 제2 제어부(22)는 하 이, 로우 레벨의 상기 제3 제어 신호(CPULV) 및 상기 제4 제어 신호(CPDLV)를 출력한다.
따라서, 도 3에 도시된 상기 제2 낸드 게이트(ND2)는 상기 제1 제어 신호(CPUHV)가 하이 레벨이므로, 상기 데이터(Output_Data)가 반전된 신호를 출력하고, 상기 제2 피모스 트랜지스터(PM2)는 상기 데이터(Output_Data)가 하이 레벨이면 턴온되어 상기 드라이빙 신호(PU)를 풀업시키고, 상기 데이터(Output_Data)가 로우 레벨이면 턴오프된다. 또한, 도 3에 도시된 상기 제2 노아 게이트(NOR2)는 상기 제2 제어 신호(CPDHV)가 로우 레벨이므로, 상기 데이터(Output_Data)가 반전된 신호를 출력한다. 따라서, 상기 제2 엔모스 트랜지스터(NM2)는 상기 데이터(Output_Data)가 하이 레벨이면 턴오프되고, 상기 데이터(Output_Data)가 로우 레벨이면 턴온되어 상기 드라이빙 신호(PU)를 풀다운시킨다.
즉, 상기 제1 제어 신호(CPUHV) 및 상기 제2 제어 신호(CPDHV)가 하이, 로우 레벨일 때 상기 제2 프리 드라이버(102)는 상기 데이터(Output_Data)가 하이 레벨이면 풀업시키고, 상기 데이터(Output_Data)가 로우 레벨이면 풀다운시킨다.
마찬가지로, 상기 제3 제어 신호(CPULV) 및 상기 제4 제어 신호(CPDLV)가 하이, 로우 레벨이므로 상기 제3 프리 드라이버(103)는 상기 데이터(Output_Data)가 하이 레벨이면 풀업시키고, 상기 데이터(Output_Data)가 로우 레벨이면 풀다운시킨다.
따라서, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1) 및 상기 제2 내부 전원(Int_V2)에 비해 낮으면 상기 프리 드라이빙부(110)는 상기 제1 프리 드 라이버(101), 상기 제2 프리 드라이버(102) 및 상기 제3 프리 드라이버(103)가 모두 구동되어, 상기 외부 전원(VDDQ)이 낮아진 것을 보상할 수 있다.
또한, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1)보다 낮고 상기 제2 내부 전원(Int_V2)보다 높으면, 상기 제1 비교부(11)는 하이 레벨의 상기 제1 감지 신호(Comp1)를 출력하고, 상기 제2 비교부(12)는 로우 레벨의 상기 제2 감지 신호(Comp2)를 출력한다.
따라서, 상기 제1 제어부(21)는 하이 레벨의 상기 제1 제어 신호(CPUHV) 및 로우 레벨의 상기 제2 제어 신호(CPDHV)를 출력한다. 상기 제2 제어부(22)는 로우 레벨의 상기 제3 제어 신호(CPULV) 및 하이 레벨의 상기 제4 제어 신호(CPDLV)를 출력한다.
따라서, 상기 제2 프리 드라이버(102)는 상기 제1 제어 신호(CPUHV)는 하이 레벨이고, 상기 제2 제어 신호(CPDHV)는 로우 레벨이므로 상기 데이터(Output_Data)가 하이 레벨이면 풀업시키고, 상기 데이터(Output_Data)가 로우 레벨이면 풀다운시킨다.
또한, 상기 제3 제어 신호(CPULV)가 로우 레벨이므로 상기 제3 낸드 게이트(ND3)는 하이 레벨의 신호를 출력하고, 상기 제3 피모스 트랜지스터(PM3)는 턴오프된다. 또한, 상기 제4 제어 신호(CPDLV)가 하이 레벨이므로 상기 제3 노아 게이트(NOR3)는 로우 레벨의 신호를 출력하고, 상기 제3 엔모스 트랜지스터(NM3)는 턴오프된다. 따라서, 상기 제3 제어 신호(CPULV)가 로우 레벨이고, 상기 제4 제어 신호(CPDLV)가 하이 레벨일 때 상기 제3 프리 드라이버(103)는 구동하지 않는다. 즉, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1)보다 낮고, 상기 제2 내부 전원(Int_V2)보다 높은 경우, 상기 제2 프리 드라이버(102)는 구동되고, 상기 제3 프리 드라이버(103)는 구동되지 않는다.
만약, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1) 및 상기 제2 내부 전원(Int_V2)에 비해 높으면 상기 제1 비교부(11)는 로우 레벨의 상기 제1 감지 신호(Comp1)를 출력하고, 상기 제2 비교부(12)는 로우 레벨의 상기 제2 감지 신호(Comp2)를 출력한다.
따라서, 상기 제1 제어부(21)는 로우 레벨의 상기 제1 제어 신호(CPUHV) 및 하이 레벨의 상기 제2 제어 신호(CPDHV)를 출력한다. 상기 제2 제어부(22)는 로우 레벨의 상기 제3 제어 신호(CPULV) 및 하이 레벨의 상기 제4 제어 신호(CPDLV)를 출력한다.
따라서, 상기 제2 프리 드라이버(102)는 상기 제1 제어 신호(CPUHV)가 로우 레벨이므로, 상기 제2 피모스 트랜지스터(PM2)가 턴오프된다. 상기 제2 제어 신호(CPDHV)가 하이 레벨이므로 상기 제2 엔모스 트랜지스터(NM2)가 턴오프되어 구동되지 않는다.
상기 제3 프리 드라이버(103) 또한, 상기 제3 제어 신호(CPULV)가 로우 레벨이고, 상기 제4 제어 신호(CPDLV)가 하이 레벨이므로 구동되지 않는다.
즉, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1) 및 상기 제2 내부 전원(Int_V2)에 비해 높은 경우 상기 제1 프리 드라이버(101)만 구동하고 상기 제2 프리 드라이버(102) 및 상기 제3 프리 드라이버(103)는 구동하지 않는다.
따라서, 상기 프리 드라이빙부(110)는 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1)보다 높으면 상기 제1 프리 드라이버(101)만을 구동시킨다. 그리고, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1)보다 낮고 상기 제2 내부 전원(Int_V2)보다 높으면, 상기 제1 프리 드라이버(101) 및 상기 제2 프리 드라이버(102)를 구동시킨다. 그리고, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1) 및 상기 제2 내부 전원(Int_V2)보다 낮으면, 상기 제1 프리 드라이버(101), 상기 제2 프리 드라이버(102) 및 상기 제3 프리 드라이버(103)를 모두 구동시킨다.
따라서, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1) 및 상기 제2 내부 전원(Int_V2)보다 높으면 상기 제1 프리 드라이버(101)만을 구동시킴으로써 피크 전류를 감소시켜 상기 데이터(Output_Data)의 유효 윈도우를 확보한다. 그리고, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1) 및 상기 제2 내부 전원(Int_V2)보다 낮으면 상기 제1 프리 드라이버(101), 상기 제2 프리 드라이버(102) 및 상기 제3 프리 드라이버(103)를 모두 구동시킴으로써 상기 프리 드라이빙부(110)의 구동 능력을 증가시키고 상기 데이터(Output_Data)의 유효 윈도우를 확보한다. 따라서, 본 발명은 상기 외부 전원(VDDQ)의 변동에도 안정적인 상기 데이터(Output_Data)의 유효 윈도우를 확보할 수 있다.
도 4는 본 발명에 따른 출력 드라이버 회로의 다른 실시예를 나타낸 블록도이다.
상기 셀프 콘트롤부(300)는 상기 외부 전원(VDDQ) 및 제1 내부 전원(Int_V1) 을 비교하여 제1 제어 신호(Comp1)를 출력하는 비교부(220)를 포함한다. 도 4에 도시된 출력 드라이버 회로는 도 1에 도시된 출력 드라이버 회로에 비해 제어부를 구비하고 있지 않아, 상기 비교부(220)의 출력이 상기 프리 드라이빙부(310)로 직접 입력되므로, 상기 비교부(220)의 출력을 제1 제어 신호(Comp1)라 하겠다.
상기 셀프 콘트롤부(300)는 상기 제1 내부 전원(Int_V1)을 생성하는 내부 전원 발생부(210)를 추가로 포함할 수 있다.
상기 출력 드라이빙부(300)는 프리 드라이빙부(310) 및 출력 드라이버(320)를 포함한다.
상기 프리 드라이빙부(310)는 도 5에 도시된 일 실시예와 같이, 복수의 프리 드라이버를 구비하며, 상기 제1 제어 신호(Comp1)에 따라 구동되는 상기 프리 드라이버의 개수가 변동된다.
상기 출력 드라이버(320)는 상기 프리 드라이빙부(310)의 출력을 드라이빙한다. 상기 출력 드라이버(320)는 일반적인 출력 드라이버로 구현할 수 있다.
도 5는 도 4에 도시된 상기 프리 드라이빙부(310)의 일 실시예를 나타낸 상세 회로도이다.
상기 프리 드라이빙부(310)는 제7 프리 드라이버(301) 및 제8 프리 드라이버(302)를 포함한다.
상기 제7 프리 드라이버(301)는 상기 데이터(Output_Data)를 입력받아 구동한다. 상기 제7 프리 드라이버(301)는 상기 데이터(Output_Data)를 입력받아 드라이빙하여 드라이빙 신호(PU)를 출력한다. 상기 제7 프리 드라이버(301)는 제6 인버 터(IV6), 제4 피모스 트랜지스터(PM4) 및 제4 엔모스 트랜지스터(NM4)를 포함한다.
상기 제8 프리 드라이버(302)는 상기 제1 제어 신호(Comp1) 및 상기 데이터(Output_Data)에 따라 구동한다. 상기 제8 프리 드라이버(302)는 제4 낸드 게이트(ND4), 제7 인버터(IV7), 제4 노아 게이트(NOR4), 제5 피모스 트랜지스터(PM5) 및 제5 엔모스 트랜지스터(NM5)를 포함한다.
도 4 및 도 5를 참조하여 본 발명의 다른 실시예에 따른 출력 드라이버 회로의 동작을 설명하면 다음과 같다.
예를 들면, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1)에 비해 높으면 로우 레벨의 상기 제1 제어 신호(Comp1)를 출력한다. 도 5에 도시된 상기 제4 낸드 게이트(ND4)는 로우 레벨의 상기 제1 제어 신호(Comp1)를 입력받아 하이 레벨의 신호를 출력한다. 따라서, 상기 제5 피모스 트랜지스터(PM5)는 턴오프된다. 또한, 상기 제7 인버터(IV7)는 로우 레벨의 상기 제1 제어 신호(Comp1)를 입력받아 하이 레벨의 신호를 출력하고, 상기 제4 노아 게이트(NOR4)는 로우 레벨의 신호를 출력하므로, 상기 제5 엔모스 트랜지스터(NM5)는 턴오프된다. 따라서, 상기 제8 프리 드라이버(302)는 구동하지 않고 상기 제7 프리 드라이버(301)만 구동한다. 따라서, 상기 외부 전원(VDDQ)이 높을 경우 상기 프리 드라이빙부(310)의 상기 제7 프리 드라이버(301)만 구동하고, 그 결과, 상기 프리 드라이빙부(310)의 구동 능력을 감소시키고 피크 전류를 감소시킴으로써 상기 데이터(Output_Data)의 유효 윈도우를 확보한다.
또한, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1)에 비해 낮으면 하이 레벨의 상기 제1 제어 신호(Comp1)를 출력한다. 도 5에 도시된 상기 제4 낸드 게이트(ND4)는 상기 제1 제어 신호(Comp1)가 하이 레벨이므로 상기 데이터(Output_Data)를 반전시킨 신호를 출력한다. 따라서, 상기 데이터(Output_Data)가 하이 레벨이면 상기 제5 피모스 트랜지스터(PM5)는 턴오프되고, 상기 데이터(Output_Data)가 로우 레벨이면 상기 제5 피모스 트랜지스터(PM5)는 상기 드라이빙 신호(PU)를 풀업시킨다. 또한, 상기 제4 노아 게이트(NOR4)는 상기 제7 인버터(IV7)의 출력이 로우 레벨이므로 상기 데이터(Output_Data)를 반전시킨 신호를 출력한다. 따라서, 상기 데이터(Output_Data)가 하이 레벨이면 상기 제5 엔모스 트랜지스터(NM5)는 턴오프되고, 상기 데이터(Output_Data)가 로우 레벨이면 상기 제5 엔모스 트랜지스터(NM5)는 턴온되어 상기 드라이빙 신호(PU)를 풀다운시킨다. 즉, 상기 제1 제어 신호(Comp1)가 하이 레벨일 때, 상기 제8 프리 드라이버(302)는 상기 데이터(Output_Data)가 하이 레벨이면 상기 드라이빙 신호(PU)를 풀업시키고, 상기 데이터(Output_Data)가 로우 레벨이면 상기 드라이빙 신호(PU)를 풀다운시킨다. 따라서, 상기 프리 드라이빙부(310)는 하이 레벨의 상기 제1 제어 신호(Comp1)에 따라 상기 제7 프리 드라이버(301) 및 상기 제8 프리 드라이버(302)를 모두 구동시킨다. 따라서, 본 발명은 상기 외부 전원(VDDQ)이 낮을 경우 상기 프리 드라이빙부(310)의 구동 능력을 증가시켜 상기 데이터(Output_Data)의 유효 윈도우를 확보함으로써, 본 발명은 상기 외부 전원(VDDQ)의 변동에도 안정적인 상기 데이터(Output_Data)를 생성할 수 있다.
상기 프리 드라이빙부(310)는 상기 외부 전원(VDDQ)이 상기 제1 내부 전 원(Int_V1)에 비해 낮으면, 상기 제7 프리 드라이버(301) 및 상기 제8 프리 드라이버(302)를 모두 구동시키고, 상기 외부 전원(VDDQ)이 상기 제1 내부 전원(Int_V1)에 비해 높으면, 상기 제7 프리 드라이버(301)만 구동시킨다.
본 발명은 출력 드라이버를 적용하는 모든 회로에 적용할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명에 따른 출력 드라이버 회로를 나타낸 블록도,
도 2는 도 1에 도시된 제어부의 일 실시예를 나타낸 상세 회로도,
도 3은 도 1에 도시된 프리 드라이빙부의 일 실시예를 나타낸 상세 회로도,
도 4는 본 발명에 따른 출력 드라이버 회로의 다른 실시예를 나타낸 블록도,
도 5는 도 4에 도시된 프리 드라이빙부의 일 실시예를 나타낸 상세 회로도이다.
<도면의 주요 부분에 대한 부호 설명>
100,300 : 셀프 콘트롤부 200,400 : 출력 드라이빙부
10 : 내부 전원 발생부 20 : 비교부
21,22 : 제1 비교부, 제2 비교부 30 : 제어부
110 : 프리 드라이빙부 120 : 출력 드라이버
101 : 제1 프리 드라이버 102 : 제2 프리 드라이버
103 : 제3 프리 드라이버 210 : 내부 전원 발생부
220 : 비교부 310 : 프리 드라이빙부
301 : 제7 프리 드라이버 302 : 제8 프리 드라이버
320 : 출력 드라이버

Claims (16)

  1. 외부 전원의 전압 범위에 따라 다른 레벨의 제어 신호를 출력하는 셀프 콘트롤부; 및
    복수의 프리 드라이버를 구비하고, 상기 제어 신호에 따라 구동되는 상기 프리 드라이버의 개수가 조정되어 입력받은 데이터를 드라이빙하는 출력 드라이빙부를 포함하는 출력 드라이버 회로.
  2. 제 1 항에 있어서,
    상기 셀프 콘트롤부는,
    상기 외부 전원이 제1 내부 전원에 비해 높은 경우와 상기 외부 전원이 상기 제1 내부 전원에 비해 낮고 제2 내부 전원에 비해 높은 경우 및 상기 외부 전원이 상기 제2 내부 전원에 비해 낮은 경우에 따라 상기 제어 신호를 출력하는 것을 특징으로 하는 출력 드라이버 회로.
  3. 제 2 항에 있어서,
    상기 셀프 콘트롤부는,
    상기 외부 전원, 상기 제1 내부 전원 및 상기 제2 내부 전원을 입력받아 비교하여 제1 감지 신호 및 제2 감지 신호를 출력하는 비교부; 및
    상기 제1 감지 신호 및 상기 제2 감지 신호를 입력받아 상기 제어 신호로 제 1 제어 신호 내지 제4 제어 신호를 출력하는 제어부를 포함하는 출력 드라이버 회로.
  4. 제 3 항에 있어서,
    상기 비교부는,
    상기 외부 전원 및 상기 제1 내부 전원을 비교하여 상기 제1 감지 신호를 출력하는 제1 비교부; 및
    상기 외부 전원 및 상기 제2 내부 전원을 비교하여 상기 제2 감지 신호를 출력하는 제2 비교부를 포함하는 출력 드라이버 회로.
  5. 제 3 항에 있어서,
    상기 제어부는,
    상기 제1 감지 신호 또는 상기 제2 감지 신호가 인에이블됨에 따라 인에이블되는 상기 제1 제어 신호와 상기 제1 제어 신호의 상보 신호인 상기 제2 제어 신호를 출력하는 제1 제어부; 및
    상기 제1 감지 신호 및 상기 제2 감지 신호가 인에이블됨에 따라 인에이블되는 상기 제3 제어 신호와 상기 제3 제어 신호의 상보 신호인 상기 제4 제어 신호를 출력하는 제2 제어부를 포함하는 출력 드라이버 회로.
  6. 제 2 항에 있어서,
    상기 셀프 콘트롤부는,
    상기 제1 내부 전원 및 상기 제2 내부 전원을 생성하는 내부 전원 발생부를 추가로 포함하는 출력 드라이버 회로.
  7. 제 3 항에 있어서,
    상기 출력 드라이빙부는,
    상기 제어 신호에 따라 구동하는 상기 프리 드라이버의 수가 변동되는 프리 드라이빙부; 및
    상기 프리 드라이빙부의 출력을 드라이빙하는 출력 드라이버를 포함하는 출력 드라이버 회로.
  8. 제 7 항에 있어서,
    상기 프리 드라이빙부는,
    상기 데이터를 입력받아 구동하는 제1 프리 드라이버;
    상기 제1 제어 신호 및 상기 제2 제어 신호에 따라 구동하는 제2 프리 드라이버; 및
    상기 제3 제어 신호 및 상기 제4 제어 신호에 따라 구동하는 제3 프리 드라이버를 포함하는 출력 드라이버 회로.
  9. 제 8 항에 있어서,
    상기 프리 드라이빙부는,
    상기 외부 전원이 상기 제1 내부 전원보다 높으면, 상기 제1 프리 드라이버만을 구동시키는 것을 특징으로 하는 출력 드라이버 회로.
  10. 제 9 항에 있어서,
    상기 프리 드라이빙부는,
    상기 외부 전원이 상기 제1 내부 전원보다 낮고, 상기 제2 내부 전원보다 높으면, 상기 제1 프리 드라이버 및 상기 제2 프리 드라이버를 구동시키는 것을 특징으로 하는 출력 드라이버 회로.
  11. 제 10 항에 있어서,
    상기 프리 드라이빙부는,
    상기 외부 전원이 상기 제1 내부 전원 및 상기 제2 내부 전원보다 낮으면, 상기 제1 프리 드라이버, 상기 제2 프리 드라이버 및 상기 제3 프리 드라이버를 모두 구동시키는 것을 특징으로 하는 출력 드라이버 회로.
  12. 제 1 항에 있어서,
    상기 셀프 콘트롤부는,
    상기 외부 전원 및 제1 내부 전원을 비교하여 제1 제어 신호를 출력하는 비교부를 포함하는 것을 특징으로 하는 출력 드라이버 회로.
  13. 제 12 항에 있어서,
    상기 셀프 콘트롤부는,
    상기 제1 내부 전원을 생성하는 내부 전원 발생부를 추가로 포함하는 것을 특징으로 하는 출력 드라이버 회로.
  14. 제 12 항에 있어서,
    상기 출력 드라이빙부는,
    상기 제1 제어 신호에 따라 구동되는 상기 프리 드라이버의 개수가 변동되는 프리 드라이빙부; 및
    상기 프리 드라이빙부의 출력을 드라이빙하는 출력 드라이버를 포함하는 출력 드라이버 회로.
  15. 제 14 항에 있어서,
    상기 프리 드라이빙부는,
    상기 데이터를 입력받아 구동하는 제4 프리 드라이버; 및
    상기 제1 제어 신호에 따라 구동되는 제5 프리 드라이버를 포함하는 출력 드라이버 회로.
  16. 제 15 항에 있어서,
    상기 프리 드라이빙부는,
    상기 외부 전원이 상기 제1 내부 전원에 비해 낮으면, 상기 제4 프리 드라이버 및 상기 제5 프리 드라이버를 구동시키고,
    상기 외부 전원이 상기 제1 내부 전원에 비해 높으면, 상기 제4 프리 드라이버만 구동시키는 것을 특징으로 하는 출력 드라이버 회로.
KR1020070139632A 2007-12-28 2007-12-28 출력 드라이버 회로 KR100878317B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139632A KR100878317B1 (ko) 2007-12-28 2007-12-28 출력 드라이버 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139632A KR100878317B1 (ko) 2007-12-28 2007-12-28 출력 드라이버 회로

Publications (1)

Publication Number Publication Date
KR100878317B1 true KR100878317B1 (ko) 2009-01-14

Family

ID=40482543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139632A KR100878317B1 (ko) 2007-12-28 2007-12-28 출력 드라이버 회로

Country Status (1)

Country Link
KR (1) KR100878317B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040048036A (ko) * 2002-12-02 2004-06-07 주식회사 하이닉스반도체 슬루레이트 조정이 이루어지는 반도체메모리장치의데이터출력버퍼회로
KR20050054191A (ko) * 2003-12-04 2005-06-10 주식회사 하이닉스반도체 반도체 메모리 장치의 출력회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040048036A (ko) * 2002-12-02 2004-06-07 주식회사 하이닉스반도체 슬루레이트 조정이 이루어지는 반도체메모리장치의데이터출력버퍼회로
KR20050054191A (ko) * 2003-12-04 2005-06-10 주식회사 하이닉스반도체 반도체 메모리 장치의 출력회로

Similar Documents

Publication Publication Date Title
KR100967099B1 (ko) 반도체 메모리 장치와 그의 구동 방법
KR20100116253A (ko) 입출력 회로 및 이를 포함하는 집적회로 장치
KR100408412B1 (ko) 전원전압의 변동을 감지하는 데이터 출력 버퍼
US7919988B2 (en) Output circuit and driving method thereof
KR20110088917A (ko) 반도체 집적 회로
KR101894470B1 (ko) 출력드라이버회로
KR100930414B1 (ko) 데이터 출력 장치
KR100892643B1 (ko) 데이터 출력 드라이버 회로
KR100878317B1 (ko) 출력 드라이버 회로
KR100429890B1 (ko) 데이터 신호의 스큐를 개선하는 데이터 출력 회로
KR20140002915A (ko) 전원 회로
KR101018690B1 (ko) 반도체 장치
KR20160148345A (ko) 데이터 출력 장치
KR100757934B1 (ko) 반도체 메모리의 테스트 모드 버퍼
US7221182B2 (en) Open drain type output buffer
KR101096221B1 (ko) 반도체 장치
KR101136935B1 (ko) 반도체 장치
KR100668747B1 (ko) 데이터 입출력 장치
KR100558031B1 (ko) 어드레스 신호의 처리를 테스팅할 수 있는 반도체 메모리장치
KR100892648B1 (ko) 내부 전압 생성 회로
KR20080075252A (ko) 출력 드라이버 회로
KR20080102458A (ko) 반도체 메모리 장치의 드라이버 제어회로
KR20050053254A (ko) 입력 버퍼 회로
KR20090105051A (ko) 출력 드라이버
KR20100029945A (ko) 반도체 집적 회로의 라이트 드라이버 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee