JPH06303116A

JPH06303116A - 論理出力ドライバ

Info

Publication number: JPH06303116A
Application number: JP5157004A
Authority: JP
Inventors: Anthony M Jones; アンソニージョーンズマーク
Original assignee: Pioneer Digital Design Centre Ltd
Current assignee: Pioneer Digital Design Centre Ltd
Priority date: 1992-06-26
Filing date: 1993-06-28
Publication date: 1994-10-28
Also published as: EP0575676B1; CA2099171A1; CA2099171C; EP0575676A1; SG52398A1; US5455522A; DE69223776D1; DE69223776T2

Abstract

(57)【要約】【目的】出力電圧のスルーレートを、負荷容量の大小
に応じた適切な値に保持する。【構成】論理出力ドライバは、バイアス発生器（１０
０）、カレントミラー（２００）及び出力段（３００）
からなる。ドライバに接続された負荷の容量の大小に応
じて、出力電圧のスルーレートを適切な値に保持するよ
うに構成される。ドライバは、プログラマブルである。【効果】電圧のキックやアンダーショットが抑制され
る。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は、ＣＭＯＳ論理出力ドライブ回路
に関し、特にチップからの論理信号をＴＴＬ（transist
or-transistor logic ）負荷に入力する回路に関する。

【０００２】

【背景技術】ＴＴＬ負荷を駆動するために用いられる出
力回路の多くは、大電流ＣＭＯＳ出力ドライバを使用し
ている。これらのドライバは、数々の制限を受けてい
る。その１つとして、単一のＣＭＯＳ出力ドライバによ
って出力される出力電流は、電子移動度やゲート酸化膜
の膜厚などのプロセス依存パラメータに依存しているこ
とである。逆に、移動度などのプロセス依存パラメータ
は動作温度に依存している。

【０００３】単一のＣＭＯＳドライバの他の欠点は、出
力される出力電流が入力電圧に依存していることであ
り、この入力電圧は通常ＶＤＤパワー供給電圧に等し
い。しかし、このＶＤＤ電圧は±１０％の範囲で変化す
る。全プロセス、温度及び電圧効果を引き出すために、
出力ドライバは、負荷を駆動するのに必要とされる最小
量の出力電流よりも僅かに多い出力電流を出力するよう
に設計される。このセイフティマージンによって、高速
プロセス用に高い移動度及び大きなドライブ電流で出力
負荷を駆動する電流が確実に得られる。出力される出力
電流は、必要とされる最小量の数倍でも良い。

【０００４】ＣＭＯＳチップによって供給されるドライ
ブ電流は、高容量負荷が接続されている場合に、必要と
される最小量のドライブ電流よりも増加しなければなら
ない。このような半導体チップが低容量負荷を駆動する
場合、低容量負荷を駆動する多量の電流から重大な問題
が生じている。これによって、スルーレート（単位時間
当たりの電圧変化のレート）が高電圧となる。２ボルト
／ナノ秒の高電圧のスルーレートによってドライブ回路
の中にノイズが生じ、ＣＭＯＳダイナミックメモリなど
のセンシティブな回路では保存データを破壊することが
ある。

【０００５】ディジタル設計の分野で良く知られている
ように、ＴＴＬ論理素子は、２つの電圧状態を有する。
１つは、電圧が所定の上方しきい値を越えるハイ（ＨＩ
ＧＨ）状態（出力がディジタル「１」となる）であり、
もう１つは、電圧が所定の下方しきい値以下となるロー
（ＬＯＷ）状態（出力がディジタル「０」となる）であ
る。ＴＴＬ素子の入力及び出力はいずれかの状態にあ
る。

【０００６】通常、ＴＴＬ素子は一方の状態から他方の
状態に迅速に切り替わるのが望ましいので、出力ドライ
バは、迅速に出力電流を流したり止めたりしなければな
らない。よって、負荷ドライブ電圧がフルスイング論理
「０」電圧に急速に近接するとき、出力ドライバに問題
が生じる。出力が０に近接するので、出力ドライブ電流
は急速に変化するので、瞬時の高電圧がリード線に印加
されて、負荷と直列に接続されたインダクタンスにも作
用する。インダクタンスの電圧は、インダクタンスの大
きさと電流変化の時間レートとに正比例して増加するこ
とは良く知られている。インダクタンスの電圧「キッ
ク」や「アンダーショット」はかなり大きいので、負荷
の寄生ダイオードをオンしたり、さらにノイズ電流が生
じて負荷の論理状態を破壊したり（接続された負荷の状
態が１から０へまたはその逆に切り替わる）、または素
子をラッチアップとして知られているモードにしてしま
う。

【０００７】

【発明の概要】上記問題点に鑑み、本発明は、出力電圧
のスルーレートを負荷容量の大小に応じた適切な値に保
持することを特徴とするディジタルプログラミングを含
むプログラマブル論理出力ドライバを提供するものであ
る。このドライバは、負荷電圧がフルスイング論理電圧
に近接した場合にドライバの出力抵抗を一定値に保持す
るように操作される。本発明の他の特徴は請求項に記載
する。

【０００８】実施例において、ドライバは、プロセス、
温度及びＶＤＤ供給電圧の変化に依存しないプログラム
された出力抵抗を有する。上記ドライバは、所望の最小
量の出力電流でＴＴＬ負荷を駆動することができる。抵
抗が一定であるが故に、負荷の電圧が所定電圧にまで低
下したときにおいても、ドライバは所定量の電流を負荷
に供給するように設計されている。抵抗値は、所望の最
小量の負荷ドライブ電流の出力を可能とする最大値にな
っている。そして、電圧キックやアンダーショットを最
小限に抑制するために、出力ＲＬＣ回路のダンピングは
最小限に抑制される。実施例によると、プログラマブル
バイアス発生器の出力は、所定の電流利得を有するスイ
ッチカレントミラーの入力ゲートを制御するために用い
られる。カレントミラーからの出力は出力ドライブ素子
のゲートを制御する。しかし、このゲートは制御可能な
スイッチング素子によって接地面に達する分岐路を形成
することができる。

【０００９】本発明によれば、バイアス発生器のプログ
ラマブルスイッチの付加抵抗を補償するために、カレン
トミラーから接地面へ達する電流路にＭＯＳ素子が接続
されている。また、本発明は、別の制御信号の制御によ
り出力ドライブ素子に小量の維持電流を供給する電流発
生器を備えている。

【００１０】さらに、出力段のコンダクタンスを変化せ
しめるレンジを取付るために、制御可能な複数のスイッ
チミラーとミラー選択回路とを備えている。本発明は、
出力電圧のスルーレートを負荷容量の大小に適した値に
保持するためにプログラマブル出力ドライバを備えてい
る。さらに、本発明は、負荷電圧がフルスイング論理電
圧に近接する場合にドライバの出力抵抗をほぼ一定とす
るように動作する出力ドライバを備えることも可能であ
る。一方、プログラムされた出力抵抗は、プロセスや温
度、ＶＤＤ供給電圧などの変化に依存しない。

【００１１】出力抵抗がプロセスと供給電圧とに依存せ
ずに一定となったことによって２つの効果が得られる。
第１点は、ＴＴＬ（transistor-transistor logic ）負
荷を適切に駆動するために、負荷の電圧が所定電圧にま
で降下したときに、所定量の電流を負荷に供給すること
である。オームの法則（電流は電圧を抵抗で割った値と
なる）によると、一定量の電流に対する一定量の電圧の
比は一定の抵抗値になるから、抵抗が一定となる出力は
所定の最小電圧で所定の最小量の電流を供給することが
できる。第２点は、ドライバの出力抵抗を一定にするこ
とによって、負荷の抵抗・インダクタ・コンデンサ（Ｒ
ＬＣ）特性は、出力電圧がフルスイング論理電圧に近接
する場合、特に論理「０」では、一定になることであ
る。抵抗値はほぼ一定であり、最大値で所望の最小量の
負荷ドライブ電流を供給してもさしつかえないので、出
力ＬＣ回路のダンピングは最小限に抑制され、電圧「ア
ンダーショット」や「キック」は最小限に抑えられる。

【００１２】

【実施例】本発明の理解を深めるために添付図面を参照
して説明を続ける。図１に従来のバイアス電流発生器を
示す。２つのＰチャネル素子Ｐ１１０，Ｐ１２０のゲー
トが互いに接続され、２つのＮチャネル素子Ｎ１１０，
Ｎ１２０のゲートも互いに接続されている。Ｐチャネル
素子Ｐ１１０，Ｐ１２０は、ソースが供給電圧源に接続
され、ドレインは対応するＮチャネル素子Ｎ１１０，Ｎ
１２０のドレインにそれぞれ接続されている。Ｐチャネ
ル素子Ｐ１１０とＮチャネル素子１２０とはそれぞれド
レインとゲートとが接続されている。Ｎチャネル素子Ｎ
１２０のソースは接地され、Ｎチャネル素子Ｎ１１０の
ソースは抵抗器Ｒ１５０を介して接地されている。

【００１３】Ｎチャネル素子Ｎ１１０，Ｎ１２０のチャ
ネル長に対するチャネル幅の実効比Ｗ_e ／Ｌ_e が同一で
あると仮定する。さらに、Ｐチャネル素子Ｐ１１０がｍ
個の単位素子を用いて構成され、Ｐチャネル素子Ｐ１２
０がＰチャネル素子Ｐ１１０の単位素子と同一のＷ／Ｌ
比のｎ個の単位素子を用いて構成されていると仮定す
る。この場合、Ｐチャネル素子Ｐ１２０を流れる電流の
総量はｍＩとなり、Ｐチャネル素子Ｐ１１０を流れる電
流の総量はｎＩとなり、故に、Ｐチャネル素子Ｐ１１０
に対するＰチャネル素子Ｐ１２０の電流の比はｍ／ｎと
なる。このような条件下において、Ｎチャネル素子の動
作状態は次の式Ｅ１に示す周知の公式を用いて示すこと
ができる。

【００１４】

【式１】

【００１５】但し、ベータ（Ｂｅｔａ）は、移動度（mo
bility）と酸化容量（oxide capacitance ）との積、Ｖ
₀ はＮＭＯＳのゲート電圧、Ｖ_t はＮＭＯＳのしきい
値、ｓｑｒｔは平方根の演算子、及びＲ₁₅₀ は抵抗器Ｒ
１５０の抵抗値を表す。（Ｖ_O−Ｖ_t ）が有効ゲートド
ライブＶ_e （Ｖ_O −Ｖ_t ＝Ｖ_e ）として表される場合が
ある。これを式Ｅ１に代入すると、次の式Ｅ２に示すよ
うになる。

【００１６】

【式２】

【００１７】この種のバイアス回路は、従来では定電流
発生器用に参照バイアス電圧を発生するために良く用い
られている。バイアス電圧Ｖ_e は、式Ｅ２の項を並べ替
えることによって次の式Ｅ３に示すように簡単に表すこ
とができる。

【００１８】

【式３】

【００１９】しかし、有効ゲートドライブＶ_e は、従来
のバイアス発生器でのプロセスや温度に対して一定値で
はない。飽和状態のＭＯＳ素子のドレイン電流Ｉｄは次
の周知の式Ｅ４で表される。

【００２０】

【式４】

【００２１】従って、上記の式Ｅ４からドレイン電流も
一定とはならないことが判る。図２に、図１のバイアス
電流発生器を改良して、スイッチ可能な（switchable）
出力ドライバＮ３２０にプログラマブル出力コンダクタ
ンスを備えたものを示す。図２に示すように、バイアス
発生器は、スイッチカレントミラーに接続され、このス
イッチカレントミラーは定コンダクタンス出力段に接続
されている。

【００２２】図２に示すように、バイアス発生器のＮチ
ャネル素子Ｎ１２０のドレインはＮチャネル素子Ｎ２１
０のゲートに接続され、Ｎチャネル素子Ｎ２１０のソー
スは接地されている。スイッチＳＷ１６０と抵抗器Ｒ１
５１とが並列に接続されてバイアス発生器に抵抗器Ｒ１
５０と接地面との間で接続されている。電圧源がＰチャ
ネル素子Ｐ２１０，Ｐ２２０のソースに接続されてい
る。Ｐチャネル素子Ｐ２１０は、従来のカレントミラー
の一方を構成し、Ｐチャネル素子Ｐ２２０は、従来のカ
レントミラーの他方を構成している。一方、Ｐチャネル
素子Ｐ２１０のドレインはＮチャネル素子Ｎ２１０のド
レインに接続され、Ｎチャネル素子Ｎ２１０は、Ｐチャ
ネル素子Ｐ２１０のドレインで電圧を制御するように、
カレントミラー素子Ｐ２１０のゲート電圧を制御してい
る。カレントミラーではよくあるように、Ｐチャネル素
子Ｐ２１０のゲート及びドレインは、次のＰチャネル素
子Ｐ２２０のゲートに接続されている。このＰチャネル
素子Ｐ２２０は、ソースが電圧源に接続され、ドレイン
が次に説明する定コンダクタンス出力段に接続されてい
る。

【００２３】カレントミラーの動作は、デジタル集積回
路の設計者には周知であるから、その詳細な説明は省略
する。なお、Ｐチャネル素子Ｐ２１０の電流をｃＩと
し、Ｐチャネル素子Ｐ２２０の電流をｄＩとすると、電
流の増加分、すなわち電流利得はｄＩ／ｃＩつまりｄ／
ｃとなる。図２に示すように、Ｐチャネル素子Ｐ２２０
のソースは、定コンダクタンス出力段に接続されてい
る。すなわち、Ｐチャネル素子Ｐ２２０のソースは、Ｎ
チャネル素子Ｎ３１０のゲート及びドレインとＮチャネ
ル出力ドライブ素子Ｎ３２０のゲートとに接続され、さ
らに、スイッチＳＷ４７０Ｂを介して接地面に接続され
ている。Ｎチャネル素子Ｎ３１０は、ゲートとドレイン
とが互いに接続され、そのソースは接地されている。Ｎ
チャネル素子Ｎ３１０，Ｎ３２０のゲートは互いに接続
されている。

【００２４】出力ドライブ素子Ｎ３２０のドレインは回
路の出力ラインに接続され、この出力ラインは、通常、
駆動すべきシステムのＴＴＬ素子に接続されている。出
力ドライブ素子Ｎ３２０のソースは接地されている。プ
ログラマブルバイアス発生器は、プロセス、温度及び電
圧に依存しない電流利得でもってカレントミラーを介し
て出力ドライバに連結している。出力ドライバＮ３２０
は、プロセス、温度及び電圧に依存しない所望の特性を
有するプログラマブルドライブ論理信号を出力する。

【００２５】出力ドライバＮ３２０の出力コンダクタン
スは、出力コンダクタンスｇ_0[320]の式から、プロセ
ス、温度及び電圧に依存しないことが判る。

【００２６】

【式５】

【００２７】Ｎチャネル素子Ｎ３１０とＮチャネル素子
Ｎ２１０とが同一寸法であれば、Ｎチャネル素子Ｎ３１
０と出力素子Ｎ３２０との有効ゲートドライブは、スイ
ッチミラーの電流利得ｄ／ｃに応じて増加する。Ｐチャ
ネル素子Ｐ２１０は、ｃ個の複数の単位素子を用いて構
成され、Ｐチャネル素子Ｐ２２０は、チャネル長に対す
るチャネル幅比Ｗ／ＬがＰチャネル素子Ｐ２１０と同一
のｄ個の複数の単位素子を用いて構成されているので、
ミラー電流利得はｄ／ｃとなる。

【００２８】周知の公式を用いることによって、Ｎチャ
ネル素子Ｎ３２０の有効ゲートドライブＶ_e[320]は、プ
ログラマブルバイアス発生器の有効駆動ドライブＶ_e に
ミラー電流利得ｄ／ｃの平方根を乗算して得られること
が判っている。すなわち、

【００２９】

【式６】

【００３０】上記式Ｅ２と、Ｅ４乃至Ｅ６とを組み合わ
せると、次に示す式が得られる。

【００３１】

【式７】

【００３２】バイアス発生器において、スイッチＳＷ１
６０が閉成すると抵抗器Ｒ１５１に分岐路が形成される
ので、Ｎチャネル素子Ｎ１１０と接地面との間に抵抗器
Ｒ１５０が接続される。一方、スイッチＳＷ１６０が開
くと、抵抗値はＲ₁₅₀ ＋Ｒ₁₅ ₁ になるので（ソース電流
が両方の抵抗器を流れるため）、次の式に示すように右
辺の第２項の分母がＲ₁₅₀ から（Ｒ₁₅₀ ＋Ｒ₁₅₁ ）に増
加するので、ドライバの出力コンダクタンスは減少す
る。

【００３３】

【式８】

【００３４】上述のごとく、ドライバ出力コンダクタン
スの減少は、低容量の負荷を駆動するときに必要であ
る。スイッチＳＷ４７０Ｂは、図示するように開放状態
にあるときに、出力電流を流すようになっている。正の
論理出力では、開放状態は論理「０」または「ロー」電
圧出力に相当する。論理出力「０」に対し、スイッチＳ
Ｗ４７０Ｂは閉じているので、Ｎチャネル素子Ｎ３２０
のゲート電圧は十分低い値にまで降下してＮチャネル素
子Ｎ３２０をオフにする。

【００３５】出力ドライブ素子Ｎ３２０のゲートを駆動
する電流は、Ｖ_e の変化と同一のプロセス、電圧及び温
度の変化により変化するので、出力ドライブ素子Ｎ３２
０をオンするための遅延時間は一定となる。例えば、作
動電圧を高くするためにＶ_eは温度とともに増大するの
で、出力素子への入力電流は、定コンダクタンス発生器
から出力されるために、同じ割合で増加する。

【００３６】Ｂｅｔａ・（Ｗ_e ／Ｌ_e ）・Ｖ_e ²をＶ_e ・
［Ｂｅｔａ・（Ｗ_e ／Ｌ_e ）・Ｖ_e］と書き直し、式Ｅ
４と式Ｅ５とを組み合わせると、次に示す式が得られる
（ｇ _0[320]の式よりもＥ５を変形して用いる）。

【００３７】

【式９】

【００３８】Ｖ_e を阻止するために入力電圧に必要とさ
れる遅延時間Ｔは次のように表される。

【００３９】

【式１０】

【００４０】なお、入力容量は、出力素子のゲート容量
によって決められ、その変化幅は最大５％である。Ｇは
プロセスや温度には依存しないので、Ｔの変化は小さく
なる。図２に示すプログラミングスイッチＳＷ１６０
は、ボンドワイヤジャンパや、ＭＯＳスイッチに代える
こともできる。この構成を図３に示す。図３において、
バイアス発生器はＭＯＳスイッチを有し、Ｎチャネル素
子Ｎ１６０などのＭＯＳ素子がバイアス発生器に加えら
れて、スイッチＮ１７０またはスイッチＮ１８０にて付
加された抵抗を補償している。スイッチＮ１７０とスイ
ッチＮ１８０とが同一寸法であり、図３に示すようにＰ
チャネル素子Ｐ１１０，Ｐ１２０間の電流の比がｍ／ｎ
である場合、Ｎチャネル素子Ｎ１６０の適切な寸法は、
スイッチＮ１７０またはスイッチＮ１８０の寸法の√
（ｍ／ｎ）倍となる。この寸法によって、Ｎチャネル素
子Ｎ１６０の電圧降下はＮチャネル素子Ｎ１７０やＮ１
８０の電圧降下と同じになる。

【００４１】図３において、バイアス発生器は、出力電
流ｃＩを流すカレントミラーの入力段を駆動する。チャ
ネル長に対するチャネル幅比Ｗ／Ｌがｃ／√（ｍｎ）の
Ｎチャネル素子Ｎ２８０が、スイッチ作用を補償するた
めにミラーに加えられる。このＷ／Ｌ値によって、Ｎチ
ャネル素子Ｎ２８０の電圧降下はＮチャネル素子Ｎ１６
０の電圧降下と同一になる。

【００４２】図３のＭＯＳ素子Ｎ１７０，Ｎ１８０，Ｎ
２８０を補償することによって、出力コンダクタンスの
プログラムされた値に変化が生じた場合に、スイッチＮ
１７０，Ｎ１８０の温度依存性及びプロセス依存性によ
る影響をかなり減らすことができる。故に、出力コンダ
クタンスの初期の変化は、抵抗器Ｒ１５０，Ｒ１６０用
に選択された抵抗器の精度及び温度係数に依存する。こ
れらの抵抗器は、ポリシリコン抵抗器や、ウェル（wel
l）抵抗器、または薄膜積層抵抗器が用いられ、プロセ
ス、所定抵抗値、及び所望の温度係数に依存する。

【００４３】図４、図５ａ及び図５ｂに図２に示す実施
例をさらに改善した構成を示す。これによって、出力駆
動部のスタンバイ電力を低減せしめることができる。図
２に示すスイッチカレントミラーは、スイッチＳＷ４７
０Ｂが閉じているときなど、回路が出力電流の供給を必
要としないときにおいても、絶えず電流を流している。
図４の構成は、スイッチＳＷ２６０Ａ，ＳＷ２６０Ｂを
設け、これらのスイッチＳＷ２６０Ａ，ＳＷ２６０Ｂに
よって、Ｎチャネル素子Ｎ２１０からＰチャネル素子Ｐ
２２０への電流の流れが遮断され、さらにＰチャネル素
子Ｐ２１０のゲートが正の供給電圧に接続される。この
ような構成によって、容量性負荷を駆動する高電流の第
１相が不要となると、電流ｃＩ，ｄＩはともにゼロに減
少する。

【００４４】Ｐチャネル素子Ｐ２２０から流れる電流が
ゼロになると、出力素子Ｎ３２０によって、最小量の出
力ドライブ電流が供給されなければならない。最小量の
出力電流は、小維持電流発生器（図４の「ｉｇｅ
ｎ」）にて供給される。この小維持電流発生器は、スイ
ッチＳＷ４７０Ａ及びＮチャネル素子Ｎ４２０に電流ｈ
Ｉを流す。スイッチＳＷ４７０Ｂが閉成し且つ出力素子
Ｎ３２０に電流が流れないときは、論理「１」のデータ
出力用の小維持電流ｈＩは不要となる。よって、「Ｎ
ＯＮ」信号がＨＩＧＨのとき保持スイッチＳＷ４７０Ａ
は閉成するので、Ｎチャネル素子Ｎ３１０，Ｎ３２０の
ゲートのスイッチＳＷ４７０Ｂは、タイミングサイクル
の「ＮＯＮ」信号のために開放状態となる。

【００４５】負荷容量チャージ信号ＣＨＧは、カレント
ミラーのＰチャネル素子Ｐ２１０，Ｐ２２０のゲートと
供給電圧との間のスイッチを制御する。チャージ信号Ｃ
ＨＧは、負荷容量がフル論理出力電圧に達したことを確
かめることを必要とする限り必要である。ＣＨＧ信号
は、論理「０」から論理「１」への入力データの変化を
検出する従来の論理回路によって所望の時間に亘り生じ
させることができる。

【００４６】図５ａに、「ＮＯＮ」信号、その反転信
号である「ＮＯＦＦ」信号、チャージ信号ＣＨＧ、及
び入力データビット「ＤＡＴＡＩＮ」の状態の時間的
関係を示す。このような時間特性を有する適宜の検出回
路を図５ｂに示す。なお、図５ｂに示す回路に代えて他
の回路を用いることもできる。理論や実験によって、Ｃ
ＨＧ信号は１００ナノ秒以下であることが必要となって
いる。

【００４７】ＣＨＧ信号や「ＮＯＮ」、「ＮＯＦ
Ｆ」信号は、図５ｂに示す回路６００などの回路にて発
生される。この図を参照すると、図４に示すように入力
データ（ＤＡＴＡＩＮ信号）が「１」から「０」に変
化したとき、ＭＯＳコンデンサＮ６２０は、もはや接地
面にクランプされず、スイッチＰ６３０を介して放電を
開始する。スイッチＰ６３０には、例えば１６ｋの抵抗
器とミラーＰ６１０，Ｐ６２０とからなる定電流発生器
からの定電流が流れる。

【００４８】「ＤＡＴＡＩＮ」信号が「１」から
「０」に変化すると直ちに、「ＮＯＮ」は「０」から
「１」に変化し、ＮＡＮＤゲート出力は「１」から
「０」に変化する。ＮＡＮＤゲートからの出力はインバ
ータを通過してＣＨＧ信号になり、このＣＨＧ信号は
「０」から「１」に変化する。このＣＨＧ信号はスイッ
チミラーに送られて、「ＮＯＮ」信号は小維持電流発
生器をオンするために用いられる。

【００４９】ＭＯＳコンデンサＮ６２０は、そのトップ
プレート（ゲート）に接続されたインバータの論理しき
い値を越えると充電するので、インバータの出力は
「１」から「０」に変化し、インバータの出力によって
ＮＡＮＤゲート出力は「０」から「１」へ立ち上がり、
ＣＨＧ信号は「１」から「０」に変化する。ＭＯＳコン
デンサの寸法は、例えば１０から１００ナノ秒間のＣＨ
Ｇ信号が得られるように選択される。

【００５０】「ＤＡＴＡＩＮ」信号が「０」から
「１」に変わると、ＣＨＧ信号は直ちに消滅して、ＭＯ
ＳコンデンサはＮチャネル素子Ｎ６１０を介してすばや
く放電する。同時に、「ＮＯＮ」信号は「１」から
「０」に変化して、直ちに小維持電流発生器をオフす
る。「ＮＯＦＦ」信号（ＮＯＮの反転信号）も
「０」から「１」に変化して、スイッチＳＷ４７０Ａを
オンして、出力ドライバＮ３２０のゲートをグランドに
ショートさせることによって、出力ドライバＮ３２０を
直ちにオフする。なお、本発明のさまざまなスイッチに
供給される「ＮＯＮ」、「ＮＯＦＦ」、及びＣＨＧ
などのスイッチ制御信号は、上記方法に代えて、従来の
ハードウェアにより周知の方法にて得ることもできる。

【００５１】図６に、ＣＨＧ信号によって制御されるシ
ステムでさまざまなスイッチを動かすために用いられる
ＭＯＳ素子の構成図を示す。ＰチャネルＭＯＳ素子Ｐ２
６０Ｂは、図４に示すスイッチＳＷ２６０Ｂに相当す
る。スイッチＳＷ２６０ＡはＰチャネル素子Ｐ２６０Ａ
に相当し、スイッチＳＷ３６０はＮチャネル素子Ｎ３６
０に相当する。「ＮＯＦＦ」信号によって制御される
スイッチＳＷ４７０Ｂは、Ｎチャネル素子Ｎ４７０Ｂに
相当する。このような単一のスイッチの動作は回路設計
の分野では周知である。

【００５２】図７ａ及び図７ｂに、スイッチミラーとそ
のブロック図とを示す。このブロック図において、スイ
ッチミラーには、バイアス発生器（図６参照）のＮチャ
ネル素子Ｎ１２０のドレインから入力信号ＩＮＰＵＴが
入力される。ＯＮ信号がミラーに供給される。このＯＮ
信号は上述のＣＨＧ信号に相当する。図７ｂに示すよう
に、カレントミラーは動作すると、入力電流のｄ／ｃ倍
の出力電流を供給する。

【００５３】スイッチカレントミラーは、充電電流用に
用いられるものよりも低い電流比を使用し、図６に示す
小維持電流発生器として機能するように用いることもで
きる。このような構成を図８に示す。上記実施例では、
電流利得がｄ／ｃの単一のスイッチカレントミラーがバ
イアス発生器と定容量出力段との間に接続される。

【００５４】図８にプログラミング用に４つの充電電流
レンジを有する本発明の実施例を図示する。２つのスイ
ッチミラーが備えられて、出力素子Ｎ３２０Ａまたは出
力素子Ｎ３２０Ｂで発生器からの２つのプログラマブル
値の出力電流を出力している。２つのスイッチミラー
は、上述の単一ミラーと同一の構造を有し、図８に符号
５１０及び５５０で図示されている。

【００５５】この実施例の出力段は一対の出力素子Ｎ３
２０Ａ，Ｎ３２０Ｂを有し、これらの素子は、図６に示
すドライバＮ３２０に相当する。同様に、一対のゲート
制御素子は図６に示すＮチャネル素子Ｎ３１０，Ｎ３６
０に相当し、スイッチＮ３７０Ａ，Ｎ３７０Ｂは図６に
示すスイッチＮ４７０Ｂに相当する。２つの出力ドライ
ブ素子Ｎ３２０Ａ，Ｎ３２０Ｂのドレインは互いに接続
されている。２つの出力ドライブ素子Ｎ３６０Ａ，Ｎ３
６０ＢのゲートにそれぞれＣＨＧ信号が入力される。素
子Ｎ３１０Ａ，Ｎ３１０Ｂのドレインは、ＣＨＧ信号に
よって制御されるスイッチミラー５１０，５５０の出力
端子に接続され、素子Ｎ３１０Ａ，Ｎ３１０Ｂのゲート
は、「ＮＯＮ」信号によって制御されるスイッチミラ
ー４１０，４５０の出力端子に接続される。これらのカ
レントミラー４１０，４５０は、図７ａ及び図７ｂに示
す構成を有するのが望ましい。

【００５６】この実施例では、スイッチミラー５５０
は、レンジＣのプログラミング制御回路が論理「０」で
ある場合に限り動作可能になる。この場合、ミラー選択
スイッチング素子を形成するレンジＣのスイッチ７００
のＰチャネル素子Ｐ６６０は導通状態になり、Ｎチャネ
ル素子Ｎ１２０のドレインでのバイアス発生器の出力電
圧がスイッチミラー５５０の入力端子に印加されるよう
になっている。

【００５７】スイッチミラー５５０が論理「１」によっ
てレンジＣの制御信号に対して動作しない場合、Ｐチャ
ネル素子Ｐ６６０はオフされ、Ｎチャネル素子Ｎ６６０
がオンしてスイッチミラー５５０の入力端子が接地面に
接続される。さらに、素子Ｎ６７０がオンしてスイッチ
ミラー５５０からのリーク電流を接地面に流して、出力
ドライバＮ３２０Ｂのオフを確実にする。

【００５８】維持カレントミラー４１０，４５０は、小
量の維持電流を供給して、最初の充電相が終了した後
で、出力素子Ｎ３２０Ａ，Ｎ３２０Ｂが所望の出力コン
ダクタンス値を維持するようにしている。入力バイアス
発生器に接続された図７ａ及び図７ｂに示すスイッチミ
ラーを用いることによって、ドライバの出力コンダクタ
ンス値は一定となり、プロセス、温度及び電源の変化に
対して依存しない。

【００５９】維持カレントミラー４１０，４５０は、デ
ータ入力が論理「１」であるときは、電力を節約するた
めにオフにならなければならない。これは、「ＮＯ
Ｎ」信号を用いて「ＯＮ」入力を各スイッチミラー４１
０，４５０に入力して行われる。「ＮＯＮ」信号は、
論理入力に接続されたインバータから出力されるので、
入力データビットの論理反転信号となる。スイッチ素子
Ｎ３７０Ａ，Ｎ３７０Ｂは、データ入力が論理「１」の
ときに「ＮＯＦＦ」信号（「ＮＯＮ」の論理反転）
に応答して全てのスイッチのミラーのリーク電流を接地
面とショートさせる。このようなスイッチによって、出
力素子Ｎ３２０Ａ，Ｎ３２０Ｂは確実にオフとなる。こ
の「ＮＯＦＦ」信号は、並列に接続された２つのイン
バータとデータ入力部とからなる論理バッファから出力
される（図５ｂ参照）。

【００６０】スイッチミラー５１０，５５０の素子の寸
法と電流利得とを変えたり、出力素子Ｎ３２０Ａ，Ｎ３
２０Ｂの寸法を変えることによって、多くのプログラミ
ングレンジを形成することができる。実施例での最大出
力コンダクタンスは、レンジＡを論理「１」に且つレン
ジＣを論理「０」にすることによってプログラムされ
る。図８に示す実施例ではレンジＡとレンジＣとの論理
信号を組み合わせることによって４つのプログラミング
レンジを選択することができるが、さらにプログラミン
グ抵抗器やスイッチミラーを用いることによって、より
多くのプログラミングレンジが可能となる。すなわち、
レンジＣのスイッチング素子にさらに選択スイッチを付
加し、且つ適宜の制御信号が供給されるならば、２つ以
上のスイッチミラー５１０／４１０、及び５５０／４５
０を備えることができる。

【００６１】なお、本発明は、図面を参照しながら説明
した実施例に限定されるものではない。本発明に、スイ
ッチミラーやＣＭＯＳ負荷を駆動する極性が互いに異な
る出力ドライバを追加したり、異なる出力電圧や信号極
性の負荷を駆動する別の半導体技術を用いることもでき
る。

【図面の簡単な説明】

【図１】従来のバイアス発生器を説明する構成図であ
る。

【図２】本発明の一実施例の原理を示す構成図である。

【図３】プログラミングで用いられるＭＯＳスイッチの
寄生抵抗を補償するために用いられるＭＯＳ素子を示す
プログラマブルリファレンス発生器の構成図である。

【図４】電力の節約を特徴とするプログラマブルコンダ
クタンス出力ドライバの構成図を示す。

【図５】ａは、入力データと内部の制御信号との間の関
係を示すグラフであり、ｂはａで示す信号に相当する制
御論理構造の構成図である。

【図６】スイッチカレントミラーのスイッチとして用い
られるＭＯＳ素子を示す構成図である。

【図７】ａはスイッチミラーの構成図であり、ｂはスイ
ッチミラーの記号を表す。

【図８】４つの出力コンダクタンスレンジのプログラミ
ングを可能とする本発明の一実施例を示す構成図であ
る。

【符号の説明】

１００バイアス電流発生器２００カレントミラー３００出力段

Claims

【特許請求の範囲】

【請求項１】バイアス発生器（１００）と出力段（３
００）とを備え、接続された論理素子を駆動する論理出
力ドライバであって、前記バイアス発生器（１００）及び前記出力段（３０
０）の各々に接続されたカレントミラー（２００；Ｐ２
１０，Ｐ２２０）を有し、前記バイアス発生器（１００）、前記出力段（４００）
及び前記カレントミラー（２００）のうちの少なくとも
１つはプログラマブルであり、前記出力段（４００）のコンダクタンスは、プロセス、
供給電圧及び温度の変化に依存しない所定数の所定コン
ダクタンス値のうちの選択された一定値に保持されるこ
とを特徴とする論理出力ドライバ。
【請求項２】前記バイアス発生器（１００）はプログ
ラマブルであることを特徴とする請求項１記載の論理出
力ドライバ。
【請求項３】前記カレントミラー（２００）はプログ
ラマブルであることを特徴とする請求項１乃至２記載の
論理出力ドライバ。
【請求項４】前記出力段（３００）は、コンダクタン
スを変えるためにプログラマブルであることを特徴とす
る請求項１乃至３記載の論理出力ドライバ。
【請求項５】前記バイアス発生器は、バイアスカレン
トミラー（Ｐ１１０，Ｐ１２０）と１対のバイアス出力
素子（Ｎ１１０，Ｎ１２０）とを有することを特徴とす
る請求項１乃至４記載の論理出力ドライバ。
【請求項６】前記カレントミラーは、前記電流発生器
のバイアス電流出力端子に接続されたスイッチ可能なミ
ラー入力ゲート（Ｎ２１０）を備えたスイッチ可能なカ
レントミラー（Ｐ１１０，Ｐ１２０）であることを特徴
とする請求項５記載の論理出力ドライバ。
【請求項７】前記バイアス発生器の１対のバイアス出
力素子のうちの一方が接地面に達する電流路に接続され
た１対のバイアス抵抗器（Ｒ１５０，Ｒ１５１）と、前記バイアス抵抗器（Ｒ１５０，Ｒ１５１）と同一のバ
イアス出力素子が接地面に達する電流路に接続された１
対のバイアスプログラミングスイッチング素子（Ｎ１７
０，Ｎ１８０）と、前記バイアスプログラミングスイッチング素子（Ｎ１７
０，Ｎ１８０）の抵抗を補償するために前記スイッチ可
能なカレントミラーに設けられた抵抗補償素子（Ｎ１６
０）と、を有することを特徴とする請求項６記載の論理出力ドラ
イバ。
【請求項８】前記出力段（３００）は出力ドライブ素
子（Ｎ３２０）と、入力データビットが第１状態にあるときに前記出力ドラ
イブ素子（Ｎ３２０）のゲートと導通し、前記入力デー
タビットが第２状態にあるときに前記出力ドライブ素子
（Ｎ３２０）のゲートを閉じる半導体出力スイッチ（Ｓ
Ｗ４７０）と、を有することを特徴とする請求項１乃至
７記載の論理出力ドライバ。
【請求項９】維持電流発生器（ｉｇｅｎ）と維持ス
イッチ（ＳＷ４７０Ａ）とからなりスイッチ可能に前記
出力段に設けられた電流維持回路を有し、前記電流維持
回路は、負荷がロー論理状態にあるときに、所定のスル
ーレートで最小量の出力電流を前記負荷へ供給すること
を特徴とする請求項１乃至８記載の論理出力ドライバ。
【請求項１０】前記カレントミラーは、前記負荷の状
態変化を表すチャージ（ＣＨＧ）信号を生じる充電装置
（６００）を有することを特徴とする請求項１乃至請求
項９記載の論理出力ドライバ。
【請求項１１】互いに異なる出力電流を出力する複数
のスイッチミラー（５１０，４１０：５５，４５０）
と、前記スイッチミラーに接続されたミラー選択装置
（７００）と、を有し、前記ミラー選択装置は、選択さ
れた入力信号（レンジＣ）に応じて選択された前記スイ
ッチミラーの１つを作動させることを特徴とする請求項
１乃至請求項１０記載の論理出力ドライバ。
【請求項１２】信号を負荷に供給する出力ドライバで
あって、制御電流を供給するバイアス発生器と、プロセス、温度及び電圧の変化に依存しない所定の電流
利得で出力電流を出力するために前記バイアス発生器か
らの制御電流に応答する第１手段と、コンダクタンスを一定とするために前記第１手段から出
力された出力電流の所定の電流利得に応答する第２手段
と、第１及び第２論理レベルを有する２つの論理信号を供給
する第３手段と、前記論理信号に反応して前記第２手段に連結される第４
手段と、を有し、前記第４手段は、前記論理信号の第１論理値に応じて前
記第３手段のコンダクタンスを一定とするとともに、前
記論理信号の第２論理値に応じて前記コンダクタンスを
一定とするときに前記第２手段の動作を阻止することを
特徴とする出力ドライバ。
【請求項１３】前記負荷は前記第４手段からの信号に
反応し、前記バイアス発生器に設けられた第５手段を有し、前記第５手段は、前記負荷が低容量の場合は前記第４手
段のコンダクタンスを減少せしめるとともに前記負荷が
高容量の場合は前記第４手段のコンダクタンスを増加せ
しめることを特徴とする請求項１２記載の出力ドライ
バ。
【請求項１４】前記バイアス発生器の温度依存性及び
プロセス依存性作用を低減せしめるために前記バイアス
発生器に設けられた第５手段を有し、前記温度依存性及
びプロセス依存性作用による前記第４手段のコンダクタ
ンスの変化を抑制することを特徴とする請求項１２記載
の出力ドライバ。
【請求項１５】前記第１手段がスタンバイ状態にある
ときに前記第２手段の電力を最小にするために前記第１
手段に設けられた第５手段と、前記第５手段が前記第１手段での電力を最小にするとき
に前記第２手段に維持電流を供給するために前記第２手
段に設けられた第６手段と、を有することを特徴とする請求項１２記載の出力ドライ
バ。
【請求項１６】前記負荷は容量を有し、前記論理信号が第２論理値から第１論理値に変化すると
きに前記負荷の容量の充電を抑制するために前記バイア
ス発生器及び前記第１手段に設けられた手段を有するこ
とを特徴とする請求項１２乃至請求項１５記載の出力ド
ライバ。
【請求項１７】前記第１手段からの出力電流を所定利
得に調整して出力するために前記第２手段に設けられた
手段を有することを特徴とする請求項１２乃至請求項１
６記載の出力ドライバ。
【請求項１８】前記負荷の前記容量が充電された後で
前記第４手段をコンダクタンス一定に保持するために前
記第１手段に設けられた手段を有することを特徴とする
請求項１７記載の出力ドライバ。
【請求項１９】負荷に信号を供給する出力ドライバで
あって、制御電流を供給するバイアス発生器と、前記制御電流に対して、プロセス、温度及び電圧に変化
に依存しない電流利得を生成するために前記制御電流に
反応するカレントミラーと、コンダクタンス一定で前記負荷に信号を供給するために
前記制御電流の電流利得に反応する出力発生器と、第１及び第２論理値を有する入力信号を供給するととも
に前記入力信号の第１論理値用に前記出力発生器のコン
ダクタンスを一定にするために前記出力発生器に連結さ
れた第１手段と、を有することを特徴とする出力ドライバ。
【請求項２０】前記負荷は容量を有し、前記負荷の前記容量の変化に応じて前記出力発生器のコ
ンダクタンスの値を調整するために前記バイアス発生器
に設けられた第２手段と、前記出力発生器のコンダクタンスの値を調整するときに
前記第２手段の動作を補償するために前記バイアス発生
器に設けられた第３手段と、を有することを特徴とする請求項１９記載の出力ドライ
バ。
【請求項２１】前記第２手段は前記負荷の前記容量の
変化に応じて変化するインピーダンスを供給し、前記第３手段は前記第２手段の前記インピーダンスの変
化を補償することを特徴とする請求項２０記載の出力ド
ライバ。
【請求項２２】前記バイアス発生器のプロセス及び温
度の変化による前記出力発生器のコンダクタンスへの作
用を抑制するために前記バイアス発生器に設けられた手
段と、前記カレントミラーの温度及びプロセスの変化による前
記出力発生器のコンダクタンスへの作用を抑制するため
に前記カレントミラーに設けられた手段と、を有することを特徴とする請求項１９乃至請求項２１記
載の出力ドライバ。
【請求項２３】前記出力発生器がスタンバイ状態にあ
るときに前記カレントミラーを流れる電流を遮断するた
めに前記カレントミラーに設けられた手段と、前記出力発生器がスタンバイ状態にあるときに前記出力
発生器に維持電流を流すために前記出力発生器に設けら
れた手段と、を有することを特徴とする請求項１９乃至請求項２２記
載の出力ドライバ。
【請求項２４】前記出力発生器は出力電流を供給し、前記出力発生器から振幅の異なる出力電流を供給するた
めに前記カレントミラーに設けられたプログラマブル第
３手段を有することを特徴とする請求項１９乃至請求項
２３記載の出力ドライバ。
【請求項２５】前記出力発生器に複数のトランジスタ
を有し、前記出力発生器の前記トランジスタのサイズは、前記カ
レントミラーから振幅の異なる電流を供給するために前
記カレントミラーのプログラミングに応じて調整可能で
あることを特徴とする請求項２４記載の出力ドライバ。
【請求項２６】可変容量を有する負荷に信号を供給す
る出力ドライバであって、第１及び第２論理値を有する入力信号を供給する手段
と、制御電流を供給するバイアス発生器と、インピーダンスを調整するために前記バイアス発生器に
設けられた手段と、前記インピーダンスをプログラムして前記負荷の前記容
量の変化に応じて調節するために前記バイアス発生器に
設けられた手段と、前記制御電流を所定の利得で出力するカレントミラー
と、前記入力信号の第１論理値に応じて前記負荷への信号を
発生するコンダクタンスを一定とするために、前記カレ
ントミラーからの前記制御電流と前記入力信号とに反応
して前記カレントミラーに連結される出力発生器と、を有することを特徴とする論理出力ドライバ。
【請求項２７】温度及びプロセスの変化により前記出
力発生器のコンダクタンスに生じる影響を抑制するため
に前記バイアス発生器に設けられた手段を有することを
特徴とする請求項２６記載の出力ドライバ。
【請求項２８】前記出力発生器がスタンバイ状態にあ
るときに前記カレントミラーの電流の流れを遮断するた
めに前記カレントミラーに設けられた手段と、前記出力発生器がスタンバイ状態にあるときに維持電流
を前記出力発生器に流すために前記電流発生器に設けら
れた手段と、を有することを特徴とする請求項２６及び２７記載の出
力ドライバ。
【請求項２９】前記制御電流の前記カレントミラーに
て与えられる電流利得を調整するために前記カレントミ
ラーに設けられたプログラマブル手段と、前記カレントミラーでの前記プログラマブル手段による
前記制御電流の電流利得の調整に応じて前記出力発生器
のコンダクタンスを調整するために前記出力発生器に設
けられた手段と、を有することを特徴とする請求項２６乃至２８記載の出
力ドライバ。
【請求項３０】前記制御電流の前記カレントミラーに
て与えられる電流利得を調整するために前記カレントミ
ラーに設けられたプログラマブル手段と、前記プログラマブル手段による前記カレントミラーでの
電流利得の調整に応じて前記出力発生器のコンダクタン
スの値を調整するために前記出力発生器に設けられた手
段と、前記出力発生器が前記入力信号の前記第１論理値に応じ
て前記負荷への前記信号を生成するときに前記出力発生
器内の維持電流を遮断するために前記出力発生器に設け
られた手段と、を有することを特徴とする請求項２７記載の出力ドライ
バ。
【請求項３１】可変容量を有する負荷に信号を供給す
る出力ドライバであって、制御信号を供給するバイアス発生器と、第１及び第２論理値を有する入力信号を供給する手段
と、前記制御信号を所定の利得で出力するカレントミラー
と、前記利得を調整するために前記カレントミラーに設けら
れたプログラマブル手段と、前記入力信号に第１論理値が生成しているときに前記出
力発生器のコンダクタンスを一定にするとともに前記入
力信号に第１論理値が生成しているときに前記負荷に入
力する出力信号を生成するために前記カレントミラーか
らの前記制御電流に反応する出力発生器と、前記カレントミラーで調整された前記制御信号の利得に
応じて前記出力レジスタのコンダクタンスの値を調整す
るために前記出力発生器に設けられた手段と、を有する
ことを特徴とする出力ドライバ。
【請求項３２】前記出力発生器がスタンバイ状態で動
作するときに前記カレントミラーを流れる制御電流を遮
断するために前記カレントミラーに設けられた手段と、前記出力発生器がスタンバイ状態で動作するときに維持
電流を生成するために前記出力発生器に設けられた手段
と、を有することを特徴とする請求項３１記載の出力ドライ
バ。
【請求項３３】前記出力発生器のコンダクタンスを一
定にする場合に温度及びプロセスによる作用を最小限に
抑えるために前記カレントミラーに設けられた手段を有
することを特徴とする請求項３１及び３２記載の出力ド
ライバ。
【請求項３４】インピーダンスを調整する手段と、前記負荷の前記容量の変化に応じて前記インピーダンス
を調整するために前記バイアス発生器に設けられたプロ
グラマブル手段と、を有することを特徴とする請求項３３記載の出力ドライ
バ。
【請求項３５】負荷を構成するとともに複数の状態及
び負荷容量を有する論理素子と組み合わせられたことを
特徴とする請求項１２乃至３４記載の出力ドライバ。