JPH07249978A

JPH07249978A - 出力回路装置

Info

Publication number: JPH07249978A
Application number: JP6042347A
Authority: JP
Inventors: Takeshi Honma; 剛本間; Eishi Azuma; 栄至東
Original assignee: Renesas Design Corp; Mitsubishi Electric Corp; Mitsubishi Electric Semiconductor Systems Corp
Current assignee: Renesas Design Corp; Mitsubishi Electric Corp; Mitsubishi Electric Semiconductor Systems Corp
Priority date: 1994-03-14
Filing date: 1994-03-14
Publication date: 1995-09-26

Abstract

(57)【要約】【目的】電源電圧が一定でない場合、その電源電圧値
に応じて出力回路装置における出力トランジスタの駆動
電圧を変化させ、出力トランジスタの出力ラインでノイ
ズが発生するのを防止する。【構成】本発明による出力回路装置は、電源電圧Ｖ_CC
の出力値を検出し、検出結果に基づいて制御信号Ｖ_CSを
出力するＶ_CC検出回路１０と、制御信号Ｖ_CSに応じて出
力回路装置のＮチャネルトランジスタ２のゲートを制御
する電圧を該Ｎチャネルトランジスタ２のゲートに出力
する電流駆動制御部１１ａを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータを出力させる出力
回路装置に関し、特に、２種類以上の電源電圧を用いて
動作させる出力回路装置に関する。

【０００２】

【従来の技術】従来の出力回路装置は、標準電圧即ち５
Ｖをターゲットとして設計されているため、低電圧（例
えば３Ｖ）で動作させるとアクセスタイムの遅延が起こ
ってしまう。例えば、図１４に示す従来の出力回路装置
を用いて説明する。図において、１はソースが電源電圧
Ｖ_CCに接続されたＰチャネルトランジスタ、２は前記Ｐ
チャネルトランジスタと直列に接続されたＮチャネルト
ランジスタ、３はＰチャネルトランジスタ１とＮチャネ
ルトランジスタ２との接続部から信号を出力させるため
の出力端、４はＰチャネルトランジスタ１を制御するた
めの信号を生成するＮＡＮＤゲート、５はＮチャネルト
ランジスタ２を制御するための信号を生成するＮＯＲゲ
ート、６はインバータである。ｄｉは該出力回路装置に
入力される内部信号、バーｏｅは該出力回路装置の出力
状態を制御するための出力イネーブル信号である。

【０００３】次に動作について説明する。以下便宜上、
電源電圧Ｖ_CC＝５Ｖを標準電圧域、電源電圧Ｖ_CC＝３Ｖ
を低電圧域と称す。出力イネーブル信号バーｏｅが
“Ｌ”レベルであると、出力回路装置は非出力状態とな
り、内部信号ｄｉの信号レベルによらず常に非出力状態
を維持する。出力イネーブル信号バーｏｅに“Ｈ”レベ
ルの信号が入力されると、出力回路装置は出力状態とな
り、内部信号ｄｉの信号レベルに基づいて外部信号Ｄｉ
を出力端３に出力する。内部信号ｄｉが“Ｈ”レベルで
あると、ＮＡＮＤゲート４は“Ｌ”レベルを出力し、Ｎ
ＯＲゲート５は“Ｌ”レベルを出力する。その結果、Ｐ
チャネルトランジスタ１はオンし、Ｎチャネルトランジ
スタ２はオフし、出力端３から“Ｈ”レベルの外部信号
Ｄｉが出力される。一方、内部信号ｄｉが“Ｌ”レベル
であると、ＮＡＮＤゲート４は“Ｈ”レベルを出力し、
ＮＯＲゲート５は“Ｈ”レベルを出力する。その結果、
Ｐチャネルトランジスタはオフし、Ｎチャネルトランジ
スタはオンし、出力端３から“Ｌ”レベルの外部信号Ｄ
ｉが出力される。

【０００４】

【発明が解決しようとする課題】該出力回路装置の電源
電圧Ｖ_CCとアクセスタイムの関係を図１５に示す。標準
電圧域では２０ｎｓで動作していた回路が、低電圧域で
は６０ｎｓの時間がかかっている。この遅延の原因は主
に、出力トランジスタ１及び２の電流駆動能力の低下で
ある。図１６は出力トランジスタの１つであるＮチャネ
ルトランジスタ２の動作特性図である。標準電圧域では
電流駆動能力が２０ｍＡであったものが、低電圧域では
８ｍＡとなっていることから、電源電圧を小さくする
と、電流駆動能力が低下することが解る。低電圧域でも
トランジスタのチャネル幅を大きくすることにより電流
駆動能力を維持し、回路動作の高速化を図ることが考え
られるが、チャネル幅を大きくすると、標準電圧域での
ソース／ドレイン間電流が非常に大きくなりすぎて、ノ
イズ発生の原因となり安定した回路動作が得られなくな
るという問題点があった。

【０００５】この発明は以上のような問題点を解消する
ためになされたもので、低電圧域で回路動作の高速化を
可能にし、しかも、標準電圧域で安定した回路動作の得
られる出力回路装置を得ることを目的とする。

【０００６】

【課題を解決するための手段】本発明の請求項１に係る
出力回路装置は、第１の電源電圧供給源と第２の電源電
圧供給源との間に直列に接続された第１導電型の第１の
トランジスタと第２導電型の第２のトランジスタと、前
記第１のトランジスタと前記第２のトランジスタとの接
続点の電位が出力される出力端と、前記第１の電源電圧
供給源の電圧レベルを検出し、検出された結果が所定の
値よりも大きい値であると、前記第１のトランジスタの
ゲートに前記第１の電源電圧供給源の電圧レベルよりも
小さいレベルの電圧を供給することにより前記第１のト
ランジスタの駆動電流を制御する第１の制御回路とを備
えたことを特徴とする。

【０００７】また、本発明の請求項２及び３に係る出力
回路装置は、第１の電源電圧供給源と第２の電源電圧供
給源との間に直列に接続された第１導電型の第１のトラ
ンジスタと第２導電型の第２のトランジスタと、前記第
１のトランジスタと前記第２のトランジスタとの接続点
の電位が出力される出力端と、前記第１の電源電圧供給
源の電圧レベルを検出し、検出された電圧値が所定の値
よりも大きい値であると、前記第２のトランジスタのゲ
ートに前記第２の電源電圧供給源の電圧レベルよりも大
きいレベルの電圧を供給することにより前記第２のトラ
ンジスタの駆動電流を制御する第２の制御回路を備えた
ことを特徴とする。

【０００８】更に、前記第１の電源電圧供給源の電圧レ
ベルを検出し、検出された結果が所定の値よりも大きい
値であると、前記第１のトランジスタのゲートに前記第
１の電源電圧供給源の電圧レベルよりも小さいレベルの
電圧を供給することにより前記第１のトランジスタの駆
動電流を制御する第１の制御回路を備えたことを特徴と
する。

【０００９】また、本発明の請求項４に係る出力回路装
置は、第１の電源電圧供給源と第２の電源電圧供給源と
の間に直列に接続された第１導電型の第１のトランジス
タと第２導電型の第２のトランジスタと、前記第１のト
ランジスタと前記第２のトランジスタとの接続点の電位
が出力される出力端と、前記第１の電源電圧供給源の電
圧レベルを検出し、検出された電圧値が所定の値以上で
ある場合は第１レベルの電圧信号を出力し、検出された
電圧値が所定の値以下である場合は第２レベルの電圧信
号を出力する電源電圧検出回路と、前記電源電圧検出回
路からの電圧信号を受け、該電圧信号が第１レベルの電
圧信号であれば、第１レベルの電圧よりも低いレベルの
電圧を供給し、該電圧信号が第２レベルの電圧信号であ
れば、第２レベルの電圧を供給する電圧供給回路と、前
記電圧供給回路から供給される電圧を電源電圧とし、デ
ータ信号が入力され、該データ信号に応じて前記第１の
トランジスタのゲートに信号を出力する制御回路とを備
えたことを特徴とする。

【００１０】また、本発明の請求項５及び６に係る出力
回路装置は、第１の電源電圧供給源と第２の電源電圧供
給源の間に直列に接続された第１導電型の第１のトラン
ジスタ及び第２導電型の第２のトランジスタと、前記第
１のトランジスタと前記第２のトランジスタとの接続点
の電位が出力される出力端と、前記第１の電源電圧供給
源の電圧レベルを検出し、検出された電圧値が所定の値
以上である場合は第１レベルの電圧信号を出力し、検出
された電圧値が所定の値以下である場合は第２レベルの
電圧信号を出力する電源電圧検出回路と、前記電源電圧
検出回路からの電圧信号を受け、該電圧信号が第１レベ
ルの電圧信号であれば、前記第２の電源電圧供給源の電
圧レベルよりも高いレベルの電圧を供給し、該電圧信号
が第２レベルの電圧信号であれば、前記第２の電源電圧
供給源の電圧レベルを供給する第１の電圧供給回路と、
前記第１の電圧供給回路から供給される電圧を電源電圧
とし、データ信号が入力され、該データ信号に応じて前
記第２のトランジスタのゲートに第１の信号を出力する
第１の制御回路とを備えたことを特徴とする。

【００１１】更に、前記電源電圧検出回路からの電圧信
号を受け、該電圧信号が第１レベルの電圧信号であれ
ば、第１レベルの電圧よりも低いレベルの電圧を供給
し、該電圧信号が第２レベルの電圧信号であれば、第２
レベルの電圧を供給する第２の電圧供給回路と、前記第
２の電圧供給回路から供給される電圧を電源電圧とし、
前記データ信号が入力され、該データ信号に応じて前記
第１のトランジスタのゲートに第２の信号を出力する第
２の制御回路とを備えたことを特徴とする。

【００１２】

【作用】本発明に係る出力回路装置は、第１の電源電圧
供給源と第２の電源電圧供給源との間にＰチャネルトラ
ンジスタとＮチャネルトランジスタとが直列に接続され
た構成であり、前記第１の電源電圧供給源から供給され
る電圧レベルが標準電圧域のものである場合は、前記Ｐ
チャネルトランジスタをオンさせるためのゲート電圧を
下げ過ぎず、また、Ｎチャネルトランジスタをオンさせ
るためのゲート電圧を上げ過ぎないので、Ｐチャネルト
ランジスタの電流駆動力とＮチャネルトランジスタの電
流駆動力が制御され、第１の電源電圧供給源側のトラン
ジスタあるいは第２の電源電圧供給源側のトランジスタ
のノイズ発生は抑制される。

【００１３】

【実施例】

実施例１．以下、本発明の１実施例を図１に基づいて説
明する。図１は、本発明における出力回路装置を示す回
路構成図である。本発明に出力イネーブル信号バーｏｅ
は直接関係しないので、出力イネーブル信号バーｏｅを
省いた回路構成を示した。図において、１〜３は従来装
置を示した図１４に記載されているものと同一あるいは
相当する部分を示す。１０はＶ_CC検出回路であり、電源
電圧Ｖ_CCが標準電圧域のものであるか低電圧域のもので
あるかを検出し、検出結果に基づいて制御信号Ｖ_CSある
いは反転制御信号バーＶ_CSを出力する。なお、本実施例
においては、反転制御信号バーＶ_CSのみを使用し、制御
信号Ｖ_CSは使用しないため、図１中での制御信号Ｖ_CSの
表示は省略している。制御信号Ｖ_CSは後に記載の実施例
４以降で使用される。また、本発明におけるＶ_CC検出回
路１０においては、電源電圧Ｖ_CCが標準電圧域（５Ｖ）
のものであれば制御信号Ｖ_CS＝“Ｌ”レベル（０Ｖ）、
反転制御信号バーＶ_CS＝“Ｈ”レベル（Ｖ_CC）となり、
電源電圧Ｖ_CCが低電圧域（３Ｖ）のものであれば制御信
号Ｖ_CS＝“Ｈ”レベル（Ｖ_CC）、反転制御信号バーＶ_CS
＝“Ｌ”レベル（０Ｖ）となる。破線内部１１ａは電流
駆動制御部であり、内部信号ｄｉ及び反転制御信号バー
Ｖ_CSを受け、Ｎチャネルトランジスタ２の電流駆動力を
制御するための内部制御信号ｄｉｃをＮチャネルトラン
ジスタ２のゲートに出力する。内部信号ｄｉは出力回路
装置の外部に出力されるデータ信号であり、図示しない
演算回路で計算された結果信号である。

【００１４】電流駆動制御部１１ａは、所望の電圧を供
給する機能を持つ電源供給部７ａと信号レベルを制御す
る機能を持つ信号制御部８ａとを備えている。電源供給
部７ａは、以下に説明する１２及び１３の構成要件から
なる。１２、１３はそれぞれＰチャネルトランジスタ、
Ｎチャネルトランジスタであり、それぞれのゲートには
反転制御信号バーＶ_CSが入力される。また、Ｐチャネル
トランジスタ１２とＮチャネルトランジスタ１３とは並
列に接続されており、その接続点をａとする。この接続
点ａでの電位が信号制御部８ａに供給される電位とな
り、電源電圧Ｖ_CCの出力レベルに応じて変化する。信号
制御部８ａは、以下に説明する１４及び１５の構成要件
からなる。１４はＰチャネルトランジスタであり、ソー
スの一端が接続点ａに接続され、ゲートには内部信号ｄ
ｉが入力される。１５はＮチャネルトランジスタであ
り、ゲートには内部信号ｄｉが入力される。Ｐチャネル
トランジスタ１４とＮチャネルトランジスタ１５とは直
列に接続されており、その接続点をｂとする。接続点ｂ
から内部制御信号ｄｉｃが出力され、Ｎチャネルトラン
ジスタ２のゲートに入力される。一方、Ｐチャネルトラ
ンジスタ１のゲートには従来と同様内部信号ｄｉの反転
信号ｄｉｉがインバータ１６を介して内部信号ｄｉの反
転信号ｄｉｉが入力される。

【００１５】図２はＶ_CC検出回路１０を示す回路構成図
である。図において、２０はゲートが接地され、一端が
電源電圧Ｖ_CCに接続されたＰチャネルトランジスタ、２
１〜２３はそれぞれゲートとドレインとが同電位になる
ように接続されたＮチャネルトランジスタである。Ｐチ
ャネルトランジスタ２０とＮチャネルトランジスタ２１
〜２３は直列に接続されている。２４はＮチャネルトラ
ンジスタ２１のドレイン端に接続されたインバータ、２
５はインバータ２４の出力端に接続されたインバータで
ある。反転制御信号バーＶ_CSはインバータ２４から出力
される。また、制御信号Ｖ_CSを使用する場合は、インバ
ータ２５を設け、該インバータ２５から制御信号Ｖ_CSを
出力させればよい。

【００１６】また、Ｎチャネルトランジスタ２１の閾値
をＶ_TH1、Ｎチャネルトランジスタ２２の閾値を
Ｖ_TH2、Ｎチャネルトランジスタ２３の閾値をＶ_TH3と
すると、Ｖ_TH1＋Ｖ_TH2＋Ｖ_TH3の値が３〜５Ｖになる
ようなＮチャネルトランジスタ２１〜２３を用いる。こ
のような条件、つまり、Ｖ_CC検出回路１０のＶ_CCに対す
る閾値が３〜５Ｖの間に設定されていれば、Ｎチャネル
トランジスタ２１〜２３は本実施例のように３段でなく
てもよい。また、Ｐチャネルトランジスタ２０のドレイ
ンとＮチャネルトランジスタ２１のドレインとの接続点
をｓとする。

【００１７】このように構成されたＶ_CC検出回路１０に
Ｖ_CC＝５Ｖが印加された場合、Ｖ_CC検出回路１０の閾値
電圧が３〜５Ｖの間に設定されているため、Ｎチャネル
トランジスタ２１〜２３はオンし、接地点ＧＮＤに電流
が流れる。よって、接続点ｓの電位は降下し、ほぼ０Ｖ
となり、Ｖ_CC検出回路１０から出力される制御信号Ｖ_CS
は“Ｌ”レベル＝０Ｖ、反転制御信号バーＶ_CSは“Ｈ”
レベル＝Ｖ_CCとなる。一方、Ｖ_CC検出回路１０にＶ_CC＝
３Ｖが印加された場合、Ｖ_CC検出回路１０の閾値電圧が
３〜５Ｖの間に設定されているため、Ｎチャネルトラン
ジスタ２３はオフし、接続点ｓの電位降下は起こらず、
３Ｖとなり、Ｖ_CC検出回路１０から出力される制御信号
Ｖ_CSは“Ｈ”レベル＝３Ｖ、反転制御信号バーＶ_CSは
“Ｌ”レベル＝０Ｖとなる。

【００１８】次に上記のように構成された出力回路装置
の動作について説明する。電源電圧Ｖ_CCが低電圧域であ
り、Ｖ_CC検出回路１０から出力された反転制御信号バー
Ｖ_CSが“Ｌ”レベルを示すとき、Ｐチャネルトランジス
タ１２はオンし、Ｎチャネルトランジスタ１３はオフす
る。従って、電源電圧Ｖ_CCの負荷トランジスタはＰチャ
ネルトランジスタ１２となるので、接続点ａの電位はＶ
_CCまで持ち上げられ、３Ｖの電位がＰチャネルトランジ
スタ１４に供給される。つまり、電源電圧Ｖ_CCが低電圧
域である場合は、Ｎチャネルトランジスタ２のゲートに
Ｖ_CCを最大限供給することにより、出力端３から“Ｌ”
レベルが出力されるのが遅くならないようにしている。

【００１９】一方、電源電圧Ｖ_CCが標準電圧域であり、
Ｖ_CC検出回路１０から出力された反転制御信号バーＶ_CS
が“Ｈ”レベル（＝Ｖ_CC）を示すとき、Ｐチャネルトラ
ンジスタ１２はオフし、Ｎチャネルトランジスタ１３は
オンする。従って、Ｎチャネルトランジスタ１３のゲー
ト及びドレインにはＶ_CCを印加していることになるの
で、Ｎチャネルトランジスタ１３の閾値電圧をＶ_THN、
ソース電位をＶ_Sとすると、Ｎチャネルトランジスタ１
３がオンする条件としてはＶ_S＜Ｖ_CC−Ｖ_THNとなるか
ら、接続点ａの電位は最大Ｖ_CC−Ｖ_THNまでしか持ち上
げられず、５Ｖの電位よりも低い電位がＰチャネルトラ
ンジスタ１４に供給される。これにより、内部制御信号
ｄｉｃは図３に示すように０〜Ｖ_CC−Ｖ_THNの範囲とな
る。内部制御信号ｄｉｃはＮチャネルトランジスタ２を
駆動させるものであるから、従来のようにＮチャネルト
ランジスタ２を駆動させるためにＶ_CCを印加していた場
合に比べ、本発明ではＶ_CC−Ｖ_THNの電位しか印加しな
いため、図４に示すようにＮチャネルトランジスタ２の
電流駆動力を低下させることができる。従って、Ｎチャ
ネルトランジスタ２のチャネル幅を大きくする等により
Ｖ_CC＝３Ｖ時での高速動作を図ったとしても、Ｖ_CC＝５
Ｖ時で従来よりもノイズ発生の少ない安定した動作が得
られる。ここでは“Ｌ”レベル出力系に対しノイズ発生
対策を施しているので、ＧＮＤラインに対するノイズ発
生を抑制することができる。

【００２０】本実施例を採用することにより、電源電圧
Ｖ_CCの出力レベルに応じて、出力トランジスタの駆動能
力を変化させることができるので、電源電圧Ｖ_CCの変化
に伴う悪影響、つまり、ノイズの発生あるいは回路動作
の遅延を防止することができる。

【００２１】実施例２．実施例１の図１に示す電流駆動
制御部１１ａを図５に示すように構成してもよい。図に
おいて、７ａ、８ａ、１２〜１５は実施例図１に示すも
のと同一あるいは相当する部分を示す。実施例１ではＮ
チャネルトランジスタ１３のゲートにも反転制御信号バ
ーＶ_CSが入力されていたが、本実施例においては、Ｎチ
ャネルトランジスタ１３のゲートとドレインとが接続さ
れ、同電位に保たれている。

【００２２】このように構成された電流駆動制御部１１
ａにおいて、電源電圧Ｖ_CCが低電圧域の場合、反転制御
信号バーＶ_CSが“Ｌ”レベルとなり、Ｐチャネルトラン
ジスタ１２はオンし、接続点ａの電位はＶ_CCレベルまで
持ち上げられる。一方、Ｎチャネルトランジスタ１３は
そのドレインがＶ_CCレベルに保持されているので、Ｐチ
ャネルトランジスタ１２がオンすることにより、ドレイ
ン電位とソース電位がともにＶ_CCレベルと同一になり、
Ｎチャネルトランジスタ１３はオフ状態となる。また、
電源電圧Ｖ_CCが標準電圧域の場合、反転制御信号バーＶ
_CSが“Ｈ”レベルとなり、Ｐチャネルトランジスタ１２
はオフし、接続点ａは０Ｖになる。一方、Ｎチャネルト
ランジスタ１３はオンするが、ゲートはドレインと同電
位のＶ_CCに設定されているため、接続点ａの電位は最大
Ｖ_CC−Ｖ_THNまでしか持ち上げられない。

【００２３】つまり本実施例においても、実施例１と同
様に電源電圧Ｖ_CCの出力レベルに応じて、出力トランジ
スタの駆動能力を変化させることができるので、電源電
圧Ｖ_CCの変化に伴う悪影響、つまり、ノイズの発生ある
いは回路動作の遅延を防止することができる。

【００２４】実施例３．また、実施例１の図１に示す電
流駆動制御部１１ａを図６に示すように構成してもよ
い。図において、７ａ、８ａ、１２、１４、１５は実施
例図１に示すものと同一あるいは相当する部分を示す。
３０はＰチャネルトランジスタであり、そのソースが電
源電圧Ｖ_CCに接続され、そのドレイン及びゲートがＰチ
ャネルトランジスタ１２のドレインと接続点ａで接続さ
れて同電位に保たれている。

【００２５】このように構成された電流駆動制御部１１
ａにおいて、電源電圧Ｖ_CCが低電圧域の場合、反転制御
信号バーＶ_CSが“Ｌ”レベルとなり、Ｐチャネルトラン
ジスタ１２がオンし、接続点ａの電位はＶ_CCレベルまで
持ち上げられる。一方、Ｐチャネルトランジスタ３０は
そのソースがＶ_CCレベルに保持されているので、Ｐチャ
ネルトランジスタ１２がオンすることにより、ソース電
位とドレイン電位とがともにＶ_CCレベルと同一になり、
Ｐチャネルトランジスタ３０はオフ状態となる。また、
電源電圧Ｖ_CCが標準電圧域の場合、反転制御信号バーＶ
_CSが“Ｈ”レベルとなり、Ｐチャネルトランジスタ１２
はオフし、接続点ａの電位は０Ｖとなる。一方、Ｐチャ
ネルトランジスタ３０はオンするが、その閾値電圧をＶ
_THPとすると、ゲート電位がＶ_CC−Ｖ_THP以下のときオ
ンする。Ｐチャネルトランジスタ３０のドレインはゲー
トと同電位であるため、Ｖ_CC−Ｖ_THP以下となる。つま
り、この場合接続点ａの電位は最大Ｖ_CC−Ｖ_THPまでし
か持ち上げられない。

【００２６】つまり、本実施例においても実施例１及び
２と同一の効果が得られることは言うまでもない。

【００２７】実施例４．図７は本発明の第４実施例によ
る出力回路装置の回路構成図である。図において、１〜
３、１０は実施例図１と同一あるいは相当する部分を示
す。破線内部１１ｂは電流駆動制御部であり、内部信号
ｄｉ及び制御信号Ｖ_CSを受け、Ｐチャネルトランジスタ
１の電流駆動力を制御するための内部制御信号ｄｉｓを
Ｐチャネルトランジスタ１のゲートに出力する。電流駆
動制御部１１ｂは、所望の電圧を供給する機能を持つ電
圧供給部７ｂと信号レベルを制御する機能を持つ信号制
御部８ｂとを備えている。電圧供給部７ｂは、以下に説
明する３５及び３６の構成要件からなる。３５、３６は
それぞれＮチャネルトランジスタ、Ｐチャネルトランジ
スタであり、それぞれのゲートには制御信号Ｖ_CSが入力
されている。また、Ｎチャネルトランジスタ３５とＰチ
ャネルトランジスタ３６とは並列に接続されており、そ
の接続点をｃとする。この接続点ｃでの電位が信号制御
部８ｂに供給される電位となり、電源電圧Ｖ_CCの出力レ
ベルに応じて変化する。信号制御部８ｂは、以下に説明
する３７及び３８の構成要件からなる。３７はＮチャネ
ルトランジスタであり、ソース／ドレインの一端が接続
点ｃに接続され、ゲートには内部信号ｄｉが入力され
る。３８はＰチャネルトランジスタであり、ゲートには
内部信号ｄｉが入力される。Ｎチャネルトランジスタ３
７とＰチャネルトランジスタ３８とは直列に接続されて
おり、その接続点をｄとする。接続点ｄから内部制御信
号ｄｉｓが出力され、Ｐチャネルトランジスタ１のゲー
トに入力される。一方、Ｎチャネルトランジスタ２のゲ
ートには従来と同様インバータ３９を介して内部信号ｄ
ｉの反転信号ｄｉｉが入力される。

【００２８】このように構成された出力回路装置の動作
について説明する。電源電圧Ｖ_CCが低電圧域であり、Ｖ
_CC検出回路１０から出力された制御信号Ｖ_CS＝Ｖ_CCを示
すとき、Ｎチャネルトランジスタ３５はゲート／ソース
間電圧がＶ_CCとなるので、オンする。よって、Ｎチャネ
ルトランジスタ３５のドレイン電位つまり接続点ｃは接
地レベル＝０Ｖとなり、Ｐチャネルトランジスタ３６の
ソース電位も０Ｖとなる。よって、Ｐチャネルトランジ
スタ３６はオフし、０Ｖの電位がＮチャネルトランジス
タ３５を介して接続点ｃに与えられる。このとき、内部
信号ｄｉが“Ｈ”レベルであれば、Ｐチャネルトランジ
スタ３８はオフ、Ｎチャネルトランジスタ３７はオンと
なり、接続点ｃの電位がＮチャネルトランジスタ３７を
介して接続点ｄに供給され、接続点ｄの電位も接地レベ
ル＝０Ｖとなる。よって、内部制御信号ｄｉｓは０Ｖと
なり、Ｐチャネルトランジスタ１はオンし、出力端３か
ら“Ｈ”レベルの外部信号Ｄｉが出力される。

【００２９】一方、内部信号ｄｉが“Ｌ”レベルであれ
ば、Ｐチャネルトランジスタ３８はオン、Ｎチャネルト
ランジスタ３７はオフとなり、Ｐチャネルトランジスタ
３８のドレイン電位つまり接続点ｄはＶ_CCレベルとな
り、Ｖ_CCレベルの内部制御信号ｄｉｓによって、Ｐチャ
ネルトランジスタはオフし、Ｎチャネルトランジスタは
オンし、出力端３から“Ｌ”レベルの外部信号Ｄｉが出
力される。

【００３０】また、電源電圧Ｖ_CCが標準電圧域であり、
Ｖ_CC検出回路１０から出力された制御信号Ｖ_CSが“Ｌ”
レベル（＝０Ｖ）を示すとき、Ｎチャネルトランジスタ
３５はオフし、Ｐチャネルトランジスタ３６はオンす
る。ここで、Ｐチャネルトランジスタ３６の閾値電圧を
Ｖ_THPとする。Ｐチャネルトランジスタ３６はソース電
位が閾値電圧Ｖ_THP以下のときオンする。つまり、Ｐチ
ャネルトランジスタ３６の出力の最小値は閾値電圧Ｖ
_THPとなる。つまり、Ｐチャネルトランジスタ３６のソ
ース電位は閾値電圧Ｖ_THP以下には下がらない。このと
き、内部信号ｄｉが“Ｈ”レベルであれば、Ｐチャネル
トランジスタ３８はオフし、Ｎチャネルトランジスタ３
７はオンし、接続点ｄの電位はＶ_THPとなる。よって、
図８に示すように、内部制御信号ｄｉｓはＶ_THP〜Ｖ_CC
の範囲になる。内部制御信号ｄｉｓはＰチャネルトラン
ジスタ１を駆動させるためのものであるから、Ｐチャネ
ルトランジスタ１のオン電圧をＶ_THP以上にすることは
従来のオン電圧が０Ｖであったことと比較すると、図９
に示すように電流駆動力を減少させることができる。従
って、Ｐチャネルトランジスタ１の幅を大きくする等に
よりＶ_CC＝３Ｖ時での高速動作を図ったとしても、Ｖ_CC
＝５Ｖ動作においては従来に比べてノイズ発生の少ない
安定した動作の出力回路装置が得られる。なお、本実施
例においては、“Ｈ”レベル出力系に対してノイズ減少
が得られるので、Ｖ_CCラインに対してノイズ発生を抑制
させることができる。

【００３１】本実施例を採用することにより、電源電圧
Ｖ_CCの出力レベルに応じて、出力トランジスタの駆動力
を変化させることができるので、電源電圧Ｖ_CCの変化に
伴う悪影響、つまり、ノイズの発生あるいは回路動作の
遅延を防止することができる。

【００３２】実施例５．実施例４の図７に示す電流駆動
制御部１１ｂを図１０に示すように構成してもよい。図
において、７ｂ、８ｂ、３５〜３８は実施例図７に示す
ものと同一あるいは相当する部分を示す。但し、Ｐチャ
ネルトランジスタ３６のゲートはドレインと接続され、
同電位に保持されている。

【００３３】次にこのように構成された電流駆動制御部
１１ｂの動作について説明する。電源電圧Ｖ_CCが低電圧
域であり、Ｖ_CC検出回路１０から出力された制御信号Ｖ
_CSが“Ｈ”レベル（＝Ｖ_CC）を示すとき、Ｎチャネルト
ランジスタ３５はオンし、Ｎチャネルトランジスタ３５
のドレイン電位は０Ｖになる。従って、Ｐチャネルトラ
ンジスタ３６のソース、ドレイン及びゲート電位が０Ｖ
になるため、Ｐチャネルトランジスタ３６はオフする。
つまり、接続点ｃの電位は接地レベルの０Ｖとなる。

【００３４】一方、Ｖ_CCが標準電圧域であり、制御信号
Ｖ_CSが“Ｌ”レベルを示すとき、Ｎチャネルトランジス
タ３５はオフする。Ｐチャネルトランジスタ３６はゲー
ト電位とドレイン電位とが０Ｖに保持されているため、
ソース電位はＰチャネルトランジスタ３６の閾値電圧Ｖ
_THP以下には下がらない。従って、Ｎチャネルトランジ
スタ３７にはＶ_THP以上の電位が供給される。

【００３５】よって、本実施例における電流駆動制御部
１１ｂにおいても、電源電圧Ｖ_CCが低電圧域を示す場合
は接続点ｄの電位は０Ｖに設定され、電源電圧Ｖ_CCが標
準電圧域を示す場合は接続点ｄの電位はＶ_CC〜Ｖ_THPの
電位に設定されるため、実施例４に示す電流駆動制御部
１１ｂと同一の機能を有するため、実施例４に示す場合
と同一の効果を得ることができる。

【００３６】実施例６．実施例４の図７に示す電流駆動
制御部１１ｂを図１１に示すように構成してもよい。図
において、７ｂ、８ｂ、３５〜３７は実施例図７に示す
ものと同一あるいは相当する部分を示す。３９はＮチャ
ネルトランジスタであり、ドレインが接地され、ソース
とゲートがＮチャネルトランジスタ３７のソースと接続
されて同電位に保持されている。

【００３７】次にこのように構成された電流駆動制御部
１１ｂの動作について説明する。電源電圧Ｖ_CCが低電圧
域であり、Ｖ_CC検出回路から出力された制御信号Ｖ_CSが
“Ｈ”レベルを示すとき、Ｎチャネルトランジスタ３５
はオンする。従って、Ｎチャネルトランジスタ３５のド
レイン電位は０Ｖとなり、Ｐチャネルトランジスタ３９
のゲート電位、ソース電位及びドレイン電位が０Ｖとな
り、Ｐチャネルトランジスタ３９はオフする。つまり、
接続点ｄの電位は接地レベルである０Ｖに設定される。

【００３８】一方、制御信号Ｖ_CSが標準電圧域であり、
制御信号Ｖ_CSが“Ｌ”レベルを示すとき、Ｎチャネルト
ランジスタ３５はオフする。Ｎチャネルトランジスタ３
９は、そのソース電位が０Ｖに設定されており、ゲート
電位とドレイン電位とが同電位に保持されているため、
ドレイン電位が閾値電圧Ｖ_THN以上になると、オンす
る。つまり、Ｎチャネルトランジスタ３９の出力の最小
値は閾値電圧Ｖ_THNとなる。

【００３９】よって、本実施例における電流駆動制御部
１１ｂにおいても、電源電圧Ｖ_CCが低電圧域を示す場合
は接続点ｄの電位は０Ｖに設定され、電源電圧Ｖ_CCが標
準電圧域を示す場合は接続点ｄの電位はＶ_CC〜Ｖ_THPの
電位に設定されるため、実施例４に示す電流駆動制御部
１１ｂと同一の機能を有するため、実施例４に示す場合
と同一の効果を得ることができる。

【００４０】実施例７．図１２は本発明の第７実施例に
おける出力回路装置の回路構成図である。図において、
１〜３、７ａ、７ｂ、８ａ、８ｂ、１１ａ、１１ｂ、１
２、１４、１５、３０、３５、３７、３９は実施例図１
１あるいは実施例図６と同一あるいは相当する部分を示
す。本実施例は、実施例３の発明と実施例６の発明とを
組み合わせた発明、つまり、Ｐチャネルトランジスタ１
及びＮチャネルトランジスタ２のどちらにもそれぞれ電
流駆動制御部１１ｂ及び電流駆動制御部１１ａを付加し
たものである。本発明の出力回路装置においては、電源
電圧Ｖ_CC＝３Ｖの低電圧域の場合は、内部制御信号ｄｉ
ｓ及びｄｉｃのどちらも０〜Ｖ_CCの電圧が出力されるの
で、従来の動作と変わらない。一方、電源電圧Ｖ_CC＝５
Ｖの標準電圧域の場合は、内部制御信号ｄｉｓはＶ_THN
〜Ｖ_CC、内部制御信号ｄｉｃは０〜Ｖ_CC−Ｖ_THPの電圧
範囲となるため、Ｖ_CCライン及び接地ラインの両方にた
いしてノイズ発生を押さえることができるようにしたも
のである。

【００４１】本実施例では、実施例３と実施例６とを組
み合わせたものであるが、実施例１〜３のいずれか１つ
をＮチャネルトランジスタ２の電流駆動制御部１１ａと
し、実施例４〜６のいずれか１つをＰチャネルトランジ
スタ１の電流駆動制御部１１ｂとして組み合わせてもよ
い。

【００４２】実施例８．図１３は本発明の第８の実施例
による出力回路装置の回路構成図である。図において、
１〜３、７ａ、７ｂ、８ａ、８ｂ、１１ａ、１１ｂ、１
２、１４、１５、３０、３５、３７、３９は実施例図１
１あるいは実施例図６と同一あるいは相当する部分を示
す。４０はＰチャネルトランジスタであり、一端は電源
電圧Ｖ_CCに接続され、他端はＰチャネルトランジスタ３
０の一端に接続される。また、Ｐチャネルトランジスタ
４０のゲートとドレインとは同電位になるように接続さ
れている。４１はＮチャネルトランジスタであり、一端
は接地電圧に接続され、他端はＮチャネルトランジスタ
３９の一端に接続される。また、Ｎチャネルトランジス
タ４１のゲートとドレインとは同電位になるように接続
されている。

【００４３】次に本実施例おける出力回路装置の動作に
ついて説明する。本実施例においては、基本的には実施
例７に示す回路動作と変わらないが、電源供給部７ａ及
び７ｂにおいて、それぞれＰチャネルトランジスタ４０
及びＮチャネルトランジスタ４１を付加し、電源電圧を
制御する負荷トランジスタを２段構成にしたので、標準
電圧域＝５Ｖにおいて、内部制御信号の電圧範囲は、内
部制御ｄｉｓで２Ｖ_TH _N〜Ｖ_CC、内部制御ｄｉｃで０〜
Ｖ_CC−２Ｖ_THPとなる。つまり、実施例７に比べて、電
圧範囲を狭くすることができるので、実施例７における
よりも電流駆動能力を低下させることができる。したが
って、実施例７に比べてノイズを減少させ、安定した回
路動作を得ることができる。

【００４４】

【発明の効果】本件発明は、以上説明したように構成さ
れているため、以下に記載するような効果を奏する。

【００４５】本件発明による出力回路装置は、第１の電
源電圧供給源と第２の電源電圧供給源との間に直列に接
続された第１導電型の第１のトランジスタと第２導電型
の第２のトランジスタと、前記第１のトランジスタと前
記第２のトランジスタとの接続点の電位が出力される出
力端と、前記第１の電源電圧供給源の電圧レベルを検出
し、検出された結果が所定の値よりも大きい値である
と、前記第１のトランジスタのゲートに前記第１の電源
電圧供給源の電圧レベルよりも小さいレベルの電圧を供
給することにより前記第１のトランジスタの駆動電流を
制御する第１の制御回路とを備えているので、電源電圧
レベルによらず前記第１のトランジスタの動作速度を保
持し、該第１のトランジスタの出力ラインにおいてノイ
ズが発生するのを抑制できる。

【００４６】また、本件発明による出力回路装置は、第
１の電源電圧供給源と第２の電源電圧供給源との間に直
列に接続された第１導電型の第１のトランジスタと第２
導電型の第２のトランジスタと、前記第１のトランジス
タと前記第２のトランジスタとの接続点の電位が出力さ
れる出力端と、前記第１の電源電圧供給源の電圧レベル
よりも大きい値であると、前記第２のトランジスタのゲ
ートに前記第２の電源電圧供給源の電圧レベルよりも大
きいレベルの電圧を供給することにより前記第２のトラ
ンジスタの駆動電流を制御する第２の制御回路を備えて
いるので、電源電圧レベルによらず前記第２のトランジ
スタの動作速度を保持し、該第２のトランジスタの出力
ラインにおいてノイズが発生するのを抑制できる。

【００４７】また、前記第１の電源電圧供給源の電圧レ
ベルを検出し、検出された結果が所定の値よりも大きい
値であると、前記第１のトランジスタのゲートに前記第
１の電源電圧供給源の電圧レベルよりも小さいレベルの
電圧を供給することにより前記第１のトランジスタの駆
動電流を制御する第１の制御回路をさらに備えているの
で、電源電圧レベルによらず、前記第２のトランジスタ
及び第１のトランジスタの動作速度を保持し、前記第２
のトランジスタ及び第１のトランジスタの出力ラインに
おいてノイズが発生するのを抑制できる。

【図面の簡単な説明】

【図１】本発明の第１実施例による出力回路装置の回路
構成図である。

【図２】本発明の第１実施例によるＶ_CC検出回路装置で
ある。

【図３】本発明の第１実施例による信号のタイミングチ
ャート図である。

【図４】本発明のＮチャネルトランジスタの電流−電圧
特性を示す図である。

【図５】本発明の第２実施例による電流駆動制御部を示
す回路構成図である。

【図６】本発明の第３実施例による電流駆動制御部を示
す回路構成図である。

【図７】本発明の第４実施例による出力回路装置の回路
構成図である。

【図８】本発明の第４実施例による信号のタイミングチ
ャート図である。

【図９】本発明のＰチャネルトランジスタの電流−電圧
特性を示す図である。

【図１０】本発明の第５実施例による電流駆動制御部を
示す回路構成図である。

【図１１】本発明の第６実施例による電流駆動制御部を
示す回路構成図である。

【図１２】本発明の第７実施例による出力回路装置の回
路構成図である。

【図１３】本発明の第８実施例による出力回路装置の回
路構成図である。

【図１４】従来の出力回路装置の論理回路図である。

【図１５】従来のアクセスタイムの電源電圧依存性を示
す図である。

【図１６】従来のドレイン電流の電源電圧依存性を示す
図である。

【符号の説明】

１Ｐチャネルトランジスタ２Ｎチャネルトランジスタ３出力端子７ａ電源供給部７ｂ電源供給部８ａ信号制御部８ｂ信号制御部１１ａ電流駆動制御部１１ｂ電流駆動制御部

Claims

【特許請求の範囲】

【請求項１】第１の電源電圧供給源と第２の電源電圧
供給源との間に直列に接続された第１導電型の第１のト
ランジスタと第２導電型の第２のトランジスタと、前記第１のトランジスタと前記第２のトランジスタとの
接続点の電位が出力される出力端と、前記第１の電源電圧供給源の電圧レベルを検出し、検出
された結果が所定の値よりも大きい値であると、前記第
１のトランジスタのゲートに前記第１の電源電圧供給源
の電圧レベルよりも小さいレベルの電圧を供給すること
により前記第１のトランジスタの駆動電流を制御する第
１の制御回路とを備えたことを特徴とする出力回路装
置。
【請求項２】第１の電源電圧供給源と第２の電源電圧
供給源との間に直列に接続された第１導電型の第１のト
ランジスタと第２導電型の第２のトランジスタと、前記第１のトランジスタと前記第２のトランジスタとの
接続点の電位が出力される出力端と、前記第１の電源電圧供給源の電圧レベルを検出し、検出
された電圧値が所定の値よりも大きい値であると、前記
第２のトランジスタのゲートに前記第２の電源電圧供給
源の電圧レベルよりも大きいレベルの電圧を供給するこ
とにより前記第２のトランジスタの駆動電流を制御する
第２の制御回路を備えたことを特徴とする出力回路装
置。
【請求項３】前記第１の電源電圧供給源の電圧レベル
を検出し、検出された結果が所定の値よりも大きい値で
あると、前記第１のトランジスタのゲートに前記第１の
電源電圧供給源の電圧レベルよりも小さいレベルの電圧
を供給することにより前記第１のトランジスタの駆動電
流を制御する第１の制御回路をさらに備えたことを特徴
とする請求項第２項記載の出力回路装置。
【請求項４】第１の電源電圧供給源と第２の電源電圧
供給源との間に直列に接続された第１導電型の第１のト
ランジスタと第２導電型の第２のトランジスタと、前記第１のトランジスタと前記第２のトランジスタとの
接続点の電位が出力される出力端と、前記第１の電源電圧供給源の電圧レベルを検出し、検出
された電圧値が所定の値以上である場合は第１レベルの
電圧信号を出力し、検出された電圧値が所定の値以下で
ある場合は第２レベルの電圧信号を出力する電源電圧検
出回路と、前記電源電圧検出回路からの電圧信号を受け、該電圧信
号が第１レベルの電圧信号であれば、第１レベルの電圧
よりも低いレベルの電圧を供給し、該電圧信号が第２レ
ベルの電圧信号であれば、第２レベルの電圧を供給する
電圧供給回路と、前記電圧供給回路から供給される電圧を電源電圧とし、
データ信号が入力され、該データ信号に応じて前記第１
のトランジスタのゲートに信号を出力する制御回路とを
備えたことを特徴とする出力回路装置。
【請求項５】第１の電源電圧供給源と第２の電源電圧
供給源の間に直列に接続された第１導電型の第１のトラ
ンジスタ及び第２導電型の第２のトランジスタと、前記第１のトランジスタと前記第２のトランジスタとの
接続点の電位が出力される出力端と、前記第１の電源電圧供給源の電圧レベルを検出し、検出
された電圧値が所定の値以上である場合は第１レベルの
電圧信号を出力し、検出された電圧値が所定の値以下で
ある場合は第２レベルの電圧信号を出力する電源電圧検
出回路と、前記電源電圧検出回路からの電圧信号を受け、該電圧信
号が第１レベルの電圧信号であれば、前記第２の電源電
圧供給源の電圧レベルよりも高いレベルの電圧を供給
し、該電圧信号が第２レベルの電圧信号であれば、前記
第２の電源電圧供給源の電圧レベルを供給する第１の電
圧供給回路と、前記第１の電圧供給回路から供給される電圧を電源電圧
とし、データ信号が入力され、該データ信号に応じて前
記第２のトランジスタのゲートに第１の信号を出力する
第１の制御回路とを備えたことを特徴とする出力回路装
置。
【請求項６】前記電源電圧検出回路からの電圧信号を
受け、該電圧信号が第１レベルの電圧信号であれば、第
１レベルの電圧よりも低いレベルの電圧を供給し、該電
圧信号が第２レベルの電圧信号であれば、第２レベルの
電圧を供給する第２の電圧供給回路と、前記第２の電圧供給回路から供給される電圧を電源電圧
とし、前記データ信号が入力され、該データ信号に応じ
て前記第１のトランジスタのゲートに第２の信号を出力
する第２の制御回路とをさらに備えたことを特徴とする
請求項第５項記載の出力回路装置。