TWI264018B - Data output driver for reducing noise - Google Patents

Description

1264018 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體積體電路，尤指一種高速操作 之半導體記憶裝置的資料輸出驅動器。 【先前技術】 通常，半導體記憶裝置係含有複數的輸入銷用以和外部 裝置作資料與指令的交流，及複數的記憶胞用以貯存資料 。近來所製造的半導體記憶裝置含有超過百萬個的記憶胞 。半導體記憶裝置的基本功能係輸入及輸出資料，可在該 等記憶胞上寫資料並讀所寫的資料。於半導體記憶裝置內 ’複數的輸入銷的周圍區域係稱爲周圍區，而複數個胞內 的區域稱爲芯區。 至於半導體記憶裝置的構造，在芯區的設計方面，係在 半導體記憶裝置之最小面積內使多數的元件作最大的積體 ，因此，含於邏輯單元內的M0S電晶體或芯區內的邏輯電 路乃成爲較小且因而弱化了 M0S電晶體的驅動能力。亦即 ’作穩定的操作時，各M0S電晶體之驅動能力並不大。 另一方面’周圍區、亦即資料輸入/輸出區係包括一資 料輸入緩衝器及一資料輸出驅動器。資料輸入緩衝器係用 以緩衝來自半導體記憶裝置外側所輸入之資料信號並將該 資料送入芯區。資料輸出驅動器係接收並放大來自芯區所 傳輸的資料信號並驅動一輸出資料線用以把資料信號精確 的送入半導體記憶裝置之外側。 第1 ®爲先則半導體記憶裝置中之資料輸入/輸出驅動 1264018 器方塊圖。 如圖所示，先前之半導體記憶裝置包括一芯區；一資料 I /〇（註：輸入/輸出，下稱I /〇）墊DQ ; —輸入緩衝器i 〇 及一輸出驅動器2 0。此處，該芯區可認爲係上述之芯區而 資料輸入/輸出驅動器則包括該輸入緩衝器丨〇及該輸出驅 動器2〇。 輸入緩衝器1 0係接收經資料I / 〇墊DQ所輸入的資料信 號並將該資料信號送至芯區內。反之，輸出驅動器2 〇係接 收來自芯區所傳送的資料信號因而把該資料經由資料I / 〇 墊DQ送入半導體記憶裝置之外側內。 第2A圖爲用以說明第丨圖之輸入/輸出驅動器的動作波 形。 如圖所示’一邏輯低資料及來自輸入/輸出驅動器所輸 出之邏輯高資料兩者間的電壓差係由輸入/輸出驅動器的 供應電壓決定。 就半導體積體電路之設計發展性而言，須要減少其耗電 且在半導體積體電路之單元胞與外側間的資料信號傳輸速 度亦須加快，因此，半導體積體電路之供應電壓準位、亦 即操作電壓乃須較低。 倘資料擺幅（data swing)、亦即邏輯低資料與邏輯高 資料間的差異變窄時，資料的傳送即變快。如第2A圖所示 ’因已對半導體記憶裝置作了開發性的設計，故已使資料 擺幅窄化，亦即約爲3 . 3 V〜1 · 0V〜200mV左右。結果，亦 即’倘自輸出驅動器所輸出之資料擺幅已窄化時，即可減 1264018 少用於輸出資料的電力消耗。 . 又者，在第2A圖中，繪示有耗電與資料擺幅兩者之間的

V 關係曲線。大體而言，耗電量係和資料擺幅的平方成反比 〇 另一'方面，因已作了設S十之開發’則在一*個預定的周期 內，半導體記憶裝置將可輸出較多的資料，亦即，在比較 先前的半導體記憶裝置下，於預定的周期內可輸出較多的 資料，但耗費較多的功率。此際，所增加的耗電量係和所 輸出資料之頻率的增加成等比例。 響 因此，倘減少資料擺幅，因半導體記憶裝置在預定周期 內可傳輸較多資料，故而其可減少耗電。最後，爲了可以 在低功率系統或低功率電壓系統中穩定的使用半導體記憶 裝置，故須減少資料擺幅。 弟2 B圖爲弟1圖所不輸入/輸出驅動器在操作下的波形 ，用以說明其缺點。 如上述，隨著技術的發展與時間的經歷，已盡最大努力 減少半導體裝置之輸入/輸出驅動器的資料擺幅，用以在 鲁 一預定的單位周期內使耗電量作最大的減少，並傳送較多 的資料。 但是，因資料擺幅變窄，信號的電壓準位即較低，結果 ’仍無法忽視雜訊，即或是雜訊爲低準位亦然。又，由於 雜訊，則由半導體記憶裝置所輸出的資料即有缺陷。 此外，因係高速傳輸資料，故在半導體記憶裝置中用於 傳輸資料的資料路徑上所發生的歪斜（skew )或跳動（ -7- 1264018 J 1 t t e i:)常把資料破壞。 如第2 B圖所示，符號，，A，，爲正常的信號’較諸於符號” A ” ，上述電壓準位的信號乃如符號” B”所示之扭曲變形。亦即 ，當有雜訊時，半導體記憶裝置所輸出者爲一種變形的信

最後，符號” C”爲一種變形的信號，係因半導體記憶裝置 資料路徑上所發生之歪斜或跳動所致的變形。 如前述，如何克服雜訊、跳動及歪斜而得以穩定的輸出 資料或控制信號不致遭受破壞及變形等，爲目前熱門的課 題。 【發明內容】 因之，本發明之目的，係提供一種含於半導體記憶裝置 中之資料輸入/輸出驅動器，可用以補償因雜訊、跳動及 歪斜所扭曲的變形信號，而可輸出經補償而屬正常的資料 信號。 依本發明之一態樣，係提供一種用於半導體記憶裝置中 之資料輸入/輸出驅動器，包括：一資料傳輸出單元，用 以傳輸半導體裝置內側與外側間的資料並產生可指示輸出 資料時機的資料驅動信號；一參考資料產生單元，用以產

信號。

置內側與外側間傳輸資料的方法，

約方法，包括以下步驟：a )產生 -8- !264〇18 参5貧料，b)感知來自半導體記憶裝置內側的輸出時機 以®生一資料驅動信號；c)響應資料驅動信號而傳輸參考 貝料’ d)傳輸含有資料及參考資料的輸出信號。 【實施方式】 以下，將配合附圖說明依本發明之半導體記憶裝置所含 之資料輸出驅動單元，係用以接收一第1供給電壓而可產 生〜內部電壓者。 第3圖爲依本發明含於半導體記憶裝置內之資料輸出驅 動單元第1實施例方塊圖。 如圖所不’半導體記憶裝置含有複數個資料輸出驅動單 元。倘半導體記憶裝置具有η個資料墊DQ - 1〜DQ - η時，則 半導體ιΗ憶裝置內即含有η個資料輸出驅動單元。此處，η 爲正整數。又，對應於第1資料墊DQ - 1之資料輸出單元包 括~資料傳輸單元200-1，一參考資料產生單元1〇〇，及一 切單元Swi t ch- 1。資料傳輸單元及切換單元的數量係分別 和資料墊的數量相搭配。但是，半導體記憶裝置內含有至 少一個的參考資料產生單元1〇〇即已足夠。 資料傳輸單元200 - 1係用以傳輸半導體記憶裝置內、外 側間的資料並產生可指示輸出資料時機的資料驅動信號 ACTL- 1及 ACTH- 1。參考資料產生單元係產生參考資料 high -ref及l〇w -ref。最後，切換單元Switch-Ι係響應資 料驅動信號ACTL-1及ACTH-1而把參考信號high-ref及 1 〇 w - r e f輸出至第丨資料墊DQ 1。之後，半導體記憶裝置將 來自資料傳輸單元200 - 1，所輸出的資料及來自切換單元 -9- 1264018 swch-i戶斤輸出之參考資料兩者所結合的信號輸出至第（ 資料墊DQ - 1作爲輸出信號。 此處，參考資料具有一第I參考資料high_ref及一第2 參考資料low-ref’分別具有穩定的周期與穩定的電壓準位 。亦即，第i與第2參考資料hlgh_ref# low_ref並未蒙

受任何雜訊、任何歪斜或任何跳動。結果，輸出帛】與第2 參考資料hlgh-ref與1〇w_ref的時機、亦即，第i與第2 參考資料hlgh_ref與1〇w_ref的各穩定周期係符合有關半 導體記憶裝置所須規範的所希循環。又，因第丨及第2參 考資料hi gh-ref與l〇W-ref並未蒙受任何雜訊、任何歪斜 或任何跳動，故各第1與第2參考資料hlgh_ref與1〇w_ref 均可各具有分別符合於一第丨邏輯準位資料與一第2邏輯 準位資料、亦即局準位資料與低準位資料的穩定電壓準位 詳言之，資料傳輸單元，例如2 〇 〇 _丨，係包括一輸出驅動 器及一資料驅動控制單元，例如2丨〇 _丨。輸出驅動器係接收 來自半導體記憶裝置內側、亦即芯區所輸入的資料，並把 該資料傳送至半導體記憶裝置的外側內。輸出驅動控制單 元’例如2 1 0 - 1 ’係感知輸出資料的時機而可輸出資料驅動 信號，例如ACTL-1與ACTH-1至切換單元，例如Switch-1 又’資料傳輸單元200-1係包含一輸入緩衝器，用以接 收來自半導體記憶裝置外側經由第1資料墊DQ - 1所輸入的 資料，並把該資料送入半導體記憶裝置的內側、即芯區。 -10- 1264018 又’來自輸出驅動控制單元2 1 0所輸出的資料驅動信號 係構成有一第1時機控制信號ACTH - 1及第2時機控制信號 ACTL - 1。第丨時機控制信號ACTH_丨係對應於輸出一第1邏 輯準位資料的時機而第2時機控制信號ACTL - 1則係對應於 輸出第2邏輯準位資料的時機。 參考資料產生單元1 00包括一高複製驅動控制單元，用 以產生至切換單兀、例如Switch-Ι與Switch-n的第1參 考信號h i g h - 1. e f ;及一低複製驅動控制單元，用以產生至 切換單元、例如Switch 1與Switch-n的第2參考信號 1 〇 w - r e f 〇 此外’半導體記憶裝置係含有複數個切換單元Switch-1 〜S w i t c h · η，各切換單元則由兩個開關構成。此處，第1 切換單元包含一第1開關SWH-1及一第2開關SWL-1。第1 開關SWH - 1用以響應第1時機控制信號ACTH - 1而傳輸第1 參考信號h i gh - r e f，第2開關則響應第2時機控制信號 ACTL-1而傳輸第2參考信號low-ref。 詳言之，第1及第2開關SWH-1及SWL-1爲M0S電晶體 ，尤特別者，第1開關SWH - 1爲PM0S電晶體而第2開關SWL - 1 爲NM0S電晶體。 第4圖爲第3圖所示資料輸出驅動單元的動作表。嗣後 ，將配合第3圖、第4圖詳述資料輸出驅動單元的動作。 又，雖然半導體記憶裝置因對應於資料墊DQ- 1〜DQ-n而具 有複數個資料輸出驅動器單元，但所有資料輸出驅動器單 元的動作均極類似，故舉示對應於第1資料墊DQ - 1之資料 1264018 輸出驅動器單元作爲代表加以說明。 首先’在參考資料產生單元1 00中，高複製驅動控制單 元產生具有對應於邏輯高準位資料之穩定周期與穩定電壓 準位的第1參考信號h i g h _ r e f，而低複製驅動控制單元則 產生具有對應於邏輯低準位資料之穩定周期與穩定電壓準 位的第2參考信號low_ ref。 如上述，因第1及第2參考信號high -ref及low -ref並 未蒙受任何雜訊、任何歪斜或任何跳動，故各輸出第1及 第2參考信號h i g h - r e f及1 〇 w - r e f的時機乃可滿足有關半 導體記憶裝置所須規範之希求的循環。 同時’當半導體記憶裝置輸出儲存在芯區內的資料時， 含於資料傳輸單元200 - 1內的輸出驅動器係緩衝來自芯區 所輸出的資料而把該資料傳送至第1資料墊DQ - 1。 此時，輸出驅動控制單元2 1 0 - 1感知經由輸出驅器所傳 輸的資料，之後並基於該資料是否爲邏輯高或爲邏輯低而 產生第1時機控制信號ACTH-1或第2時機控制信號ACTL-1 。亦即，倘資料爲邏輯高，則第1時機控制信號ACTH - 1即 被激活作爲邏輯低準位且第2時機控制信號ACTH - 1未被激 活而作爲邏輯低準位且第2時機控制信號ACTL - 1未被激活 而作爲邏輯低準位；而如資料爲邏輯低，則第2時機控制 信號ACTL - 1被激活爲邏輯高準位，且第1時機控制信號 ACTH-1未被激活而爲邏輯高準位。 如第4圖所示，當經由第1資料墊DQ - 1所傳輸的輸出資 料爲邏輯高時，第1時機控制信號ACTH - 1被激活作爲邏輯 低準位且第2時機控制信號ACTL - 1未被激活而作爲邏輯低 1264018 準位。反之，再參考第2資料墊DQ - 2狀況，亦即，倘輸出 資料爲邏輯低，則第2時機控制信號ACTL - 2被激活作爲邏 輯高準位而第1時機控制信未被激活乃作爲邏輯高準位。 之後，第1時機控制信號ACTH - 1及第2時機控制信號 ACTL - 1輸入至第1切換單元Swi t ch - 1。亦即，第1時機控 制信號ACTH - 1係輸入至第1開關SWH - 1且第2時機控制信 號ACTL - 1則輸入至第2開關SWL - 1。 結果，響應於第1時機控制信號ACTH - 1及第2時機控制 信號ACTL-1，乃決定第1及第2開關SWH-1及SWL-1究爲 導通或爲切斷。以第1資料墊DQ-1而言，第1開關SWH-1 及第2開關SWL-1係分別響應於第1時機控制信號ACTH-1 及第2時機控制信號ACTL- 1爲邏輯高而被導通及被切斷。 同樣的’以第2資料墊DQ - 2而言，響應於第1時機控制信 號ACTH-2及第2時機控制信號ACTL-2爲邏輯高，則第1 開關SWH-2及第2開關SWL-2乃分別被切斷及被導通。 最後’雖然經由傳輸單元200 - 1所含之輸出驅動器而來 自芯區所輸出的資料有所變形，亦即，因雜訊、歪斜及跳 動所致而輸出變形的資料，但該資料可由第丨或第2參考 信號high-ref或l〇W-ref予以補償。 此外’即使經由輸出驅動器自芯區輸出的資料未變形， 第1或第2參考信號h i g h - r e f或1 ◦ w - r e f亦不致使資料變 形。 如上述’經由各資料傳輸單元/⑼-丨〜200 ^之輸出驅動 器所傳輸的各資料係用以決定含於各切換單元Sw i t Ch -丨〜 1264018

Switch-n中的第1及第2開關SWH1〜SWH-n及SWL-1〜 SWL-n是否被導通或不導通。且之後，第1及第2參考信號 h 1 g h - 1· e f及1 0 w - r e f兩者之一即被送至各資料墊DQ - 1〜 DQ - η 〇 第5圖爲說明第3圖所示資料輸出驅動單元的動作波形 圖。 如圖所示，爲4種不同的輸出信號。符號” Α”之第丨種信 號爲正常的信號，符號”Β”及”C”之第2及第3種信號爲不穩 定的信號。較諸於符號”Α”，符號”Β”所示之信號的電壓準位 爲變形，亦即’當產生有雜訊時，由半導體記憶裝置所輸 出的信號爲變形的信號。而符號”C”所示之信號，係半導體 記憶裝置之資料路徑上發生歪斜或跳動所致變形的變形信 號。 另一方面’在最後的波形上，亦即符號” D”者，係依本發 明半導體記憶裝置之輸出信號，如符號” D”之波形所示可知 ，以第1或第2參考信號high - ref或l〇W- ref補償後的輸 出信號變形已極微小。 第6圖爲依本發明另一實施例、含於半導體記憶裝置中 之資料輸出驅動單元的方塊圖。 如圖所示，半導體記憶裝置包括複數個資料輸出單元。 倘半導體記憶裝置具有η個資料墊DQ _ 1〜Dq _ ^時，則半導 體記憶裝置中所含的資料輸出驅動單元即爲η個，此處，η 爲正整數。又’封應於第1資料輸墊DQ-1之資料輸入驅動 單元係包含一資料傳輸單元，例如200，_ 1 ; 一參考資料產 1264018 生單元，例如1 〇〇 ;及一切換單元，例如Sw i t h ’ - 1。資料傳 輸單元及切換單元的數量和資料墊的數量分別相互搭配。 但是，半導體記憶裝置中只要含有至少一個的參考資料產 生單元即可。 相較於第3圖，在構成上，第6圖所示之半導體記憶裝 置與第3圖所示者大部分相同，故以下僅就不同處加以說 明。 如第6圖所示，各切換單元Swi t ch’ - 1〜Swi t ch’ - n爲建 構有2個開關。此處，含於第1切換單元S w i t c h ’ - 1的第1 及第2開關SWH’ - 1及SWL’ - 1爲NMOS電晶體。 結果，倘第1時機控制信號ACTH ’ - 1爲邏輯高，第1開關 SWH’-l即被導通，亦即，當第1時機控制信號ACTH，-1爲 邏輯高時，第1開關SWH ’ - 1即被激活。因此，倘含於資料 傳輸單元200’ - 1之輸出驅動器傳輸邏輯高準位資料時，含 於資料傳輸單元20 0’-1之輸出驅動控制單元21 0’-1即產生 邏輯高的第1時機控制信號ACTH ’ - 1。 第7圖爲第6圖所示資料輸出驅動單元的動作說明者。 較諸於第4圖，其間不同的是爲了導通第1開關SWH，- 1之 第1時機控制信號ACTH ’ - 1的各邏輯準位。但是，用於導通 第2開關SWL’-l的第2時機控制信號ACTL’-l則與第3圖 所示的第2時機控制信號ACTL - 1相同。 第8圖爲依本發明之再一個實施例、含於半導體記憶裝 置中之資料輸出驅動單元的方塊圖。 如圖所示，該半導體記憶裝置類似於第3圖所示的半導 -15- 1264018 體記億裝置’惟第8圖所示的半導體記憶裝置另包括有一 副參考資料產生單兀、例如1 〇 〇 · m，係用以產生副參考資料 ，其中副參考資料及參考資料、亦即第1參考資料h i g h _ r e f 及第2參考資料1 o w - r e f分別具有相同的周期與相同的電 壓準位。 此處，半導體記憶裝置具有複數個副參考資料產生單元 1 0 0 -1〜1 0 〇 - m ’用以更具效率的補償經由各資料墊DQ _ i〜 DQ - η所輸出的資料，亦即，即使經各傳輸單元所傳輸的大 多數資料有所變形，但利用參考資料產生單元1 〇 〇 _ 1及複 數個副參考資料產生單元100-1〜l〇〇-m均可將該等資料予 以補償。 又’各副參考資料亦如同參考資料h i gh - 1· e f及1 qw - r e f 般，分別建構具有第1邏輯準位與第2邏輯準位的兩個資 料信號。 第9圖爲依本發明又一個實施例、含於半導體記憶裝置 中之資料輸出驅動單元方塊圖。 如圖所示，係與第3圖之半導體記憶裝置相雷同，但第9 圖之半導體記憶裝置尙含有複數個片內終結器單元3 00 - 1 〜300-n 。 各片內終結器單元3 00 - 1〜30〇-n係耦連在各資料傳輸單 元及各資料墊之間，用以消除經各資料墊所傳輸成持續性 輸出之資料間的干擾。 較諸於第3圖，在構成上，第6圖之半導體記憶裝置與 第3圖所示者幾爲相同，因此，省卻其相關說明。 -16- 1264018 依本發明具有資料驅動單元的半導體記憶裝置中，雖然 經由輸出驅動器或資料墊所傳輸的資料信號因雜訊、跳動 或歪斜導致變形，但利用第1或第2參考信號可加以補償 ，因此，半導體記憶裝置高速操作時，仍可增加用於傳輸 資料的確實性。 此外，倘把本發明之半導體記憶裝置應用於系統中時， 可會使用此種半導體記憶裝置的系統操作甚爲安定。 本申請案之主題內容係對應於西元2004年10月30日於 韓國專利局所申請的第2004-87703號專利申請案，該案全 篇內容可供參照。 同時，本發明業已舉示若干特定實施例詳述如上，惟此 道行家自可作各種的變化與修改，但均不脫離本發明之創 新思想與發明精神，故仍應均屬本發明專利保護範疇。 【圖式簡單說明】 第1圖爲先前半導體記憶裝置中之資料輸入/輸出方塊 圖。 第2A圖爲第1圖之輸入/輸出驅動器的動作波形圖。 第2B圖爲第1圖之輸入/輸出驅動器在動作下之缺陷波 形圖。 第3圖爲依本發明第1實施例、含於半導體記憶裝置中 之資料輸出驅動單元方塊圖。 第4圖爲第3圖之資料輸出驅動單元的動作者。 第5圖爲第3圖之資料輸出驅動單元的動作波形圖。 第6圖爲依本發明第2實施例、含於半導體記憶裝置中 -17- 1264018 之資料輸出驅動器單元方塊圖。 第7圖爲第6圖所示之資料輸出驅動單元的動作者 第8圖爲依本發明第3實施例、含於半導體記憶裝置中 之資料輸出驅動單元方塊圖。 第9圖爲依本發明第4實施例、含於半導體記憶裝置中 之資料輸出驅動單元方塊圖。 主要部分之代表符號說明 10 輸 入 緩 衝 器 20 輸 出 驅 動 器 100 參 考 資 料 產 生 單 元 200 - 1，2 00,- 1 資 料 傳 輸 單 元 210- 1，210,- 1 輸 出 驅 動 控 制 單 元 300 片 內 終 結 器 單 元 DQ 資 料 墊 ACTL ，ACTH 資 料 驅 動 信 號 SWL , SWH 開 關 -18-

Claims (1)

1264018 十、申凊專利範圍： 1 · 一種用h半導體記憶裝置之資料輸入/輸出驅動器，包 括： 一資料傳輸單元’用以傳輸半導體記憶裝置之內側與外 側間的資料及產生一資料驅動信號以指示輸出資料的時 機； 一爹考資料產生單元，用以產生參考資料；及 一切換單元，用以響應該資料驅動信號而輸出參考資料 ，其中該資料及該參考資料係結合爲輸出信號。 馨 2·如申請專利範圍第1項之資料輸入/輸出驅動器，其中 該資料傳輸單元包括： 一資料輸出驅動器，係用以輸入來自該半導體記憶裝置 內側的信號並把資料傳送至該半導體記憶裝置的外側； 及 一輸出驅動控制單元，係用以感知輸出資料的時機並把 資料驅動信號輸出至切換單元。 3.如申請專利範圍第1項之資料輸入/輸出驅動器，其中 · 該輸出驅動控制單元係對應於輸出一第丨邏輯準位資料 的時機而產生一第1時機控制信號並對應於輸出一第2 邏輯準位資料的時機而產生一第2時機控制信號。 4·如申請專利範圍第3項之資料輸入/輸出驅動器，其中 該參考資料產生單元包括： 一第1參考資料產生器，用以產生具有穩定周期暨穩定 電壓準位之一第1參考信號至該切換單元；及 -19- 1264018 一第2參考資料產生器，用以產生具有穩定周期暨穩定 電壓準位之一第2參考信號至該切換單元。 5 .如申請專利範圍第4項之資料輸入/輸出驅動器，其中 - 該切換單元包括： 第1開關’用以響應於該第1時機控制信號而傳送第^ 參考信號；及 第2開關，用以響應於該第2時機控制信號而傳送第2 參考信號。 6 ·如申請專利範圍第5項之資料輸入/輸出驅動器，其中 · 各該第1與第2開關爲M0S電晶體。 7 .如申請專利範圍第5項之資料輸入/輸出驅動器，其中 該第1開關爲PMOS電晶體而該第2開關爲nm〇S電晶體 〇 8 .如申請專利範圍第5項之資料輸入/輸出驅動器，其中 各該第1與第2開關爲nM0S電晶體。 9 .如申請專利範圍第2項之資料輸入/輸出驅動器，其中 1¾資料傳輸單元尙包括一資料輸入驅動器，係用以輸入 馨 來自該半導體記憶裝置外側的資料並用以將該資料傳送 至半導體記憶裝置的內側。 1 0 ·如申請專利範圍第1項之資料輸入/輸出驅動器，尙包 括〜耦合於該資料傳輸單元的片內終結器單元，用以消 b連續性輸出之資料間的干擾。 1 1 ·如申請專利範圍第1項之輸入/輸出驅動器，尙包括一 副參考資料產生單元，用以產生一副參考資料，其中該 - 20- 1264018 副參考資料及該參考資料具有相同的周期與相同的電壓 . 準位。 1 2 .如申請專利範圍第1 1項之資料輸入/輸出驅動器，其中 來自該副參考資料產生單元所輸出之副參考資料係結合 該資料及該參考資料而作爲一輸出信號。 1 3 .如申請專利範圍第1 2項之資料輸入/輸出驅動器，其中 各該參考資料及該副參考資料係分別構成以具有第1邏 輯準位及第2邏輯準位的兩個資料信號。 1 4 . 一種半導體記憶裝置，包括： φ 一芯區，用以儲存資料； 一資料傳輸單元，用以傳輸該芯區及一輸入/輸出墊間 的資料並產生一資料驅動信號以指示輸出該資料之時機 一參考資料產生單元，用以產生一參考資料，及 一切換單元，用以響應該資料驅動信號而輸出該參考資 料， 其中該資料及該參考資料係相結合並經輸入/輸出墊輸 # 出。 1 5 .如申請專利範圍第1 4項之半導體記憶裝置，其中該資料 傳輸單元包括： 一資料輸出驅動器，用以接收來自該芯區所輸出的資料 及把該資料輸出至輸入/輸出墊；及 一輸出驅動控制單元，用以感知輸出該資料的時機並把 資料驅動信號輸出至切換單元。 -21- 1264018 1 6 .如申請專利範圍第1 4項之半導體記憶裝置，其中該輸出 驅動控制單元係響應於輸出一第1邏輯準位資料之時機 而產生一第1時機控制信號並響應於輸出一第2邏輯準 位資料之時機而產生一第2時機控制信號。 1 7 .如申請專利範圍第1 6項之半導體記憶裝置，其中該參考 資料產生單元包括： 一第1參考資料產生器，用以產生具有穩定周期及穩定 電壓準位的一第1參考信號至該切換單元；及 一第2參考資料產生器，用以產生具有穩定周期及穩定 電壓準位的一第2參考信號至該切換單元。 1 8 ·如申請專利範圍第1 7項之半導體記憶裝置，其中該切換 單元包括； 一第1開關’用以響應該第1時機控制信號而傳輸第1 參考信號；及 一第2開關’用以響應該第2時機控制信號而傳輸第2 參考信號。 1 9 .如申請專利範圍第1 8項之半導體記憶裝置，其中各該第 1及第2開關爲M0S電晶體。 20 ·如申請專利範圍第1 5項之半導體記憶裝置，其中該資料 傳輸單元尙包括一資料輸入驅動器，用以接收經由該輸 入/輸出墊所輸入的資料並將該資料傳送至芯區內。 2 1 .如申請專利範圍第1 5項之半導體記憶裝置，尙包括一片 內終結器單元’係耦合於該資料傳輸單元而用以消除持 糸實性輸出之資料間的干擾。 -22- 1264018 2 2 .如申請專利範圍第1 4項之半導體記憶裝置，尙包括一副 參考資料產生單元，用以產生一副參考資料，其中該副 參考資料及該參考資料分別具有相同的周期及相同的電 壓準位。 2 3 .如申請專利範圍第2 2項之半導體記憶裝置，其中來自該 副參考資料產生單元所輸出之副參考資料係結合於該資 料及該參考資料中而作爲一輸出信號。 24 .如申請專利範圍第23項之半導體記憶裝置，其中各該參 考資料及該副參考資料係構成有分別具有第1邏輯準位 及第2邏輯準位的兩個資料信號。 2 5 . —種用於傳輸半導體記憶裝置內外側間之資料的方法， 所包括的步驟爲= a ) 產生一參考資料； b ) 感知來自半導體記憶裝置之輸出時機因而產生一資 料驅動信號； c ) 響應該資料驅動信號而傳輸該參考資料； d ) 傳輸包含該資料及該參考資料的輸出信號。 2 6 .如申請專利範圍第2 5項之方法，其中該第a )項步驟包 括： a 1 )響應一第1邏輯準位資料而產生具有穩定周期與穩 定電壓準位的第1參考信號；及 a 2 )響應一第2邏輯準位資料而產生具有穩定周期與穩 定電壓準位的第2參考信號。 2 7 .如申請專利範圍第2 6項之方法，其中該第b )項步驟包 -23- 1264018 括： _ b 1 )響應輸出該第1邏輯準位資料之時機而產生一第1 時機控制信號；及 b 2 )響應輸出該第2邏輯準位資料之時機而產生一第2 時機控制信號。 2 8 .如申請專利範圍第2 7項之方法，其中該第c )項步驟包 括： c 1 )響應該第1時機控制信號而傳輸一第1參考信號； 及 ⑩ c 2 )響應該第2時機控制信號而傳輸一第2參考信號。 29 .如申請專利範圍第27項之方法，尙包括接收來自半導體 記憶裝置外側所輸入之資料以將該資料傳送至半導體記 憶裝置之內側中。 -24-