JP3654823B2 - 二線式バスにおける送受信ユニット - Google Patents
二線式バスにおける送受信ユニット Download PDFInfo
- Publication number
- JP3654823B2 JP3654823B2 JP2000236346A JP2000236346A JP3654823B2 JP 3654823 B2 JP3654823 B2 JP 3654823B2 JP 2000236346 A JP2000236346 A JP 2000236346A JP 2000236346 A JP2000236346 A JP 2000236346A JP 3654823 B2 JP3654823 B2 JP 3654823B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- wire bus
- resistor
- transmission
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Description
【発明の属する技術分野】
本発明は、HIGH信号線とLOW信号線との二線を有する二線式バスで、HIGH信号線のバスとLOW信号線のバスの間に終端抵抗を有するユニットの該終端抵抗のオープン検出行う二線式バスの送受信ユニットに関する。
【0002】
【従来の技術】
従来は、HIGH信号線とLOW信号線を用いて信号の送受信を行う二線式バスにおいて、終端抵抗がオープン状態となった場合でも、終端抵抗のオープン状態を検出できるような構成になっていない。
【0003】
【発明が解決しようとする課題】
このような従来は、HIGH信号線とLOW信号線との二線を有する二線式バスにおいて、信号を送信し、この送信信号に対する応答がない場合、信号を送信する側の送受信ユニットが異常(回路オープン)を起こしているのか、信号送信先の装置が異常を起こしているのか判断することができなかった。このため、信号の送受信に異常が生じたときに、修理の際に、二線式バスライン上の異常か、装置の異常かをその都度検査しなければならなかった。
【0004】
本発明の目的は、信号の授受に異常がある場合に、信号の送受信を行う送受信ユニットの終端抵抗のオープン状態を検出できるようにし、信号の送受信異常が二線式バスラインのオープン状態によるものか、信号受信側の装置によるものかを判断することができる二線式バスの送受信ユニットを提供することにある。
【0005】
【課題を解決するための手段】
上記目的を達成するため、本発明は、HIGH信号線とLOW信号線との二線を有する二線式バスの該バス間にN個の送受信ユニットを接続し、該ユニットのうち第1番目の送受信ユニットと第N番目の送受信ユニットに前記バスの終端抵抗を備えた二線式バスにおいて,
前記HIGH信号線またはLOW信号線上の電圧値を読み込むことで、前記終端抵抗がオープン状態にあることを検出するオープン検出回路を内蔵し,
該オープン検出回路によって読み込まれる前記HIGH信号線、または前記LOW信号線上の電圧値を、前記所定の電圧源V1と前記HIGH信号線間に所定の抵抗R1を挿入するか、または前記所定の電圧源V2と前記LOW信号線間に所定の抵抗R2を挿入するか、もしくは前記R1、R2両方を挿入することにより、前記所定電圧V1と前記所定電圧V2間の電位差が前記R1、R2及び前記終端抵抗により分圧されるように構成する。
【0006】
すなわち、二線式バスを各ユニットの信号発生源から電気的にオープン状態とした上で、所定の電圧源V1とHIGH信号線間に、所定の抵抗R1とそれを所定の電圧源V1及びHIGH信号線間で電気的にオープン・ショートできるスイッチング装置S1とを直列に接続し、また所定の電圧源V2と、LOW信号線間に、所定の抵抗R2とそれを所定の電圧源V2及びLOW信号線間で電気的にオープン・ショートできるスイッチング装置S2とを直列に接続する。そして、スイッチング装置S1及びスイッチング装置S2を共にON状態にすると、HIGH信号線またはLOW信号線の電圧値は、所定電圧V1、V2の電位差が、所定の抵抗R1、R2、及び終端抵抗による分圧によって決まるため、二線式バスのHIGH信号線またはLOW信号線上の電圧値を観測することによって前記終端抵抗のオープン状態を検出可能となる。
【0007】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【0008】
図1には、HIGH信号線1−1とLOW信号線1−2の二線を有する二線式バスが設けられており、このHIGH信号線1−1とLOW信号線1−2の二線間にN個のユニットが接続されている。このユニットのうち第1番目のユニット1−3と第N番目のユニット1−7には、バスの終端抵抗1−8、1−9が接続されており、第K番目のユニット1−5には、この終端抵抗1−8、1−9が電気的にオープン状態になったことを検出するオープン検出回路1−10が内蔵されている。
【0009】
図2は、図1に図示の第K番目のユニット1−5のオープン検出回路1−10の詳細回路図である。
【0010】
図において、2−1は所定の電圧源(V1)を、2−2は所定の抵抗値を有する抵抗R1を、2−3はスイッチング装置S1の具体例をそれぞれ示している。このスイッチング装置S1は、二線式バスのHIGH信号線2−4と所定電圧源(V1)2−1とを電気的にオープン・ショート状態にできるトランジスタT1によって構成されている。
【0011】
また、2−5は所定の電圧源(V2)を、2−6は所定の抵抗値を有する抵抗R2を、2−7はスイッチング装置S2の具体例をそれぞれ示している。このスイッチング装置S2は、二線式バスのLOW信号線2−8と所定の電圧源(V2)2−5とを電気的にオープン・ショート状態にできるトランジスタT2によって構成されている。
【0012】
また、2−9はCPUで、トランジスタT1 2−3と、トランジスタT2 2−7のON/OFFの駆動を行い、HIGH信号線2−4及びLOW信号線2−8の電圧をHIGH信号電圧読込ライン2−10及びLOW信号電圧読込ライン2−11からA/D変換した値を読み込むようになっている。
【0013】
図3は、図1に図示の第K番目のユニット1−5の送受信回路1−11の詳細回路図である。この送受信回路1−11の詳細回路は、図1に図示の他のユニットにおいても同様である。
【0014】
図において、3−1がトランジスタT3で、このトランジスタT3 3−1は、HIGH信号線3−2(図1の1−1、図2の2−4)の電位を操作するためのものである。また、3−3がトランジスタT4で、このトランジスタT4 3−3は、LOW信号線3−4(図1の1−2、図2の2−8)の電位を操作するためのものである。
【0015】
また、3−5はドライバで、このドライバ3−5は、トランジスタT3 3−1、トランジスタT4 3−3を駆動するものである。さらに、3−6はレシーバーで、このレシーバー3−6は、HIGH信号線3−2(図1の1−1、図2の2−4)と前記LOW信号線3−4(図1の1−2、図2の2−8)の電位を読込むためのものである。
【0016】
図4は、図1における終端抵抗1−8、1−9の電気的なオープン状態を検出するオープン検出の一実施の形態を示す図である。この図4において、4−8はバスライン上のオープン箇所である。このオープン検出を図5に示すフローチャートに基づいて説明する。
【0017】
まず、ステップ101において、各ユニット(4−1〜4−5)の信号発生源であるトランジスタT3 3−1、トランジスタT4 3−3を全てOFF状態とする。すると、ステップ102において、二線式バスの結線図を等価的に図4に示す回路状態にする。次に、ステップ103において、図4に示される第K番目のユニットに内蔵された終端抵抗オープン検出回路のトランジスタT1 4−10、トランジスタT2 4−11をON状態にする。すると、ステップ104において、HIGH信号線(図1の1−1、図2の2−4、図3の3−2)上の電圧値とLOW信号線(図1の1−2、図2の2−8、図3の3−4)上の電圧値は、所定の抵抗R1 4−12、抵抗R2 4−13、終端抵抗4−7による分圧によって決まる。このHIGH信号線(図1の1−1、図2の2−4、図3の3−2)上の電圧値、LOW信号線(図1の1−2、図2の2−8、図3の3−4)上の電圧値のいずれかは、CPU4−9によってA/Dして読込まれる。そして、ステップ106において、CPU4−9において読込まれたHIGH信号線(図1の1−1、図2の2−4、図3の3−2)上の電圧値又はLOW信号線(図1の1−2、図2の2−8、図3の3−4)上の電圧値は、ある所定の電圧値と比較され、終端抵抗1−8、1−9が電気的にオープン状態になっているか否か判定を行う。
【0018】
また、図4に図示の終端抵抗4−6、4−7がオープン状態となっていない場合は、HIGH信号線(図1の1−1、図2の2−4、図3の3−2)上の電圧値及びLOW信号線(図1の1−2、図2の2−8、図3の3−4)上の電圧値は、所定の抵抗R1 4−12、抵抗R2 4−13、終端抵抗4−6、4−7による分圧によって決まる。そして、終端抵抗4−6、4−7がオープンしている場合と、そうでない場合においては測定される電圧値の値が異なる。したがって、二線式バス上の電圧値を観測し正常な場合の電圧値と比較することによって、終端抵抗のオープン状態を検出することが可能となる。
【0019】
【発明の効果】
本発明によれば、信号の授受に異常がある場合に、信号の送受信を行う送受信ユニットの終端抵抗のオープン状態を検出できるようにし、信号の送受信異常が二線式バスラインのオープン状態によるものか、信号受信側の装置によるものかを判断することができる。
【図面の簡単な説明】
【図1】二線式バスにN個のユニットを接続した図。
【図2】図1に図示の第K番目のユニットの終端抵抗オープン検出回路を詳細に表した図。
【図3】図1に図示の第K番目のユニットの信号発生源と、信号受信装置を詳細に表した図。
【図4】二線式バスの終端抵抗オープン検出の動作を説明するための回路構成図。
【図5】図4に図示の終端抵抗オープン検出の動作のフローチャート。
【符号の説明】
1−1…………二線式バスのHIGH信号線
1−2…………二線式バスのLOW信号線
1−3…………第1番目のユニット
1−4…………第2番目のユニット
1−5…………第K番目のユニット
1−6…………第(N−1)番目のユニット
1−7…………第N番目のユニット
1−8…………終端抵抗
1−9…………終端抵抗
1−10………第K番目のユニットに内蔵された終端抵抗オープン検出回路
1−11………第K番目のユニットに内蔵された送受信回路
2−1…………所定の電圧源V1
2−2…………所定の抵抗R1
2−3…………オープン検出用トランジスタT1
2−4…………二線式バスのHIGH信号線
2−5…………所定の電圧源V2
2−6…………所定の抵抗R2
2−7…………オープン検出用トランジスタT2
2−8…………二線式バスのLOW信号線
2−9…………CPU
2−10………HIGH信号線の電圧読込ライン
2−11………LOW信号線の電圧読込ライン
3−1…………HIGH信号線の電位操作用T3
3−2…………二線式バスのHIGH信号線
3−3…………LOW信号線の電位操作用T4
3−4…………二線式バスのLOW信号線
3−5…………信号発生源のドライバ
3−6…………バスの信号受信装置
4−1…………第1番目のユニット
4−2…………第2番目のユニット
4−3…………第K番目のユニット
4−4…………第(N−1)番目のユニット
4−5…………第N番目のユニット
4−6…………終端抵抗
4−7…………終端抵抗
4−8…………終端抵抗のオープンを示す印
4−9…………CPU
4−10………オープン検出用トランジスタT1
4−11………オープン検出用トランジスタT2
4−12………所定の抵抗R1
4−13………所定の抵抗R2
4−14………所定の電圧源V1
4−15………所定の電圧源V2
Claims (1)
- HIGH信号線とLOW信号線との二線を有する二線式バスの該バス間にN個の送受信ユニットを接続し、該ユニットのうち第1番目の送受信ユニットと第N番目の送受信ユニットに前記バスの終端抵抗を備えた二線式バスにおいて,
前記HIGH信号線またはLOW信号線上の電圧値を読み込むことで、前記終端抵抗がオープン状態にあることを検出するオープン検出回路を内蔵し,
該オープン検出回路によって読み込まれる前記HIGH信号線、または前記LOW信号線上の電圧値を、前記所定の電圧源V1と前記HIGH信号線間に所定の抵抗R1を挿入するか、または前記所定の電圧源V2と前記LOW信号線間に所定の抵抗R2を挿入するか、もしくは前記R1、R2両方を挿入することにより、前記所定電圧V1と前記所定電圧V2間の電位差が前記R1、R2及び前記終端抵抗により分圧されるように構成したものである二線式バスの送受信ユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000236346A JP3654823B2 (ja) | 2000-08-04 | 2000-08-04 | 二線式バスにおける送受信ユニット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000236346A JP3654823B2 (ja) | 2000-08-04 | 2000-08-04 | 二線式バスにおける送受信ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002051088A JP2002051088A (ja) | 2002-02-15 |
JP3654823B2 true JP3654823B2 (ja) | 2005-06-02 |
Family
ID=18728402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000236346A Expired - Fee Related JP3654823B2 (ja) | 2000-08-04 | 2000-08-04 | 二線式バスにおける送受信ユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3654823B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104025535A (zh) * | 2012-10-29 | 2014-09-03 | 株式会社Lg化学 | 用于生成差分输入模式通信的终端电阻的装置和差分输入模式通信装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1986383B1 (en) | 2006-02-08 | 2014-05-14 | Fujitsu Ltd. | System transmitting and receiving a differential signal |
JP4952212B2 (ja) * | 2006-11-22 | 2012-06-13 | 株式会社デンソー | 通信妨害防止装置、通信システムのノード、通信システム、車両用故障診断装置、及び車載装置 |
KR101356861B1 (ko) | 2012-05-14 | 2014-01-28 | 주식회사 포스코 | 고 청정 용강 정련 장치 |
-
2000
- 2000-08-04 JP JP2000236346A patent/JP3654823B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104025535A (zh) * | 2012-10-29 | 2014-09-03 | 株式会社Lg化学 | 用于生成差分输入模式通信的终端电阻的装置和差分输入模式通信装置 |
CN104025535B (zh) * | 2012-10-29 | 2017-06-20 | 株式会社Lg化学 | 用于生成差分输入模式通信的终端电阻的装置和差分输入模式通信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002051088A (ja) | 2002-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4677308A (en) | Switch status monitoring system, single wire bus, smart sensor arrangement therefor | |
JP3332919B2 (ja) | 回線インターフェース回路および回線インターフェース回路のテスト方法 | |
US8049510B2 (en) | Method for detecting a fault on a data line | |
US9354268B2 (en) | Electrical interconnect status monitoring system | |
JPS62206464A (ja) | 差動信号伝送トランシ−バ | |
US5142526A (en) | Transmission failure diagnosis apparatus | |
JPH0843472A (ja) | 差動インタフェース用の開放および短絡障害検出器 | |
JPH0773270B2 (ja) | データ通信方法および多重結線システム | |
US9678919B2 (en) | Collision detection in EIA-485 bus systems | |
US11283646B2 (en) | Monitoring local interconnect network (LIN) nodes | |
JP3654823B2 (ja) | 二線式バスにおける送受信ユニット | |
US6249127B1 (en) | Method and circuit for checking lead defects in a two-wire bus system | |
US7590140B2 (en) | Method for addressing the participants of a bus system | |
JP2010500838A (ja) | シリアルFlexRayデータバスに外部機器を接続するための装置 | |
JP4593776B2 (ja) | アクチュエータの回路装置とその検査方法 | |
US20050285620A1 (en) | Leakage testing for differential signal transceiver | |
JP2988529B2 (ja) | 故障診断装置 | |
KR970049539A (ko) | 버스 드라이버 고장 검출 시스템 | |
JP2633619B2 (ja) | エンコーダの断線検出回路 | |
US6653845B2 (en) | Addressable open connector test circuit | |
CN114697236B (zh) | 通信监控方法和装置 | |
JP2726300B2 (ja) | 故障診断装置 | |
JPH07109844B2 (ja) | 半導体集積回路 | |
JP5169872B2 (ja) | 電子制御機器 | |
JPH0619099Y2 (ja) | オープンコレクタ信号伝送ラインの断線検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |