JPH0843472A - 差動インタフェース用の開放および短絡障害検出器 - Google Patents
差動インタフェース用の開放および短絡障害検出器Info
- Publication number
- JPH0843472A JPH0843472A JP7112907A JP11290795A JPH0843472A JP H0843472 A JPH0843472 A JP H0843472A JP 7112907 A JP7112907 A JP 7112907A JP 11290795 A JP11290795 A JP 11290795A JP H0843472 A JPH0843472 A JP H0843472A
- Authority
- JP
- Japan
- Prior art keywords
- cable
- differential
- output
- voltage
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/58—Testing of lines, cables or conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 インタフェースに結合されたユニット間のア
ース・シフトとは無関係に障害検出を行う、改良型のケ
ーブル障害検出システムを提供する。 【構成】 この障害検出は、ケーブル内のワイヤ対の電
圧を差動感知し、ワイヤに印加されている差動電圧を使
用して、ケーブルに障害が発生しているかどうかを判断
することに基づいて行われる。開示された差動感知障害
検査方式では、両方のデータ状態を検討し、その結果、
インタフェース上のマシン間のアース・シフトとは無関
係に障害検出を行う。また、この方式は、それに結合さ
れた差動レシーバによってケーブルに提示される負荷イ
ンピーダンスを低下させずに達成される。
ース・シフトとは無関係に障害検出を行う、改良型のケ
ーブル障害検出システムを提供する。 【構成】 この障害検出は、ケーブル内のワイヤ対の電
圧を差動感知し、ワイヤに印加されている差動電圧を使
用して、ケーブルに障害が発生しているかどうかを判断
することに基づいて行われる。開示された差動感知障害
検査方式では、両方のデータ状態を検討し、その結果、
インタフェース上のマシン間のアース・シフトとは無関
係に障害検出を行う。また、この方式は、それに結合さ
れた差動レシーバによってケーブルに提示される負荷イ
ンピーダンスを低下させずに達成される。
Description
【0001】
【産業上の利用分野】本発明は、一般的には差動電流モ
ード・インタフェースに関し、より具体的にはこのよう
なインタフェースで使用するケーブルの障害、すなわ
ち、短絡回路または開路を自動的に検出、診断、および
分離するための装置および方法に関する。
ード・インタフェースに関し、より具体的にはこのよう
なインタフェースで使用するケーブルの障害、すなわ
ち、短絡回路または開路を自動的に検出、診断、および
分離するための装置および方法に関する。
【0002】
【従来の技術】現在、コンピュータ・システムでは、記
憶制御装置などのインテリジェント・ホスト・インタフ
ェースに、ディスクおよびテープなどの複数の記憶装置
を接続するために、差動電流モード・インタフェースが
使用されている。このような差動電流モード・インタフ
ェースは、ディレクタ・デバイス接続(DDC)とも呼
ばれ、通常、1つまたは複数のワイヤ対で形成された1
本のケーブルを含み、それぞれのワイヤ対が「デイジー
・チェーン」構成で記憶制御装置からそれぞれの記憶装
置まで延びている。ケーブルを形成する各ワイヤ対は、
両端の差動特性インピーダンスで終端している。このよ
うなインタフェースとともに使用するドライバおよびレ
シーバは、これらの装置によってそのインタフェースに
提示されるインピーダンスが終端のインピーダンスより
かなり高くなり、インタフェース上のどの点から見ても
全体的なインタフェース・インピーダンスにあまり影響
しないように設計されている。
憶制御装置などのインテリジェント・ホスト・インタフ
ェースに、ディスクおよびテープなどの複数の記憶装置
を接続するために、差動電流モード・インタフェースが
使用されている。このような差動電流モード・インタフ
ェースは、ディレクタ・デバイス接続(DDC)とも呼
ばれ、通常、1つまたは複数のワイヤ対で形成された1
本のケーブルを含み、それぞれのワイヤ対が「デイジー
・チェーン」構成で記憶制御装置からそれぞれの記憶装
置まで延びている。ケーブルを形成する各ワイヤ対は、
両端の差動特性インピーダンスで終端している。このよ
うなインタフェースとともに使用するドライバおよびレ
シーバは、これらの装置によってそのインタフェースに
提示されるインピーダンスが終端のインピーダンスより
かなり高くなり、インタフェース上のどの点から見ても
全体的なインタフェース・インピーダンスにあまり影響
しないように設計されている。
【0003】このようなインタフェースは、ケーブルの
他に、カード・ワイヤ、および外部コネクタや全体シス
テムに含まれる端末機能に至るマシン内部のワイヤ、な
らびに複数のマシンを相互接続するワイヤも含む場合が
ある。このようなワイヤまたは構成要素は、開回路やア
ースへの短絡などの障害が発生する可能性があり、マシ
ンの外側にある部分は、導入および使用時の損傷によっ
て発生するこのような障害の影響を特に受けやすい。こ
のようなインタフェースは差動形であるため、2本のワ
イヤのうちの1本に障害が発生しても、名目上の機能を
果たすことができる。しかし、このような状態では、イ
ンタフェースの動作が断続的になるか、複数の再試行の
ために伝送速度が低下するのが一般的である。このよう
な障害は、ユーザからデータへのアクセス性に影響する
ので、診断しにくくなる場合もある。
他に、カード・ワイヤ、および外部コネクタや全体シス
テムに含まれる端末機能に至るマシン内部のワイヤ、な
らびに複数のマシンを相互接続するワイヤも含む場合が
ある。このようなワイヤまたは構成要素は、開回路やア
ースへの短絡などの障害が発生する可能性があり、マシ
ンの外側にある部分は、導入および使用時の損傷によっ
て発生するこのような障害の影響を特に受けやすい。こ
のようなインタフェースは差動形であるため、2本のワ
イヤのうちの1本に障害が発生しても、名目上の機能を
果たすことができる。しかし、このような状態では、イ
ンタフェースの動作が断続的になるか、複数の再試行の
ために伝送速度が低下するのが一般的である。このよう
な障害は、ユーザからデータへのアクセス性に影響する
ので、診断しにくくなる場合もある。
【0004】先行技術の障害検出器としては、本発明と
同じ出願人に譲渡された米国特許第4782300号に
記載されたものが一般的であるが、2つの欠点が知られ
ている。1つ目は、このような障害検出器が同相電圧シ
フトやケーブルの抵抗などのインタフェースの特性を無
視し、トランシーバの製造に使用する処理パラメータに
多少依存している点である。
同じ出願人に譲渡された米国特許第4782300号に
記載されたものが一般的であるが、2つの欠点が知られ
ている。1つ目は、このような障害検出器が同相電圧シ
フトやケーブルの抵抗などのインタフェースの特性を無
視し、トランシーバの製造に使用する処理パラメータに
多少依存している点である。
【0005】より具体的に説明すると、米国特許第47
82300号で教示されている先行技術の障害検出器
は、ケーブルのバイアス側の電圧がそのケーブルの状況
と、反対側の端末抵抗器に強く依存するという原理に基
づいて動作する。残念ながら、同相電圧にもかかわら
ず、ケーブル内のワイヤが開放状態になっていると、そ
のワイヤのバイアス側の電圧はほぼ2倍になる。同時
に、正常時、短絡時、および開放時の絶対電圧は同相電
圧の強い関数である。先行技術はこれらの条件を無視し
ていたため、正常なラインを欠陥と診断し、欠陥ライン
を正常と診断することがある。
82300号で教示されている先行技術の障害検出器
は、ケーブルのバイアス側の電圧がそのケーブルの状況
と、反対側の端末抵抗器に強く依存するという原理に基
づいて動作する。残念ながら、同相電圧にもかかわら
ず、ケーブル内のワイヤが開放状態になっていると、そ
のワイヤのバイアス側の電圧はほぼ2倍になる。同時
に、正常時、短絡時、および開放時の絶対電圧は同相電
圧の強い関数である。先行技術はこれらの条件を無視し
ていたため、正常なラインを欠陥と診断し、欠陥ライン
を正常と診断することがある。
【0006】このような障害を分離するための方法とし
て、さらに面倒な方法が他にも使用されている。ある方
法では、修理工がDDCに沿った各所に特殊なDDCラ
ップ・プラグを手作業で設置し、診断者側がサービス・
パネルと何度も対話しなければならない。この手順を使
用すると、ダウン・タイムが長くなり、診断者側の手間
も増えるため、望ましい方法ではない。
て、さらに面倒な方法が他にも使用されている。ある方
法では、修理工がDDCに沿った各所に特殊なDDCラ
ップ・プラグを手作業で設置し、診断者側がサービス・
パネルと何度も対話しなければならない。この手順を使
用すると、ダウン・タイムが長くなり、診断者側の手間
も増えるため、望ましい方法ではない。
【0007】したがって、現在では、このような差動同
相インタフェースで使用するケーブルの開放状態と短絡
状態の検出に関連する上記の問題をすべて回避するよう
な、ケーブル検出システムに対する必要性が発生してい
る。
相インタフェースで使用するケーブルの開放状態と短絡
状態の検出に関連する上記の問題をすべて回避するよう
な、ケーブル検出システムに対する必要性が発生してい
る。
【0008】
【発明が解決しようとする課題】本発明の一目的は、イ
ンタフェースに結合されたユニット間のアース・シフト
とは無関係に障害検出を行う、改良型のケーブル障害検
出システムを提供することにある。
ンタフェースに結合されたユニット間のアース・シフト
とは無関係に障害検出を行う、改良型のケーブル障害検
出システムを提供することにある。
【0009】本発明の他の目的は、ケーブル内のワイヤ
対の電圧を差動感知し、ワイヤに印加されている差動電
圧を使用して、ケーブルに障害が発生しているかどうか
を判断する検出器を提供することにある。
対の電圧を差動感知し、ワイヤに印加されている差動電
圧を使用して、ケーブルに障害が発生しているかどうか
を判断する検出器を提供することにある。
【0010】本発明の他の目的は、手動で介入せずに、
欠陥ディレクタ・デバイス接続(DDC)障害を診断し
分離するための方法および装置を提供することにある。
欠陥ディレクタ・デバイス接続(DDC)障害を診断し
分離するための方法および装置を提供することにある。
【0011】本発明の他の目的は、外部構成要素ネット
ワークを使用したシステムを使用することにある。
ワークを使用したシステムを使用することにある。
【0012】本発明の他の目的は、差動モード・インタ
フェース上で存在しうるすべての条件下でケーブルまた
はその端末の障害を検出し報告する、障害検出システム
を提供することにある。
フェース上で存在しうるすべての条件下でケーブルまた
はその端末の障害を検出し報告する、障害検出システム
を提供することにある。
【0013】
【課題を解決するための手段】本発明の上記の望ましい
結果およびその他の目的および利点は、両方のデータ状
態を検討し、その結果、インタフェース上のマシン間の
アース・シフトとは無関係に障害検出を行う、改良型の
差動感知障害検査方式によって実現され提供される。こ
の方式は、それに結合された差動レシーバによってケー
ブルに提示される負荷インピーダンスを低下させずに達
成される。
結果およびその他の目的および利点は、両方のデータ状
態を検討し、その結果、インタフェース上のマシン間の
アース・シフトとは無関係に障害検出を行う、改良型の
差動感知障害検査方式によって実現され提供される。こ
の方式は、それに結合された差動レシーバによってケー
ブルに提示される負荷インピーダンスを低下させずに達
成される。
【0014】本発明の差動感知方式では、さらに演算増
幅器を使用するが、差動ケーブル電圧を感知するために
はこの演算増幅器だけが必要となる。
幅器を使用するが、差動ケーブル電圧を感知するために
はこの演算増幅器だけが必要となる。
【0015】本発明の上記およびその他の目的、特徴、
および利点は、添付図面に示す本発明の実施例に関する
以下の詳細な説明によって明らかになるだろう。
および利点は、添付図面に示す本発明の実施例に関する
以下の詳細な説明によって明らかになるだろう。
【0016】
【実施例】以下にさらに詳細に示すように、基本的に、
本発明は、1本のケーブルの差動対の各ワイヤで両方の
データ状態を感知して、インタフェース上のマシン間の
アース・シフトとは無関係に、しかもそれに結合された
差動レシーバによってケーブルに提示される負荷インピ
ーダンスを低下させずに、障害検出を行うための、改良
型自動差動感知障害検査方法および装置について記載す
るものである。
本発明は、1本のケーブルの差動対の各ワイヤで両方の
データ状態を感知して、インタフェース上のマシン間の
アース・シフトとは無関係に、しかもそれに結合された
差動レシーバによってケーブルに提示される負荷インピ
ーダンスを低下させずに、障害検出を行うための、改良
型自動差動感知障害検査方法および装置について記載す
るものである。
【0017】ここで図を参照して、本発明の改良型検出
システムおよびその動作方法について全般的に説明す
る。
システムおよびその動作方法について全般的に説明す
る。
【0018】図1は、本発明の障害検出器30に接続さ
れた典型的なディレクタ・デバイス・コネクタ(DD
C)10を示している。DDC10は、一般に、差動デ
ータ入力ノード20および22と、電流基準入力ノード
23と、出力50および51とを有する差動ドライバ1
2で構成される。差動ドライバ12は、出力ノード50
および51を介して、ケーブル16の近接端、すなわ
ち、ドライバに隣接する端部に固定された端末バイアス
・ネットワーク14に結合され、次に、ケーブル16を
介して、ケーブルの遠方端に付加された端末ネットワー
ク18に結合されている。
れた典型的なディレクタ・デバイス・コネクタ(DD
C)10を示している。DDC10は、一般に、差動デ
ータ入力ノード20および22と、電流基準入力ノード
23と、出力50および51とを有する差動ドライバ1
2で構成される。差動ドライバ12は、出力ノード50
および51を介して、ケーブル16の近接端、すなわ
ち、ドライバに隣接する端部に固定された端末バイアス
・ネットワーク14に結合され、次に、ケーブル16を
介して、ケーブルの遠方端に付加された端末ネットワー
ク18に結合されている。
【0019】図2には、DDC10の等価回路が示され
ている。このモデルでは、差動ドライバ12は理想的電
流ソース12aおよび理想的電流シンク12bとして、
端末バイアス・ネットワークは抵抗器R1、R2、R
3、およびR4として、端末ネットワーク18は抵抗器
R5およびR6として、ケーブルを形成するワイヤ対は
抵抗器R7、R8、R9、R10、R11、およびR1
2として、それぞれ想定され、これらの構成要素で表さ
れている。同相電圧ソースVcmは、大地電位の差を表
し、通常、±3ボルトである。
ている。このモデルでは、差動ドライバ12は理想的電
流ソース12aおよび理想的電流シンク12bとして、
端末バイアス・ネットワークは抵抗器R1、R2、R
3、およびR4として、端末ネットワーク18は抵抗器
R5およびR6として、ケーブルを形成するワイヤ対は
抵抗器R7、R8、R9、R10、R11、およびR1
2として、それぞれ想定され、これらの構成要素で表さ
れている。同相電圧ソースVcmは、大地電位の差を表
し、通常、±3ボルトである。
【0020】差動ドライバ12は、図3に回路図形式で
示されているが、基本的に、電流ソース44と電流シン
ク45との間に結合された4つの電流スイッチ40、4
1、42、および43で構成される。電流スイッチ40
および41はPNPトランジスタであり、電流スイッチ
42および43はNPNトランジスタである。PNPト
ランジスタ40および41は、電流ソース44を介して
電圧ソースVHにエミッタ結合しており、それぞれのベ
ースは差動入力20および22と、それぞれのエミッタ
結合PNP補助スイッチング・トランジスタ48および
49のベースとに結合している。トランジスタ40のコ
レクタは、差動出力50に結合し、NPN電流スイッチ
・トランジスタ42を介して電流シンク45に結合し、
さらに電圧ソースVLに結合している。
示されているが、基本的に、電流ソース44と電流シン
ク45との間に結合された4つの電流スイッチ40、4
1、42、および43で構成される。電流スイッチ40
および41はPNPトランジスタであり、電流スイッチ
42および43はNPNトランジスタである。PNPト
ランジスタ40および41は、電流ソース44を介して
電圧ソースVHにエミッタ結合しており、それぞれのベ
ースは差動入力20および22と、それぞれのエミッタ
結合PNP補助スイッチング・トランジスタ48および
49のベースとに結合している。トランジスタ40のコ
レクタは、差動出力50に結合し、NPN電流スイッチ
・トランジスタ42を介して電流シンク45に結合し、
さらに電圧ソースVLに結合している。
【0021】同様に、トランジスタ41のコレクタは、
差動出力51に結合し、NPN電流スイッチ・トランジ
スタ43を介して電流シンク45と電圧源VLに結合し
ている。
差動出力51に結合し、NPN電流スイッチ・トランジ
スタ43を介して電流シンク45と電圧源VLに結合し
ている。
【0022】スイッチング・トランジスタ48および4
9のエミッタは、共通の補助電流ソース55を介して電
圧源VHに結合している。また、スイッチング・トラン
ジスタ48および49のコレクタは、それぞれ電流スイ
ッチ・トランジスタ43および42のベースに交差結合
し、さらにバイアス源54によってそれぞれの負荷抵抗
器52および53を介して電圧源VLに結合している。
9のエミッタは、共通の補助電流ソース55を介して電
圧源VHに結合している。また、スイッチング・トラン
ジスタ48および49のコレクタは、それぞれ電流スイ
ッチ・トランジスタ43および42のベースに交差結合
し、さらにバイアス源54によってそれぞれの負荷抵抗
器52および53を介して電圧源VLに結合している。
【0023】上記のドライバ回路12には抑止回路21
が結合しているが、この抑止回路21は、そのエミッタ
が電流ソース44に結合している電流スイッチPNPト
ランジスタ56で構成される。トランジスタ56のベー
スは、さらに抑止信号入力57に結合し、補助バイアス
源55にエミッタが結合されているPNP補助スイッチ
ング・トランジスタ58のベースにも結合している。ト
ランジスタ56のコレクタは、アースGNDに結合し、
NPN電流スイッチング・トランジスタ60を介して電
流シンク45と電圧源VLに結合している。スイッチン
グ・トランジスタ58のコレクタは、NPNトランジス
タ60のベースに結合し、負荷抵抗器59を介してバイ
アス源54に結合している。
が結合しているが、この抑止回路21は、そのエミッタ
が電流ソース44に結合している電流スイッチPNPト
ランジスタ56で構成される。トランジスタ56のベー
スは、さらに抑止信号入力57に結合し、補助バイアス
源55にエミッタが結合されているPNP補助スイッチ
ング・トランジスタ58のベースにも結合している。ト
ランジスタ56のコレクタは、アースGNDに結合し、
NPN電流スイッチング・トランジスタ60を介して電
流シンク45と電圧源VLに結合している。スイッチン
グ・トランジスタ58のコレクタは、NPNトランジス
タ60のベースに結合し、負荷抵抗器59を介してバイ
アス源54に結合している。
【0024】動作中は、入力20、22、および57に
データ・パルスが同期的に印加される。入力20に印加
されるデータ・パルスがローで、入力22および57に
印加されるデータがハイであると想定すると、両方のP
NPトランジスタ40および48がオンに切り替わり、
そこを電流が流れ、出力51をすばやくVL側に引き下
げる交差結合型NPNトランジスタ43をオンにする。
データ・パルスが同期的に印加される。入力20に印加
されるデータ・パルスがローで、入力22および57に
印加されるデータがハイであると想定すると、両方のP
NPトランジスタ40および48がオンに切り替わり、
そこを電流が流れ、出力51をすばやくVL側に引き下
げる交差結合型NPNトランジスタ43をオンにする。
【0025】同時に、入力20および57に印加された
ハイ状態のデータ・パルスによって、PNPトランジス
タ41、49、56、および58がオフに切り替わり、
交差結合型NPNトランジスタ42によって電流がトラ
ンジスタ40を流れ、出力50を電圧ソースVH側に引
き寄せる。
ハイ状態のデータ・パルスによって、PNPトランジス
タ41、49、56、および58がオフに切り替わり、
交差結合型NPNトランジスタ42によって電流がトラ
ンジスタ40を流れ、出力50を電圧ソースVH側に引
き寄せる。
【0026】ドライバを抑止する場合は、入力20およ
び22をハイにすることができ、抑止入力57がローに
引き下げられる。この結果、トランジスタ56、58、
および60がすべてオンになり、ソース電流とシンク電
流はともにトランジスタ56および60を介してアース
GNDに直接分流される。
び22をハイにすることができ、抑止入力57がローに
引き下げられる。この結果、トランジスタ56、58、
および60がすべてオンになり、ソース電流とシンク電
流はともにトランジスタ56および60を介してアース
GNDに直接分流される。
【0027】ドライバ出力50および51に出力される
信号は、ネットワーク14を介してケーブル16に送ら
れる。ラインが正常で完璧に動作している場合、ケーブ
ルの任意の箇所で印加された差動電圧は駆動電流、電
源、およびネットワーク抵抗器の値に依存するが、同相
電圧には依存しない。
信号は、ネットワーク14を介してケーブル16に送ら
れる。ラインが正常で完璧に動作している場合、ケーブ
ルの任意の箇所で印加された差動電圧は駆動電流、電
源、およびネットワーク抵抗器の値に依存するが、同相
電圧には依存しない。
【0028】しかし、これは、障害が発生したラインに
は該当しない。断線が発生しているケーブルの場合、す
なわち、ドライバ12によってVH側にバイアスされた
ワイヤ内の開回路の場合、ノード50または51でライ
ンに入力される電圧は、同相電圧に線形依存する。しか
し、所与の条件下では、正常ラインと障害発生ラインの
どちらの同相電圧も等しく、通常、前述の±3ボルトの
範囲内になる箇所が存在するので、先行技術の検出器で
このような断線が必ず検出されていたわけではない。
は該当しない。断線が発生しているケーブルの場合、す
なわち、ドライバ12によってVH側にバイアスされた
ワイヤ内の開回路の場合、ノード50または51でライ
ンに入力される電圧は、同相電圧に線形依存する。しか
し、所与の条件下では、正常ラインと障害発生ラインの
どちらの同相電圧も等しく、通常、前述の±3ボルトの
範囲内になる箇所が存在するので、先行技術の検出器で
このような断線が必ず検出されていたわけではない。
【0029】正常時の差動電圧と障害時の差動電圧が等
しい場合の同相電圧はこの2つの状態の間で大幅に変化
するため、本発明は、両方のデータ状態の差動電圧が正
常かどうかを検査することで、上記の困難を克服するも
のである。
しい場合の同相電圧はこの2つの状態の間で大幅に変化
するため、本発明は、両方のデータ状態の差動電圧が正
常かどうかを検査することで、上記の困難を克服するも
のである。
【0030】本発明は、差動ドライバの入力ノード20
および22から出力ノード50および51までの間に図
1に示す障害検出器システム30を追加することで、こ
れを達成する。
および22から出力ノード50および51までの間に図
1に示す障害検出器システム30を追加することで、こ
れを達成する。
【0031】本発明のこの障害検出器システム30は、
ケーブル16に発生した障害を測定し検出するものであ
るが、図1に示すように、その入力がドライバ12の出
力ノード50および51に結合され、さらに測定対象の
ケーブル16に結合される演算増幅器回路32で構成さ
れる。この演算増幅器32は、図5に詳しく示されてい
るが、その入力がノード50および51に結合し、その
出力33がウィンドウ・コンパレータ回路34に供給さ
れる、単純な演算増幅器である。
ケーブル16に発生した障害を測定し検出するものであ
るが、図1に示すように、その入力がドライバ12の出
力ノード50および51に結合され、さらに測定対象の
ケーブル16に結合される演算増幅器回路32で構成さ
れる。この演算増幅器32は、図5に詳しく示されてい
るが、その入力がノード50および51に結合し、その
出力33がウィンドウ・コンパレータ回路34に供給さ
れる、単純な演算増幅器である。
【0032】演算増幅器回路32およびウィンドウ・コ
ンパレータ回路34に加え、レプリカ・ドライバ36も
存在するが、これはドライバ12と同一か、ドライバ1
2の縮小版であってもよく、データ入力20および22
と共通の入力を有し、その出力61および62は抵抗器
分周器ネットワーク38に結合している。
ンパレータ回路34に加え、レプリカ・ドライバ36も
存在するが、これはドライバ12と同一か、ドライバ1
2の縮小版であってもよく、データ入力20および22
と共通の入力を有し、その出力61および62は抵抗器
分周器ネットワーク38に結合している。
【0033】このレプリカ・ネットワーク38は、ケー
ブル16と、それに関連するバイアス端末ネットワーク
14および18の公称値を複製するよう設計され、基本
的に、図4に示す抵抗器セットで構成されている。この
抵抗器セットの抵抗器R1、R2、R3、およびR4は
バイアス端末ネットワーク14と同一であり、抵抗器R
5およびR6は端末ネットワーク18と同じである。抵
抗器R13およびR14は、ケーブル16の最大長の半
分に等しい理想的なワイヤ対を表し、このようなケーブ
ルで検出される寄生抵抗、バイアス抵抗などのすべての
抵抗を補正するが、レプリカ・ドライバ36の電流出力
は、ドライバ12の公称出力電流の1/8になるように
設計されている。このため、ネットワーク38内のこれ
らの抵抗器は、図2に示す抵抗器R7〜R12によって
表される、端末抵抗、バイアス抵抗、および寄生抵抗の
各公称値を使って計算した値の8倍になる。
ブル16と、それに関連するバイアス端末ネットワーク
14および18の公称値を複製するよう設計され、基本
的に、図4に示す抵抗器セットで構成されている。この
抵抗器セットの抵抗器R1、R2、R3、およびR4は
バイアス端末ネットワーク14と同一であり、抵抗器R
5およびR6は端末ネットワーク18と同じである。抵
抗器R13およびR14は、ケーブル16の最大長の半
分に等しい理想的なワイヤ対を表し、このようなケーブ
ルで検出される寄生抵抗、バイアス抵抗などのすべての
抵抗を補正するが、レプリカ・ドライバ36の電流出力
は、ドライバ12の公称出力電流の1/8になるように
設計されている。このため、ネットワーク38内のこれ
らの抵抗器は、図2に示す抵抗器R7〜R12によって
表される、端末抵抗、バイアス抵抗、および寄生抵抗の
各公称値を使って計算した値の8倍になる。
【0034】レプリカ・ドライバ36の出力61および
62は、差動単端変換器40にも結合し、さらにケーブ
ル16の最大長の半分に等しい理想的なDDCケーブル
用の上下の電圧しきい値を生成する機能を有するしきい
値生成器42を介して、ウィンドウ・コンパレータ回路
34に結合する。このウィンドウ・コンパレータ回路3
4の出力117は測定された障害を示す。
62は、差動単端変換器40にも結合し、さらにケーブ
ル16の最大長の半分に等しい理想的なDDCケーブル
用の上下の電圧しきい値を生成する機能を有するしきい
値生成器42を介して、ウィンドウ・コンパレータ回路
34に結合する。このウィンドウ・コンパレータ回路3
4の出力117は測定された障害を示す。
【0035】レプリカ・ドライバ36、差動単端変換器
40、およびしきい値生成器42については、図6に回
路図形式で示されている。この回路のドライバ部分は、
形式、機能、および動作の点で図3のドライバとほぼ同
じであるが、抑止回路21を含まず、しかも差動ドライ
バ12によって引き出された電流の1/8程度しか電流
を引き出さないように縮小して設計されているため、レ
プリカ・ドライバまたは「ミニドライバ」と見なされて
いる。
40、およびしきい値生成器42については、図6に回
路図形式で示されている。この回路のドライバ部分は、
形式、機能、および動作の点で図3のドライバとほぼ同
じであるが、抑止回路21を含まず、しかも差動ドライ
バ12によって引き出された電流の1/8程度しか電流
を引き出さないように縮小して設計されているため、レ
プリカ・ドライバまたは「ミニドライバ」と見なされて
いる。
【0036】このレプリカ・ドライバでは抑止回路21
が欠落しているので、ドライバ12が抑止され、データ
入力20および22がともにハイになっている場合に対
応するため、差動入力20および22と、レプリカ・ド
ライバの電流スイッチ40a、41a、42a、および
43aとの間に、フォロワ・トランジスタ63および6
4と、負荷抵抗器65、66、67、および68と、バ
イアス抵抗器69および70とを挿入することをお勧め
する。このような従動トランジスタと、それに関連する
抵抗器65〜70がないと、レプリカ電流ソース44a
が飽和し、共通の電流基準源に影響し、さらにこの共通
の電流基準源を使用する可能性がある他のドライバの電
流にも影響する恐れがある。
が欠落しているので、ドライバ12が抑止され、データ
入力20および22がともにハイになっている場合に対
応するため、差動入力20および22と、レプリカ・ド
ライバの電流スイッチ40a、41a、42a、および
43aとの間に、フォロワ・トランジスタ63および6
4と、負荷抵抗器65、66、67、および68と、バ
イアス抵抗器69および70とを挿入することをお勧め
する。このような従動トランジスタと、それに関連する
抵抗器65〜70がないと、レプリカ電流ソース44a
が飽和し、共通の電流基準源に影響し、さらにこの共通
の電流基準源を使用する可能性がある他のドライバの電
流にも影響する恐れがある。
【0037】レプリカ・ドライバ36によって生成され
た電圧は、図1に示すように出力61および62に結合
してレプリカ・ネットワーク38に結合し、そこで生成
された電流は、アースGNDに関する差動方式で単端変
換器40によって上記のノード61および62で感知さ
れる。この単端変換器40では、ドライバの出力ノード
61および62間の差に等しい電圧(符号を含む)がそ
の出力ノード64で出力されるほど大きい利得が得られ
る。
た電圧は、図1に示すように出力61および62に結合
してレプリカ・ネットワーク38に結合し、そこで生成
された電流は、アースGNDに関する差動方式で単端変
換器40によって上記のノード61および62で感知さ
れる。この単端変換器40では、ドライバの出力ノード
61および62間の差に等しい電圧(符号を含む)がそ
の出力ノード64で出力されるほど大きい利得が得られ
る。
【0038】変換器40は、トランジスタ65、66、
67、68、77、および79だけでなく、ダイオード
D8、D9、およびD10と、抵抗器69、69a、7
0、71、72、74、75、76、82、83、8
4、および87と、コンデンサC1とを含む。当業者に
は明らかなように、この比較回路は基本的に、図5に示
すものと同様の演算増幅器である。このような演算増幅
器の使用法と動作は周知であるため、ここでは動作につ
いてさらに説明する必要はない。しかし、抵抗器74お
よび76が一緒になって演算増幅器の帰還抵抗器を構成
することに留意されたい。この帰還抵抗器をタッピング
して抵抗器74および76を形成すると、出力トランジ
スタ74は、しきい値電圧生成回路42が必要とする出
力抵抗器の1つとしても機能し、電圧しきい値出力80
(ロー)および81(ハイ)を生成するために抵抗器7
3とともに機能する。
67、68、77、および79だけでなく、ダイオード
D8、D9、およびD10と、抵抗器69、69a、7
0、71、72、74、75、76、82、83、8
4、および87と、コンデンサC1とを含む。当業者に
は明らかなように、この比較回路は基本的に、図5に示
すものと同様の演算増幅器である。このような演算増幅
器の使用法と動作は周知であるため、ここでは動作につ
いてさらに説明する必要はない。しかし、抵抗器74お
よび76が一緒になって演算増幅器の帰還抵抗器を構成
することに留意されたい。この帰還抵抗器をタッピング
して抵抗器74および76を形成すると、出力トランジ
スタ74は、しきい値電圧生成回路42が必要とする出
力抵抗器の1つとしても機能し、電圧しきい値出力80
(ロー)および81(ハイ)を生成するために抵抗器7
3とともに機能する。
【0039】しきい値生成器42は、基本的に、トラン
ジスタ85と、ダイオードD9と、抵抗器86および8
7だけでなく、出力抵抗器73と、共用出力抵抗器74
とで形成される電流ミラーを含み、変換器40によって
ノード64で設定された電圧を超えるIR降下(抵抗器
74による)とその電圧未満のIR降下(抵抗器73に
よる)を使用して、しきい値レベルを設定する。この設
定は、抵抗器73および74によって1/Rまで電流を
引き下げることで行われる。抵抗器73および74によ
って引き出された電流は、バンドギャップ生成器や抵抗
器と同程度に単純であると思われる基準生成器から導出
することができる。この電流は、バイアス電流入力端子
88に供給され、ダイオードD9と、抵抗器85および
86と、トランジスタ85によって形成された電流ミラ
ーによって、トランジスタ85のコレクタ端子にミラー
リングされる。抵抗器73および74を通るこの電流に
よって、電源や温度の変化に鈍感で、集積回路として作
成された場合にはデバイス処理にも鈍感な電圧降下が発
生する。電流値と、電流ミラー抵抗器86および87の
値は、ノード64で発生する差圧より約125mV高い
しきい値と約125mV低いしきい値が得られるように
選択される。
ジスタ85と、ダイオードD9と、抵抗器86および8
7だけでなく、出力抵抗器73と、共用出力抵抗器74
とで形成される電流ミラーを含み、変換器40によって
ノード64で設定された電圧を超えるIR降下(抵抗器
74による)とその電圧未満のIR降下(抵抗器73に
よる)を使用して、しきい値レベルを設定する。この設
定は、抵抗器73および74によって1/Rまで電流を
引き下げることで行われる。抵抗器73および74によ
って引き出された電流は、バンドギャップ生成器や抵抗
器と同程度に単純であると思われる基準生成器から導出
することができる。この電流は、バイアス電流入力端子
88に供給され、ダイオードD9と、抵抗器85および
86と、トランジスタ85によって形成された電流ミラ
ーによって、トランジスタ85のコレクタ端子にミラー
リングされる。抵抗器73および74を通るこの電流に
よって、電源や温度の変化に鈍感で、集積回路として作
成された場合にはデバイス処理にも鈍感な電圧降下が発
生する。電流値と、電流ミラー抵抗器86および87の
値は、ノード64で発生する差圧より約125mV高い
しきい値と約125mV低いしきい値が得られるように
選択される。
【0040】ウィンドウ・コンパレータ回路34につい
ては、図7に回路図形式で示されているが、この回路は
ライン33で演算増幅器32の出力を受け取り、出力8
0および81でしきい値生成器42によって設定された
しきい値レベルを受け取る。入力33は電流ソース・ト
ランジスタ97に結合しているが、このトランジスタ9
7は、演算増幅器32用に十分なバイアス電流を残しな
がら、ノード80および81の入力差動電圧がその最も
マイナス側にあるときに、ウィンドウ・コンパレータ回
路34が必要とするすべての電流を提供できるだけの十
分なバイアスを供給しなければならない。ライン33
は、電圧が正常範囲内かどうかを判断する二段NPN比
較器の入力にも接続されている。図7に示すように、比
較器の第一段は、トランジスタ98、99、100、お
よび101を含み、入力33の電圧と、入力80および
81で発生した基準電圧とを比較する。ノード33にお
ける増幅器の出力電圧が、ノード81に出力される電圧
より高いか、ノード80に出力される電圧より低い場
合、ソース・トランジスタ105または106からの電
流が抵抗器107に向けられる。このため、ノード10
8の電圧がノード109および110の電圧より低下
し、比較器34の第二段にあるトランジスタ111がオ
フ状態に維持される。次に、第二段のバイアス・ソース
・トランジスタ112からの電流がトランジスタ113
および114に流れ込み、P型FETトランジスタ11
5および116で構成される電流ミラーに流れ込む。そ
の結果、障害検出器の出力段35を活動化するのに使用
する電流が出力117に発生する。
ては、図7に回路図形式で示されているが、この回路は
ライン33で演算増幅器32の出力を受け取り、出力8
0および81でしきい値生成器42によって設定された
しきい値レベルを受け取る。入力33は電流ソース・ト
ランジスタ97に結合しているが、このトランジスタ9
7は、演算増幅器32用に十分なバイアス電流を残しな
がら、ノード80および81の入力差動電圧がその最も
マイナス側にあるときに、ウィンドウ・コンパレータ回
路34が必要とするすべての電流を提供できるだけの十
分なバイアスを供給しなければならない。ライン33
は、電圧が正常範囲内かどうかを判断する二段NPN比
較器の入力にも接続されている。図7に示すように、比
較器の第一段は、トランジスタ98、99、100、お
よび101を含み、入力33の電圧と、入力80および
81で発生した基準電圧とを比較する。ノード33にお
ける増幅器の出力電圧が、ノード81に出力される電圧
より高いか、ノード80に出力される電圧より低い場
合、ソース・トランジスタ105または106からの電
流が抵抗器107に向けられる。このため、ノード10
8の電圧がノード109および110の電圧より低下
し、比較器34の第二段にあるトランジスタ111がオ
フ状態に維持される。次に、第二段のバイアス・ソース
・トランジスタ112からの電流がトランジスタ113
および114に流れ込み、P型FETトランジスタ11
5および116で構成される電流ミラーに流れ込む。そ
の結果、障害検出器の出力段35を活動化するのに使用
する電流が出力117に発生する。
【0041】この障害検出器の出力段は、トランジスタ
トランジスタ論理出力を有する単純なORゲートであ
る。
トランジスタ論理出力を有する単純なORゲートであ
る。
【0042】図1に示すように、複数のチャネルを使用
し、そのチャネルをノード80および81に接続された
ファンアウトを介して障害検出器の出力段35に結合
し、いずれのチャネルからの電流によっても出力障害検
出器35が起動されるようにすることができることに留
意されたい。
し、そのチャネルをノード80および81に接続された
ファンアウトを介して障害検出器の出力段35に結合
し、いずれのチャネルからの電流によっても出力障害検
出器35が起動されるようにすることができることに留
意されたい。
【0043】しきい値生成器42によって生成された出
力電圧が、ノード80および81に出力される電圧の範
囲内である場合、ノード109および110の電圧は、
ノード108の電圧未満に保持される。このため、トラ
ンジスタ113および114はオフに保持され、トラン
ジスタ112からの電流がすべてトランジスタ111を
介して電源に向けられる。その結果、出力ノード117
には公称ゼロの電流が流れることになる。
力電圧が、ノード80および81に出力される電圧の範
囲内である場合、ノード109および110の電圧は、
ノード108の電圧未満に保持される。このため、トラ
ンジスタ113および114はオフに保持され、トラン
ジスタ112からの電流がすべてトランジスタ111を
介して電源に向けられる。その結果、出力ノード117
には公称ゼロの電流が流れることになる。
【0044】比較器の第一段のみを使用すると、障害が
ない場合、特に高温時に、出力ノード117に漏れるレ
ベルが許容範囲を超えてしまい、このノードに複数のユ
ニットが共通して接続されていると見なされる。第二段
はこのような影響を低減するものである。
ない場合、特に高温時に、出力ノード117に漏れるレ
ベルが許容範囲を超えてしまい、このノードに複数のユ
ニットが共通して接続されていると見なされる。第二段
はこのような影響を低減するものである。
【0045】障害検出器が抑止されると、トランジスタ
97、105、および106のベースに印加される基準
ノード88が遮断、すなわち、流動化される。その結
果、演算増幅器32とコンパレータ回路34の両方にゼ
ロ電流が発生する。この電流発生は、障害検出器が非活
動状態のときにDDC上に置かれるリアクタンス負荷を
最小限にするために行われる。
97、105、および106のベースに印加される基準
ノード88が遮断、すなわち、流動化される。その結
果、演算増幅器32とコンパレータ回路34の両方にゼ
ロ電流が発生する。この電流発生は、障害検出器が非活
動状態のときにDDC上に置かれるリアクタンス負荷を
最小限にするために行われる。
【0046】これで、本発明の実施例の説明は完了であ
る。ここに記載した本発明の範囲を逸脱せずに上記のプ
ロセスに変更を加えることは可能なので、上記の説明ま
たは添付図面に示されたすべての事項は限定ではなく例
示として解釈すべきものである。したがって、特許請求
の範囲に示した本発明の精神および範囲を逸脱せずに、
当業者には上記以外の代替態様および変更態様が明らか
になるだろう。
る。ここに記載した本発明の範囲を逸脱せずに上記のプ
ロセスに変更を加えることは可能なので、上記の説明ま
たは添付図面に示されたすべての事項は限定ではなく例
示として解釈すべきものである。したがって、特許請求
の範囲に示した本発明の精神および範囲を逸脱せずに、
当業者には上記以外の代替態様および変更態様が明らか
になるだろう。
【0047】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【0048】(1)ケーブルの障害の検出がアース・シ
フトとは無関係であるケーブル障害検出システムにおい
て、複数のワイヤ対を含み、各ワイヤ対がバイアス端末
ネットワークと端末ネットワークとを含むケーブルと、
前記ワイヤ対のそれぞれに差動電圧を差動印加するため
の手段と、前記ケーブルの各ワイヤ対に印加された差動
電圧を差動感知するための手段と、前記ケーブルの各ワ
イヤで感知した前記差動電圧と、一対の事前設定しきい
値電圧とを比較するための比較手段とを含む、ケーブル
障害検出システム。 (2)ケーブルの障害の検出がアース・シフトとは無関
係であるケーブル障害検出システムにおいて、前記ケー
ブルに差動電圧を差動印加するための手段と、前記ケー
ブルに印加された差動電圧を差動感知するための手段
と、前記ケーブルで感知した前記差動電圧と、一対の事
前設定しきい値電圧とを比較するための比較手段とを含
む、ケーブル障害検出システム。 (3)前記システムが、さらに前記ワイヤ対のそれぞれ
に前記差動電圧を印加するための第一のドライバ回路を
含み、前記比較手段が、既知の抵抗ネットワークに差動
信号を印加し、前記ネットワークの出力をしきい値生成
器に印加して、前記事前設定しきい値電圧を生成するた
めの第二のドライバを含むことを特徴とする、上記
(1)に記載のシステム。 (4)前記比較手段が、さらに前記事前設定電圧と前記
感知電圧とを比較し、前記比較において差が検出された
ときに出力信号を生成するためのウィンドウ・コンパレ
ータ回路と、前記コンパレータ回路の出力に結合され
た、前記出力信号が前記コンパレータ回路によって生成
されたときに前記ケーブルの障害を示すための、障害セ
ンサとを含むことを特徴とする、上記(2)に記載のシ
ステム。 (5)前記第一のドライバがさらに抑止回路を含むこと
を特徴とする、上記(3)に記載のシステム。 (6)前記抵抗ネットワークが、測定中のケーブルの抵
抗値の1/2に等しい抵抗値を有することを特徴とす
る、上記(3)に記載のシステム。 (7)前記バイアス端末ネットワークがドライバ回路に
隣接するケーブルの近接端に結合し、端末ネットワーク
がケーブルの遠方端に結合していることを特徴とする、
上記(1)に記載のシステム。 (8)前記しきい値生成器が、差動出力を有するドライ
バ回路と、測定中のケーブルの抵抗値の1/2に等しい
抵抗値を有する抵抗ネットワークと、前記差動出力に結
合された単一出力を有する単端比較器と、前記単一出力
に結合された、選択された出力で一対のしきい値電圧を
設定するための電流ミラーとを含むことを特徴とする、
上記(2)に記載のシステム。
フトとは無関係であるケーブル障害検出システムにおい
て、複数のワイヤ対を含み、各ワイヤ対がバイアス端末
ネットワークと端末ネットワークとを含むケーブルと、
前記ワイヤ対のそれぞれに差動電圧を差動印加するため
の手段と、前記ケーブルの各ワイヤ対に印加された差動
電圧を差動感知するための手段と、前記ケーブルの各ワ
イヤで感知した前記差動電圧と、一対の事前設定しきい
値電圧とを比較するための比較手段とを含む、ケーブル
障害検出システム。 (2)ケーブルの障害の検出がアース・シフトとは無関
係であるケーブル障害検出システムにおいて、前記ケー
ブルに差動電圧を差動印加するための手段と、前記ケー
ブルに印加された差動電圧を差動感知するための手段
と、前記ケーブルで感知した前記差動電圧と、一対の事
前設定しきい値電圧とを比較するための比較手段とを含
む、ケーブル障害検出システム。 (3)前記システムが、さらに前記ワイヤ対のそれぞれ
に前記差動電圧を印加するための第一のドライバ回路を
含み、前記比較手段が、既知の抵抗ネットワークに差動
信号を印加し、前記ネットワークの出力をしきい値生成
器に印加して、前記事前設定しきい値電圧を生成するた
めの第二のドライバを含むことを特徴とする、上記
(1)に記載のシステム。 (4)前記比較手段が、さらに前記事前設定電圧と前記
感知電圧とを比較し、前記比較において差が検出された
ときに出力信号を生成するためのウィンドウ・コンパレ
ータ回路と、前記コンパレータ回路の出力に結合され
た、前記出力信号が前記コンパレータ回路によって生成
されたときに前記ケーブルの障害を示すための、障害セ
ンサとを含むことを特徴とする、上記(2)に記載のシ
ステム。 (5)前記第一のドライバがさらに抑止回路を含むこと
を特徴とする、上記(3)に記載のシステム。 (6)前記抵抗ネットワークが、測定中のケーブルの抵
抗値の1/2に等しい抵抗値を有することを特徴とす
る、上記(3)に記載のシステム。 (7)前記バイアス端末ネットワークがドライバ回路に
隣接するケーブルの近接端に結合し、端末ネットワーク
がケーブルの遠方端に結合していることを特徴とする、
上記(1)に記載のシステム。 (8)前記しきい値生成器が、差動出力を有するドライ
バ回路と、測定中のケーブルの抵抗値の1/2に等しい
抵抗値を有する抵抗ネットワークと、前記差動出力に結
合された単一出力を有する単端比較器と、前記単一出力
に結合された、選択された出力で一対のしきい値電圧を
設定するための電流ミラーとを含むことを特徴とする、
上記(2)に記載のシステム。
【図1】ケーブルを使用する差動モード・インタフェー
スで実際に使用される、本発明の改良型障害検出システ
ムのブロック図である。
スで実際に使用される、本発明の改良型障害検出システ
ムのブロック図である。
【図2】本発明によって測定されたディレクタ・デバイ
ス・コネクタDDCインタフェース用の等価回路を示す
図である。
ス・コネクタDDCインタフェース用の等価回路を示す
図である。
【図3】本発明で使用できる差動ドライバの回路図であ
る。
る。
【図4】差動デバイス・コネクタを測定するのに必要な
分圧器ネットワークの回路図である。
分圧器ネットワークの回路図である。
【図5】ケーブルに結合された、図1の演算増幅器を示
す図である。
す図である。
【図6】選択済みしきい値電圧を発生するのに必要な装
置の回路図である。
置の回路図である。
【図7】図1のウィンドウ・コンパレータ回路の回路図
である。
である。
10 ディレクタ・デバイス・コネクタ(DDC) 12 差動ドライバ 14 端末バイアス・ネットワーク 16 ケーブル 18 端末ネットワーク 20 差動データ入力ノード 21 抑止回路 22 差動データ入力ノード 23 電流基準入力ノード 30 障害検出器 32 演算増幅器 34 ウィンドウ・コンパレータ回路 36 レプリカ・ドライバ 38 レプリカ・ネットワーク 40 差動単端変換器 42 しきい値生成器 50 出力 51 出力
Claims (8)
- 【請求項1】ケーブルの障害の検出がアース・シフトと
は無関係であるケーブル障害検出システムにおいて、 複数のワイヤ対を含み、各ワイヤ対がバイアス端末ネッ
トワークと端末ネットワークとを含むケーブルと、 前記ワイヤ対のそれぞれに差動電圧を差動印加するため
の手段と、 前記ケーブルの各ワイヤ対に印加された差動電圧を差動
感知するための手段と、 前記ケーブルの各ワイヤで感知した前記差動電圧と、一
対のしきい値電圧とを比較するための比較手段とを含
む、ケーブル障害検出システム。 - 【請求項2】ケーブルの障害の検出がアース・シフトと
は無関係であるケーブル障害検出システムにおいて、 前記ケーブルに差動電圧を差動印加するための手段と、 前記ケーブルに印加された差動電圧を差動感知するため
の手段と、 前記ケーブルで感知した前記差動電圧と、一対のしきい
値電圧とを比較するための比較手段とを含む、ケーブル
障害検出システム。 - 【請求項3】前記システムが、さらに前記ワイヤ対のそ
れぞれに前記差動電圧を印加するための第一のドライバ
回路を含み、 前記比較手段が、既知の抵抗ネットワークに差動信号を
印加し、前記ネットワークの出力をしきい値生成器に印
加して、前記しきい値電圧を生成するための第二のドラ
イバを含むことを特徴とする、請求項1に記載のシステ
ム。 - 【請求項4】前記比較手段が、さらに前記しきい電圧と
前記感知電圧とを比較し、前記比較において差が検出さ
れたときに出力信号を生成するためのウィンドウ・コン
パレータ回路と、 前記コンパレータ回路の出力に結合された、前記出力信
号が前記コンパレータ回路によって生成されたときに前
記ケーブルの障害を示すための、障害センサとを含むこ
とを特徴とする、請求項2に記載のシステム。 - 【請求項5】前記第一のドライバがさらに抑止回路を含
むことを特徴とする、請求項3に記載のシステム。 - 【請求項6】前記抵抗ネットワークが、測定中のケーブ
ルの抵抗値の1/2に等しい抵抗値を有することを特徴
とする、請求項3に記載のシステム。 - 【請求項7】前記バイアス端末ネットワークがドライバ
回路に隣接するケーブルの近接端に結合し、端末ネット
ワークがケーブルの遠方端に結合していることを特徴と
する、請求項1に記載のシステム。 - 【請求項8】前記しきい値生成器が、 差動出力を有するドライバ回路と、 測定中のケーブルの抵抗値の1/2に等しい抵抗値を有
する抵抗ネットワークと、前記差動出力に結合された単
一出力を有する単端比較器と、 前記単一出力に結合された、選択された出力で一対のし
きい値電圧を設定するための電流ミラーとを含むことを
特徴とする、請求項2に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US250963 | 1994-05-31 | ||
US08/250,963 US5488306A (en) | 1994-05-31 | 1994-05-31 | Open and short fault detector for a differential interface |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0843472A true JPH0843472A (ja) | 1996-02-16 |
JP3105757B2 JP3105757B2 (ja) | 2000-11-06 |
Family
ID=22949900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07112907A Expired - Fee Related JP3105757B2 (ja) | 1994-05-31 | 1995-05-11 | 差動インタフェース用の開放および短絡障害検出器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5488306A (ja) |
JP (1) | JP3105757B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007512624A (ja) * | 2003-11-24 | 2007-05-17 | フェアチャイルド セミコンダクター コーポレイション | 電流検知方式に基づく差動回路のためのフェールセーフ |
JP2018031675A (ja) * | 2016-08-24 | 2018-03-01 | 旭化成エレクトロニクス株式会社 | 電流インターフェース回路 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19622009A1 (de) * | 1996-05-31 | 1997-12-04 | Siemens Ag | Testverfahren zur Prüfung von Baugruppenverbindungen |
US5953057A (en) * | 1996-09-03 | 1999-09-14 | Sensormatic Electronics Corporation | Video termination detector with data receiver |
US5701410A (en) * | 1996-09-09 | 1997-12-23 | Ford Motor Company | Method and system for detecting fault conditions on multiplexed networks |
US5880615A (en) * | 1996-12-10 | 1999-03-09 | Intel Corporation | Method and apparatus for detecting differential threshold levels while compensating for baseline wander |
WO1999053627A1 (en) * | 1998-04-10 | 1999-10-21 | Chrimar Systems, Inc. Doing Business As Cms Technologies | System for communicating with electronic equipment on a network |
US6130795A (en) * | 1998-05-05 | 2000-10-10 | International Business Machines Corporation | Method and apparatus to sense and report connection integrity of a differential ECL transmission line having proper parallel termination |
US6341358B1 (en) * | 1998-09-14 | 2002-01-22 | Compaq Computer Corporation | Integrity tester for parallel signal bus |
US6154020A (en) * | 1998-12-03 | 2000-11-28 | Next Level Communications | Test circuit and method for determining the operating status of a coaxial cable |
US6140857A (en) * | 1999-03-29 | 2000-10-31 | Intel Corporation | Method and apparatus for reducing baseline wander |
US6424177B1 (en) * | 1999-06-28 | 2002-07-23 | Broadcom Corporation | Universal single-ended parallel bus |
EP1093220B1 (en) * | 1999-10-15 | 2004-12-29 | SGS-THOMSON MICROELECTRONICS s.r.l. | Method of anomalous offset detection and circuit |
US6373262B1 (en) | 2000-02-17 | 2002-04-16 | International Business Machines Corporation | Method and apparatus for testing a signal line |
DE10059769A1 (de) | 2000-11-30 | 2002-06-06 | Philips Corp Intellectual Pty | Schaltungsanordnung zur Fehlererkennung eines Zweidraht-Datenbusses |
US6288577B1 (en) | 2001-03-02 | 2001-09-11 | Pericom Semiconductor Corp. | Active fail-safe detect circuit for differential receiver |
US6915459B2 (en) * | 2001-03-27 | 2005-07-05 | Texas Instruments Incorporated | Active failsafe detection for differential receiver circuits |
US6563322B1 (en) * | 2001-08-22 | 2003-05-13 | National Semiconductor Corporation | Method and apparatus for detecting open circuit fault condition in a common-mode signal |
US6650149B1 (en) | 2002-08-15 | 2003-11-18 | Pericom Semiconductor Corp. | Latched active fail-safe circuit for protecting a differential receiver |
EP1394559A1 (de) * | 2002-08-27 | 2004-03-03 | Siemens Aktiengesellschaft | Verfahren und Anordnung zur Erkennung und Behebung von Leitungsdefekten |
US7535830B2 (en) * | 2002-12-17 | 2009-05-19 | International Business Machines Corporation | Dynamic cable assignment on gigabit infrastructure |
KR100621770B1 (ko) * | 2004-12-14 | 2006-09-19 | 삼성전자주식회사 | 반도체 메모리 장치 및 그의 구동 및 테스팅 방법 |
JP2006324997A (ja) * | 2005-05-19 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 映像システム |
US7279908B2 (en) * | 2005-12-06 | 2007-10-09 | Honeywell International Inc. | Dynamically switched line and fault detection for differential signaling systems |
US7453305B2 (en) * | 2006-07-27 | 2008-11-18 | Analog Devices, Inc. | Voltage level shifting circuit, a differential input stage circuit, and a method for providing a level shifted differential signal to a differential input buffer circuit |
JP4896819B2 (ja) * | 2007-05-25 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 高周波信号検波回路 |
US8294473B2 (en) * | 2008-04-14 | 2012-10-23 | Texas Instruments Incorporated | Cable detector |
JP5268125B2 (ja) * | 2008-06-30 | 2013-08-21 | フリースケール セミコンダクター インコーポレイテッド | 通信バスの故障管理 |
DE102008002946B4 (de) | 2008-07-16 | 2010-04-08 | Lear Corporation Gmbh | Verfahren zum Detektieren eines Fehlers auf einer Datenleitung |
US10001519B2 (en) * | 2015-06-12 | 2018-06-19 | Allegro Microsystems, Llc | Ground reference fault detection in circuits with multiple ground references |
US10757113B2 (en) | 2017-03-17 | 2020-08-25 | Cylance Inc. | Communications bus signal fingerprinting |
US10462155B2 (en) * | 2017-03-17 | 2019-10-29 | Cylance Inc. | Electronic control unit protection framework using security zones |
DE102017110484A1 (de) * | 2017-05-15 | 2018-11-15 | Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen | Verfahren zur Detektion von Störungen in einer Anordnung einer Mehrzahl von elektrischen Bauteilen |
JP2020012727A (ja) * | 2018-07-18 | 2020-01-23 | 日本電信電話株式会社 | 回線確認装置および回線確認方法 |
CN109870667B (zh) * | 2019-03-19 | 2021-01-01 | 中国石油大学(华东) | 一种具有短路和断路检测功能的电流互感器信号调理电路 |
US11598802B2 (en) * | 2021-02-05 | 2023-03-07 | Texas Instruments Incorporated | Output terminal fault detection circuit |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3715667A (en) * | 1971-10-04 | 1973-02-06 | Sperry Rand Corp | Non-destructive electromagnetic energy testing of web material |
JPS51122751A (en) * | 1975-04-21 | 1976-10-27 | Yokogawa Hokushin Electric Corp | D-c control currint supply means |
US4032766A (en) * | 1976-05-17 | 1977-06-28 | Tally Corporation | Wide range current flow fault detector |
JPS54135331A (en) * | 1978-04-11 | 1979-10-20 | Mitsubishi Electric Corp | Ground fault detector |
US4551671A (en) * | 1983-06-23 | 1985-11-05 | International Business Machines Corp. | Terminal disconnect and media wire fault detect mechanism |
US4689551A (en) * | 1985-09-05 | 1987-08-25 | Tektite Corporation | Testing wiring harnesses |
FR2590992B1 (fr) * | 1985-12-04 | 1988-03-04 | Enertec | Procede et dispositif de discrimination d'un conducteur en defaut dans une ligne multiple |
JPH071899B2 (ja) * | 1986-01-22 | 1995-01-11 | 株式会社日立製作所 | 検出回路 |
US4782300A (en) * | 1986-03-03 | 1988-11-01 | International Business Machines Corporation | Differential transceiver with line integrity detection |
US4697099A (en) * | 1986-10-30 | 1987-09-29 | International Business Machines Corporation | Open line detector circuit |
US5027074A (en) * | 1989-11-16 | 1991-06-25 | Premier Technologies | Cable tester |
US5229725A (en) * | 1992-04-07 | 1993-07-20 | Moore Products Co. | Electrical fault detector in remote systems using a saturable core |
-
1994
- 1994-05-31 US US08/250,963 patent/US5488306A/en not_active Expired - Fee Related
-
1995
- 1995-05-11 JP JP07112907A patent/JP3105757B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007512624A (ja) * | 2003-11-24 | 2007-05-17 | フェアチャイルド セミコンダクター コーポレイション | 電流検知方式に基づく差動回路のためのフェールセーフ |
JP4919806B2 (ja) * | 2003-11-24 | 2012-04-18 | フェアチャイルド セミコンダクター コーポレイション | 電流検知方式に基づく差動回路のためのフェールセーフ |
JP2018031675A (ja) * | 2016-08-24 | 2018-03-01 | 旭化成エレクトロニクス株式会社 | 電流インターフェース回路 |
Also Published As
Publication number | Publication date |
---|---|
US5488306A (en) | 1996-01-30 |
JP3105757B2 (ja) | 2000-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3105757B2 (ja) | 差動インタフェース用の開放および短絡障害検出器 | |
JP3332919B2 (ja) | 回線インターフェース回路および回線インターフェース回路のテスト方法 | |
US7475264B2 (en) | Remotely powerable device with powerability circuitry for indicating presence to power apparatus | |
US20160142217A1 (en) | DETECTING GROUND ISOLATION FAULT IN ETHERNET PoDL SYSTEM | |
JPH0565110B2 (ja) | ||
US4551671A (en) | Terminal disconnect and media wire fault detect mechanism | |
EP0324012B1 (en) | Shorted-coaxial-cable detector for local-area networks | |
JPH05107292A (ja) | 断線検出装置 | |
KR20180039675A (ko) | 버스 시스템 및 단락을 진단하기 위한 방법 | |
JP2988529B2 (ja) | 故障診断装置 | |
JP3654823B2 (ja) | 二線式バスにおける送受信ユニット | |
JPS5833330A (ja) | ケ−ブル伝送路のチエツク方式 | |
US6653845B2 (en) | Addressable open connector test circuit | |
JPH02214241A (ja) | 故障診断装置 | |
JP4206770B2 (ja) | 多重通信装置 | |
EP0618696B1 (en) | In-circuit testing of components | |
JPS64756B2 (ja) | ||
JP5169872B2 (ja) | 電子制御機器 | |
JPH03143036A (ja) | 伝送システムのバスオープン・ショート検出方法 | |
JPH03143121A (ja) | 伝送システムのバスオープン検出方法 | |
JPH07311235A (ja) | 地絡検出装置 | |
JPH08223252A (ja) | 短絡内容検出方法 | |
JPH0341841A (ja) | 伝送受信回路 | |
JPH06174805A (ja) | 電流スイッチ論理回路のテスト回路 | |
KR20180066565A (ko) | 멀티단자 진단회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |