JPH0843472A

JPH0843472A - 差動インタフェース用の開放および短絡障害検出器

Info

Publication number: JPH0843472A
Application number: JP7112907A
Authority: JP
Inventors: Anthony R Bonaccio; アンソニー・リチャード・ボナッチオ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1994-05-31
Filing date: 1995-05-11
Publication date: 1996-02-16
Anticipated expiration: 2015-11-06
Also published as: US5488306A; JP3105757B2

Abstract

(57)【要約】【目的】インタフェースに結合されたユニット間のア
ース・シフトとは無関係に障害検出を行う、改良型のケ
ーブル障害検出システムを提供する。【構成】この障害検出は、ケーブル内のワイヤ対の電
圧を差動感知し、ワイヤに印加されている差動電圧を使
用して、ケーブルに障害が発生しているかどうかを判断
することに基づいて行われる。開示された差動感知障害
検査方式では、両方のデータ状態を検討し、その結果、
インタフェース上のマシン間のアース・シフトとは無関
係に障害検出を行う。また、この方式は、それに結合さ
れた差動レシーバによってケーブルに提示される負荷イ
ンピーダンスを低下させずに達成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的には差動電流モ
ード・インタフェースに関し、より具体的にはこのよう
なインタフェースで使用するケーブルの障害、すなわ
ち、短絡回路または開路を自動的に検出、診断、および
分離するための装置および方法に関する。

【０００２】

【従来の技術】現在、コンピュータ・システムでは、記
憶制御装置などのインテリジェント・ホスト・インタフ
ェースに、ディスクおよびテープなどの複数の記憶装置
を接続するために、差動電流モード・インタフェースが
使用されている。このような差動電流モード・インタフ
ェースは、ディレクタ・デバイス接続（ＤＤＣ）とも呼
ばれ、通常、１つまたは複数のワイヤ対で形成された１
本のケーブルを含み、それぞれのワイヤ対が「デイジー
・チェーン」構成で記憶制御装置からそれぞれの記憶装
置まで延びている。ケーブルを形成する各ワイヤ対は、
両端の差動特性インピーダンスで終端している。このよ
うなインタフェースとともに使用するドライバおよびレ
シーバは、これらの装置によってそのインタフェースに
提示されるインピーダンスが終端のインピーダンスより
かなり高くなり、インタフェース上のどの点から見ても
全体的なインタフェース・インピーダンスにあまり影響
しないように設計されている。

【０００３】このようなインタフェースは、ケーブルの
他に、カード・ワイヤ、および外部コネクタや全体シス
テムに含まれる端末機能に至るマシン内部のワイヤ、な
らびに複数のマシンを相互接続するワイヤも含む場合が
ある。このようなワイヤまたは構成要素は、開回路やア
ースへの短絡などの障害が発生する可能性があり、マシ
ンの外側にある部分は、導入および使用時の損傷によっ
て発生するこのような障害の影響を特に受けやすい。こ
のようなインタフェースは差動形であるため、２本のワ
イヤのうちの１本に障害が発生しても、名目上の機能を
果たすことができる。しかし、このような状態では、イ
ンタフェースの動作が断続的になるか、複数の再試行の
ために伝送速度が低下するのが一般的である。このよう
な障害は、ユーザからデータへのアクセス性に影響する
ので、診断しにくくなる場合もある。

【０００４】先行技術の障害検出器としては、本発明と
同じ出願人に譲渡された米国特許第４７８２３００号に
記載されたものが一般的であるが、２つの欠点が知られ
ている。１つ目は、このような障害検出器が同相電圧シ
フトやケーブルの抵抗などのインタフェースの特性を無
視し、トランシーバの製造に使用する処理パラメータに
多少依存している点である。

【０００５】より具体的に説明すると、米国特許第４７
８２３００号で教示されている先行技術の障害検出器
は、ケーブルのバイアス側の電圧がそのケーブルの状況
と、反対側の端末抵抗器に強く依存するという原理に基
づいて動作する。残念ながら、同相電圧にもかかわら
ず、ケーブル内のワイヤが開放状態になっていると、そ
のワイヤのバイアス側の電圧はほぼ２倍になる。同時
に、正常時、短絡時、および開放時の絶対電圧は同相電
圧の強い関数である。先行技術はこれらの条件を無視し
ていたため、正常なラインを欠陥と診断し、欠陥ライン
を正常と診断することがある。

【０００６】このような障害を分離するための方法とし
て、さらに面倒な方法が他にも使用されている。ある方
法では、修理工がＤＤＣに沿った各所に特殊なＤＤＣラ
ップ・プラグを手作業で設置し、診断者側がサービス・
パネルと何度も対話しなければならない。この手順を使
用すると、ダウン・タイムが長くなり、診断者側の手間
も増えるため、望ましい方法ではない。

【０００７】したがって、現在では、このような差動同
相インタフェースで使用するケーブルの開放状態と短絡
状態の検出に関連する上記の問題をすべて回避するよう
な、ケーブル検出システムに対する必要性が発生してい
る。

【０００８】

【発明が解決しようとする課題】本発明の一目的は、イ
ンタフェースに結合されたユニット間のアース・シフト
とは無関係に障害検出を行う、改良型のケーブル障害検
出システムを提供することにある。

【０００９】本発明の他の目的は、ケーブル内のワイヤ
対の電圧を差動感知し、ワイヤに印加されている差動電
圧を使用して、ケーブルに障害が発生しているかどうか
を判断する検出器を提供することにある。

【００１０】本発明の他の目的は、手動で介入せずに、
欠陥ディレクタ・デバイス接続（ＤＤＣ）障害を診断し
分離するための方法および装置を提供することにある。

【００１１】本発明の他の目的は、外部構成要素ネット
ワークを使用したシステムを使用することにある。

【００１２】本発明の他の目的は、差動モード・インタ
フェース上で存在しうるすべての条件下でケーブルまた
はその端末の障害を検出し報告する、障害検出システム
を提供することにある。

【００１３】

【課題を解決するための手段】本発明の上記の望ましい
結果およびその他の目的および利点は、両方のデータ状
態を検討し、その結果、インタフェース上のマシン間の
アース・シフトとは無関係に障害検出を行う、改良型の
差動感知障害検査方式によって実現され提供される。こ
の方式は、それに結合された差動レシーバによってケー
ブルに提示される負荷インピーダンスを低下させずに達
成される。

【００１４】本発明の差動感知方式では、さらに演算増
幅器を使用するが、差動ケーブル電圧を感知するために
はこの演算増幅器だけが必要となる。

【００１５】本発明の上記およびその他の目的、特徴、
および利点は、添付図面に示す本発明の実施例に関する
以下の詳細な説明によって明らかになるだろう。

【００１６】

【実施例】以下にさらに詳細に示すように、基本的に、
本発明は、１本のケーブルの差動対の各ワイヤで両方の
データ状態を感知して、インタフェース上のマシン間の
アース・シフトとは無関係に、しかもそれに結合された
差動レシーバによってケーブルに提示される負荷インピ
ーダンスを低下させずに、障害検出を行うための、改良
型自動差動感知障害検査方法および装置について記載す
るものである。

【００１７】ここで図を参照して、本発明の改良型検出
システムおよびその動作方法について全般的に説明す
る。

【００１８】図１は、本発明の障害検出器３０に接続さ
れた典型的なディレクタ・デバイス・コネクタ（ＤＤ
Ｃ）１０を示している。ＤＤＣ１０は、一般に、差動デ
ータ入力ノード２０および２２と、電流基準入力ノード
２３と、出力５０および５１とを有する差動ドライバ１
２で構成される。差動ドライバ１２は、出力ノード５０
および５１を介して、ケーブル１６の近接端、すなわ
ち、ドライバに隣接する端部に固定された端末バイアス
・ネットワーク１４に結合され、次に、ケーブル１６を
介して、ケーブルの遠方端に付加された端末ネットワー
ク１８に結合されている。

【００１９】図２には、ＤＤＣ１０の等価回路が示され
ている。このモデルでは、差動ドライバ１２は理想的電
流ソース１２ａおよび理想的電流シンク１２ｂとして、
端末バイアス・ネットワークは抵抗器Ｒ１、Ｒ２、Ｒ
３、およびＲ４として、端末ネットワーク１８は抵抗器
Ｒ５およびＲ６として、ケーブルを形成するワイヤ対は
抵抗器Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１、およびＲ１
２として、それぞれ想定され、これらの構成要素で表さ
れている。同相電圧ソースＶ_cmは、大地電位の差を表
し、通常、±３ボルトである。

【００２０】差動ドライバ１２は、図３に回路図形式で
示されているが、基本的に、電流ソース４４と電流シン
ク４５との間に結合された４つの電流スイッチ４０、４
１、４２、および４３で構成される。電流スイッチ４０
および４１はＰＮＰトランジスタであり、電流スイッチ
４２および４３はＮＰＮトランジスタである。ＰＮＰト
ランジスタ４０および４１は、電流ソース４４を介して
電圧ソースＶＨにエミッタ結合しており、それぞれのベ
ースは差動入力２０および２２と、それぞれのエミッタ
結合ＰＮＰ補助スイッチング・トランジスタ４８および
４９のベースとに結合している。トランジスタ４０のコ
レクタは、差動出力５０に結合し、ＮＰＮ電流スイッチ
・トランジスタ４２を介して電流シンク４５に結合し、
さらに電圧ソースＶＬに結合している。

【００２１】同様に、トランジスタ４１のコレクタは、
差動出力５１に結合し、ＮＰＮ電流スイッチ・トランジ
スタ４３を介して電流シンク４５と電圧源ＶＬに結合し
ている。

【００２２】スイッチング・トランジスタ４８および４
９のエミッタは、共通の補助電流ソース５５を介して電
圧源ＶＨに結合している。また、スイッチング・トラン
ジスタ４８および４９のコレクタは、それぞれ電流スイ
ッチ・トランジスタ４３および４２のベースに交差結合
し、さらにバイアス源５４によってそれぞれの負荷抵抗
器５２および５３を介して電圧源ＶＬに結合している。

【００２３】上記のドライバ回路１２には抑止回路２１
が結合しているが、この抑止回路２１は、そのエミッタ
が電流ソース４４に結合している電流スイッチＰＮＰト
ランジスタ５６で構成される。トランジスタ５６のベー
スは、さらに抑止信号入力５７に結合し、補助バイアス
源５５にエミッタが結合されているＰＮＰ補助スイッチ
ング・トランジスタ５８のベースにも結合している。ト
ランジスタ５６のコレクタは、アースＧＮＤに結合し、
ＮＰＮ電流スイッチング・トランジスタ６０を介して電
流シンク４５と電圧源ＶＬに結合している。スイッチン
グ・トランジスタ５８のコレクタは、ＮＰＮトランジス
タ６０のベースに結合し、負荷抵抗器５９を介してバイ
アス源５４に結合している。

【００２４】動作中は、入力２０、２２、および５７に
データ・パルスが同期的に印加される。入力２０に印加
されるデータ・パルスがローで、入力２２および５７に
印加されるデータがハイであると想定すると、両方のＰ
ＮＰトランジスタ４０および４８がオンに切り替わり、
そこを電流が流れ、出力５１をすばやくＶＬ側に引き下
げる交差結合型ＮＰＮトランジスタ４３をオンにする。

【００２５】同時に、入力２０および５７に印加された
ハイ状態のデータ・パルスによって、ＰＮＰトランジス
タ４１、４９、５６、および５８がオフに切り替わり、
交差結合型ＮＰＮトランジスタ４２によって電流がトラ
ンジスタ４０を流れ、出力５０を電圧ソースＶＨ側に引
き寄せる。

【００２６】ドライバを抑止する場合は、入力２０およ
び２２をハイにすることができ、抑止入力５７がローに
引き下げられる。この結果、トランジスタ５６、５８、
および６０がすべてオンになり、ソース電流とシンク電
流はともにトランジスタ５６および６０を介してアース
ＧＮＤに直接分流される。

【００２７】ドライバ出力５０および５１に出力される
信号は、ネットワーク１４を介してケーブル１６に送ら
れる。ラインが正常で完璧に動作している場合、ケーブ
ルの任意の箇所で印加された差動電圧は駆動電流、電
源、およびネットワーク抵抗器の値に依存するが、同相
電圧には依存しない。

【００２８】しかし、これは、障害が発生したラインに
は該当しない。断線が発生しているケーブルの場合、す
なわち、ドライバ１２によってＶＨ側にバイアスされた
ワイヤ内の開回路の場合、ノード５０または５１でライ
ンに入力される電圧は、同相電圧に線形依存する。しか
し、所与の条件下では、正常ラインと障害発生ラインの
どちらの同相電圧も等しく、通常、前述の±３ボルトの
範囲内になる箇所が存在するので、先行技術の検出器で
このような断線が必ず検出されていたわけではない。

【００２９】正常時の差動電圧と障害時の差動電圧が等
しい場合の同相電圧はこの２つの状態の間で大幅に変化
するため、本発明は、両方のデータ状態の差動電圧が正
常かどうかを検査することで、上記の困難を克服するも
のである。

【００３０】本発明は、差動ドライバの入力ノード２０
および２２から出力ノード５０および５１までの間に図
１に示す障害検出器システム３０を追加することで、こ
れを達成する。

【００３１】本発明のこの障害検出器システム３０は、
ケーブル１６に発生した障害を測定し検出するものであ
るが、図１に示すように、その入力がドライバ１２の出
力ノード５０および５１に結合され、さらに測定対象の
ケーブル１６に結合される演算増幅器回路３２で構成さ
れる。この演算増幅器３２は、図５に詳しく示されてい
るが、その入力がノード５０および５１に結合し、その
出力３３がウィンドウ・コンパレータ回路３４に供給さ
れる、単純な演算増幅器である。

【００３２】演算増幅器回路３２およびウィンドウ・コ
ンパレータ回路３４に加え、レプリカ・ドライバ３６も
存在するが、これはドライバ１２と同一か、ドライバ１
２の縮小版であってもよく、データ入力２０および２２
と共通の入力を有し、その出力６１および６２は抵抗器
分周器ネットワーク３８に結合している。

【００３３】このレプリカ・ネットワーク３８は、ケー
ブル１６と、それに関連するバイアス端末ネットワーク
１４および１８の公称値を複製するよう設計され、基本
的に、図４に示す抵抗器セットで構成されている。この
抵抗器セットの抵抗器Ｒ１、Ｒ２、Ｒ３、およびＲ４は
バイアス端末ネットワーク１４と同一であり、抵抗器Ｒ
５およびＲ６は端末ネットワーク１８と同じである。抵
抗器Ｒ１３およびＲ１４は、ケーブル１６の最大長の半
分に等しい理想的なワイヤ対を表し、このようなケーブ
ルで検出される寄生抵抗、バイアス抵抗などのすべての
抵抗を補正するが、レプリカ・ドライバ３６の電流出力
は、ドライバ１２の公称出力電流の１／８になるように
設計されている。このため、ネットワーク３８内のこれ
らの抵抗器は、図２に示す抵抗器Ｒ７〜Ｒ１２によって
表される、端末抵抗、バイアス抵抗、および寄生抵抗の
各公称値を使って計算した値の８倍になる。

【００３４】レプリカ・ドライバ３６の出力６１および
６２は、差動単端変換器４０にも結合し、さらにケーブ
ル１６の最大長の半分に等しい理想的なＤＤＣケーブル
用の上下の電圧しきい値を生成する機能を有するしきい
値生成器４２を介して、ウィンドウ・コンパレータ回路
３４に結合する。このウィンドウ・コンパレータ回路３
４の出力１１７は測定された障害を示す。

【００３５】レプリカ・ドライバ３６、差動単端変換器
４０、およびしきい値生成器４２については、図６に回
路図形式で示されている。この回路のドライバ部分は、
形式、機能、および動作の点で図３のドライバとほぼ同
じであるが、抑止回路２１を含まず、しかも差動ドライ
バ１２によって引き出された電流の１／８程度しか電流
を引き出さないように縮小して設計されているため、レ
プリカ・ドライバまたは「ミニドライバ」と見なされて
いる。

【００３６】このレプリカ・ドライバでは抑止回路２１
が欠落しているので、ドライバ１２が抑止され、データ
入力２０および２２がともにハイになっている場合に対
応するため、差動入力２０および２２と、レプリカ・ド
ライバの電流スイッチ４０ａ、４１ａ、４２ａ、および
４３ａとの間に、フォロワ・トランジスタ６３および６
４と、負荷抵抗器６５、６６、６７、および６８と、バ
イアス抵抗器６９および７０とを挿入することをお勧め
する。このような従動トランジスタと、それに関連する
抵抗器６５〜７０がないと、レプリカ電流ソース４４ａ
が飽和し、共通の電流基準源に影響し、さらにこの共通
の電流基準源を使用する可能性がある他のドライバの電
流にも影響する恐れがある。

【００３７】レプリカ・ドライバ３６によって生成され
た電圧は、図１に示すように出力６１および６２に結合
してレプリカ・ネットワーク３８に結合し、そこで生成
された電流は、アースＧＮＤに関する差動方式で単端変
換器４０によって上記のノード６１および６２で感知さ
れる。この単端変換器４０では、ドライバの出力ノード
６１および６２間の差に等しい電圧（符号を含む）がそ
の出力ノード６４で出力されるほど大きい利得が得られ
る。

【００３８】変換器４０は、トランジスタ６５、６６、
６７、６８、７７、および７９だけでなく、ダイオード
Ｄ８、Ｄ９、およびＤ１０と、抵抗器６９、６９ａ、７
０、７１、７２、７４、７５、７６、８２、８３、８
４、および８７と、コンデンサＣ１とを含む。当業者に
は明らかなように、この比較回路は基本的に、図５に示
すものと同様の演算増幅器である。このような演算増幅
器の使用法と動作は周知であるため、ここでは動作につ
いてさらに説明する必要はない。しかし、抵抗器７４お
よび７６が一緒になって演算増幅器の帰還抵抗器を構成
することに留意されたい。この帰還抵抗器をタッピング
して抵抗器７４および７６を形成すると、出力トランジ
スタ７４は、しきい値電圧生成回路４２が必要とする出
力抵抗器の１つとしても機能し、電圧しきい値出力８０
（ロー）および８１（ハイ）を生成するために抵抗器７
３とともに機能する。

【００３９】しきい値生成器４２は、基本的に、トラン
ジスタ８５と、ダイオードＤ９と、抵抗器８６および８
７だけでなく、出力抵抗器７３と、共用出力抵抗器７４
とで形成される電流ミラーを含み、変換器４０によって
ノード６４で設定された電圧を超えるＩＲ降下（抵抗器
７４による）とその電圧未満のＩＲ降下（抵抗器７３に
よる）を使用して、しきい値レベルを設定する。この設
定は、抵抗器７３および７４によって１／Ｒまで電流を
引き下げることで行われる。抵抗器７３および７４によ
って引き出された電流は、バンドギャップ生成器や抵抗
器と同程度に単純であると思われる基準生成器から導出
することができる。この電流は、バイアス電流入力端子
８８に供給され、ダイオードＤ９と、抵抗器８５および
８６と、トランジスタ８５によって形成された電流ミラ
ーによって、トランジスタ８５のコレクタ端子にミラー
リングされる。抵抗器７３および７４を通るこの電流に
よって、電源や温度の変化に鈍感で、集積回路として作
成された場合にはデバイス処理にも鈍感な電圧降下が発
生する。電流値と、電流ミラー抵抗器８６および８７の
値は、ノード６４で発生する差圧より約１２５ｍＶ高い
しきい値と約１２５ｍＶ低いしきい値が得られるように
選択される。

【００４０】ウィンドウ・コンパレータ回路３４につい
ては、図７に回路図形式で示されているが、この回路は
ライン３３で演算増幅器３２の出力を受け取り、出力８
０および８１でしきい値生成器４２によって設定された
しきい値レベルを受け取る。入力３３は電流ソース・ト
ランジスタ９７に結合しているが、このトランジスタ９
７は、演算増幅器３２用に十分なバイアス電流を残しな
がら、ノード８０および８１の入力差動電圧がその最も
マイナス側にあるときに、ウィンドウ・コンパレータ回
路３４が必要とするすべての電流を提供できるだけの十
分なバイアスを供給しなければならない。ライン３３
は、電圧が正常範囲内かどうかを判断する二段ＮＰＮ比
較器の入力にも接続されている。図７に示すように、比
較器の第一段は、トランジスタ９８、９９、１００、お
よび１０１を含み、入力３３の電圧と、入力８０および
８１で発生した基準電圧とを比較する。ノード３３にお
ける増幅器の出力電圧が、ノード８１に出力される電圧
より高いか、ノード８０に出力される電圧より低い場
合、ソース・トランジスタ１０５または１０６からの電
流が抵抗器１０７に向けられる。このため、ノード１０
８の電圧がノード１０９および１１０の電圧より低下
し、比較器３４の第二段にあるトランジスタ１１１がオ
フ状態に維持される。次に、第二段のバイアス・ソース
・トランジスタ１１２からの電流がトランジスタ１１３
および１１４に流れ込み、Ｐ型ＦＥＴトランジスタ１１
５および１１６で構成される電流ミラーに流れ込む。そ
の結果、障害検出器の出力段３５を活動化するのに使用
する電流が出力１１７に発生する。

【００４１】この障害検出器の出力段は、トランジスタ
トランジスタ論理出力を有する単純なＯＲゲートであ
る。

【００４２】図１に示すように、複数のチャネルを使用
し、そのチャネルをノード８０および８１に接続された
ファンアウトを介して障害検出器の出力段３５に結合
し、いずれのチャネルからの電流によっても出力障害検
出器３５が起動されるようにすることができることに留
意されたい。

【００４３】しきい値生成器４２によって生成された出
力電圧が、ノード８０および８１に出力される電圧の範
囲内である場合、ノード１０９および１１０の電圧は、
ノード１０８の電圧未満に保持される。このため、トラ
ンジスタ１１３および１１４はオフに保持され、トラン
ジスタ１１２からの電流がすべてトランジスタ１１１を
介して電源に向けられる。その結果、出力ノード１１７
には公称ゼロの電流が流れることになる。

【００４４】比較器の第一段のみを使用すると、障害が
ない場合、特に高温時に、出力ノード１１７に漏れるレ
ベルが許容範囲を超えてしまい、このノードに複数のユ
ニットが共通して接続されていると見なされる。第二段
はこのような影響を低減するものである。

【００４５】障害検出器が抑止されると、トランジスタ
９７、１０５、および１０６のベースに印加される基準
ノード８８が遮断、すなわち、流動化される。その結
果、演算増幅器３２とコンパレータ回路３４の両方にゼ
ロ電流が発生する。この電流発生は、障害検出器が非活
動状態のときにＤＤＣ上に置かれるリアクタンス負荷を
最小限にするために行われる。

【００４６】これで、本発明の実施例の説明は完了であ
る。ここに記載した本発明の範囲を逸脱せずに上記のプ
ロセスに変更を加えることは可能なので、上記の説明ま
たは添付図面に示されたすべての事項は限定ではなく例
示として解釈すべきものである。したがって、特許請求
の範囲に示した本発明の精神および範囲を逸脱せずに、
当業者には上記以外の代替態様および変更態様が明らか
になるだろう。

【００４７】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００４８】（１）ケーブルの障害の検出がアース・シ
フトとは無関係であるケーブル障害検出システムにおい
て、複数のワイヤ対を含み、各ワイヤ対がバイアス端末
ネットワークと端末ネットワークとを含むケーブルと、
前記ワイヤ対のそれぞれに差動電圧を差動印加するため
の手段と、前記ケーブルの各ワイヤ対に印加された差動
電圧を差動感知するための手段と、前記ケーブルの各ワ
イヤで感知した前記差動電圧と、一対の事前設定しきい
値電圧とを比較するための比較手段とを含む、ケーブル
障害検出システム。（２）ケーブルの障害の検出がアース・シフトとは無関
係であるケーブル障害検出システムにおいて、前記ケー
ブルに差動電圧を差動印加するための手段と、前記ケー
ブルに印加された差動電圧を差動感知するための手段
と、前記ケーブルで感知した前記差動電圧と、一対の事
前設定しきい値電圧とを比較するための比較手段とを含
む、ケーブル障害検出システム。（３）前記システムが、さらに前記ワイヤ対のそれぞれ
に前記差動電圧を印加するための第一のドライバ回路を
含み、前記比較手段が、既知の抵抗ネットワークに差動
信号を印加し、前記ネットワークの出力をしきい値生成
器に印加して、前記事前設定しきい値電圧を生成するた
めの第二のドライバを含むことを特徴とする、上記
（１）に記載のシステム。（４）前記比較手段が、さらに前記事前設定電圧と前記
感知電圧とを比較し、前記比較において差が検出された
ときに出力信号を生成するためのウィンドウ・コンパレ
ータ回路と、前記コンパレータ回路の出力に結合され
た、前記出力信号が前記コンパレータ回路によって生成
されたときに前記ケーブルの障害を示すための、障害セ
ンサとを含むことを特徴とする、上記（２）に記載のシ
ステム。（５）前記第一のドライバがさらに抑止回路を含むこと
を特徴とする、上記（３）に記載のシステム。（６）前記抵抗ネットワークが、測定中のケーブルの抵
抗値の１／２に等しい抵抗値を有することを特徴とす
る、上記（３）に記載のシステム。（７）前記バイアス端末ネットワークがドライバ回路に
隣接するケーブルの近接端に結合し、端末ネットワーク
がケーブルの遠方端に結合していることを特徴とする、
上記（１）に記載のシステム。（８）前記しきい値生成器が、差動出力を有するドライ
バ回路と、測定中のケーブルの抵抗値の１／２に等しい
抵抗値を有する抵抗ネットワークと、前記差動出力に結
合された単一出力を有する単端比較器と、前記単一出力
に結合された、選択された出力で一対のしきい値電圧を
設定するための電流ミラーとを含むことを特徴とする、
上記（２）に記載のシステム。

【図面の簡単な説明】

【図１】ケーブルを使用する差動モード・インタフェー
スで実際に使用される、本発明の改良型障害検出システ
ムのブロック図である。

【図２】本発明によって測定されたディレクタ・デバイ
ス・コネクタＤＤＣインタフェース用の等価回路を示す
図である。

【図３】本発明で使用できる差動ドライバの回路図であ
る。

【図４】差動デバイス・コネクタを測定するのに必要な
分圧器ネットワークの回路図である。

【図５】ケーブルに結合された、図１の演算増幅器を示
す図である。

【図６】選択済みしきい値電圧を発生するのに必要な装
置の回路図である。

【図７】図１のウィンドウ・コンパレータ回路の回路図
である。

【符号の説明】

１０ディレクタ・デバイス・コネクタ（ＤＤＣ）１２差動ドライバ１４端末バイアス・ネットワーク１６ケーブル１８端末ネットワーク２０差動データ入力ノード２１抑止回路２２差動データ入力ノード２３電流基準入力ノード３０障害検出器３２演算増幅器３４ウィンドウ・コンパレータ回路３６レプリカ・ドライバ３８レプリカ・ネットワーク４０差動単端変換器４２しきい値生成器５０出力５１出力

Claims

【特許請求の範囲】

【請求項１】ケーブルの障害の検出がアース・シフトと
は無関係であるケーブル障害検出システムにおいて、複数のワイヤ対を含み、各ワイヤ対がバイアス端末ネッ
トワークと端末ネットワークとを含むケーブルと、前記ワイヤ対のそれぞれに差動電圧を差動印加するため
の手段と、前記ケーブルの各ワイヤ対に印加された差動電圧を差動
感知するための手段と、前記ケーブルの各ワイヤで感知した前記差動電圧と、一
対のしきい値電圧とを比較するための比較手段とを含
む、ケーブル障害検出システム。
【請求項２】ケーブルの障害の検出がアース・シフトと
は無関係であるケーブル障害検出システムにおいて、前記ケーブルに差動電圧を差動印加するための手段と、前記ケーブルに印加された差動電圧を差動感知するため
の手段と、前記ケーブルで感知した前記差動電圧と、一対のしきい
値電圧とを比較するための比較手段とを含む、ケーブル
障害検出システム。
【請求項３】前記システムが、さらに前記ワイヤ対のそ
れぞれに前記差動電圧を印加するための第一のドライバ
回路を含み、前記比較手段が、既知の抵抗ネットワークに差動信号を
印加し、前記ネットワークの出力をしきい値生成器に印
加して、前記しきい値電圧を生成するための第二のドラ
イバを含むことを特徴とする、請求項１に記載のシステ
ム。
【請求項４】前記比較手段が、さらに前記しきい電圧と
前記感知電圧とを比較し、前記比較において差が検出さ
れたときに出力信号を生成するためのウィンドウ・コン
パレータ回路と、前記コンパレータ回路の出力に結合された、前記出力信
号が前記コンパレータ回路によって生成されたときに前
記ケーブルの障害を示すための、障害センサとを含むこ
とを特徴とする、請求項２に記載のシステム。
【請求項５】前記第一のドライバがさらに抑止回路を含
むことを特徴とする、請求項３に記載のシステム。
【請求項６】前記抵抗ネットワークが、測定中のケーブ
ルの抵抗値の１／２に等しい抵抗値を有することを特徴
とする、請求項３に記載のシステム。
【請求項７】前記バイアス端末ネットワークがドライバ
回路に隣接するケーブルの近接端に結合し、端末ネット
ワークがケーブルの遠方端に結合していることを特徴と
する、請求項１に記載のシステム。
【請求項８】前記しきい値生成器が、差動出力を有するドライバ回路と、測定中のケーブルの抵抗値の１／２に等しい抵抗値を有
する抵抗ネットワークと、前記差動出力に結合された単
一出力を有する単端比較器と、前記単一出力に結合された、選択された出力で一対のし
きい値電圧を設定するための電流ミラーとを含むことを
特徴とする、請求項２に記載のシステム。