JPH03143036A

JPH03143036A - 伝送システムのバスオープン・ショート検出方法

Info

Publication number: JPH03143036A
Application number: JP1279708A
Authority: JP
Inventors: Atsuhiko Suzuki; 敦彦鈴木; Yusaku Himono; 桧物　雄作
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 1989-10-30
Filing date: 1989-10-30
Publication date: 1991-06-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、伝送システムのバスオープン・ショート検出
方ｌ去に関する。

（従来の技術及び解決すべき課Ｍ）複数の電子ユニット間の電気的なシリアルデータ通信シ
ステムにおいて、データの伝送として、雑音に対する影
響を減する目的として、平衡型伝送路を用いることは良
く知られている。

このような伝送システムを自動車等の悪環境及び高い信
頼性を要求される場所に適用した場合、平衡型伝送路の
片側がオーブン或いはＧＮＤ、バッテリ電圧にショート
するといった故障においても、伝送システムがダウンす
ることなく伝送可能であることが要求される。このよう
な要求に基づいた（云送回路は例えば、特開昭６４−１
２６３３　、特開昭６１−２２０５２９号公報に開示さ
れている。

しかしながら、前者（特開昭６４−４２６３３）におい
ては例えば、バスの一方の伝送線がショートした場合、
他方の伝送線のみで伝送即ち、送・受信を行なうために
伝送速度が高くなると伝送不能になる点、及びバスの伝
送線が非常に大きな電圧例えば、５ｖで作動するシステ
ムにおいて数百Ｖにショートした場合に破壊しないよう
にするには、非常に大きく、且つ効果な保護回路を必要
とする。

また、後者（特開昭６ｌ−２２０５２９）においても、
バスの伝送線がショートしても伝送可能である短絡電圧
が限られており、例えば、５Ｖで作動するシステムにお
いてバスの一方の伝送線が＋１２Ｖにンヨートした場合
伝送不能となる。また、数百Ｖにショートしても破壊し
ないようにするには特別な保護回路を必要とするという
問題がある。

自動車用としての通信システムにおいては、このように
バスの伝送線の一方がオープン或いは一定電圧にショー
トした場合でも伝送可能とし、高速で伝送し、しかも、
自動車内で発生し得る数百Ｖのサージ電圧に接続されて
も破壊しない伝送受信回路が必要である。

バスの一方の伝送線が一定電圧に固定しても伝送可能で
あり、且つバスの一方の伝送線が数百Ｖの高い電圧に固
定されても破壊しない伝送システムとしてはパルストラ
ンスを利用した′ものが提案されている。このような伝
送システムはシ１１えば、特開昭５０−２９１１７号公
報に開示されている。しかしながら、この方法は、ノー
ドの入り口等でバスの片側の伝送線がオープンになった
場合には伝送不能となるという問題がある。

そこで、本件出願人は、先に、３本以上の伝送線を含む
バスの各伝送線と、ライントライバとラインレシーバと
を含む複数の送・受信回路を（ＩＨえた伝送回路におい
て、前記各伝送線に前記複数の送・受信回路を夫々パル
ストランスを介して接続し、且つ各パルストランスと各
伝送線とは少なくとも各二次巻線の両端と当該二次巻線
に設けた中間タップとに接続するように構成した伝送回
路を提案している。

この伝送回路によれば、バスの一方の伝送線がオープン
或いは一定電圧にショートした場合でも伝送可能であり
、しかも、伝送線の一方が数百Ｖの電圧に接触した場合
でも容易に破壊することがない。

しかしながら、かかる伝送回路を使用した場合でも、バ
スの伝送線に断線、ショート等の故障が発生した場合に
はこれを逸早く検出して適切に対処することが必要不可
欠である。

本発明は上述の点に鑑みてなされたもので、３本以上の
伝送線を含むバスの各伝送線にパルストランスを介して
送・受信回路を接続した伝送システムの、前記バスの各
伝送線の正常又はオープン・ショート等の異常を簡単に
検出することができる伝送システムのバスオープン・シ
ョート検出方法を提供することを目的とする。

（課題を解決するための手段）上記目的を達成するために本発明によれば、３本以上の
伝送線を含むバスの各伝送線に複数の送・受信回路を夫
々パルストランスを介して接続し、且つ各パルストラン
スと各伝送線とを少なくとも各二次巻線の両端と当該二
次巻線の中間タップとに接続する伝送システムの、前記
複数のノードの中の少なくとも１個のノードにテスト信
号を送信する送信手段を設け、テスト時に前記バスのテ
ストすべき伝送線にテスト信号を送信し、他の各ノード
には前記バスの各伝送線に接続され前記伝送線に送信さ
れたテスト信号を受信する受信手段を設け、受信した前
記テスト信号の信号レベルを判別することにより前記テ
スト信号を送信した伝送線のオープン・ショートを判断
するするようにしたものである。

（作用）バスのオープン・ショートテスト時に、送信手段を備え
る特定のノードからバスのテストすべき伝送線にのみテ
スト信号を送信する。池のノードは夫々受信手段により
前記伝送線に送信されたテスト信号を受信し、当該受信
したテスト信号の信号レベルを判別して前記伝送線が正
常であるか、又は異常（オープン、ショート）であるか
を判別する。かかるテストを各伝送線毎に行なう。この
ようにして前記特定のノードと他の各ノードとの一間の
バスの各伝送線のオープン・ショートを検出する。

（実施例）以下本発明の一実施例を添付図面に基づいて詳述する。

第１図は本発明を適用した伝送システムを示し、バス１
は、複数例えば、３本の伝送線２〜４により構成されて
おり、これらの各伝送線２〜４には複数例えば、４個の
送・受信回路（以下「ノード」という）５〜８が接続さ
れている。

ノード５は第２図に示すように構成されており、パルス
トランス１０の一次巻線１１の両端の端子１１ａ、ｌｌ
ｂは夫々コンパレータ１３．１４の各一方の入力端子に
接続され、中間タップの端子１１ｃは電源＋Ｖｃｃに接
続されている。そして、コンパレータ１３、Ｉ４の各他
方の入力端子は夫々参照電圧＋Ｖｒｅｆに、出力端子は
送・受信ロジック回路１５に接続されている。これらの
コンパレータ１３．１４によりラインレシーバが構成さ
れている。

トランジスタＴｒｉ、Ｔｒ２の各コレクタは抵抗Ｒ１，
Ｒ２を介して端子１１ａ、ｌｌｂに、各ベースは送・受
信ロジック回路１５に接続され、各エミッタは接地され
ている。これらのトランジスタＴｒ　ｌ、Ｔｒ２により
ライントライバが構成されている。そして、パルストラ
ンス１０の二次巻線１２の両端の端子１２ａ、１２ｂ及
び中間タップの端子１２ｃはカップリングコンデンサＣ
１、Ｃ２、Ｃ３を介して接続端子５ａ、５ｂ、５Ｃに接
続され、これらの接続端子５ａ〜５Ｃはバスｌの伝送線
２〜・１に接続されている。

他のノード６〜８もノード５と同様に構成されている。

このようにして各ノード５〜８は、夫々カップリングコ
ンデンサ及びパルストランスを介してバスｌの各伝送線
２〜・１に接続されて伝送システムを構成している。

そして、これらのノード５〜８の中の何れか１個のノー
ド例えば、ノード５にはテスト信号送信回路２０が設け
られており、他のノード６〜８には第４図に示すように
テスト信号受信回路３０が設けられている。

第３図において、テスト信号送信回路２０の抵抗Ｒ４〜
Ｒ６の各一端は夫々カップリングコンデンサＣ１−Ｃ５
の接続端子５ａ〜５ｃ側に接続され、各他端はインバー
タ２１〜２３を介して論理回路２４に接続されている。

抵抗Ｒ４〜Ｒ６は、保護用の抵抗で、比較的小さい抵抗
値に設定されている。また、インバータ２１〜２３は非
テスト時には高インピーダンスとなるように構成されて
いる。

ノード６のテスト信号受信回路３０（第４図）の抵抗Ｒ
７〜Ｒ９の各一端は夫々カップリングコンデンサＣ４〜
Ｃ６の入力端子６ａ〜６ｃ側に接続され、各他端はコン
パレータ３１，３２の各−方の入力端子に接続されると
共にコンデンサＣ７を介して接地されている。抵抗Ｒ１
０、Ｒ１１、Ｒ１２の直列回路の一端は電源＋Ｖｃｃに
接続され、他端は接地されている。コンパレータ３１の
他方の入力端子は抵抗ＲＩＯとＲ，１１との接続点Ｂに
接続され、コンパレータ３２の他方の入力端子は抵抗Ｒ
１１とＲ１２との接続点Ｃに接続されている。そして、
コンパレータ３１３２の各出力端子はオア回路３３の各
入力端子に接続されている。

このオア回路３３の出力端子３３ａは例えば、判別回路
３４に接続される。この判別回路３・１はオア回路３３
からの入力信号の信号レベルにより伝送線２〜４の正常
、異常（オープン・ショート）を判断する。

以下に作用を説明する。

先ず、ノード５と６との間における信号の送・受信につ
いて簡単に説明する。第２図において、ノード５のトラ
ンジスタＴｒｉとＴｒ２とは送・受信ロジック回路１５
により送信すべきディジタル信号に応じて交互にオン−
オフ制御される。トランジスタＴｒｌがオンのときには
電源＋Ｖｃｃからパルストランス１０の一次巻線１１の
中間端子１１ｃ→端子１１ａ→トランジスタＴｒｉの経
路で電流が流れ、端子１１ｃｍ１１ａ間に電圧がｅ発生
し、二次巻１ｉ１１２の端子１２ｂ−１２ａ間に電圧２
ｅが発生する。この電圧２ｅは、バスｌの各伝送線２〜
４が正常の場合には伝送線３−２間に印加されて信号電
流が流れる。

このバスＩの伝送線３．２開の電圧２ｅはノード６（第
４図）のパルストランスＩ６の二次巻線１８の端子１８
ａ−１８ｂ間に印加され、−次巻線１７の端子１７ａ−
１７ｂ間に電圧２ｅが誘起される。そして、このノード
６は当該電圧２ｅを夫々ラインレシーバを介して取り込
み、ノード５から送信された信号を復元する。他のノー
ド７．８もノード６と同様にして、ノード５から送信さ
れた信号を受信する。

また、バスｌの伝送線２〜４の中の何れか一本例えば、
伝送線２が断線した場合には、伝送線３−４間の電圧、
ｅがノード６のパルストランス１６の二次巻線１８の端
子１８ｂ−１８ｃ間に印加されて伝送線３−４間に信号
電流が流れ、パルストランス１６の一次巻線１７の端子
１７ａ−１７ｂ間に前記２ｅの電圧が発生する。これに
より、ノード６はノード５からの信号を受信することが
可能となる。他のノード７．８もノード６と同様にして
ノード５からバスｌに出力された信号を受信する。

次に、第３図、第４図及び表１を参照しつつバスＩの伝
送線２〜４のオープン・ショートの検出について説明す
る。

尚、説明の便宜上ノード５の論理回路２４は例えば、６
Ｖのテスト信号を出力するものとする。

また、ノード６（第４図）のテスト信号受信回路３０の
抵抗Ｒ７〜Ｒ９を夫々２Ω、これらの抵抗Ｒ７〜Ｒ９の
接続点をＡとする。また、コンパレータ３１，３２の参
照電圧即ち、抵抗ＲＩＯ−Ｒ１２からなる分圧回路の接
続点Ｂ、Ｃの各電圧を、夫々２．５　ＶＳｌ、５　Ｖと
する。他のノード７．８もノード６と同様とする。

先ず、ノード５は、テスト信号を送出する前にテスト開
始信号を多重伝送により各ノード６〜８に知らせる。次
いで、テスト信号送信回路２ｏの論理回路２４は、バス
Ｉの伝送線２〜４のオープン・ショートをテスト１〜テ
スト３の順にテストする。このテスト時には各インバー
タ２１〜２３は低インピーダンスとなる。

ノード５の論理回路２４は、伝送線２のオープン・ショ
ートを検査するテスト１において、伝送線２のみに６Ｖ
のテスト信号を出力し、伝送線２の電圧を６ｖ、他の伝
送線３．４の電圧をＯｖとする（第１表［Ｉ］〜［ＩＶ
］の各テストｌ）。このとき、ノード６のテスト信号受
信回路３０の接続点Ａの電圧が２Ｖとなり、コンパレー
タ３１．３２の各出力が「ローレベル」　（以下「０」
という）となり、オア回路３３の出力が０となった場合
（第１表［Ｉ］のテストＩ）には、前記判別回路３４が
、伝送線２は正常であると判断する。

また、ノード６の接続点Ａの電圧がＯｖとなり、コンパ
レータ３１の出力がＯ，コンパレータ３２の出力が「ハ
イレベル」　（以下ｒｌＪとイウ）トなり、オア回路３
３の出力が１となった場合（第１表［１１］のテスト１
）には、伝送線２はオープンしていると判断される。

また、ノード６の接続点Ａの電圧が４Ｖとなり、コンパ
レータ３１の出力が１、コンパレータ３２の出力が０と
なり、オア回路３３の出力が１となった場合（第１表［
１１１］のテスト１）には、伝送線２が例えば、＋１２
ｖにショートしたと判断される。

また、ノード６の接続点Ａの電圧がｏＶとなり、コンパ
レータ３１の出力が０１コンパｔ／−４３２の出力が１
となり、オア回路３３の出力が１となった場合（第１表
［ＩＶ］のテストｌ）には、伝送線２がＯｖにショート
したと判断される。

他の伝送線３．４のオープン・ショートのテストについ
ても上記伝送線２のテストの場合と同様にして行なう（
第１表［Ｉ］〜ＥＵのテスト２、テスト３）。

このようにして、ノード５とノード６との間のバスｌの
各伝送線２〜４のオープン・ショートを検出することが
できる。同様にして、ノード５とノード７、ノード５と
ノード８との間のバスｌの各伝送線２〜４のオープン・
ショートを検出する。

このようなバス１の各伝送線２〜４のオープン・ショー
トの検査は、所定のタイミング例えば、エンジンキーを
投入した時、或いは車両の走行時に成る時間毎に繰り返
して行なう。

（以下余白）第表ところで、第１表から明らかなように、バス１の各伝送
線２〜４が正常である場合にはテスト１〜３の何れにお
いてもノード６のオア回路３３の出力か０となり、何れ
か一本の伝送線がオープン又はショートしている場合に
はテスト１〜テスト３の何れかにおいてオア回路３３の
出力が１となる。従って、テストｌ−テスト３における
オア回路３３の出力結果により、伝送線２〜１が正常で
あるか又は異常即ち、オープン・ショートしているかを
判断することができる。

尚、上記実施例においては、ノード６の受信回路３０の
オア回路３３の出力によりバスｌの各伝送線２〜１１の
正常又はオープン・ショートをテストする場合について
記述したが、これに限るものではなく、各テストｌ−テ
スト３毎のノード６の接続点Ａの電圧、コンパレータ３
１．３２の各出力等に基ついて、各伝送線２〜４の異常
の詳細即ち、第１表のＣＩ］〜［［Ｖ］に示すような各
伝送線２〜４のオープン、＋１２Ｖシヨート、ＯＶンヨ
ート等を判断するようにしてもよい。

４゜（発明の効果）以上説明したように本発明によれば、３本以上の伝送線
を含むバスの各伝送線に複数の送・受信回路を夫々パル
ストランスを介して接続し、且つ各ハルストランスと各
伝送線とを少なくとも各二次巻線の両端と当該二次巻線
の中間タップとに接続する伝送システムの、前記複数の
ノードの中の少なくとも１個のノードにテスト信号を送
信する送信手段を設け、テスト時に前記バスのテストす
べき伝送線にテスト信号を送信し、他の各ノードには前
記バスの各伝送線に接続され前記伝送線に送信されたテ
スト信号を受信する受信手段を設け、受信した前記テス
ト信号の信号レベルを判別することにより前記テスト信
号を送信した伝送線のオープン・ショートを判断するこ
とにより、前記バスの各伝送線の正常又はオープン・シ
ョート等の異常を容易に判断することが可能となるとい
う優れた効果がある。

【図面の簡単な説明】

第１図は伝送システムの一実施例を示す接続図、第２図
は第１図のノードの回路構成図、第３図は第２図のノー
ド５に組み込まれた本発明に係る伝送システムのハスオ
ープン・ショート検出力ｌ去を実施するためのテスト信
号送信回路の一実施例を示す回路図、第４図は第１図の
ノード６に組み込まれた本発明に係る伝送システムのバ
スオープン・ショート検出方法を実施するためのテスト
信号受信回路の一実施例を示す回路図である。１・・・バス、２〜４・・・伝送線、５〜８・・・ノー
ド、ｌ０１１６・・・パルストランス、１１．１７・・
−次巻線、１２、Ｉ８・・・二次巻線、１３．１４．３
１．３２・・・コンパレータ、１５・・・送・受信ロジ
ック回路、２０・・・テスト信号送信回路、３０・・・
テス［・信号受信回路、３４・・・判別回路。

Claims

【特許請求の範囲】

３本以上の伝送線を含むバスの各伝送線に複数の送・受
信回路を夫々パルストランスを介して接続し、且つ各パ
ルストランスと各伝送線とを少なくとも各二次巻線の両
端と当該二次巻線の中間タップとに接続する伝送システ
ムの、前記複数のノードの中の少なくとも１個のノード
にテスト信号を送信する送信手段を設け、テスト時に前
記バスのテストすべき伝送線にテスト信号を送信し、他
の各ノードには前記バスの各伝送線に接続され前記伝送
線に送信されたテスト信号を受信する受信手段を設け、
受信した前記テスト信号の信号レベルを判別することに
より前記テスト信号を送信した伝送線のオープン・ショ
ートを判断することを特徴とする伝送システムのバスオ
ープン・ショート検出方法。