JPH0341842A - 伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、自動車等に使用される伝送システムに関する
。

（従来の技術及び解決すべき課題） 自動車内のデータ通信においては、データを誤ったり、
データ伝送が出来ないようなことがあった場合、その故
障の内容によっては重大な結果を招くこととなる可能性
がある。しかも、自動車内の環境は、一般的な民生レベ
ルに比べて厳しく、種々の故障が発生する可能性が高い
。このため車両に搭載される伝送装置は、高い信頼性が
要求される。

そこで、自動車内の多重伝送システムにおいては平衡型
の伝送システム即ち、ツイストペア線に互いに相反する
符号を有する信号により駆動するシステムを採用して、
外部からの雑音或いは外部への雑音の減少を図る一方、
伝送線の一方がグランドとショートしたり或いはオープ
ン等の故障が発生した場合でも、２本の線を一種の二重
系とし、残った他方の伝送線により非平衡伝送を行なう
ようにしている。

例えば、差動型伝送線夫々に接続された複数の受信ステ
ップを使用し、プロトコルに特有なビット順序列を検出
し、正しく検出したステップを選択するようにしたもの
（特開昭６４−１２６３３号）か提案されている。しか
しなから、この方式においては、伝送方式の違いにより
ビット順序列の検出が異なるために、受信回路とその順
序列を検出して信号を取り出すロジック回路とを切り離
すことが出来ない。

一方、第６図に示すようなコンデンサによるカップリン
グ方式（特願昭６３−９０１００号）もある。これ（ま
、カップリングコンデンサ４０を介して伝送線Ａ、Ｂに
差動増幅器４１の各入力端子を接続し、当該差動増幅器
４１の出力をレベルシフト回路４２を介して一方の入力
端子にスレショルド電圧ＶＴＨが印加されている比較器
４３の他方の入力端子に接続して構成したものである。

このコンデンサによるＡＣ結合方式によれば、カップリ
ングコンデンサ４０により直流分をカットするために伝
送線の一側が一定電位に固定された場合でも直流分をカ
ットし、差動増幅器４（により受信可能である。しかも
、プロトコルに拘らず伝送線の何れか一側の故障でも伝
送可能であり、ロジック回路と伝送線とのインターフェ
ース回路の分離が可能である。

ところで、伝送線同士のショートも自動車内では起こり
得る。また、一つのノードの通信制御部が故障してドミ
ナント即ち、伝送線で異なる出力が衝突した時優先する
側に固定し、他に接続されているノード同士の通信を妨
げることも起こり得る。これらの故障は、システム全体
の通信を不能にさせる可能性がある。従って、信頼性を
更に高めるためにはこれらの故障に対してもシステムの
伝送を行えるようにする必要がある。しかしながら、上
述のコンデンサによるカップリング方式は、前述したよ
うな伝送線同士のショートには対処することができない
。

本発明は上述の点に鑑みてなされたもので、伝送線同士
のショート等が発生しても伝送可能な伝送システムを提
供することを目的とする。

（課題を解決するための手段） 上記目的を遠戚するために本発明によれば、各入力端子
が、互いに符号が反対の信号を伝送する２本の伝送線に
接続され、差動分の電圧をパルスとして検出する受信回
路と送信回路とバイアス回路とを備える伝送システムに
おいて、何れか一方の伝送線の信号のみを受信する第１
の比較手段と、受信回路の出力と第１の比較手段の出力
との何れか一方を選択する選択手段と、何れか他方の伝
送線の信号のみを受信する第２の比較手段と、受信回路
の出力と第２の比較手段の出力とを論理演算してその時
間比又は時間長を計測−し、その計測結果に基づいて前
記選択手段を切り替えて受信回路の状態及び送信回路及
びバイアス回路の各状態を変化させる計測手段とを備え
た構成としたものである。

（作用） 選択手段は、伝送システムの正常時には受信回路からの
入力信号を選択して受信信号とする。計測手段は、受信
回路の出力と第２の比較手段から入力する信号に基づい
て論理演算し、その演算結果の時間比又は時間長を計測
することにより、伝送線同士のショート又は一方の伝送
線のバッテリ電圧とのシーヨト又は他方の伝送線のグラ
ンドとのショートを検出する。

計測手段は、例えば、伝送線同士のショートを検出した
場合には選択手段を切り替え、第１の比較手段からの入
力信号を選択して受信信号とする。

同時に当該第１の比較手段が接続されている側の伝送線
に信号を送出すべく送信回路を切り替えると共に、反対
側の伝送線をグランドから切り離すべくバイアス回路を
切り替え、送・受信を可能とする。

（実施例） 以下本発明の一実施例を添付図面に基づいて詳述する。

第１図は本発明を適用した伝送シテスムを示し、伝送線
Ａ及びＢは、外部のツイストペア線又は平行線等により
構成された平衡型伝送路に接続されており、当該伝送路
には送・受信ノードＩが複数接続されている。

送・受信ノード１の受信回路２は、従来使用されている
ようなＡＣカップリング型の伝送線のオーブン・ショー
トに対して受信可能な受信回路、或いはそれに準する伝
送線の静止電圧からの電圧変動に対して閾値を持つ受信
回路により構成されている。この受信回路２の十入力端
子は伝送線Ａに、−入力端子は伝送線Ｂに接続されてお
り、出力端子はセレクタ３及び論理回路５の各一方の入
力端子に接続されている。

電圧比較器４の十入力端子は伝送線Ａに接続され、−入
力端子にはレファレンス電圧ｖ１，１が印加されている
。この比較器４の出力端子は論理回路５の他方の入力端
子に接続されている。この論理回路５は少なくとも受信
回路２からの信号と比較器４からの信号とを入力し、一
定の条件で「ハイレベル」の信号（以下「１」という）
を出力するデコード回路を形成している。

論理回路５の出力端子は時間検出回路６に接続され、当
該時間検出回路６の出力端子はセレクタ３のセレクト入
力端子ＳＥＬに接続されると共にインバータ８を介して
アンド回路９の一方の入力端子に接続されている。時間
検出回路６は、例えば、論理「１」と論理「０」とのデ
ユーティ配分（時間比）を検出する積分回路又は論理「
ｌ」の時間（時間長）を検出するワンショットタイマ等
により構成される。

電圧比較器７の一入力端子は伝送線Ｂに接続され、十入
力端子にはレファレンス電圧Ｖ、１．が印加されており
、出力端子はセレクタ３の他方の入力端子に接続されて
いる。セレクタ３は、セレクト入力端子ＳＥＬの入力信
号が「０」のときには受信回路２の出力信号を、人力信
号が「１」のときには比較器７からの入力信号を選択し
て受信信号として出力する。即ち、正常時には伝送線Ａ
、Ｂの信号を受信する受信回路２を、異常時には伝送線
Ｂのみで受信可能な比較器７を選択する。このセレクタ
３の出力端子はコントロールロジック１０の信号入力端
子に接続される。

コントロールロジック１０の送信信号出力端子はアンド
回路９の他方に入力端子及びスイッチ回路Ｓ２に接続さ
れ、当該アンド回路９の出力端子はスイッチ回路Ｓ１に
接続されている。スイッチ回路Ｓｌは伝送線Ａと電源＋
Ｖｃｃとの間に接続され、スイッチ回路Ｓ２は伝送線Ｂ
とアースとの間に接続されている。これらのスイッチ回
路Ｓｔはアンド回路９の出力がｒＯＪのときにスイッチ
・オフ、「１」のときにスイッチ・オンとなり、スイッ
チ回路Ｓ２は送信信号「ＯＪが入力されたときにスイッ
チ・オフ、「１」が人力されたときにスイッチ・オンと
なる。そして、アンド回路９とスイッチ回路Ｓｌ、Ｓ２
とにより送信回路が構成されている。このアンド回路９
は時間検出回路６の出力が「ｌｊのとき伝送線Ａの駆動
回路を送信信号の有無に拘らずオフする。

また、伝送線Ｂはバイアス抵抗ＲＢ＋を介して電源子Ｖ
ｃｃに接続されており、伝送線Ａはバイアス抵抗ＲＢ２
及びスイッチ回路Ｓ３を介して接地されている。このス
イッチ回路Ｓ３はインバータ８の出力端子に接続されて
おり、インバータ８の出力が「０」のときにはスイッチ
・オフ、「ｌ」のときにはスイッチ・オンとなる。これ
らのバイアス抵抗Ｒ□、ＲＢ２及びスイッチ回路Ｓ３に
よりバイアス回路が形成される。尚、このバイアス回路
は全てのノードには必要ではない。

以下に作用を説明する。

伝送線Ａ、Ｂ同士がショートした場合、平衡型伝送では
、受信回路、送信回路及びバイアス回路の各状態を変化
させる必要がある。即ち、伝送線Ａ、Ｂ同士のショート
を確実に検出し、更には、伝送線Ａ、Ｂ同士がショート
している状態であっても伝送し得るような送信、受信シ
ステムに変化させる必要がある。そこで、比較器４、論
理回路５及び時間検出回路６により伝送線Ａ、Ｂ同士が
ショートした場合を確実に検出する。

第２図は伝送線Ａ、Ｂのパッシブステート及びドミナン
トステートの電圧波形の一例を示し、電源電圧＋Ｖｃｃ
を５Ｖとし、画伝送線Ａ、Ｂの電圧の振幅を約４Ｖとし
ている。尚、パッシブステートとは伝送線に接続されて
いる送信ノードのスイッチ回路ＳＬ、Ｓ２に相当する部
分が全てＯＦＦのとき、ドミナントステートとは伝送線
に接続された送信ノードの少なくとも１組のスイッチ回
路Ｓｌ、Ｓ２がＯＮの場合をいう。また、受信回路２の
スレッシュホールド電圧は、伝送線Ａ、Ｂの一方の電圧
変動でも受信可能なように約４Ｖとし、比較器７のレフ
ァレンス電圧Ｖ　ｒ　＠　Ｔ　２は、伝送線Ｂの波形の
略中間の３Ｖ、比較器４のレファレンス電圧Ｖ　ｒ　＊
　Ｉ　ｌは、伝送線Ａ、Ｂ同士のショート時における伝
送線の電位２．５ｖよりも低い１．８Ｖ程度とする。

このような条件において、伝送線Ａに比較器４を接続し
た場合、伝送線同士のショート、伝送線Ａのバッテリ電
圧子Ｂとのショート、伝送線Ａのグランドとのショート
、伝送線Ｂのバッテリ電圧子Ｂとのショート、伝送線Ｂ
のグランドとのショート、及び正常時の各状態における
受信回路２の出力、電圧比較器４の出力は、第１表に示
すように変化する。尚、各欄の右側がドミナントステー
ト、左側がパッシブステートである。

第 表 第 表 第 表 第 表 第１表から明らかなように受信回路２、比較器４の出力
が夫々「０」、「１」になるのは、伝送線同士のショー
ト、伝送線Ａのバッテリ電圧子Ｂとのショートのときで
ある。

論理回路５は、前記第１表に示す受信回路２、比較器４
の出力が夫々「０」、「１Ｊになる伝送線同士のショー
ト、伝送線Ａのバッテリ電圧子Ｂとのショートのパッシ
ブステート（第２図）時における状態をデコードして出
力する。時間検出回路６は、例えば、積分回路により、
入力せる信号の論理「１」と「０」とのデユーティ配分
（時間比）を検出して前記状態のときには信号ｒｌＪを
出力する。これにより異なる状態で誤動作することなく
確実に伝送線同士のショート又は伝送線Ａのバッテリ電
圧子Ｂとのショートを検出することができる。

セレクタ、３は、時間検出回路６から信号「１」が入力
されると切り替えられ、比較器７からの信号即ち、伝送
線Ｂの信号を選択出力する。この時間検出回路６の出力
「ｌ」は、インバータ８により「０」とされ、アンド回
路９の出力を「０」として伝送線Ａを駆動する送信回路
のスイッチ回路Ｓ１を送信の有無に拘らずオフにする。

更に、バイアス回路のスイッチ回路Ｓ３をオフにして伝
送線Ａをアースから切り離す。

このように受信回路、送信回路及びバイアス回路の各状
態が変化した場合の伝送線同士のショート、伝送線Ａの
バッテリ電圧子Ｂとのショート時における受信回路２の
出力、比較器４．７の各出力は第２表に示す。受信回路
２、比較器４の出力はパッシブ時に依然として「０」、
「１」の状態に保持され、従って、上述した時間検出回
路６の出力の状態が保たれ、ノードｌは比較器７の出力
により受信可能である。即ち、パッシブステートで「０
」、ドミナントステートで「ｌ」を出力することができ
る。

また、実施例とその対補間係即ち、比較器７が伝送線Ａ
に接続され、比較器４が伝送線Ｂに接続され（比較器７
及び比較器４の十人力、−人力を入れ替え）、スイッチ
回路Ｓ３が伝送線Ｂに接続され、アンド回路９がスイッ
チ回路Ｓ２側に接続されているものについて、伝送線同
士のショート、伝送線Ａのバッテリ電圧子Ｂとのショー
ト、伝送線Ａのグランドとのショート、伝送線Ｂのバッ
テリ電圧子Ｂとのショート、伝送線Ｂのグランドとのシ
ョート、及び正常時の各状態における受信回路２の出力
、比較器４の各出力は、第３表に示すように変化する。

即ち、第３表から明らかなように、受信回路２、比較器
４の出力が夫々「Ｏ」、ｒｌＪになるのは、伝送線同士
のショート、伝送線Ｂのバッテリ電圧子Ｂとのショート
のときである。

更に、時間検出回路６が作動してセレクタ３が比較器７
をセレクトし、スイッチ回路Ｓ３を開成し、スイッチ回
路Ｓ２を送信信号の有無に拘らずオフにした場合の伝送
線同士のショート、伝送線Ｂのグランドショートにおけ
る受信回路２、比較器４．７の出力は第４表に示すよう
になり、同様にどの故障でも受信可能なシステムを作製
することができる。

第３図は第１図の送・受信ノード１の具体的な回路例を
示す。尚、第１図と同一回路には同一符号を付しである
。図において、差動増幅器２０の各入力端子は夫々２本
の伝送線Ａ、Ｂに接続され、出力端子は整流回路２１の
ダイオードＤｌのカソードとダイオードＤ２のアノード
との接続点に接続され、ダイオードＤｉのアノードは抵
抗Ｒ１を介して電源＋Ｖｃｃに接続され、ダイオードＤ
２のカソードは電流増幅器２２を介して加算点２３に接
続されている。

ダイオードＤＩと抵抗Ｒ１との接続点は、比較器２４の
十入力端子に接続され、この比較器２４の一入力端子に
はレファレンス電圧Ｖ　ｖ　ａ　ｆ　ｊが印加されてい
る。この比較器２４の出力端子はセレクタ３の入力端子
ＳＥＬに接続されている。加算点２３にはバイアス電圧
＋Ｖｍが接続されており、微小型ｆｆ１ｔ、が供給され
るようになっている。そして、この加算点２３の出力は
積分回路２５の入力端子に接続され、当該積分回路２５
の出力端子は差動増幅器２０のオフセット入力端子に接
続されている。

差動増幅器２０は、電流出力タイプのものが好ましく、
その電流ＩＤＩＦの方向は、電流Ｉ　ＤＩＦが当該差動
増幅器２０に流れ込む方向を「正」としている。差動増
幅器２０の出力電流Ｉ　ＯＩＦが正のときには、ダイオ
ードＤ１に差動電圧に比例した電流が流れて抵抗Ｒ１に
電圧を発生させる。反対に差動増幅器２０の出力電流Ｉ
　ＤＩＦが負のときには、一定時間で微小電流Ｉｎで充
電されている積分回路２５を比較的大きな電流即ち、電
流増幅器２２により増幅された差動増幅器２０の出力電
流Ｉ　ＤＩＰのＫ　（Ｋは電流増幅器２２の増幅率）倍
の電流出力が、差動増幅器２０のオフセット電圧制御に
フィードバックされる。そして、これらの差動増幅器２
０、整流回路２１、電流増幅器２２、比較器２４、積分
回路２５等により第１図の受信回路２が構成されている
。

比較器２６の十入力端子は積分回路２５の出力端子に接
続され、−入力端子にはレファレンス電圧Ｖ７０、が印
加されている。この比較器２６の出力端子はアンド回路
２７．２８の入力端子に接続されている。インバータ２
９の入力端子は比較器２４の出力端子に、出力端子はア
ンド回路２７．２８の入力端子に接続されている。また
、比較器４の出力端子はアンド回路２７の入力端子に接
続されている。

アンド回路２７．２８の各出力端子は、ノア回路３０の
入力端子に接続され、当該ノア回路３０の出力端子はダ
イオードＤ３、抵抗Ｒ２を介して比較器３１の一入力端
子に接続されている。抵抗Ｒ２と比較器３１との接続点
は定電流源３２を介して電源＋ＶＣＣに接続されると共
にコンデンサＣを介して接地されている。比較器３１の
出力端子はセレクタ３のセレクト入力端子ＳＥＬに接続
されると共にインバータ８の入力端子に接続され、十入
力端子にはレファレンス電圧Ｖ　ｖ　＊　＋　Ｓが印加
されている。

また、比較器３１の出力端子、コントロールロジック１
０の送信信号出力端子はアンド回路２８の入力端子に接
続されている。そして、これらの比較器２６、アンド回
路２７．２８、インバータ２９及びノア回路３０等によ
り第１図の論理回路５が構成されている。また、ダイオ
ードＤ３、抵抗Ｒ２、定電流源３２、コンデンサＣ及び
比較器３１等により第１図の時間検出回路６が構成され
ている。

また、バイアス回路のスイッチ回路Ｓ３に並列に抵抗Ｒ
１が接続されている。この抵抗Ｒ１は、伝送線Ａ、Ｂ同
士がショートし、その後当該ショート状態が回復したと
きに自動的に正常状態の送・受信モードに変化させるた
めのもので、バイアス抵抗ＲＢ！よりも十分に小さい値
に設定されている。他の構成は第１図に示す構成と同じ
であり、説明を省略する。

以下に作用を簡単に説明する。

差動増幅器２０の出力電流Ｉ　ＤＩＦが負のときには、
当該電流−Ｉ　ＤＩＦはダイオードＤ２を通り、電流増
幅器２２によりに倍に増幅されて比較的大きな電流とし
て積分器２５に加算される。この結果、積分回路２５の
出力が減少し、これに伴い差動増幅器２２０１の出力電
流−Ｉ　ＤＩＦか第４図に示すように急速に減少して０
に近つき、平衡状態（ＩｆｌｌＰ　＝　　ＩＢ／Ｋ）即
ち、積分回路２５の入力が０に達した時点で停止する。

また、差動増幅器２０の出力電流Ｉ　ＯＩＦが正のとき
には、当該出力電流Ｉ　ＯＩＦは、電源＋Ｖｃｃから抵
抗Ｒ１、ダイオードＤＩを経て当該差動増幅器２０に流
れ込む。従って、積分回路２５は微小なバイアス電流Ｉ
１１により徐々に充電される。これに伴い差動増幅器２
０１のオフセットが徐々に変化し、この結果、出力電流
ＩＤ＋、が第４図に小すように略直線的に減少してつい
には符号が反転し、（ＩＤＩＦ　＝　　ＩＢ　／Ｋ）に
達した時点で平衡状態となる。

即ち、差動増幅器２０の差動入力の値かどのように固定
された場合でも、その出力電流Ｉ。ＩＰが、（Ｉ　ＤＩ
Ｐ　＝−ＩＢ　／Ｋ）となるように、当該差動増幅器２
０のオフセットが調整される。

ところで、積分回路２５にフィードバックする電流は、
差動増幅器２０の出力電流Ｉ。ＩＦが正の場合と負の場
合とでは大きく異なり、その結果、平衡状態に達するま
での時間が大きく異なる。しかしながら平衡状態におけ
る差動増幅器２０の出力電流Ｉ。Ｉｖ　　（＝−１１／
Ｋ）は、極めて小さい値であり、入力電圧の差からすれ
ば非常に小さいので、略０として差し支えない。

差動増幅器２０が平衡状態に達している時に、第５図（
ａ）に示すように、差動増幅器１の正の入力端子に正の
パルスが入力した場合、負の端子に負のパルスを入力し
た場合、正及び負の入力端子に夫々正及び負のパルスが
入力した場合の抵抗Ｒの両端の電圧ＶＲとの関係は第５
図（ｂ）に示すようになる。即ち、第５図（ｂ）に示す
ように平衡状態から差動増幅器２０の出力電流ｌ０ＩＦ
を正方向に増加させるパルスを与えると、抵抗Ｒ１の両
端にパルス電圧に対応した電圧Ｖ６が現れる。

従って、比較器２４に印加するレファレンス電圧（閾値
）　Ｖ＋ａ１２を点線で示すように低く設定することに
よりＶア〉■、１とすることができ、当該比較器２４は
、伝送線Ａ及びＢ共にパルスが与えられる場合、伝送線
Ａのみにパルスか与えられる場合、伝送線Ｂのみにパル
スが与えられる場合の何れの場合でも、パルスを再生す
ることが可能となる。

また、パルスが与えられている間は、積分回路２５には
バイアス電流１ａが供給されているが、パルス幅が狭く
、差動増幅器２０のオフセットを変化させる程大きくは
ない。従って、パルス印加時に僅かに変動した差動増幅
器２０へのオフセット電圧Ｖ、は、第５図（Ｃ）に示す
ようにパルスオフ時に大きな電流により速やかに平衡状
態に復帰する。従って、パルスのデユーティ比が大きく
　（パルスのオン時のオフ時とを比べた比）なっても、
オフセット値は殆ど変化しない。

これにより伝送線Ａ又はＢの何れか一方が、定電圧に固
定されたり、オープンになったりした場合でも受信可能
となる。しかも、比較器２４のレファレンス電圧Ｖ　ｒ
　ａ　ｌ　３も自由に設定することができる。

伝送線Ａがバッテリ電圧子Ｂにショートした場合、比較
器２４の出力が「０」、積分回路２５の出力が「ｌ」、
比較器４の出力が「１」となり、アンド回路２７の出力
が「１」となる。この結果、ノア回路３０の出力が「０
」となり、電ｉ＋Ｖｃｃから定電流＃ｊ３２、抵抗Ｒ２
、ダイオードＤ３を経て当該ノア回路３０に電流が流れ
込むと共にコンデンサＣを放電させる。比較器３１は、
コンデンサＣの放電によりその端子電圧が低下してレフ
ァレンス電圧Ｖ　ｒ　ｅ　ｔ　６以下になると出力がｒ
ｌＪとなり、セレクタ３を切り替えて比較器２４からの
入力に替えて比較器７からの入力即ち、伝送線Ｂの信号
を入力してコントロールロジック１０に加える。

伝送線同士ショート、及び伝送線Ａのバッテリ電圧への
ショートという故障状態であっても、ドミナントステー
トの場合、アンド回路２７の出力がｒＯｒとなる場合も
あるが、この時間はコンデンサＣへは比較的微小な定電
滝バイアス回路３２で充電されているので、僅かなパッ
シブの時間で放電してしまい、比較器３１の出力を変え
てしまうことはない。

尚、積分回路２５より得られる電圧情報は、比較器２６
のレファレンス電圧Ｖ　ｒ　＊　ｌ　４を適当に選択す
ることにより伝送線Ａ、Ｂ同士のショート、伝送線Ａの
バッテリ電圧子Ｂとのショート、伝送線Ｂのグランドと
のショート等の状態と、その他の状態とを区別すること
ができる。従って、この比較器２６の出力信号も論理回
路５に入れることにより、更に正確な故障状態を検出す
ることが可能となる。

また、論理回路５に送信ロジック信号及び時間検出回路
６の出力の各情報及び比較器２６の論理積をとることに
より、送信ロジックが「ｌ」の状態に保持されている場
合でも、他に接続されている送・受信ノードが伝送可能
とするため、送信回路のスイッチ回路Ｓｌをオフに保持
することが可能となる。

抵抗Ｒ７は、例えば、伝送線同士のショートの故障で作
動しているシステムが、当該故障の回復した時に、ハイ
インピーダンス状態になっている伝送線Ａをグランド電
圧に戻し、これにより、正常時の伝送モードに戻すこと
を目的としており、抵抗ＲＢ！に比べ十分大きい値の抵
抗である。

（発明の効果） 以上説明したように本発明によれば、各入力端子が、互
いに符号が反対の信号を伝送する２本の伝送線に接続さ
れ、差動針の電圧をパルスとして検出する受信回路と送
信回路とバイアス回路とを備える伝送システムにおいて
、何れか一方の伝送線の信号のみを受信する第１の比較
手段と、受信回路の出力と第１の比較手段の出力との何
れか一方を選択する選択手段と、何れか他方の伝送線の
信号のみを受信する第２の比較手段と、受信回路の出力
と第２の比較手段の出力とを論理演算してその時間比又
は時間長を計測し、その計測結果に基づいて前記選択手
段を切り替えて受信回路の状態及び送信回路及びバイア
ス回路の各状態を変化させる計測手段とを備えたので、
伝送線同士のショートを確実に検出し、受信回路、送信
回路及びバイアス回路の各状態を変化させることができ
、４、 伝送線同士のショート等においても当該伝送線に接続さ
れた他の送・受信ノードとの伝送を行なうことが可能と
なる。また、送・受信ノードの送信制御部が故障してド
ミナントに固定された場合でも伝送線に接続されている
他の送・受信ノード同士の通信を妨げることがない等の
効果がある。

【図面の簡単な説明】

第１図は本発明を適用した伝送システ゛ムの送・受信回
路の一実施例を示すブロック図、第２図は第１図の伝送
線の信号波形を示す図、第３図は、第１図に示す送・受
信回路の具体例を示すブロック図、第４図及び第５図は
第３図の信号波形の一例を示す図、第６図は従来の伝送
システムの受信回路を示すブロック図である。 ｌ・・・送・受信ノード、２・・・受信回路、３・・・
セレクタ、４．７．２４．２６．３１・・・比較器、５
・・・論理回路、６・・・時間検出回路、１０・・・コ
ントロールロジック、２０・・・差動増幅器、２２・・
・電流増幅器、２５・・・積分回路、Ｓ１〜Ｓ３・・・
スイッチ回路、Ａ、Ｂ・・・伝送線。 第２ 図 第４図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. 各入力端子が、互いに符号が反対の信号を伝送する２本
   の伝送線に接続され差動分の電圧をパルスとして検出す
   る受信回路と送信回路とバイアス回路とを備える伝送シ
   ステムにおいて、何れか一方の伝送線の信号のみを受信
   する第１の比較手段と、受信回路の出力と第１の比較手
   段の出力との何れか一方を選択する選択手段と、何れか
   他方の伝送線の信号のみを受信する第２の比較手段と、
   受信回路の出力と第２の比較手段の出力とを論理演算し
   てその時間比又は時間長を計測し、その計測結果に基づ
   いて前記選択手段を切り替えて受信回路の状態及び送信
   回路及びバイアス回路の各状態を変化させる計測手段と
   を備えたことを特徴とする伝送システム。