JPS61253943A - デ−タ伝送システム - Google Patents
デ−タ伝送システムInfo
- Publication number
- JPS61253943A JPS61253943A JP9630685A JP9630685A JPS61253943A JP S61253943 A JPS61253943 A JP S61253943A JP 9630685 A JP9630685 A JP 9630685A JP 9630685 A JP9630685 A JP 9630685A JP S61253943 A JPS61253943 A JP S61253943A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- bus
- units
- resistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ伝送システム、特に複数の送受信ユニッ
トを共通のバスを介して接続した言わゆるマルチポイン
トデータ伝送システムに関するものである。
トを共通のバスを介して接続した言わゆるマルチポイン
トデータ伝送システムに関するものである。
第3図は、例えばテキサスインスツルメンツ社のアプリ
ケーションノート (ライントライバ・レシーバの動作
と応用)に記載されたマルチポイントデータ伝送システ
ムの構成例を示す図である。
ケーションノート (ライントライバ・レシーバの動作
と応用)に記載されたマルチポイントデータ伝送システ
ムの構成例を示す図である。
図において、lはそれぞれ共通のパスライン(伝送路)
2を介して接続された送受信ユニット、3は上記各送
受信ユニット1を構成するライントライバ・レシーバで
あり、各ライントライバ・レシーバ3はナンド回路4及
びノット回路5と6から構成され、ナンド回路4の一方
の入力端子は、当該ライントライバ・レシーバ3の送信
データ端子りに接続され、他方の入力端子はノット回路
6の出力に接続されている。ナンド回路4の出力は、当
該ライントライバ・レシーバ3の送受信端子Bに接続さ
れている。また、上記ノット回路6の入力端子は当該ラ
イントライバ・レシーバ3のストローブ端子Sに接続さ
れている。一方ノット回路5の入力は送受信端子Bに、
出力は受信データ端子Rに接続されている。また、各ラ
イントライバ・レシーバ3のVcc端子は5■電源Vc
cに、GND端子はGNDへ各々接続されている。そし
て、各ライントライバ・レシーバ3の送受信端子Bはパ
スライン2の2aに、GND端子は2bに各々接続され
る。一方、8はパスライン2のプルアップ用抵抗器であ
り、NO,lとNO,4の送受信ユニット1に内蔵され
、それぞれ一方を5■電源Vccに、他方をパスライン
2の2a側に接続されている。な偕、送受信ユニット1
のN001とNO,4は全く同一の回路で、N092と
N003は、抵抗器8を内蔵しない構成のユニットであ
る。第4図はこの種システムの動作波形を示す。同図(
イ)は第3図中のD点、(ロ)は3点、(ハ)はB点、
(ニ)はR点の波形を示し、横軸は時間tを示し、T、
、T2はその区間を示す。又縦軸は電圧を示し、同図(
ハ)のVH,VLはライントライバ・レシーバ3の受信
スレッシュホールド電圧を示す。
2を介して接続された送受信ユニット、3は上記各送
受信ユニット1を構成するライントライバ・レシーバで
あり、各ライントライバ・レシーバ3はナンド回路4及
びノット回路5と6から構成され、ナンド回路4の一方
の入力端子は、当該ライントライバ・レシーバ3の送信
データ端子りに接続され、他方の入力端子はノット回路
6の出力に接続されている。ナンド回路4の出力は、当
該ライントライバ・レシーバ3の送受信端子Bに接続さ
れている。また、上記ノット回路6の入力端子は当該ラ
イントライバ・レシーバ3のストローブ端子Sに接続さ
れている。一方ノット回路5の入力は送受信端子Bに、
出力は受信データ端子Rに接続されている。また、各ラ
イントライバ・レシーバ3のVcc端子は5■電源Vc
cに、GND端子はGNDへ各々接続されている。そし
て、各ライントライバ・レシーバ3の送受信端子Bはパ
スライン2の2aに、GND端子は2bに各々接続され
る。一方、8はパスライン2のプルアップ用抵抗器であ
り、NO,lとNO,4の送受信ユニット1に内蔵され
、それぞれ一方を5■電源Vccに、他方をパスライン
2の2a側に接続されている。な偕、送受信ユニット1
のN001とNO,4は全く同一の回路で、N092と
N003は、抵抗器8を内蔵しない構成のユニットであ
る。第4図はこの種システムの動作波形を示す。同図(
イ)は第3図中のD点、(ロ)は3点、(ハ)はB点、
(ニ)はR点の波形を示し、横軸は時間tを示し、T、
、T2はその区間を示す。又縦軸は電圧を示し、同図(
ハ)のVH,VLはライントライバ・レシーバ3の受信
スレッシュホールド電圧を示す。
次に以上のように構成されたシステムの動作を、第3図
においてユニット1のNO31よりデータをN082〜
N0.4に対し送信する場合について説明する。今ユニ
ットNO61のストローブ端子Sを論理“L”に、NO
,2〜N0.4のストローブ端子Sを論理“H”にし、
ユニットNO,1の送信データ端子りから、第4図(イ
)に示す波形のデータを注入すると、当8亥ライントラ
イバ・レシーバ3を介し、B点、即ち抵抗器8を介して
5■電源Vccでプルアップされたパスライン2aに第
4図(ハ)に示す波形の信号が送出される(第4図中区
間T1)。一方、N002〜N0.4の各ユニットはそ
れぞれのライントライバ・レシーバ3を介して、パスラ
イン2aに伝送される波形(ハ)を受信してノット回路
5により反転し、受信データ端子Rに第4図(ニ)に示
す波形を復元する(第4図中区間TI)。従って、ユニ
ットNO,1から送出された信号はN002〜N0.4
に正確に伝送することができる。また、NO,2〜N0
.4から他のユニットに伝送する場合も同様である。
においてユニット1のNO31よりデータをN082〜
N0.4に対し送信する場合について説明する。今ユニ
ットNO61のストローブ端子Sを論理“L”に、NO
,2〜N0.4のストローブ端子Sを論理“H”にし、
ユニットNO,1の送信データ端子りから、第4図(イ
)に示す波形のデータを注入すると、当8亥ライントラ
イバ・レシーバ3を介し、B点、即ち抵抗器8を介して
5■電源Vccでプルアップされたパスライン2aに第
4図(ハ)に示す波形の信号が送出される(第4図中区
間T1)。一方、N002〜N0.4の各ユニットはそ
れぞれのライントライバ・レシーバ3を介して、パスラ
イン2aに伝送される波形(ハ)を受信してノット回路
5により反転し、受信データ端子Rに第4図(ニ)に示
す波形を復元する(第4図中区間TI)。従って、ユニ
ットNO,1から送出された信号はN002〜N0.4
に正確に伝送することができる。また、NO,2〜N0
.4から他のユニットに伝送する場合も同様である。
第5図に、この様なマルチポイント伝送システムを使用
した装置の全体構成を示す。今ここで、NO,4のユニ
ットが故障したが、他の装置はそのまま通信を行いメン
テナンスの為NO,4の電源を切った場合について考え
てみる。NO,1から送られた信号はNO,2〜N00
4に伝送されることは前に述べた通りである。ところが
、NO34のユニットは、AC100V電源は切られた
が、パスライン2aにプルアンプ抵抗器8を介して接続
されている為、ユニットN O,1の電源Vccから抵
抗器8、パスライン2a及びユニットN004の抵抗器
8を介してユニットN014の電源Vccに電流が流れ
、パスライン2a上の波形の“H″レベル第4図(ハ)
の区間T2で示す様にスレッシュホールドレベルVHよ
り低くなる。従ってNO12とNo、3のユニットの受
信データ端子Rの出力波形(ニ)は区間T2で示す様に
全く復元されず、NO,1〜N0.3間の通信は不能と
なる。
した装置の全体構成を示す。今ここで、NO,4のユニ
ットが故障したが、他の装置はそのまま通信を行いメン
テナンスの為NO,4の電源を切った場合について考え
てみる。NO,1から送られた信号はNO,2〜N00
4に伝送されることは前に述べた通りである。ところが
、NO34のユニットは、AC100V電源は切られた
が、パスライン2aにプルアンプ抵抗器8を介して接続
されている為、ユニットN O,1の電源Vccから抵
抗器8、パスライン2a及びユニットN004の抵抗器
8を介してユニットN014の電源Vccに電流が流れ
、パスライン2a上の波形の“H″レベル第4図(ハ)
の区間T2で示す様にスレッシュホールドレベルVHよ
り低くなる。従ってNO12とNo、3のユニットの受
信データ端子Rの出力波形(ニ)は区間T2で示す様に
全く復元されず、NO,1〜N0.3間の通信は不能と
なる。
このように上記従来システムで、複数台のユニットの内
パスラインをプルアップする電源を備えたユニットのメ
ンテナンスを他のユニット間の通信に影響を及ぼすこと
なく行う為には、当該ユニットの電源を切るとともに、
当該ユニットをパスラインから切り離さなければならな
いという問題点を有していた。
パスラインをプルアップする電源を備えたユニットのメ
ンテナンスを他のユニット間の通信に影響を及ぼすこと
なく行う為には、当該ユニットの電源を切るとともに、
当該ユニットをパスラインから切り離さなければならな
いという問題点を有していた。
本発明は、上記の様な問題点を解消するためになされた
もので、送受信ユニットのメンテナンスを行う為その電
源を切っても、当該ユニットをパスラインから切り離す
必要がなく、他のユニット間の通信は正常に行うことが
できるデータ伝送システムを得ることを目的とする。
もので、送受信ユニットのメンテナンスを行う為その電
源を切っても、当該ユニットをパスラインから切り離す
必要がなく、他のユニット間の通信は正常に行うことが
できるデータ伝送システムを得ることを目的とする。
本発明に係るデータ伝送システムは、電源とバスとの間
に接続゛されたプルアップ用の抵抗と直列に、上記バス
に対して順方向となるダイオードを接続したものである
。
に接続゛されたプルアップ用の抵抗と直列に、上記バス
に対して順方向となるダイオードを接続したものである
。
本発明においては、ダイオードが抵抗と直列に、かつバ
スに対して順方向に接続されているので、バスに電源を
供給することができ、かつ、電源が切られた場合には他
のユニットの電源からの電流の廻り込みを防止すること
ができる。
スに対して順方向に接続されているので、バスに電源を
供給することができ、かつ、電源が切られた場合には他
のユニットの電源からの電流の廻り込みを防止すること
ができる。
以下、本発明の一実施例を図について説明する。
なお、前記従来例と同−又は相当部分には同一符号を用
い、その説明は省略する。第1図は実施例のシステム構
成図であり、図中、N001とN014の送受信ユニッ
ト1に示す9が本発明により備えられたダイオードであ
り、各ダイオード9のアノード側は抵抗器8を介して電
源Vccに接続され、カソード側がパスライン2aに接
続されて、抵抗器8と直列に、パスライン2aに対して
順方向に介挿された形となっている。他の構成は従来例
と同様である。
い、その説明は省略する。第1図は実施例のシステム構
成図であり、図中、N001とN014の送受信ユニッ
ト1に示す9が本発明により備えられたダイオードであ
り、各ダイオード9のアノード側は抵抗器8を介して電
源Vccに接続され、カソード側がパスライン2aに接
続されて、抵抗器8と直列に、パスライン2aに対して
順方向に介挿された形となっている。他の構成は従来例
と同様である。
次に動作について説明する。今、第1図において、ユニ
ットNO,1のストローブ端子Sが論理”L″に、ユニ
ットNO32〜ユニットN0.4のストローブ端子Sが
論理“H”に設定された場合、即ち、ユニッ)NO,1
がデータ送信状態、ユニットNO32〜ユニツトN00
4が受信状態にある場合について説明する。ユニットN
O,1の送信データ端子りに第4図(イ)に示す波形の
信号を与えると、パスライン2aが抵抗8及びダイオー
ド9の順方向を介してプルアップされているので同図(
ハ)に示す様な波形の信号がパスライン2aに送出され
る(第4図中区間T、)。同様に、ユニン)NO,2〜
N0.4の受信データ端子Rには第4図(ニ)に示す様
な波形が復元されて出力される 7(第4図
中区間T、)。ここで、ユニッ)NO,4をパスライン
2に接続したまま電源を切った場合、ユニッ)NO,4
のプルアップ抵抗8と直列に接続されたダイオード9は
逆バイアスとなり、パスライン2a上の波形は何ら影響
を受けることなく、ユニットN002およびユニットN
O,3に送信される。従って、この状態のままで他のユ
ニット間の通信に影響を及ぼすことなくユニッ)NO,
4のメンテナンスを行うことができる。
ットNO,1のストローブ端子Sが論理”L″に、ユニ
ットNO32〜ユニットN0.4のストローブ端子Sが
論理“H”に設定された場合、即ち、ユニッ)NO,1
がデータ送信状態、ユニットNO32〜ユニツトN00
4が受信状態にある場合について説明する。ユニットN
O,1の送信データ端子りに第4図(イ)に示す波形の
信号を与えると、パスライン2aが抵抗8及びダイオー
ド9の順方向を介してプルアップされているので同図(
ハ)に示す様な波形の信号がパスライン2aに送出され
る(第4図中区間T、)。同様に、ユニン)NO,2〜
N0.4の受信データ端子Rには第4図(ニ)に示す様
な波形が復元されて出力される 7(第4図
中区間T、)。ここで、ユニッ)NO,4をパスライン
2に接続したまま電源を切った場合、ユニッ)NO,4
のプルアップ抵抗8と直列に接続されたダイオード9は
逆バイアスとなり、パスライン2a上の波形は何ら影響
を受けることなく、ユニットN002およびユニットN
O,3に送信される。従って、この状態のままで他のユ
ニット間の通信に影響を及ぼすことなくユニッ)NO,
4のメンテナンスを行うことができる。
なお、上記実施例においては、抵抗器8と直列に接続さ
れたダイオード9のプルアンプ回路を、ユニットNO,
1およびユニットNO,4に挿入した場合について説明
したが、第2図に示す様にユニッ)NO,1−NO,4
全てに挿入した場合も、上記実施例と同様の効果を奏す
る。
れたダイオード9のプルアンプ回路を、ユニットNO,
1およびユニットNO,4に挿入した場合について説明
したが、第2図に示す様にユニッ)NO,1−NO,4
全てに挿入した場合も、上記実施例と同様の効果を奏す
る。
以上のように本発明によれば、電源とバスとの間に接続
されたプルアップ用の抵抗と直列に、上記バスに対して
順方向となるダイオードを接続したことにより、送受信
ユニットのメンテナンスを行う為その電源を切っても、
当該ユニットをバスから切り離す必要がなく、他のユニ
ット間の通信は正常に行うことができるデータ伝送シス
テムを得ることができる。
されたプルアップ用の抵抗と直列に、上記バスに対して
順方向となるダイオードを接続したことにより、送受信
ユニットのメンテナンスを行う為その電源を切っても、
当該ユニットをバスから切り離す必要がなく、他のユニ
ット間の通信は正常に行うことができるデータ伝送シス
テムを得ることができる。
第1図は本発明の一実施例によるマルチポイントデータ
伝送システムを示す構成図、第2図は同じく他の実施例
を示す構成図、第3図は従来例を示す構成図、第4図は
このシステムの各部の波形を示すタイムチャート、第5
図はこのシステムの全体構成図である。 1・・・送受信ユニット、2・・・バス、8・・・抵抗
、9・・・ダイオード、Vcc・・・電源。 なお、図中間−又は相当部分には同一符号を用いている
。
伝送システムを示す構成図、第2図は同じく他の実施例
を示す構成図、第3図は従来例を示す構成図、第4図は
このシステムの各部の波形を示すタイムチャート、第5
図はこのシステムの全体構成図である。 1・・・送受信ユニット、2・・・バス、8・・・抵抗
、9・・・ダイオード、Vcc・・・電源。 なお、図中間−又は相当部分には同一符号を用いている
。
Claims (1)
- 共通のバスを介してデータの送信及び受信を行う複数の
送受信ユニットと、少なくとも2個の送受信ユニットの
電源と上記バスとの間に接続されたプルアップ用の抵抗
とを備えて成るデータ伝送システムにおいて、上記各抵
抗と直列に、上記バスに対して順方向となるダイオード
を接続したことを特徴とするデータ伝送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9630685A JPS61253943A (ja) | 1985-05-07 | 1985-05-07 | デ−タ伝送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9630685A JPS61253943A (ja) | 1985-05-07 | 1985-05-07 | デ−タ伝送システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61253943A true JPS61253943A (ja) | 1986-11-11 |
Family
ID=14161342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9630685A Pending JPS61253943A (ja) | 1985-05-07 | 1985-05-07 | デ−タ伝送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61253943A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994007317A1 (fr) * | 1992-09-22 | 1994-03-31 | The Furukawa Electric Co., Ltd. | Appareil pour transmissions multiples |
-
1985
- 1985-05-07 JP JP9630685A patent/JPS61253943A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994007317A1 (fr) * | 1992-09-22 | 1994-03-31 | The Furukawa Electric Co., Ltd. | Appareil pour transmissions multiples |
US5450393A (en) * | 1992-09-22 | 1995-09-12 | The Furukawa Electric Co., Ltd. | Multiplex transmission apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6452420B1 (en) | Multi-dimensional differential signaling (MDDS) | |
KR100292573B1 (ko) | 고속차동라인구동기 | |
KR0167471B1 (ko) | Cmos 동시 전송 양방향 구동기/수신기 | |
US6563419B1 (en) | Control and data transmission system | |
US5666354A (en) | CMOS bi-directional differential link | |
EP0788059A1 (en) | Driver circuit device | |
JPH024075A (ja) | 伝送システム | |
JPH03296359A (ja) | Isdnインタフェース回路 | |
US7359433B1 (en) | Data transmission system | |
US5198700A (en) | Doubletpulse generator | |
US4365164A (en) | Vital contact isolation circuit | |
JPH0741232Y2 (ja) | 非同期2進データ通信回路 | |
USRE42178E1 (en) | Fiber optic conversion system and method | |
JPS61253943A (ja) | デ−タ伝送システム | |
US5065152A (en) | Two-wire loop electric circuit arrangement | |
US5666129A (en) | Electrical display elements for displaying multiple different conditions | |
JP2002507084A (ja) | 複数個のノードのためのデータバス | |
US6393053B1 (en) | Digital output unit | |
US4070545A (en) | Multidirectional repeater | |
US3983324A (en) | Full duplex driver/receiver | |
JP2845000B2 (ja) | 双方向性信号線の信号送受信回路 | |
CN210405271U (zh) | 一种串口信号调制电路 | |
JPH0341842A (ja) | 伝送システム | |
JPH07221679A (ja) | 差動信号伝送システムの断線検出装置 | |
JPH11154834A (ja) | 演算増幅器 |