JP3332919B2 - 回線インターフェース回路および回線インターフェース回路のテスト方法 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、回線インターフェース回路に関し、特に、
当該回路のテストに関連する。

＜従来の技術＞ 多くの電子システムにおいて、しばしば異なる場所に
ある２つの装置の間で、データを伝送することが要請さ
れる。かかるデータ伝送は、通常的には、これらの２つ
の装置をつなぐ専用ケーブルにより達成される。或る場
合には、このケーブルは極めて長くなり、例えば、数百
メートルにも達することもある。従って、データ伝送の
信頼性を保証するためには、ケーブルの各端末におい
て、特殊な回線ドライバーや回線レシーバが採用され
る。異なる製造業者によって製造された装置相互間の結
線を容易なものにすべく、ケーブルに乗せて送られる信
号に関し、種々の規格が採用されるに至った。かかる規
格は、回線ドライバーや回線レシーバの電気的特性を限
定するものであり、これらの規格の例として、EIA−RS2
32、EIA−RS423或いはEIA−RS422がある。

回線インターフェース回路は、回線ドライバーと回線
レシーバを含むものであるが、かかる回路はケーブル中
での２本の導線相互間の短絡などの故障のほか、電気的
な過大なストレスに起因する回線ドライバーや回線レシ
ーバに対する損傷なども受け易い傾向にある。従って、
回路の機能を保証するためには、回線インターフェース
回路をテスト可能にするということが、絶対的に必要で
ある。このテストに共通する手法は、ループバック テ
ストである。このループバック テストは、多くの場
合、回線インターフェース回路から回線への接続を取外
して、別のコネクタをそこの接続に置き換えるようにし
て実施される。この場合、当該別のコネクタにより、回
線インターフェース回路中の単一又は複数の回線ドライ
バーが、単一又は複数の関連する回線レシーバに直接的
に接続される。このテストにおいては、データが、回線
ドライバーから送られて、これにより回線レシーバによ
るデータの正しい受領がチェック可能となる。このテス
トを使用することにより、個々の回線ドライバーと回線
レシーバとの対に関して、故障の有無が調べられたり、
ときには、ケーブルそれ自身が抱える問題点を推論する
ことで、故障の有無が調べられたりする。

＜発明が解決しようとする問題点＞ このテストに関連する主要な不利点として指摘されて
いるところは、テストを実施する前に、ケーブルを回線
インターフェース回路から取外して、その位置にループ
バック コネクタを挿入しなければならないということ
である。より効率的なシステムにおいては、回線インタ
ーフェース回路それ自体の内部にループバック コネク
タを一体的に組込むことで、回線インターフェース回路
から回線を物理的に取外す必要がないようになってい
る。この種のテスト回路を回線インターフェース回路に
付加すべく、回線ドライバーと回線レシーバとを直接的
に接続するためのクロス接続スイッチと共に、直列接続
スイッチが、回線ドライバーと回線との間、或いは回線
と回線レシーバとの間に導入される。このような回路構
成上の不利点としてさらに指摘されているのは、直列接
続スイッチの接点の信頼性が無くなる故、新たな故障の
原因になるという点であり、更に、仮りにリレーを使用
することによりこの回路が構成可能であるとしても、今
度はコストと寸法の観点でリレーの受け入れが不可能に
なるという点である。機械的スイッチに換えて、半導体
スイッチを使用すれば、この第２番目の不利点を克服す
ることはできるが、信号伝達径路に沿う付加的な直列接
続スイッチの不利点が残る。

＜問題点を解決するための手段＞ 本発明の目的は、上記の不利点を回避した回線インタ
ーフェース回路をテストするための手段とその方法とを
提供することである。

本発明の１つの特徴に従って、以下の回線インターフ
ェース回路が提供される。

回線の第１の導体に出力信号を供給するための出力手
段と（但し、上記出力信号は、閾領域レベルを超える安
定レベルの部分と、閾領域レベル未満の安定レベルの部
分とを有する）、回線の第２の導体からの入力信号を受
領するための入力手段と、更に、上記出力手段からの１
つの信号を、回線を通さずに、直接、上記入力手段に選
択的に印加するための手段とを有する回線インターフェ
ース回路において、上記出力手段は、上記出力信号の上
記安定レベルの部分の一方の上に、テスト信号を選択的
に発生するための手段を含み（但し、上記テスト信号の
振幅に関し、上記閾領域レベルを横切らない大きさに制
限することにより、テスト時に上記出力手段を回線から
外す必要を無くす）、そして、上記入力手段は、上記テ
スト信号に応答して上記回線インターフェース回路の機
能状態を表示する手段を含むものである。

回線上の信号は、EIA−RS232や、EIA−RS423や、EIA
−RS422のような規格に従っている。

出力手段は、テスト信号の振幅を制限するためのクラ
ンプ回路を含んでいてもよい。

テスト信号に応答する手段は、出力手段および入力手
段における特定の構成部品の故障を検出するように準備
可能である。

回線インターフェース回路を、単一の集積回路として
構成することができるし、回線インターフェース回路
に、１つ以上の出力手段と１つ以上の入力手段を包含さ
せることもできる。

本発明のもう１つ別の特徴に従って、下記の方法が提
供される。

２−レベル出力信号を回線に供給するための出力手段
と、回線から２−レベル入力信号を受領するための入力
手段とを有する回線インターフェース回路をテストする
方法であって、上記出力信号の代わりに、テスト信号を
供給し、上記出力手段を上記入力手段に直接的に接続
し、そして、上記入力手段にて、上記テスト信号を検出
する（但し、上記テスト信号は、上記２−レベル入力信
号または上記２−レベル出力信号の２つのレベルの間の
閾レベルを横切らない信号である）という諸工程を含む
方法である。

テスト信号に関しては、出力信号の２つのレベルのう
ちの一方のレベルより上の小振幅信号であってもよい。

テスト信号に関しては、出力信号をクランプすること
により、出力信号の２つのレベルの間の閾レベルをテス
ト信号が横切らないように生成可能である。

本発明の方法は、回線インターフェース回路の特定の
構成部品の故障を調べるためのテスト手法を提供する。

本発明の回線インターフェース回路およびテスト方法
は、多くの利点を有する。そのうちの１つの利点は、テ
スト信号が閾レベルを横切ることがないし、回線に接続
された他のインターフェース回路により上記テスト信号
がデータとして解釈される恐れがないので、テストの
間、回線から出力手段または入力手段を外す必要が全く
ないということである。従って、回線インターフェース
回路と回線との間に直列接続スイッチを設ける必要はな
い。回線インターフェース回路から回線を外して、短絡
プラグに置き換えることにより、トランスミッターをレ
シーバに接続させるという手法も不必要になる。

＜実施例＞ 一例として規格EIA−RS232を採った場合、データ ト
ランスミッターの出力電圧は、伝送符号上のマークに対
応する論理「１」のマイナス５ボルトよりも更に負方向
に大なる電圧でなければならないし、伝送符号上のスペ
ースに対応する論理「０」のプラス５ボルトよりも更に
正方向に大なる電圧でなければならない。データが送ら
れていないときには、トランスミッターの出力電圧は、
マークに対応する論理「１」の状態にあり、換言すれ
ば、そのときには、マイナス５ボルトよりも更に負方向
に大なる電圧になっている。本発明の一実施例によれ
ば、トランスミッターの出力がマーク状態にあって、デ
ータが送られていないときには、小振幅のテスト信号
が、トランスミッターの出力に重畳されている。この場
合、該テスト信号の振幅の大きさが、トランスミッター
の出力電圧がマイナス５ボルトよりも更に負方向に大な
る電圧には決してなることはない。小振幅のテスト信号
の振幅の大きさに関してのかかる制限によって、トラン
スミッター ユニットで駆動されるデータ回線に接続さ
れた全てのレシーバが、回線の論理状態の変化を検出し
ないようになっている。この制限の利点として指摘され
るのは、テスト信号の発生時に、回線ユニットに接続さ
れたどのレシーバもテスト信号中からスプリアス デー
タを読出すことがないので、回線からトランスミッター
をわざわざ外す必要がないということである。トランス
ミッター自体からテスト信号を発生して、このテスト信
号を観察することにより、トランスミッターの所定部分
の機能性をテストすることができる。

第１図は、テスト信号の波形と通常のデータの波形と
を一体的に示している。通常のデータに関しては、プラ
ス５ボルトよりも更に正方向に大なる正電圧VHから、マ
イナス５ボルトよりも更に負方向に大なる負電圧VLまで
到達している。この場合、正電圧VHは、論理「０」すな
わち信号のスペース状態を表わしており、負電圧VLは、
論理「１」すなわちマーク状態を表わしている。テスト
信号の方は、負電圧VLから負電圧VTまで到達している
（ここで、負電圧VTは、負電圧VLに対しては正方向に大
であるが、マイナス５ボルトに対しては負方向に大なる
電圧である）。マイナス５ボルトからプラス５ボルトま
での電圧の範囲内に、データ信号の論理「１」状態と論
理「０」状態との間を仕切る閾領域が形成される。

第１図に更に示されているものは、プラス電源電圧VS
＋とマイナス電源電圧VS−であり、これらの電源電圧VS
＋、VS−は、トランスミッター中の出力増幅器への供給
に使用される。出力増幅器の典型的な設計例では、２個
のトランジスタが、電源供給線間に直列に接続されてい
て、これらの２個のトランジスタの接続点から延びる回
線にその出力接続端子が設けられている。論理「１」状
態を伝送するには、マイナスの電源供給線に接続された
トランジスタが導電状態にされ、これに対してもう一方
のトランジスタが、非導電状態にされる。これとは逆
に、論理「０」状態を伝送回線に供給する際には、プラ
スの電源供給線に接続された方のトランジスタが導電状
態にされ、もう一方のマイナスの電源供給線に接続され
た方のトランジスタが、非導電状態にされる。

第２図は、本発明による回線インターフェース回路の
一実施例のブロック線図である。回線を通して伝送され
るべきデジタル データは、端子１を介して、トランス
ミッター２に印加される。トランスミッター２の出力信
号は、導線３に現れる。この導線３は、コネクタ４を介
して回線としての導線５に接続されている。回線インタ
ーフェース回路に回線を通して入ってくるデータは、導
線６経由で受領される。この、導線６は、コネクタ４に
より、導線７を介して、レシーバ８に接続される。レシ
ーバ８は、入ってきた入力データを所望の形態で端子９
に出力する。

第２図に示される回線インターフェース回路自体をテ
ストすべく、トランスミッター２は、付加的な導線10、
11を備えている。この場合、これらの導線10、11は、入
力線として、クロス フィード ユニット12に接続され
ている。このクロス フィード ユニット12では、その
出力導線13がレシーバ８に接続されており、そして、端
子14、導線15を介して印加されるループバック モード
選択信号により制御される。端子14は、電圧クランプ回
路16にも接続されている。一方、電圧クランプ回路16
は、導線17を介して、トランスミッター２に接続されて
いて、これにより、ループバック モードが選択されて
いる場合に、トランスミッター２からの電圧出力の振幅
を制限する。

第２図の回線インターフェース回路が、通常のデータ
を送受信する場合には、クロス フィード ユニット12
と電圧クランプ回路16は、作動に関与しない。トランス
ミッター２の入力端子に接続された回路は、これらの回
路に適合した電圧が採用されるところの、例えば、TTL
乃至CMOS回路であって、デジタル データを出力する。
これらのデジタル データは、第１図に示される２つの
電圧レベルVL、VHを持つようなものに、トランスミッタ
ー２により変換されて、導線３、４経由で、回線の導線
５に印加される。回線から導線６を通して入ってくる入
力データは、２つの電圧レベルVL、VHを持っているが、
レシーバ８により、端子９に接続される外部のデジタル
回路のそれに適合するような電圧レベルを持つようなも
のに変換される。

第２図の回線インターフェース回路がテストされる際
には、イネーブル信号が、端子14に印加されて、ループ
バック モードが選択される。このイネーブル信号は、
電圧クランプ回路16とクロス フィード ユニット12を
動作可能状態にする。電圧クランプ16の効用は、テスト
動作時にトランスミッター２の出力信号を、２つの電圧
レベルVL、VT間に制限することである。トランスミッタ
ー２の出力信号に関しての上記制限により、回線として
の導線５に接続されたどのレシーバも、トランスミッタ
ー２からの出力信号を論理「１」に解釈する。なぜなら
ば、テスト信号の電圧VTが、マイナス５ボルトの論理閾
値よりも正方向には、存在していないからである。トラ
ンスミッター２から出力される論理「１」状態は、該ト
ランスミッターのリセット状態でもある。クロス フィ
ード ユニット12は、トランスミッター２からのテスト
信号を、２本の導線10、11経由で受領するが、端子14か
らのイネーブル信号で動作可能状態になって、テスト信
号を導線13経由で、レシーバ８に印加する。クロス フ
ィード ユニット12により導線13に対して、これらの電
圧レベルVT、VLが印加された際に、２つの電圧レベルV
T、VLとの間の切換え動作の効用が、レシーバ８の入力
回路に現われるが、この場合、その効用が回線からの導
線６経由で受領される通常のデータの場合と同じような
ものになって、レシーバ８の入力回路に現われるよう
に、該入力回路が構成されている。このようにして、ト
ランスミッター２とレシーバ８の双方の機能が、回線の
導線からそれらを外すことなしに、テスト可能になる。
後述されるように、ループバック モードでは、導線６
ひいては、レシーバ８の入力７に現われるすべてのデー
タが無視されて、クロス フィード ユニット12からの
データだけがレシーバ８に受入れられるように、該レシ
ーバの入力回路が設計されている。

第３図は、単純化された形で、トランスミッター２の
一実施例の回路を示している。第２図に示された導線
３、10、11と端子１が、第３図中にも付されている。端
子１は、スイッチングレギュレータ型電流源20と、さら
にトランジスタ21のベースにも接続される。端子１から
電流源20、さらにトランジスタ21のベースまでの接続径
路を増幅器や他の回路経由のものとすることにより、必
要に応じて、電流範囲や電圧範囲が変更可能になる。電
流源20とトランジスタ21のエミッタの双方は、マイナス
電源供給線22に接続されている。トランジスタ21のコレ
クタは、導線３、11に接続され、加えて、トランジスタ
23のコレクタにも接続されている。第３図に示される実
施例において、導線３、11は、互いに接続されている
が、トランスミッター２の全ての形態がこのような構成
を採るものであるとは限らない。トランジスタ23のエミ
ッタは、導線10に接続されていて、抵抗器24を介して、
プラスの電源供給線25にも接続されている。直列に接続
された２つのダイオード26、27が、抵抗器24に対して並
列に接続されている。トランジスタ23は、第２コレクタ
を備えていて、この第２コレクタは、直接的に、トラン
ジスタ23のベースに接続され、これによりトランジスタ
23の第１コレクタを制御して電流源として働くようにし
てある。トランジスタ23のベースは、スイッチSW1の接
点28と、更に、トランジスタ29のエミッタとに接続され
ている。トランジスタ29のコレクタは、マイナスの電源
供給線22に接続され、該トランジスタ29のベースは、ス
イッチSW1の接点30に接続されている。クランプ回路
は、全体として導線３、11からマイナスの電源供給線22
に向けて接続されており、ダーリントン接続のトランジ
スタ34に対して直列に接続された３つのダイオード31、
32、33を含んで構成されている。この場合、ダーリント
ン接続のトランジスタ34のエミッタは、マイナスの電源
供給線22に接続されている。一方、ダーリントン接続の
トランジスタ34のベースは、電流源35とスイッチSW2を
介して、プラスの電源供給線25に接続されている。スイ
ッチSW1とスイッチSW2は、連動するものであり、第３図
に示されるように、ループバック モードに関し、非選
択状態と選択状態とのそれぞれに対応する位置Ａと位置
Ｂが設けられている。

実際には、第３図に示される回路は、通常的に構成さ
れる電流源を有する集積回路の一部分または全体として
構成される。電流源のスイッチング動作に関しては、電
流が必要でない場合には、該電流源で発生する電流に対
して二者択一的な電流径路を与えることで実施される。
同様に、スイッチSW1、SW2は、電気的な選択信号で制御
されるよう適切に接続されたトランジスタにより、構成
されている。

第３図の構成の動作において、導線３を通じて回線に
通常のデータが伝送される際に、端子１に印加されたデ
ータ信号は、２つのトランジスタ21、23を交互に導電状
態にし、これにより導線３上に、電源供給線22、25での
電源電圧に近い出力電圧レベルが生成される。これらの
条件の下では、クランプ回路は、ダーリントン接続のト
ランジスタ34が非導電状態に留まっているので、ここで
の動作に関与しない。

ループバック モードが選択されて、スイッチSW1、W
2が位置Ｂを占める場合には、トランジスタ23は、スイ
ッチとして作用し続けるが、その作用は、電流源20によ
る電流供給中に、トランジスタ23のコレクタから導線３
と導線11に供給される電流の大きさを約１ミリアンペア
にする作用に留まる。これに対して、通常の動作モード
では、トランジスタ23は、そのエミッタ抵抗器24とによ
り設定される一層大きな電流を供給することができる。
トランジスタ21は、端子１に印加されるデジタル信号依
存でオンオフされるが、そのコレクタ電圧の振幅は、ト
ランジスタ21がオンの場合のマイナスの電源供給線22の
電圧に近い電圧レベルと、トランジスタ21がオフの場合
のクランプ回路中、とりわけその３つのダイオード31、
32、33とダーリントン接続のトランジスタ34のコレクタ
エミッタ間電圧により付与されるダイオードの順方向導
電電圧のほぼ４倍の電圧に近い電圧レベルとの間の動呈
に制限される。なぜならば、この動作状態においては、
電流源35からの電流で、ダーリントン接続のトランジス
タ34が、導電状態に移行しているからである。典型的な
実例では、マイナスの電源電圧は、マイナス12ボルトで
あるので、導線３、11上に生成される最も正方向の電圧
は、約マイナス９ボルトである。

導線10は、トランジスタ23のエミッタ電圧をクロス
フィード ユニット12まで伝達する。トランジスタ23が
正しく作動していれば、導線10での電圧は、プラスの電
源供給線25の電圧VS＋と、同電圧VS＋よりも２個のダイ
オード26、27の順方向導電電圧分だけ負方向に低下した
電圧との間で変化する。トランジスタ23が故障している
場合には、導線10での電圧は、12ボルトのままである。
なぜならば、電源20により供給される電流が、この場合
には小さいからである。このような状況において、クロ
ス フィード ユニット12は、導線10上での12ボルトの
存在を検出するように配置され、これによりトランジス
タ23の作動状態をモニターすることが可能になる。開放
回路状態でのトランジスタ23の故障により、更に、導線
３、11の電圧が、既述の電圧レベルの間でスイッチされ
る。一方、仮りに、トランジスタ23が短絡状態で故障し
た場合には、導線３、11の電圧は、プラスの電源電圧に
近い電圧レベルに留まる。

第４図は、第２図に示されているクロス フィード
ユニット12の単純化されたブロック線図である。第４図
において、導線11は、スイッチ可能な電流源40の入力部
を形成する。この場合、該電流源40の出力電流は、導線
41と抵抗器42を介して、２つのトランジスタ43、44の共
通接続のエミッタに供給される。トランジスタ43のベー
スは、直列接続された２つのダイオード45、46を介し
て、接地される一方、抵抗器47を介して、該トランジス
タ43のエミッタに接続される。トランジスタ43のコレク
タは、導線13に接続されて、その出力をレシーバ８に付
与する。一方、トランジスタ44のコレクタは、抵抗器49
を介して、プラスの電源供給線48に接続される。トラン
ジスタ44のベースは、抵抗器50を介して、該トランジス
タ44のエミッタに接続される一方、抵抗器51を介して、
ループバック モード選択信号端子14に接続されてい
る。更に、トランジスタ44のベースは、トランジスタ52
のベースにも接続されている。この場合、トランジスタ
52のエミッタ−コレクタ間の径路は、導線13と接地に対
して各別に接続されている。

スイッチ可能な電流源40は、導線10の電圧に応答し
て、第３図に示されるトランジスタ23が機能しているか
否かを検出する。導線11の電圧は、約マイナス９ボルト
からマイナス11.5ボルトまでの約３個のダイオードの順
方向導電電圧の全域にわたって変化する。電流源40は、
電流を全く出力しないか、或いは抵抗器を介して、約60
マイクロアンペアの電流を出力する。ループバック モ
ードが選択されていない場合には、端子14に印加された
プラス電圧で、２つのトランジスタ44、52が共に導電状
態になる。その結果、トランジスタ44は、電流源40によ
り供給される電流をバイパスさせるように働き、もう一
方のトランジスタ52は、導線13を接地に短絡すること
で、レシーバ８への信号の印加を断つ。これとは反対
に、ループバック モードが選択されている場合には、
２つのトランジスタ44、52の双方が共に非導電状態とな
り、電流源40から出力されるスイッチ後の電流は、トラ
ンジスタ43を介して、導線13から出力される。導線13か
ら出力されたこの電流は、クロス フィード ユニット
12からレシーバ８に付与される入力信号を形成する。

第５図は、第２図のレシーバ８の入力回路であって、
導線13、７を備えているものを示す。この場合、導線13
により、レシーバ８の入力回路が、第４図に示されたク
ロス フィード ユニット12に接続されている。一方、
導線７により、レシーバ８が、回線に接続されている。
導線７は、抵抗器Ｒを介して、レシーバ８の入力回路に
接続される。この抵抗器Ｒにより、回路の入力インピー
ダンスが、特定の規格（この場合にはEIA−RS232）での
要求値に設定される。更に、抵抗器Ｒは、電圧制限回路
に接続される。この電圧制限回路は、直列接続された２
つのダイオード60、61に対して、第３番目のダイオード
62を並列に接続したもので、これらのダイオード60、6
1、62は全て、接地への径路内に配置されている。抵抗
器Ｒは、更にもう一つの抵抗器63を介して、トランジス
タ64のベースにも接続されている。この場合、トランジ
スタ64のエミッタは、導線13に接続されている。一方、
トランジスタ64のコレクタは、導線65を介して、レシー
バ８の残りの回路に接続されると共に、プラスの電源供
給線67に接続された電流源66にも延びている。導線65
は、直列接続された２つのダイオード68、69を介して、
トランジスタ70のベースに接続されると共に、抵抗器71
を介して接地にも接続されている。一方、トランジスタ
70のエミッタも接地に接続されている。トランジスタ70
のコレクタは、抵抗器72を介して、２つの抵抗器Ｒ、63
間の接合点に接続されている。長方形の枠73内に示され
ている回路は、第４図に示されたクロス フィード ユ
ニット12と等価の単純化された回路であり、ループバッ
ク モードが選択された場合における導線13からのスイ
ッチ後の出力電流であって、テスト信号用パルスを判っ
たものの出力のされ方を示す。

トランジスタ64は、レシーバ８の第１段を形成し、導
線７を介して回線から入力される信号に対しては共通エ
ミッタ増幅器として作動する一方、導線13を介して電流
として入力されるテスト信号に対しては共通ベース増幅
器として作動するものである。トランジスタ70は、ダイ
オード68、69と抵抗器71、72と共働して、レシーバ８の
入力回路にヒステリシスを与える。

上述の回路は、下記の付加的な利点を有する。即ち、
第３図に示されるようなトランスミッター２の出力回路
の構成と、テストの期間中、自身の出力電圧の振幅の大
きさを制限するためのクランプ回路の使用と相まって、
多くの場合、例えば、電気的な過大ストレスに起因する
出力回路の故障に際しては、通常のデータと低レベルの
テスト信号の双方が共に伝送され得ないことが保証され
ており、これによりテスト信号の満足のいく送出があれ
ば、回路からは通常のデータが正しく出力されているこ
とが判明するという結果になる。通常のデータの出力に
は、干渉するけれども、テスト信号の出力を妨げること
がないような故障も生じうるが、この種の故障を検出す
るためには、別の手段が必要になる。更にその上、回線
自身の多くの故障が検出可能であ。例えば、仮りに、回
線の導線５が短絡して、低いインピーダンスの電圧源に
なった場合には、導線11の電圧が、クロスフィード ユ
ニット12とレシーバ８によりテスト信号として検出され
る程充分な振幅を持ち得なくなる。レシーバ８の入力回
路の設計によれば、一旦、トランジスタ64の正しい作動
が確認された場合には、出力信号が期待されているとお
りに得られている限り、レシーバ８は正しく機能してい
るということができる。第４図に示された電流源40から
出力される電流は、第５図に示された電流源66により供
給される電流よりも更に大きい。ループバック モード
が選択されていない場合には、即ち、通常モードにおい
ては、トランジスタ52は、導電状態にある。そして、導
線65はレシーバ入力７の状態依存で、インバータのよう
に働いて、高いレベルまたは低レベルに留まる。入力７
が低レベルの場合、導線65は、高レベルになり、そして
逆に、入力７が高レベルの場合には、導線65は、低レベ
ルになる。ループバック モードにおいて、トランジス
タ43は、導電状態にある。電流源66からの電流の大きさ
が、電流源40で生成される電流の大きさよりもより小さ
いので、導線65の状態は、もっぱら、電流源40がオン状
態か、又はオフ状態かどうかということによって左右さ
れる。電流源40がオン状態にある場合には、導線65は、
低レベルにある。一方、電流源40が、オフ状態にある場
合には、導線65は、逆に高レベルにある。ここで留意す
べきは、トランジスタ44は、通常モードにおいて使用さ
るのであって、電流源40からの電流をプラスの電源レー
ルにダンプするということである。トランジスタ43、44
は、スイッチとして作動する。ループバック モードに
おいて、第１図に示された導線13は、零ボルトに近い電
圧を有する。ループバック モードでの動作期間中、ト
ランジスタ64は、そのベースへの入力に対して無感応状
態にあるので、回線からレシーバ８に入ってくる如何な
る信号をも無視する。

本発明は、規格EIA−RS232に従って実施されるような
実施例を参照しつつ証明されているが、他の規格EIA−R
S432或いは同EIA−RS422に従って実施されるような実施
例も本発明に従って実施可能である。

本発明を要約すれば以下のとおりである。

回線インターフェース回路は、２−レベル信号を回線
に送って、回線から２−レベル信号を受領する。この２
−レベル信号の２つのレベルは、閾領域レベルの両側に
ある。上記回路をテストするには、トランスミッター２
が、スイッチ可能径路10、11、12、13、14、15を介し
て、レシーバ８に接続され、さらにトランスミッター２
によりテスト信号が生成される。このテスト信号は、レ
シーバ８により受領されて、上記回路の機能をモニター
することを可能にする。上記テスト信号に関しては、こ
れが閾領域レベルに入らないようにすべく、小振幅の信
号にされる。トランスミッター２とレシーバ８の、回線
に対する接続３、７は、テストの間、維持される。テス
トの間、トランスミッター２の出力の振幅は、電圧クラ
ンプ回路16により制限されて、テスト信号だけが生成さ
れるようになる。

＜その他の開示事項＞ 1. 回線の第１の導体に出力信号を供給するための出力
手段と（但し、上記出力信号は、閾領域レベルを超える
安定レベルの部分と、閾領域レベル未満の安定レベルの
部分とを有する）、回線の第２の導体からの入力信号を
受領するための入力手段と、更に、上記出力手段からの
１つの信号を、回線を通さずに、直接、上記入力手段に
選択的に印加するための手段とを有する回線インターフ
ェース回路において、 上記出力手段は、上記出力信号の上記安定レベルの部
分の一方の上に、テスト信号を選択的に発生するための
手段を含み（但し、上記テスト信号の振幅に関し、上記
閾領域レベルに横切らない大きさに制限することによ
り、テスト時に上記出力手段を回線から外す必要を無く
す）、そして、上記入力手段は、上記テスト信号に応答
して上記回線インターフェース回路の機能状態を表示す
る手段とを含むんで成る回線インターフェース回路。

2. 上記テスト信号が発生させられる際に作動させられ
て、上記テスト信号の電圧が、上記閾領域レベルを横切
らないように上記電圧を制限するクランプ手段を、上記
出力手段が含んだ、特許請求の範囲第１項記載の回線イ
ンターフェース回路。

3. 上記出力手段は、出力回路を含み、上記出力回路
は、電圧源導体間の直列径路において接続された第１ト
ランジスタおよび第２トランジスタを有し、回線の上記
第１導体は、上記第１トランジスタと上記第２トランジ
スタの接合点に接続され、そして、上記出力信号の上記
安定レベル部分は、上記第１トランジスタと上記第２ト
ランジスタのうちの一方を導電状態にし、残りの一方を
非導電状態にすることによって発生させられる、特許請
求の範囲第１項または第２項記載の回線インターフェー
ス回路において、上記テスト信号が発生させられている
間、上記第１トランジスタの出力電流の大きさが制限さ
れ、そして、上記出力手段が含むクランプ手段は、上記
第１トランジスタと上記第２トランジスタとの上記接合
点における電圧によって作動させられる、回線インター
フェース回路。

4. 上記直列径路は、抵抗手段を、上記第１トランジス
タと電圧源導体との間に含み、そして、上記抵抗手段と
上記第１トランジスタとの間の接合点は、信号を上記入
力手段に選択的に印加するための手段に接続され、それ
によって、上記入力手段が、上記第１トランジスタの作
動状態をモニターすることができる、特許請求の範囲第
３項記載の回線インターフェース回路。

5. 上記入力手段は、その第１ステージとして、トラン
ジスタを含み、回線の上記第２導体は、上記トランジス
タのベース（即ち、ゲート）に接続され、そして、上記
入力手段に信号を選択的に印加するための手段は、上記
トランジスタのエミッタ（即ち、電源）に接続される、
特許請求の範囲第１項乃至第４項のいずれか１項記載の
回線インターフェース回路。

6. 上記入力手段に上記信号を選択的に印加するための
上記手段は、上記トランジスタの上記エミッタ（即ち、
電源）に、スイッチされた電流を印加する、特許請求の
範囲第５項記載の回線インターフェース。

7. 回線に印加された上記出力信号と、回線から受領さ
れた上記入力信号とは、規格に従っている、特許請求の
範囲第１乃至第６項のいずれか１項記載の回線インター
フェース回路。

8. 上記規格は、EIA−RS232か、EIA−RS423か、又はEI
A−RS422である、特許請求の範囲第７項記載の回線イン
ターフェース回路。

9. 明細書に実質的に記載され、且つ添付図面によって
実質的に図解された通りの回線インターフェース回路。

10. 集積回路として構成された、特許請求の範囲１項
乃至第９項のいずれか１項記載の回線インターフェース
回路。

11. ２−レベル出力信号を回線に供給するための出力
手段と、回線から２−レベル入力信号を受領するための
入力手段とを有する回線インターフェース回路をテスト
する方法であって、上記出力信号の代わりに、テスト信
号を供給し、上記出力手段を、上記入力手段に直接接続
させ、そして、上記入力手段において、上記テスト信号
を検出する（但し、上記テスト信号は、上記２−レベル
入力信号または上記２−レベル出力信号の２つのレベル
の間の閾レベルを横切らない信号である）工程を含む、
回線インターフェース回路をテストする方法。

12. 上記テスト信号は、上記出力信号の２つのレベル
のうちの一方のレベルに基づいた小振幅信号である、特
許請求の範囲第11項記載の方法。

13. 上記テスト信号は、上記出力信号をクランプする
ことによって、それが上記閾レベルを横切ることができ
ない大きさで発生させられる、特許請求の範囲第11項ま
たは第12項記載の方法。

14. 上記出力手段からの付加的信号を、上記出力手段
の出力トランジスタの機能性を表示する上記入力手段に
送る工程を更に含む、特許請求の範囲第11項乃至第13項
のいずれか１項記載の方法。

15. 明細書に実質的に記載され、且つ添付図面によっ
て実質的に図解された通りの、回線インターフェース回
路をテストする方法。

【図面の簡単な説明】

第１図〜第５図は本発明の一実施例に関するものであ
り、第１図は、１つの可能な規格に従うデータ信号と１
つの可能な形態のテスト信号の電圧波形を示す波形図、
第２図は、回線インターフェース回路の実施例のブロッ
ク線図、第３図は、回線インターフェース回路のトラン
スミッターの単純化された回路図、第４図は、上記回線
インターフェース回路のクロス フィード ユニットの
回路図、第５図は、上記回線インターフェース回路のレ
シーバの入力回路を示す回路図である。 １……入力端子 ２……トランスミッター ３、10、11……導線、４……コネクタ ５、６……導線（回線）、８……レシーバ 12……クロス フィード ユニット 16……電圧クランプ回路

───────────────────────────────────────────────────── フロントページの続き 審査官 柳下 勝幸 (56)参考文献 特開 昭61−59946（ＪＰ，Ａ) 米国特許4993045（ＵＳ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 29/14

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】回線インターフェース回路であって、 閾レベルよりも大きい安定電圧レベルと該閾レベルより
   も小さい安定電圧レベルとの間で変化する出力信号を回
   線の第１の導体に供給する出力導体と、前記閾レベルよ
   りも大きい側か小さい側に全体が入るように制限された
   振幅の出力信号を供給する付加出力導体手段とを有する
   トランスミッター手段と、 前記回線の第２の導体からの入力信号を第１の入力で受
   信するレシーバ手段と、 前記トランスミッター手段と前記レシーバ手段との間に
   挿入されるように該トランスミッター手段の前記付加出
   力導体手段と該レシーバ手段の第２の入力とに接続さ
   れ、かつ、該トランスミッター手段からの信号を該レシ
   ーバ手段に直接にかつ前記回線と独立に選択的に印加し
   て前記回線インターフェースがテストされることを可能
   にさせる選択的信号印加手段と、 前記トランスミッター手段と前記選択的信号印加手段と
   に接続され、かつ、前記出力信号の安定電圧レベルに対
   応しかつ前記閾レベルを横切らないような制限された振
   幅のテスト信号を選択的に発生する手段と、 を具備し、 前記レシーバ手段が、前記テスト信号に応答して前記回
   線インターフェース回路の機能の表示を与える手段を有
   し、 前記テスト信号の選択的発生に応答した前記回線インタ
   ーフェース回路のテストの実行が、前記トランスミッタ
   ー手段の前記出力導体が前記回線の前記第１の導体に接
   続されているか否かにかかわらずにできるように、該回
   線の該第１の導体への該トランスミッター手段の該出力
   導体の接続とは無関係になされる、 回線インターフェース回路。
2. 【請求項２】前記トランスミッター手段の前記付加出力
   導体手段が、前記閾レベルを横切らないような制限され
   た振幅の第１および第２の安定電圧レベルの間で変化す
   るテスト信号を前記選択的信号印加手段を介して前記レ
   シーバ手段にそれぞれ供給する第１および第２の付加出
   力導体を具備する、請求項１記載の回線インターフェー
   ス回路。
3. 【請求項３】第１の電圧レベルと第２の電圧レベルとの
   間で変化する信号を回線の各導体に送信するトランスミ
   ッターと該信号を該各導体から受信するレシーバとを有
   する回線インターフェース回路をテストする方法であっ
   て、 前記トランスミッターが、前記回線の第１の導体に出力
   信号を供給し、 前記レシーバが、前記回線の第２の導体から入力信号を
   受信し、 前記方法が、 前記出力信号の代わりに、閾レベルよりも大きい側か小
   さい側に全体が入るように制限された振幅の前記トラン
   スミッターからのテスト信号を供給するステップであっ
   て、前記出力信号の前記第１の電圧レベルが前記閾レベ
   ルよりも大きくされるとともに該出力信号の前記第２の
   電圧レベルが前記閾レベルよりも小さくされた、ステッ
   プと、 前記トランスミッターを前記回線の前記導体と独立に前
   記レシーバに直接に接続するステップと、 前記出力信号の安定レベルに対応しかつ前記閾レベルを
   横切らないような制限された振幅の前記テスト信号を前
   記レシーバに選択的に印加するステップと、 前記トランスミッターが前記回線の導体に接続されてい
   るか否かにかかわらずに前記回線インターフェース回路
   のテストを実行するように、前記回線の前記導体への該
   トランスミッターの接続とは無関係に前記レシーバから
   発生された前記テスト信号を検出するステップと、 を具備する、回線インターフェース回路をテストする方
   法。
4. 【請求項４】前記出力信号の前記第１および第２の電圧
   レベルの一方に基づいて小振幅信号として前記テスト信
   号を供給するステップをさらに具備する、請求項３記載
   の回線インターフェース回路をテストする方法。
5. 【請求項５】制限された振幅の第１および第２の安定電
   圧レベルの間で変化するテスト信号として前記テスト信
   号を前記トランスミッターの第１および第２の付加出力
   導体から交互に印加するステップと、 前記トランスミッターの前記付加出力導体によって供給
   される前記第１および第２の安定電圧レベルの各々が前
   記レシーバに供給される前記閾レベルを横切らないよう
   に制限するステップと、 をさらに具備する、請求項３記載の回線インターフェー
   ス回路をテストする方法。