KR102288464B1 - 반도체 테스트 시스템 및 테스트 방법 - Google Patents

반도체 테스트 시스템 및 테스트 방법 Download PDF

Info

Publication number
KR102288464B1
KR102288464B1 KR1020170071724A KR20170071724A KR102288464B1 KR 102288464 B1 KR102288464 B1 KR 102288464B1 KR 1020170071724 A KR1020170071724 A KR 1020170071724A KR 20170071724 A KR20170071724 A KR 20170071724A KR 102288464 B1 KR102288464 B1 KR 102288464B1
Authority
KR
South Korea
Prior art keywords
noise
test equipment
test
line
control circuit
Prior art date
Application number
KR1020170071724A
Other languages
English (en)
Other versions
KR20180134177A (ko
Inventor
송준용
김형수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170071724A priority Critical patent/KR102288464B1/ko
Publication of KR20180134177A publication Critical patent/KR20180134177A/ko
Application granted granted Critical
Publication of KR102288464B1 publication Critical patent/KR102288464B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

테스트 장비; 및 상기 테스트 장비와 반도체 장치를 전기적으로 연결할 수 있는 테스트 보드를 포함하며, 상기 테스트 보드는 상기 테스트 장비와 상기 반도체 장치를 전기적으로 연결하는 라인에 노이즈를 제공하는 노이즈 발생 장치를 포함하는 것을 특징으로 한다.

Description

반도체 테스트 시스템 및 테스트 방법{Semiconductor Test System and Test Method}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 테스트 시스템 및 반도체 테스트 방법에 관한 것이다.
반도체 장치는 전기적 신호들을 입력 받고 출력하도록 구성된다. 그러므로, 반도체 장치와 반도체 장치는 서로 전기적 신호들을 송수신하도록 구성된다.
이러한 반도체 장치는 정상적으로 동작하는지에 대한 테스트를 수행하게 된다. 이때, 반도체 장치는 테스트 장비에 연결되어 테스트를 수행하지만, 실제로 반도체 장치들이 서로 연결된 실장 환경에 대해서는 테스트가 수행되지 않는다.
그러므로, 테스트시 정상적인 동작을 수행했던 반도체 장치라 하더라도 실장 환경에서 정상적인 동작을 수행하지 않을 수 있다.
본 발명은 실장 환경과 유사한 환경에서 테스트를 수행할 수 있는 반도체 테스트 시스템 및 테스트 방법을 제공하기 위한 것이다.
본 발명의 실시예에 따른 반도체 테스트 시스템은 테스트 장비; 및 상기 테스트 장비와 반도체 장치를 전기적으로 연결할 수 있는 테스트 보드를 포함하며, 상기 테스트 보드는 상기 테스트 장비와 상기 반도체 장치를 전기적으로 연결하는 라인에 노이즈를 제공하는 노이즈 발생 장치를 포함하는 것을 특징으로 한다.
본 발명의 실시예에 따른 반도체 테스트 방법은 반도체 장치를 테스트 보드에 전기적으로 연결하는 단계; 테스트 장비와 상기 테스트 보드를 전기적으로 연결하는 단계; 및 상기 테스트 장비의 제어에 따라 상기 반도체 장치 및 상기 테스트 보드에 포함된 노이즈 발생 장치를 제어하는 단계를 포함한다.
본 발명에 따른 반도체 테스트 시스템 및 테스트 방법은 반도체 장치의 실장 환경과 유사한 환경에서 반도체 장치를 테스트할 수 있어, 반도체 장치의 신뢰성을 높일 수 있는 장점이 있다.
도 1은 본 발명의 실시예에 따른 반도체 테스트 시스템의 구성도,
도 2는 도 1의 노이즈 발생 장치의 구성도이다.
본 발명의 실시예에 따른 반도체 테스트 시스템은 도 1에 도시된 바와 같이, 테스트 장비(100) 및 테스트 보드(200)를 포함할 수 있다.
상기 테스트 장비(100)는 상기 테스트 보드(200)에 전기적으로 연결되는 반도체 장치(210)를 테스트하기 위한 장비이다.
상기 테스트 보드(200)는 상기 반도체 장치(210)와 전기적으로 연결될 수 있고, 노이즈 발생 장치(220)를 포함할 수 있다. 이때, 상기 테스트 장비(100)는 제 1 라인(Line_A)을 통해 상기 반도체 장치(210)와 전기적으로 연결될 수 있으며, 상기 노이즈 발생 장치(220)는 제 2 라인(Line_B)을 통해 상기 테스트 장비(100)와 전기적으로 연결될 수 있다. 또한 상기 제 1 및 제 2 라인(Line_A, Line_B) 각각은 복수개의 라인을 포함할 수 있다.
상기 테스트 장비(100)는 상기 제 1 라인(Line_A)을 통해 상기 반도체 장치(210)와 전기적 신호를 송수신할 수 있고, 상기 반도체 장치(210)를 제어할 수 있다. 또한 상기 테스트 장비(100)는 상기 제 2 라인(Line_B)을 통해 상기 노이즈 발생 장치(220)에 전기적 신호를 송신할 수 있고, 상기 노이즈 발생 장치(220)를 제어할 수 있다.
상기 노이즈 발생 장치(220)는 상기 테스트 장비(100)와 상기 반도체 장치(210)를 전기적으로 연결하는 상기 제 1 라인(Line_A)에 노이즈(N_e) 즉, 전기적 잡음을 제공할 수 있다. 또한 상기 노이즈 발생 장치(220)는 상기 테스트 장비(100)의 제어에 따라 상기 노이즈(N_e)의 제공 유무, 상기 노이즈(N_e)의 크기 및 상기 노이즈(N_e)의 제공 타이밍을 제어할 수 있다.
상기 노이즈 발생 장치(220)는 도 2에 도시된 바와 같이, 노이즈 제어 회로(221), 노이즈 타이밍 제어 회로(222), 및 제 1 스위치(SW1, 223)를 포함할 수 있다.
상기 노이즈 제어 회로(221)는 상기 노이즈(N_e)를 발생시키고, 상기 테스트 장비(100)의 제어에 따라 상기 노이즈(N_e)의 크기를 제어할 수 있다. 예를 들어, 상기 노이즈 제어 회로(221)는 상기 테스트 장비(100)의 제어에 따라 결정되는 저항값과 커패시턴스의 값에 따라 상기 노이즈(N_e)의 크기를 결정할 수 있다.
상기 노이즈 제어 회로(221)는 제 1 및 제 2 저항 소자(R1, R2), 제 2 내지 제 5 스위치(SW2, SW3, SW4, SW5), 및 제 1 및 제 2 커패시터(C1, C2)를 포함할 수 있다. 상기 제 1 저항 소자(R1)는 일단에 외부 전압(VDD)을 인가 받는다. 상기 제 2 스위치(SW2)는 노이즈 발생 노드(N_n)와 상기 제 1 저항 소자(R1)의 타단을 연결 또는 분리시킨다. 상기 제 2 저항 소자(R2)는 일단에 외부 전압(VDD)을 인가 받는다. 상기 제 3 스위치(SW3)는 상기 노이즈 발생 노드(N_n)와 상기 제 2 저항 소자(R2)의 타단을 연결 또는 분리시킨다. 상기 제 4 스위치(SW4)는 상기 제 1 커패시터(C1)의 일단과 상기 노이즈 발생 노드(N_n)를 연결 또는 분리시킨다. 상기 제 5 스위치(SW5)는 상기 제 2 커패시터(C2)의 일단과 상기 노이즈 발생 노드(N_n)를 연결 또는 분리시킨다. 상기 제 1 커패시터(C1)는 타단에 접지단(VSS)가 연결된다. 상기 제 2 커패시터(C2)는 타단에 접지단(VSS)이 연결된다. 이때, 상기 제 2 내지 제 5 스위치(SW2, SW3, SW4, SW5) 각각은 상기 테스트 장비(100)의 제어에 따라 연결 또는 분리 동작이 제어된다. 이때, 상기 노이즈 발생 노드(N_n)에서 노이즈 즉, 전기적 잡음이 발생되며, 상기 제 1 내지 제 5 스위치(SW2, SW3, SW4, SW5)의 연결 및 분리 동작에 의해 상기 노이즈 제어 회로(221)의 저항값과 커패시턴스의 값이 결정될 수 있다.
상기 노이즈 타이밍 제어 회로(222)는 상기 노이즈 제어 회로(221)에서 발생된 노이즈를 상기 테스트 장비(100)의 제어에 따라 상기 노이즈의 제공 타이밍을 제어할 수 있다. 예를 들어, 상기 노이즈 타이밍 제어 회로(222)는 상기 테스트 장비(100)의 제어에 따라 상기 노이즈 제어 회로(221)와 상기 제 1 스위치(223) 사이에 연결된 라인의 길이를 제어할 수 있다.
상기 노이즈 타이밍 제어 회로(222)는 제 1 라인 패스(222-1) 및 제 2 라인 패스(222-2)를 포함할 수 있다. 예를 들어, 상기 노이즈 타이밍 제어 회로(222)는 상기 테스트 장비(100)의 제어에 따라 상기 노이즈 제어 회로(221)와 상기 제 1 스위치(223)를 상기 제 1 및 제 2 라인 패스(222-1, 222-2) 중 하나의 라인 패스로 연결시킬 수 있다. 상기 제 1 라인 패스(222-1)는 제 6 및 제 7 스위치(SW6, SW7) 및 제 3 라인(Line_C)을 포함할 수 있다. 상기 제 6 스위치(SW6)는 상기 노이즈 발생 노드(N_n)와 상기 제 3 라인(Line_C)을 연결 또는 분리시킨다. 상기 제 7 스위치(SW7)는 상기 제 3 라인(Line_C)과 상기 제 1 스위치(SW1)를 연결 또는 분리시킨다. 상기 제 2 라인 패드(222-2)는 상기 제 8 및 제 9 스위치(SW8, SW9) 및 제 4 라인(Line_D)을 포함할 수 있다. 상기 제 8 스위치(SW8)는 상기 노이즈 발생 노드(N_n)와 상기 제 4 라인(Line_D)을 연결 또는 분리시킨다. 상기 제 9 스위치(SW9)는 상기 제 4 라인(Line_D)과 상기 제 1 스위치(SW1)를 연결 또는 분리시킨다. 이때, 상기 제 3 라인(Line_C)의 길이는 상기 제 4 라인(Line_D)의 길이가 서로 다를 수 있다. 예를 들어, 상기 제 3 라인(Line_C)의 길이가 상기 제 4 라인(Line_D)의 길이보다 길수 있다. 또한, 상기 테스트 장비(100)의 제어에 따라 상기 제 6 내지 제 9 스위치(SW6, SW7, SW8, SW9)의 연결 및 분리 동작이 제어될 수 있다. 상기 제 6 및 제 7 스위치(SW6, SW7)가 함께 연결 및 분리 동작을 수행하고, 상기 제 8 및 제 9 스위치(SW8, SW9)가 함께 연결 및 분리 동작을 수행할 수 있다.
상기 제 1 스위치(SW1)는 상기 테스트 장비(100)의 제어에 따라 상기 노이즈 타이밍 제어 회로(222)에서 출력되는 노이즈를 상기 테스트 장비(100)와 상기 반도체 장치(210)를 연결하는 상기 제 1 라인(Line_A)에 제공하거나 제공되는 것을 방지할 수 있다.
상기 반도체 장치(210)는 도 3에 도시된 바와 같이, 상기 제 1 라인(Line_A)에 연결되는 송신 회로(211) 및 수신 회로(212)를 포함할 수 있다.
상기 송신 회로(211)는 상기 제 1 라인(Line_A)을 통해 상기 테스트 장비(100)에 전기적 신호를 송신할 수 있다.
상기 수신 회로(212)는 상기 제 1 라인(Line_A)을 통해 상기 테스트 장비(100)로부터 전기전 신호를 수신할 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 테스트 시스템의 동작을 설명하면 다음과 같다.
테스트 장비(100)는 테스트 보드(200)에 전기적으로 연결된 반도체 장치(210)와 노이즈 발생 장치(220)를 제어할 수 있다.
상기 테스트 장비(100)는 제 1 라인(Line_A)을 통해 상기 반도체 장치(210)와 전기적으로 연결되며, 전기적 신호를 송수신할 수 있다.
상기 노이즈 발생 장치(220)는 제 2 라인(Line_B)을 통해 상기 테스트 장비(100)의 제어를 받으며, 상기 테스트 장비(100)의 제어에 따라 상기 제 1 라인(Line_A)이 제공되는 노이즈(N_e)를 생성할 수 있다. 예를 들어, 상기 노이즈 발생 장치(220)는 도 2에 도시된 바와 같이, 상기 테스트 장비(100)에 제어에 따라 동작하는 제 1 스위치(223, SW1)를 포함한다. 상기 제 1 스위치(223, SW1)가 연결 동작하면 상기 노이즈(N_e)는 상기 제 1 라인(Line_A)에 제공되고, 상기 제 1 스위치(223, SW1)가 분리 동작하면 상기 노이즈(N_e)는 상기 제 1 라인(Line_A)에 제공되지 않는다. 또한 상기 노이즈 발생 장치(220)는 도 2에 도시된 바와 같이, 노이즈 제어 회로(221)를 포함한다. 상기 노이즈 제어 회로(221)는 노이즈 발생 노드(N_n)에 연결되는 저항 소자의 개수에 따라 저항값을 결정하고, 상기 노이즈 발생 노드(N_n)에 연결되는 커패시터의 개수에 따라 커패시턴스의 값을 결정한다. 상기 테스트 장비(100)는 제 2 내지 제 5 스위치(SW2, SW3, SW4, SW5)의 연결 및 분리 동작을 제어하여, 상기 노이즈 발생 노드(N_n)에 연결되는 저항 소자의 개수 및 커패시터의 개수를 제어하여 상기 노이즈 제어 회로(221)의 저항값과 커패시턴스 값을 제어한다. 저항값과 커패시터스의 값의 가변에 따라 상기 노이즈의 크기는 제어될 수 있다. 상기 노이즈 발생 장치(220)는 도2에 도시된 바와 같이, 노이즈 타이밍 제어 회로(222)를 포함할 수 있다. 상기 노이즈 타이밍 제어 회로(222)는 길이가 서로 다른 제 3 및 제 4 라인(Line_C, Line_D)을 포함하고, 상기 노이즈 제어 회로(221)로부터 발생된 노이즈가 상기 제 3 및 제 4 라인(Line_C, Line_D) 중 하나의 라인을 통해 상기 제 1 스위치(SW1)에 인가시킴으로써, 상기 노이즈의 제공 타이밍을 제어할 수 있다. 이때, 상기 노이즈 타이밍 제어 회로(222)는 상기 테스트 장비(100)로부터 상기 제 6 내지 제 9 스위치(SW6, SW7, SW8, SW9)의 연결 및 분리 동작을 제어받음으로써, 상기 노이즈 제공 타이밍을 제어할 수 있다.
이와 같이 동작하는 상기 노이즈 발생 장치(220)를 통해 상기 반도체 장치(210)를 테스트하는 방법을 설명한다.
반도체 장치(210)를 테스트 보드(200)에 전기적으로 연결하고, 테스트 장비(100)와 상기 테스트 보드(200)를 제 1 및 제 2 라인(Line_A, Line_B)을 통해 전기적으로 연결시킨다.
상기 테스트 장비(100)의 제어에 따라 상기 반도체 장치(210) 및 상기 테스트 보드(200)에 포함된 노이즈 발생 장치(220)를 제어하며, 테스트 동작을 수행한다.
상기 테스트 장비(100)가 상기 반도체 장치(210)를 테스트할 경우 상기 노이즈 발생 장치(220)로부터 상기 노이즈를 발생시켜 테스트할 수도 있고, 상기 테스트 장비(100)가 상기 반도체 장치(210)를 테스트할 경우 상기 노이즈 발생 장치(220)로부터 상기 노이즈를 발생시키지 않고 테스트할 수도 있다.
상기 테스트 장비(100)가 상기 반도체 장치(210)를 테스트할 경우 상기 노이즈 발생 장치로부터 상기 노이즈를 발생시켜 테스트할 경우를 설명한다.
상기 테스트 장비(100)가 상기 반도체 장치(220)로 전기적 신호를 인가할 경우 상기 노이즈를 발생시키고 노이즈의 크기를 제어함으로써, 반도체 장치(220)가 전기적 신호를 수신할 때 얼마만큼의 노이즈에서도 정상적으로 신호를 수신할 수 있는지를 테스트할 수 있다.
상기 반도체 장치(210)가 상기 테스트 장비(100)로 전기적 신호를 인가할 경우 상기 노이즈를 발생시키고 노이즈의 크기를 제어함으로써, 반도체 장치(210)가 얼마만큼의 노이즈에서도 정상적으로 신호를 송신할 수 있는지를 테스트할 수 있다.
상기 테스트 장비(100)와 상기 반도체 장치(210)가 전기적 신호를 송수신할 경우 상기 노이즈를 발생시키고 노이즈의 크기를 제어함으로써, 반도체 장치(210)와 상기 테스트 장비(100)가 얼마만큼의 노이즈에서도 정상적으로 신호를 송수신할 수 있는지를 테스트할 수 있다.
또한, 상기 노이즈 발생 장치(220)의 노이즈 타이밍 제어 회로(222)를 이용하여, 상기 노이즈가 제공되는 타이밍을 제어함으로써, 노이즈 제공 타이밍에 따른 신호의 정상적인 송수신을 테스트할 수 있다.
이와 같이, 본 발명의 실시예에 따른 반도체 테스트 시스템은 반도체 장치의 실장 환경 즉, 전기적 잡음이 섞인 라인을 통해 신호를 송수신하는 환경과 유사한 환경에서 반도체 장치를 테스트할 수 있어, 반도체 장치의 신뢰성을 높일 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (10)

  1. 테스트 장비; 및
    상기 테스트 장비와 반도체 장치를 전기적으로 연결할 수 있는 테스트 보드를 포함하며,
    상기 테스트 보드는 상기 테스트 장비와 상기 반도체 장치를 전기적으로 연결하는 라인에 노이즈를 제공하는 노이즈 발생 장치를 포함하되,
    상기 노이즈 발생 장치는
    상기 노이즈를 발생시키고, 상기 테스트 장비의 제어에 따라 상기 노이즈의 크기를 제어하는 노이즈 제어 회로,
    상기 노이즈 제어 회로에서 발생된 노이즈를 상기 테스트 장비의 제어에 따라 상기 노이즈의 제공 타이밍을 제어하는 노이즈 타이밍 제어 회로, 및
    상기 테스트 장비의 제어에 따라 상기 노이즈 타이밍 제어 회로에서 출력되는 노이즈를 상기 테스트 장비와 상기 반도체 장치가 연결되는 라인에 제공하거나 제공하는 것을 방지하는 스위치를 포함하되,
    상기 노이즈 타이밍 제어 회로는
    상기 테스트 장비의 제어에 따라 상기 노이즈 제어 회로와 상기 스위치 사이에 연결된 라인의 길이를 제어하는 것을 특징으로 하는 반도체 테스트 시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 노이즈 발생 장치는
    상기 테스트 장비와 전기적으로 연결되며,
    상기 테스트 장비의 제어에 따라 상기 노이즈의 제공 유무, 상기 노이즈의 크기 및 상기 노이즈의 제공 타이밍이 제어되는 것을 특징으로 하는 반도체 테스트 시스템.
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 노이즈 제어 회로는
    상기 테스트 장비의 제어에 따라 결정되는 저항값과 커패시턴스의 값에 따라 상기 노이즈의 크기를 결정하는 것을 특징으로 하는 반도체 테스트 시스템.
  5. 삭제
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 노이즈 타이밍 제어 회로는
    길이가 서로 다른 복수개의 라인을 포함하며,
    상기 테스트 장비의 제어에 따라 상기 복수개의 라인 중 하나만이 상기 노이즈 제어 회로와 상기 스위치를 연결하도록 구성된 것을 특징으로 하는 반도체 테스트 시스템.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020170071724A 2017-06-08 2017-06-08 반도체 테스트 시스템 및 테스트 방법 KR102288464B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170071724A KR102288464B1 (ko) 2017-06-08 2017-06-08 반도체 테스트 시스템 및 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170071724A KR102288464B1 (ko) 2017-06-08 2017-06-08 반도체 테스트 시스템 및 테스트 방법

Publications (2)

Publication Number Publication Date
KR20180134177A KR20180134177A (ko) 2018-12-18
KR102288464B1 true KR102288464B1 (ko) 2021-08-10

Family

ID=64952185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170071724A KR102288464B1 (ko) 2017-06-08 2017-06-08 반도체 테스트 시스템 및 테스트 방법

Country Status (1)

Country Link
KR (1) KR102288464B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116359708B (zh) * 2023-03-31 2024-05-17 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 芯片安全测试电路、方法及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050264A (ja) * 2001-08-08 2003-02-21 Mitsubishi Electric Corp 半導体デバイスの検査装置および検査方法
JP2007278781A (ja) 2006-04-05 2007-10-25 Denso Corp 半導体評価装置
WO2008146451A1 (ja) 2007-05-28 2008-12-04 Advantest Corporation 半導体試験装置および試験方法
JP2009210322A (ja) 2008-03-03 2009-09-17 Denso Corp 半導体評価装置
JP2012068220A (ja) * 2010-09-27 2012-04-05 Renesas Electronics Corp テストシステムおよび半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029597A1 (ja) * 2008-09-10 2010-03-18 株式会社アドバンテスト 試験装置および回路システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050264A (ja) * 2001-08-08 2003-02-21 Mitsubishi Electric Corp 半導体デバイスの検査装置および検査方法
JP2007278781A (ja) 2006-04-05 2007-10-25 Denso Corp 半導体評価装置
WO2008146451A1 (ja) 2007-05-28 2008-12-04 Advantest Corporation 半導体試験装置および試験方法
JP2009210322A (ja) 2008-03-03 2009-09-17 Denso Corp 半導体評価装置
JP2012068220A (ja) * 2010-09-27 2012-04-05 Renesas Electronics Corp テストシステムおよび半導体装置の製造方法

Also Published As

Publication number Publication date
KR20180134177A (ko) 2018-12-18

Similar Documents

Publication Publication Date Title
US7109736B2 (en) System for measuring signal path resistance for an integrated circuit tester interconnect structure
US7203460B2 (en) Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit
JPH03129949A (ja) 回線インターフェース回路
JP4848004B2 (ja) 双方向データ伝送を行う通信回路
US20090322310A1 (en) Self-Calibration Circuit With Gyrated Output Impedance
KR102288464B1 (ko) 반도체 테스트 시스템 및 테스트 방법
US20040124875A1 (en) Setting multiple chip parameters using one IC terminal
JP4944793B2 (ja) 試験装置、及びピンエレクトロニクスカード
US8704527B2 (en) Comparison judgment circuit
JP2021167740A (ja) 故障検出回路および検出システム
US10809299B2 (en) Testing device and method for testing a control unit of a switching device of a switchgear installation
EP3278123A1 (en) On-chip built-in test and operational qualification
US8324928B2 (en) Calibration circuit
US10884067B2 (en) Modification of test measurement signals for protective devices for electric power networks
CN112763935B (zh) 执行多种测试的测试系统、传送器与接收器
CN210956169U (zh) 电子芯片和片上系统
US20030102939A1 (en) Droop compensation filter
US11018459B2 (en) Protection circuit against high voltages for USB type C receiver
US4879661A (en) Bi-directional circuit to interface between a low current device and high current tester
KR20010104734A (ko) 투코어 라인을 통하여 전송 신호를 전송하기 위한 방법 및장치
JP2019505862A (ja) Ｕｓｂ電力送出信号を調整するための方法および装置
US20120049872A1 (en) High speed full duplex test interface
US7504853B2 (en) Arrangement for compensation of ground offset in a data bus system
US6320390B1 (en) Probe for fault actuation devices
EP4124872A1 (en) Differential input receiver circuit testing with a loopback circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant