JP4848004B2 - 双方向データ伝送を行う通信回路 - Google Patents

Description

本発明は双方向のデータ伝送に関する。

多くの場合、通信システムでは同一の物理通信リンクを利用して、両方向にデータを転送することが必要である。かかる双方向通信リンクを使用する通信システムでは、双方向通信リンクの各端に通信端子を設けているが、この通信端子はデータを送信する送信回路とデータを受信する受信回路を含んでいる。

同一の物理回線を利用して両方向にデータを転送するには、両方向のデータフローを分離することが必要である：したがって、関連する送信回路の送信する信号と別の送信回路から受信する信号とを受信回路が混同しないようにする必要がある。

信号の混同を回避するために、同時に受信するデータがない場合にのみ送信回路にデータを送信させる方法を確立することが、従来技術ではよく知られている。しかし送信時間は回線の長さに依るため、これに対応する待ち時間−ラウンドトリップ時間とも称する−をさらに考慮する必要がある。

高速集積回路とも称し、更には一般に被試験デバイスＤＵＴとも称するデータレートの高い集積回路は、自動試験装置ＡＴＥがかかる回路を試験する際、高速試験を行えばＡＴＥとＤＵＴとの間のデータ方向が頻繁に変わることから、ラウンドトリップ時間も付加して考慮する必要があるという問題に直面している。従ってラウンドトリップ時間の影響を回避するために、米国特許第６，０６４，２４２号は、ＡＴＥにおけるドライバとコンパレータを分離して、それぞれ独立した回線を利用して被試験デバイスに接続させるという試験設定を開示している。

固体回路に関するＩＥＥＥジャーナル（第３８巻１２号、２００３年１２月）の「オンダイ波形捕捉を行う８Ｇｂ／ｓの同時双方向リンク（An 8-Gb/s Simultaneous Bidirectional Link With On-Die Waveform Capture）」という記事の中で、１つの物理リンクを利用してデジタルデータを同時に送受信する方法が示されている。この記事によれば、受信するデジタルデータストリームを検出する受信回路におけるコンパレータ閾値は、送信されたデジタルデータストリームの実際の値によって切り替わる。

米国特許第６０６４２４２号明細書 「オンダイ波形捕捉を行う８Ｇｂ／ｓの同時双方向リンク（An 8-Gb/s Simultaneous Bidirectional Link With On-Die Waveform Capture）」、ＩＥＥＥジャーナル、第３８巻、第１２号、２００３年１２月

本発明の目的は、改良した双方向データ伝送を提供することである。この目的は独立請求項によって解決する。従属請求項では好ましい実施形態を示す。

本発明の一実施形態によって、１本の信号線を利用して双方向データ伝送を提供する通信回路を提供する。該通信回路は、第１デジタルデータストリームを受信して、対応する第１信号を信号線の近端から、該信号線の遠端に接続する遠隔デバイスに送信し、遠隔デバイスから信号線の近端において第２信号を受信して、この信号から第２デジタルデータストリームを導出する。レプリカ生成回路は、第１デジタルデータストリーム又は第１デジタルデータストリームから導出した信号に応じてレプリカ信号を提供するが、このレプリカ信号は、任意の一定値が乗算されている点、及び／又は振幅若しくは時間の少なくとも一方に関連した一定値分シフトされているという点で、前記第１デジタルデータストリームとは異なる。抽出回路は、レプリカ信号と、信号線の近端から取り込んだ（又は近端で取り出した）信号に応じて、第２デジタルデータストリームを抽出する。

本発明の一実施形態によれば、通信回路は通信回線に接続することで、第１デジタルデータストリームに応じて通信回線に第１データ信号を送信し、通信回線から第２データ信号を受信し、受信した第２データ信号に応じて第２デジタルデータストリームを生成する。第１デジタルデータストリームに応じて第１ドライバ信号と第２ドライバ信号を生成する信号生成回路を備える。さらに、第１ドライバ信号と第２ドライバ信号を受信して、これら信号に応じて第１送信信号を生成する信号インタフェース回路を備える。反対方向において、インタフェース回路は通信回線から第２送信信号を受信し、この第２送信信号と第１ドライバ信号に応じてコンパレータ信号を生成する。信号受信回路はコンパレータ信号と第２ドライバ信号に応じて第２デジタルデータストリームを生成するが、この第２デジタルデータストリームは、受信した送信信号中のビットストリーム情報に対応する。

更なる実施形態では、第１ドライバ信号と第２ドライバ信号は互いに補完関係にある。即ち、第１ドライバ信号が高い値から低い値へとトグルする場合には、第２ドライバ信号は低い値から高い値へと変わり、その逆の場合も同様である。

受信した送信信号に対する第１ドライバ信号の影響は、第２ドライバにより減少する又はなくなる。 信号受信回路は第１データ信号からのデータ情報と第２データ信号からのデータ情報を混同することはない。よって、コンパレータ信号は第１デジタルデータストリームのトグルには依存しない。

これにより、例えば送信されるデジタルデータの実際のデータ値に基づく２つの規定値同士の間で信号受信回路のコンパレータ閾値を動的に切り替えることにより、動的な信号の補正を行う必要がないという利点が生じる。よって、信号生成回路と信号受信回路の間で時間を整合させる必要がない。

さらなる実施形態では、ＡＴＥはテスタノードとも呼ばれる複数のパーピン電子回路を有しており、その各々を複数の双方向伝送回線を利用して対応する被試験デバイスＤＵＴに接続する。各テスタノードはそれ自身の送信信号が、対応するＤＵＴピンから受信した信号に対して与える影響を減少させる又は影響をなくす手段を含む。このことにより、ＤＵＴとＡＴＥの電子回路間の距離が有意に長いという状況でも、双方向性のＡＴＥで高速集積回路を試験することが可能となる。

各テスタノードはドライバの入力、又はドライバの出力、又はドライバの入力と出力の両方を組み合わせたものに直接依存した信号を作成するレプリカ生成回路を含み得る。抽出回路は、レプリカ生成回路の出力とテスタノードにおける信号を受け取り、ＤＵＴの出力において生成された信号を実質的に示す信号を抽出する。抽出回路のこれらの出力がコンパレータに提供されると、該コンパレータの出力はＤＵＴから受信した信号に類似したデジタルデータを提供する。

本発明のその他の目的とその実施形態に付随する利点の多くについては、添付の図面と共に以下の好適な実施形態の詳細な記載を参照することで、容易に、そしてより良く理解されよう。実質上又は機能上同等若しくは同様の特徴については、同じ参照番号を付して示す。

図２は、複数のチャネル２１１及び２１２を含む自動試験装置ＡＴＥ２１と、複数のＤＵＴピン回路Ｍ２１及びＭ２２を含む被試験デバイスＤＵＴ２２とを使用した試験設定の実施形態を示しており、前記チャネルの各々は、（ＡＴＥ）通信回路とも呼ばれるＡＴＥピン電子回路Ｍ１１又はＭ１２を含むよう例示している。各ＡＴＥピン電子回路Ｍ１１又はＭ１２は、複数の双方向伝送回線ＴＬ１及びＴＬ２のうちの１つに接続する。伝送回線ＴＬ１及びＴＬ２の各々の遠端は、ＤＵＴピン２２１又は２２２を利用してＤＵＴピン回路Ｍ２１又はＭ２２のうちの１つに接続する。

現在の試験システムのデータレートは極めて高いため（例えば、３ギガビット／秒）、通信レベルにおける如何なる待ち時間も回避することが重要である。本発明により、ＡＴＥ２１とＤＵＴ２２の間の高速通信が可能となる。

一例として、ＡＴＥはパーピン構造に基づいたＡＴＥとするが、ＤＵＴのピンは各ＡＴＥピン電子回路に接続し、各ＡＴＥピン電子回路は互いに独立して試験シーケンスを生成すると共に応答データを受信し、その調整については共通の制御回路が行う。パーピン構造を使用するＡＴＥの例としては、アジレントテクノロジー社（Agilent Technologies）の半導体試験システムであるAgilent８３０００ファミリとAgilent９３０００ファミリがある。これらシリーズの詳細は、例えば欧州特許第８５９３１８号、同第８６４９７７号、同第８８６２１４号、同第８８２９９１号、米国特許第５，４９９，２４８号、及び同第５，４５３，９９５号で開示されている。

図９ａは双方向通信設定を例示しており、この図では伝送回線ＴＬの近端に接続する第１通信回路Ｍ１１と通信回線ＴＬの遠端に接続する第２通信回路Ｍ２１が示されている。第１通信回路Ｍ１１は、ドライバ回路Ｄ、回路抵抗ＲＳ、レプリカ生成回路ＲＧ、及び抽出回路ＥＣを含む。第１デジタルデータストリームＤＤ１を提供するデジタル信号入力は、ドライバ回路Ｄの入力とレプリカ生成回路ＲＧの入力に接続している。ドライバ回路Ｄの出力は回路抵抗ＲＳを越えて各ＡＴＥノード若しくはピンＴＮに接続すると共に、レプリカ生成回路ＲＧの第２の入力に接続する。レプリカ生成回路ＲＧの出力とＡＴＥノードＴＮはそれぞれ、抽出回路ＥＣの入力に接続し、抽出回路ＥＣはデジタル信号出力に出力信号ＲＣ１を提供する。

第１通信回路Ｍ１１及び第２通信回路Ｍ２１は同様であっても異なっていてもよい。以下の記載では、本発明による通信回路の実施形態を詳細に説明する。

ドライバＤはその入力においてデジタルデータストリームＤＤ１を受信し、その出力において高電圧レベルと低電圧レベルとの間で電圧トグルを行うドライバ信号を生成する。なお、この電圧トグルはデジタルデータストリームのトグルに対応する、即ち、第１ドライバ回路はその入力において値１を受信した場合に高電圧レベルを生成し、値０を受信した場合に低電圧レベルを生成する。この信号は回路抵抗ＲＳを越えて信号線ＴＬに提供される。

レプリカ生成回路ＲＧは、デジタルデータストリームＤＤ１自体又はドライバ回路Ｄが生成したドライバ信号のうちの少なくとも一方を受信する。レプリカ生成回路ＲＧはその出力において、ドライバ信号に略比例した（例えば定数を乗算した、又は振幅若しくは時間のうちの少なくとも一方に関して一定値だけシフトさせた）レプリカ信号を提供する。

以下の例では、望ましくない反射を回避するべく伝送回線ＴＬの特性インピーダンスＲに通信回路Ｍ１１を適合させるものとする。ドライバＤの出力抵坑はゼロであると見なすことができるため、伝送回線ＴＬから第１通信回路Ｍ１１に向かう抵抗は回路抵抗Ｒに等しい。従って、回路抵抗ＲＳは伝送回線ＴＬの特性インピーダンスＲと同じになるよう選択する。レプリカ信号は、ドライバ信号を半分にしたものに略同じになるよう選択する。抽出回路ＥＣは、レプリカ信号と信号線の端子ＴＮからの信号を受信する。この端子ＴＮからの信号は、第１通信回路Ｍ１１の生成した第１ドライバ信号Ｓ１と遠隔の通信回路Ｍ２１の生成した第２信号Ｓ２とを重畳したものである。抽出回路ＥＣは端子ＴＮから取り込んだ信号とレプリカ信号を結合させて、遠隔のデバイスの生成したデジタル情報を含む第２信号Ｓ２を実質的に導出する。

図９ｃは、レプリカ生成回路ＲＧと抽出回路ＥＣを具現化した第１の例を示す。レプリカ生成回路はドライバ回路Ｄにおいて受信したデジタルデータストリームを取り込み、この信号をレプリカドライバＤＧに提供する。レプリカドライバＤＧは、ドライバＤの生成した信号の半分の振幅を示す信号を生成する。抽出回路は、レプリカ信号と端子ＴＮから取り込んだ信号との差の差分信号を生成する加算回路Ａを含む。回路抵抗ＲＳと伝送回線ＴＬの特性インピーダンスＲは等しいため、この差分信号は理想的にもドライバ信号の影響を受けず、遠隔のデバイスの生成した信号の純粋なレプリカを形成する。抽出回路のコンパレータＤＥは、この信号からデジタルデータコンテンツＲＣ１を抽出する。

ドライバＤとＤＧは、デジタルドライバ又は線形増幅器として具現化できる。

ドライバＤ及びＤＧは、第１通信回路Ｍ１１から遠隔回路Ｍ２１への（送信方向）周波数依存信号損失を補償するプリエンファシス手段を含み得る。

コンパレータＤＥは、遠隔回路Ｍ２１から通信回路Ｍ１１への（受信方向）周波数依存信号損失を補償する等化機能を含み得る。

第１通信回路Ｍ１１又は遠隔回路Ｍ２１の少なくとも一方は、データの同時送受信を行うことができる。

図９ｄは、図９ｃを具現化したものの変形を示す。レプリカドライバＤＧの代わりに、ドライバＤの出力と接地との間で２つの抵抗Ｒｙを直列に接続する。抵抗Ｒｙ同士の間の接続は、レプリカドライバの出力ではなく加算回路に接続する。

図９ｂは図９ａの変形を示しており、この図には第１伝送回線ＴＬと第２若しくは補完伝送回線ＴＬ’を利用して並列通信を行うための差動通信回路Ｍ１１’が存在する。第１伝送回線ＴＬ１と補完伝送回線ＴＬ’を空間的に連結することにより、差動インピーダンスを使用した所謂差動回線が形成される。通信回路Ｍ１１’は差動データリンク含み、この差動データリンクは差動ドライバＤ’と、差動レプリカ生成回路ＲＧ’と、差動抽出回路ＥＣ’を含む。図５、図６ａ、図７ａに関する記載から、更なる具現化に関する詳細が理解されよう。

図１は、第１通信回路Ｍ１１の更なる実施形態の原理を示すブロック図である。（第１）通信回路Ｍ１１は、伝送回線ＴＬに接続する選択肢として適用することができる。通信回路Ｍ１１は、生成回路入力１１１、第１生成回路出力１１２、及び第２生成回路出力１１３を備える信号生成回路ＤＲと、受信回路入力１３２及び受信回路出力１３１を備える信号受信回路ＲＣと、インタフェース回路ＣＩと、を含む。

信号生成回路の第１出力１１２は第１ドライバ信号Ｓ１ａをインタフェース回路ＣＩに提供し、また第２出力１１３は第２ドライバ信号Ｓ１ｂをインタフェース回路ＣＩに提供する。インタフェース回路ＣＩは、伝送回線ＴＬの近い方の端子若しくは終端に第１送信信号Ｓ１を提供する。さらに、同じ端子にて第２送信信号Ｓ２が受信されるが、この信号Ｓ２は伝送回線ＴＬの遠端における遠隔通信回路（図示せず）が生成した信号である。

第１デジタルデータ信号は、例えば値０と１で表す２進値を含む。信号生成回路ＤＲの生成した第１ドライバ信号及び第２ドライバ信号（Ｓ１ａ、Ｓ１ｂ)は、物理伝送チャネル上で伝送される物理信号であるが、この伝送チャネルは有線の電気接続、又は無線接続、又は有線接続と無線接続の両方を組み合わせたものとして具現することができる。これらの信号は入力デジタルデータストリームのデジタルデータシーケンスに対応する一連の電流若しくは電圧パルスを示す。各データは、０（ゼロ）である第１の値か、１である第２の値かのいずれかを示す。ドライバは、これらの値の各々に対して所定の物理パルスを生成するが、物理パルスに関する例を挙げると、値０に対してはゼロボルトの電圧を、そして値１という第１パルスに対しては２ボルトの電圧を生成する。本例のフォーマット若しくは調整は、いわゆる非ゼロ復帰（ＮＲＺ）とも称するものである。別の例はいわゆるゼロ復帰（ＲＺ）フォーマットであるが、この場合高パルスのパルス幅はデータ信号のビットサイクルより小さい。一般に、パルスは任意の適切なフォーマットを有し得る。

一実施形態において、第１ドライバ信号と第２ドライバ信号は、入力されたデジタル信号ＤＤ１のデジタル値に対して補完関係をなすように生成される。これは信号の振幅、即ち入力デジタル信号ＤＤ１の値と両ドライバ信号を加算したものの値が異なることに関するパルス同士の間の電流差若しくは電圧差をゼロとする、あるいは第１ドライバ信号Ｓ１ａの信号の振幅に対して少なくとも減少させるということを意味している。

インタフェース回路ＣＩは第１ドライバ信号Ｓ１ａ及び第２ドライバ信号Ｓ１ｂを結合させて第１送信信号Ｓ１とし、伝送回線ＴＬに送る。補完ドライバ信号を受動的に結合させる場合には、送信信号の振幅を第１ドライバ信号に対して減少させる。

第１送信信号Ｓ１を送信するのと同時に、第２送信信号Ｓ２を伝送回線から同一端子にて受信するため、第１ドライバ信号Ｓ１ａと第２送信信号Ｓ２はこの端子において必然的に混合される。インタフェース回路ＣＩは伝送回線端子で受信した混合信号に応答して比較信号を提供する。インタフェース回路ＣＩの別の端子に接続した信号受信回路ＲＣは、インタフェース回路ＣＩが提供した比較信号Ｓ２ｂと第２ドライバ信号Ｓ１ｂの両方を付加したものを受信する。

インタフェース回路ＣＩの特性、例えば信号生成回路ＤＲに接続したＣＩ端子に対するＣＩのインピーダンスは、少なくとも信号受信回路が第２送信信号Ｓ２のデータコンテンツを適切に検出することができる程度にまで、コンパレータ入力１３２において第１ドライバ信号Ｓ１ａの影響と第２ドライバ信号Ｓ１ｂの影響が相殺されるように選択される。

図３ａは、これまでの図面の通信回路Ｍ１１の更なる実施形態を示す電気回路を示す。第１端子１と第２端子２を含むインタフェース回路ＣＩは、単一のインタフェース抵抗Ｒ１ｂとして具現化する。第１端子１は伝送回線ＴＬの近端に接続し、第１抵抗Ｒ１を介して第１ドライバＤ１の出力に接続する。第２端子２は第２抵抗Ｒ１ａを介して第２ドライバＤ１ａの出力に接続すると共に、電圧コンパレータＣ１の第１入力（＋）に接続する。

第１ドライバＤ１はその入力においてデジタルデータストリームＤＤ１を受信し、その出力において第１高電圧ＶＨＩ１と低電圧ＶＬＯ１との間の電圧トグルを出力するが、このトグルは、デジタルデータストリームのトグルに対応する。即ち、第１ドライバは、その入力で値１を受信した場合には第１高電圧ＶＨＩ１を生成し、入力で値０を受信した場合には第１低電圧ＶＬＯ１を生成する。

第２ドライバＤ１ａはその入力において、インバータＩＮＶで反転されたデジタルデータストリームを受信し、その出力において第２高電圧ＶＨＩ１ａと第２低電圧ＶＬＯ１ａとの間の電圧トグルを生成する。この電圧トグルは、反転されたデータストリームのトグルに対応する。即ち、第２ドライバＤ１ａはデジタルデータストリームＤＤ１が値０を示す場合には第２高電圧ＶＨＩ１ａを生成し、デジタルデータストリームＤＤ１が値１を示す場合には、第２低電圧ＶＬＯ１ａを生成する。

第１ドライバＤ１と第２ドライバＤ１ａは、デジタルドライバ若しくは線形増幅回路として具現化できる。

原則として、第１ドライバＤ１と第２ドライバＤ１ａの電圧レベルは異なる値を有し得る。以下では、第１ドライバＤ１の第１高電圧ＶＨ１が第２ドライバD１ａの第２高電圧ＶＨ１ａと等しく（ＶＨ１＝ＶＨ１ａ)、また第１低電圧ＶＬ１が第２低電圧ＶＬ１ａと等しい（ＶＬ１＝ＶＬ１ａ）と想定する。

ドライバＤ１とＤ１ａの両方の出力は、第１抵抗Ｒ１、第２抵抗Ｒ１ａ、及び第３抵抗Ｒ１ｂを含む抵抗ネットワークを越えて伝送回線ＴＬに接続する。

信号受信回路ＲＣは、電圧コンパレータＣ１として具現化しているが、その正の入力は第２端子２に接続し、負の入力は閾値電圧ＶＴＨ１に接続する。

第２デジタルデータストリームは第１ドライバ信号と第２ドライバ信号を如何にトグルしても影響を受けることはない。よって理想的なケースでは、ＤＤ１がトグルしていてもコンパレータの正の入力は全く変化しない。このことは第１抵抗Ｒ１、第２抵抗Ｒ１ａ、及びインタフェース抵抗Ｒ１ｂに対して適切な値を選択することにより達成される。

抵抗の値Ｒ１、Ｒ１ａ、及びＲ１ｂを決定するための第１の条件は、ネットワークを伝送回線ＴＬの特性インピーダンスＲに合わせて反射を回避すべきであるということである。ドライバＤ１とＤ１ａの出力抵坑はゼロと見なすことができる。よって、伝送回線ＴＬから第１通信回路Ｍ１１方向への抵抗は、第１抵抗Ｒ１と第２抵抗Ｒ１ａ及びインタフェース抵抗Ｒ１ｂの合計とを並列接続したものとなる。

Ｒ＝（Ｒ１・（Ｒ１ａ＋Ｒ１ｂ））／（Ｒ１＋Ｒ１ａ＋Ｒ１ｂ）

満たすべき別の条件は、第１データストリームＤＤ１のトグルによる第２端子２の電圧の変化を所定値未満とすることで、かかるトグルにより、第２端子２と閾値電圧ＶＴＨ１との電圧差に応じてコンパレータＣ１が生成する第２デジタルデータストリームＲＣ１が影響を受けないようにすることである。以下では、電圧変化をゼロと想定する。

伝送回線インピーダンスと値を同じとする第１抵抗と第１ドライバのみを含む基準構成に比べて減衰値を最小とすることが望ましい。この基準構成に対して、伝送回線における電圧振幅を基準ドライバにおける電圧振幅（＝ＶＨＩ１−ＶＩＯ１）の半分とする。力学上及び精度上の理由から、補完ドライバの組み合わせによる付加的なドライバでの減衰を適度に小さいものとすべきである。また、伝送回線ＴＬからインタフェース抵抗Ｒ１ｂを通ってコンパレータＣ１に至るまでの第２送信信号の付加的な受信回路での減衰も、適度に小さいものとすべきである。

３つの抵抗値の可能な関係を分析によって算出することができる。これらの値を決定するには、シミュレーションあるいは測定によって行うという方法もある。シミュレーションから得た合理的な結果は、以下のようなものとなった。

Ｒ１＝１．２・Ｒ、Ｒ１ａ＝４．５・Ｒ、及びＲ１ｂ＝１．５・Ｒ

図３ｂは一例の抵抗の値と、伝送回線インピーダンスＲ＝５０オームの場合の対応する減衰とを示す表である。

１列目から３列目までは、第１抵抗Ｒ１、第２抵抗Ｒ１ａ、及びインタフェース抵抗Ｒ１ｂの一例の値をオームで示したものである。４列目から６列目までは、対応するドライバ減衰ＤＡ、受信回路若しくはコンパレータ減衰ＣＡ、及び総減衰ＴＡを示しているが、この総減衰ＴＡはドライバ減衰ＤＡとコンパレータ減衰ＣＡとを乗算した値である。なお、値１はゼロ減衰を示し、値０は総減衰を示す。総減衰ＴＡは、遠端のコンパレータにおける信号と上述の基準構成の対応する信号との比を示すが、ここでは遠端における通信回路は他端における通信回路と同様であると仮定する。

ここにリストする例の場合、比較的最小の総減衰は、Ｒ１＝５５オーム、Ｒ１ａ＝３９０オーム、Ｒ１ｂ＝１６０オーム、そして総減衰ＴＡが０．５８という１番目の行にリストした第１セットによって達成される。

コンパレータＣ１の正の入力と電気的接地との間に寄生容量が存在する場合には、受信信号は時間定数がキャパシタンス、即ち３つの抵抗Ｒ１、Ｒ１ａ、及びＲ１ｂの値に依存するローパス効果により影響を受けるため、最大データレートが減少する。この場合、抵抗Ｒ１ａ及びＲ１ｂに対して適度に低い値を選択することが好ましい。低い寄生容量効果と低い総減衰との間でうまくバランスをとる選択の一例を、図３ｂの第２列にリストした第２セットによって示す。

図４ａは図１の通信回線の代替的な具現例を示す。ここで、第１ドライバ信号は、第３抵抗Ｒ３上でインタフェース抵抗Ｒ３ａの第１端子１に接続する一定のバッファ電圧ＶＨ１を提供する電圧バッファＢ１により具現化する。並列して、第１電源の第１電流Ｉ１は、第１スイッチＳ１上で第１端子１に提供される。第１デジタルデータストリームＤＤ１によって第１スイッチＳ１を制御すると、実際のデジタルデータが高いか低いかによって第１電流Ｉ１が第１端子１をオンオフする。さらに、第２スイッチＳ１ａ上で第２端子２に第２電流Ｉ１ａを提供する第２電源が示されているが、第２端子２は図３ａで示すようにコンパレータＣ１の正の入力に接続している。第２スイッチＳ１ａを第１デジタルデータストリームＤＤ１によって制御すると、第２電流Ｉ１ａが切り替わって第２端子２がオンオフされる。この第２端子２は第１スイッチＳ１に対して補完的な関係にある。即ち、第２スイッチＳ１ａがオンになると、第１スイッチＳ１はオフとなり、逆の場合も成り立つ。図３ａの実施形態と同様に、コンパレータＣ１の第２入力には、一定の閾値電圧ＶＴＨ１が提供される。

第２電流Ｓ１ａとＲ１における信号線、及びデジタルデータストリームＤＤ１の値が低い場合に伝送回線に定電圧ＶＨＩ１が提供されることによる電流により、単一電源による場合に比べて一定程度まで伝送回線ＴＬにおける信号の振幅が減少する。しかし、インタフェース抵抗Ｒ３ａにおいて電圧が降下するため、Ｉ１ａとＲ３ａを図４ｂの式によって例示するように正確に定義した場合に、コンパレータＣ１の正の入力は第１データストリームＤＤ１から独立したままとなる。

電流源によるアプローチにより、図３ａと図３ｂを参照して記載したように、更なるコンパレータの減衰は生じない。単一の電流ドライバを備えた基準セットアップに比較した更なるドライバの減衰は、以下の式によって定義する：ＤＡ＝（Ｉ１−Ｉ１ａ）／Ｉ。１換言すれば、小さいＩ１ａ／Ｉ１比と大きいＲ３ａ／Ｒ３比を組み合わせることが、小さい減衰を生じる良好な選択である。

図３ａと同様に、コンパレータＣ１の正の入力と接地との間の寄生容量が存在するため、受信信号はキャパシタンスと抵抗Ｒ３及びＲ３ａに依存する時間定数を有するローパス効果の影響を受ける。この影響を減らすために、抵抗Ｒ３ａとＲ３の並列接続がかなり小さくなるように選択すべきである。

電流Ｉ１ａと抵抗Ｒ３及びＲ３ａによって電圧シフトが生じることにより、第２端子２における電圧は、コンパレータＣ１に対する最適な範囲外となる可能性がある。端子２の電圧を最適の範囲にシフトさせるために、定電流源によって具現するのが好ましい端子２にオフセット電流ＩＯＳを提供する。代替的方法としては、この電流は端子２と合理的な高電圧（例えば端子１の電圧より高い電圧）との間に接続したオフセット抵抗によって供給される。

図４ｂは、閾値ＶＴＨ１、バッファ電圧ＶＨＩ１、第３抵抗Ｒ３、上述した近い方の通信回路Ｍ１１の第１電流Ｉ１、そして第１遠隔バッファ電圧ＶＨＩ１’、第３遠隔抵抗Ｒ３’、第１遠隔電流Ｉ１’、及び類似した遠隔通信回路（図示せず）の第２遠隔電流Ｉ１ａ’に関連する第１の式を示す。

第２の式は、伝送回線インピーダンスＲ、第１電流Ｉ１、及び第２電流Ｉ１ａの関数としてインタフェース抵抗Ｒ３ａの値を示している。

第３の式は、伝送回線インピーダンスＲと第１電流Ｉ１及び第２電流Ｉ１ａの関数として伝送回線ＴＬにおける所謂シングルエンド信号電圧振幅（ｓ／ｅ振幅）を示す。

図５は図３ａの変形を示しており、これは第１伝送回線ＴＬ及び第２若しくは補完的な伝送回線ＴＬ’上で並列に通信を行うことに適応させたものである。第１伝送回線ＴＬと補完的伝送回線ＴＬ’は空間的に連結され得るため、差分インピーダンスを備えた所謂差分ラインが形成される。

従って通信回路Ｍ１１は、補完的な第１端子１’と補完的な第２端子２’に対して、補完的なインタフェース抵抗Ｒ１Ｎｂを有する補完的なインタフェース回路をさらに含む。 第１補完端子１’は補完伝送回線ＴＬ’の近端と、第１補完抵抗Ｒ１Ｎ上で補完ドライバＤ１ａの出力とに接続する。閾値電圧ＶＴＨ１に接続するのではなく、電圧コンパレータＣ１の第２入力は第２補完端子２’に接続し、この第２補完端子２’は第２補完抵抗Ｒ１Ｎａ上で第１ドライバＤ１の出力にさらに接続する。

電圧コンパレータＣ１は、第２端子２と第２補完端子２’との電圧差の経過に応じて、第２デジタルデータストリームＲＣ１を生成する。

一般に、第１ドライバ及び第２ドライバの電圧と第１抵抗ネットワークＲ１、Ｒ１ａ、及びＲ１ｂの抵抗は、第２抵抗ネットワークＲ１Ｎ、Ｒ１Ｎａ、及びＲ１Ｎｂの抵抗とは関係なく決定することができる。例として、そして対称性の理由から、次の値同士が同じであるように選択することを提案する。

第１高電圧（ＶＨＩ１）と第２高電圧（ＶＨＩ１ａ）、

第１低電圧（ＶＬＯ１）と第２低電圧（ＶＬＯ１ａ）、

第１抵抗（Ｒ１）と第１補完抵抗（Ｒ１Ｎ）、

第２抵抗（Ｒ１ａ）と第２補完抵抗（Ｒ１Ｎａ）、

インタフェース回路の抵抗（Ｒ１ｂ）と補完インタフェース回路の抵抗（Ｒ１Ｎｂ）。

図６ａは図４ａに対応する変形を示しており、第１伝送回線ＴＬと補完伝送回線ＴＬ’を利用して並列通信を行うよう適応している。従って、通信回路Ｍ１１は第１補完端子１’に対する補完抵抗Ｒ３Ｎａを有する補完インタフェース回路と第２補完端子２’とをさらに含む。ここで第１スイッチＳ１と第２スイッチＳ１ａの各入力端子は、図４ａのように対応する第１電流源Ｉ１と第２電流源Ｉ１ａに接続する。さらに、両スイッチは既存の端子にそれぞれ相反的な更なる出力端子を有する。

第１補完端子１’は、補完伝送回線ＴＬ’と、補完第３抵抗Ｒ３Ｎを越えて直流電圧デドライバＢ１と、第１スイッチＳ１の相反的な出力端子に接続する。

第２補完端子２’は、第２スイッチＳ１ａの相反的な出力端子と、電圧コンパレータＣ１の第２入力に接続する。

電圧コンパレータＣ１の正の入力は第２補完端子２’に接続し、コンパレータＣ１の負の入力は第２端子２に接続する。よって、コンパレータＣ１は第２端子２と第２補完端子２’の電圧差の経過に応じて第２デジタルデータストリームＲＣ１を生成する。

図４ａにおけるオフセット電流ＩＯＳと同様に、オフセット電流が第２端子２と補完端子２’の各々に提供されることで、これら端子の電圧が最適な範囲にシフトされ得る。これらの電流の提供は、定電流源によって具現化するのが好ましい。代替的に、オフセット抵抗によってこれらの電流を提供することもでき、オフセット抵抗の各々は、適度な高電圧源と端子２の間、及び適度な高電圧源と端子２’の間に接続するようにする。

一例では、第３抵抗Ｒ３は第３補完抵抗Ｒ３Ｎに等しく、インタフェース抵抗Ｒ３ａは補完インタフェース抵抗Ｒ３Ｎａに等しい。図６ｂは、伝送回線インピーダンスＲ、第１電流Ｉ１、および第２電流Ｉ１ａの関数として第３（補完）抵抗Ｒ３ａを表した第１の式を示す。

第２の式は、伝送回線インピーダンスＲ、第１電流Ｉ１、及び第２電流Ｉ１ａの関数として、伝送回線ＴＬにおける所謂シングルエンド信号電圧振幅（ｓ／ｅ振幅）を示す。

図７ａは図６ａの回路を具現化した一例を示す。図７ａでは第１電流源Ｉ１及び第２電流源Ｉ１ａと第１スイッチＳ１及び第２スイッチＳ１ａを、複数の等価トランジスタ（Ｑ１ａからＱ１ｆ）と共通の電流源Ｉ０とによって具現化している。トランジスタＱ１ａからＱ１ｆのエミッタ又はソースは共通電流源Ｉ０に接続し、第１数量ｎ（本例ではｎ＝１）のトランジスタ（トランジスタＱ１ａ）のコレクタ若しくはドレインは第２端子２に接続し、第２数量ｍ（本例ではｍ＝２）のトランジスタ（Ｑ１ｂ、Ｑ１ｃ）のコレクタ若しくはソースは第１補完端子１’に接続し、第３数量ｎ（本例ではｎ＝１）のトランジスタ（トランジスタＱ１ｆ）のコレクタ若しくはドレインは第２補完端子２’に接続し、第４数量ｍ（本例ではｍ＝２）のトランジスタ（Ｑ１ｄ、Ｑ１ｅ）のコレクタ若しくはソースは第１端子１に接続する。第１数量および第２数量のトランジスタのベース又はゲートには第１デジタルデータストリームＤＤ１を提供し、第３数量及び第４数量のトランジスタのベースには補完デジタルデータストリームＤＤ１Ｂを提供する。

一例として、第１数量及び第３数量は数ｎを、そして第２数量及び第４数量は数ｍを有する。ここで、ｎ及びｍは任意の自然数である。

直接又は一連の抵抗Ｒ３ａ、Ｒ３Ｎａを介して補完的に流れる電流の比率は、スイッチを構成する際の等価デバイスの数の比率によって決まる。ここに示す例では、比率はｍ／ｎ（本例ではｍ＝２、ｎ＝１）である。

図６ｂと同様に、そして一例として、第３抵抗Ｒ３は第３補完抵抗Ｒ３Ｎに等しく、インタフェース抵抗Ｒ３ａは補完インタフェース抵抗Ｒ３Ｎａに等しい。図７ｂは伝送回線インピーダンスＲと数ｎ及びｍの関数として第３抵抗Ｒ３ａ（又は第３補完抵抗Ｒ３Ｎａ）を表した第１の式を示す。

第２の式は、伝送回線インピーダンスＲと、共通電流Ｉ１と数ｎ及びｍの関数として伝送回線ＴＬにおける所謂シングルエンド信号電圧振幅（ｓ／ｅ振幅）を示す。

代替的な実施形態では、トランジスタの大きさを異ならせる。この場合には、直接又は一連の抵抗Ｒ３ａ、Ｒ３Ｎａを介して補完的に流れる電流は、対応するトランジスタの大きさと数の比に依存する。これにより、分数の比を達成することができる。

更なる代替実施形態では、単一コレクタ又は単一ドレイントランジスタの代わりにマルチコレクタ又はマルチドレイントランジスタを使用する。

トランジスタの例としてバイポーラｎｐｎトランジスタを示す。代替的に、ｐｎｐバイポーラトランジスタ又は電界効果トランジスタ（ＦＥＴ）としてトランジスタを具現化することができる。

半導体プロセスにおいて抵抗値にばらつきがあることにより、抵抗と伝送回線インピーダンスの目的とする関係を正確に達成することが困難である。これはコンパレータの入力における送信信号を抑圧することとなり、理想的ではない。よって実施形態では、追加の電流減衰回路を第２端子２と第１数量のトランジスタ（Ｑ１ａ）のコレクタとの間に、そして補完端子２’と第３数量のトランジスタ（Ｑ１ｆ）のコレクタとの間に接続する。減衰回路は、デジタル−アナログコンバータによって制御するのが好ましく、コンバータの設定についてはキャリブレーション測定によって決定する。代替実施形態では、減衰回路ではなく乗算回路を備える。

図８ａは集積回路において図４ａを具現化した一例を示しており、図７ａと同様に、第１電流源Ｉ１及び第２電流源Ｉ１ａと第１スイッチＳ１及び第２スイッチＳ１ａを、共通の電流源Ｉ０と複数の等価トランジスタＱ１ａからＱ１ｆにより具現化する。トランジスタＱ１ａからＱ１ｆのエミッタ又はソースは共通電流源Ｉ０に接続し、第１数量ｎ（本例ではｎ＝１）のトランジスタ（トランジスタＱ１ａ）のコレクタ若しくはドレインは第２端子２に接続し、第２数量ｍ（ｍ＝２）のトランジスタ（Ｑ１ｂ、Ｑ１ｃ）のコレクタ若しくはソースはトランジスタのベース電圧以上の適切な定電圧を提供する端子３に接続し、第３数量ｎ（ｎ＝１）のトランジスタ（トランジスタＱ１ｆ）のコレクタ又はドレインは、第４数量ｍ（ｍ＝２）のトランジスタ（Ｑ１ｄ、Ｑ１ｅ）のコレクタ又はソースと共に第１端子１に接続する。第１数量のトランジスタ及び第２数量のトランジスタのベース又はゲートには、第１デジタルデータストリームＤＤ１を提供し、第３数量のトランジスタ及び第４数量のトランジスタのベースには、補完デジタルデータストリームＤＤ１Ｂを提供する。

図７ａと同様に、そして一例として、第１数量と第３数量は数ｎを示し、第２数量と第４数量は数ｍを示す。なお、ｎ及びｍは任意の自然数とする。

図８ｂは、第３抵抗Ｒ３ａを伝送回線インピーダンスＲと数ｎ及びｍの関数として表す第１の式を示す。

第２の式は、伝送回線インピーダンスＲと共通電流Ｉ１と数ｎ及びｍの関数として、伝送回線ＴＬにおける所謂シングルエンド信号電圧振幅（ｓ／ｅ振幅）を示す。

本発明の実施形態による通信回路の原理を示すブロック図である。 本発明の更なる実施形態による複数の双方向通信回線を介して接続した自動試験装置と被試験デバイスを用いた試験設定を示す。 図１の通信回路の第１実施形態を示す電気回路を示す。 図３ａの電気回路に関する一例の抵抗値と減衰値を示す表である。 図１の通信回路の第２実施形態を示す電気回路を示す。 図４ａに関する式を示す。 差動通信リンクを利用した通信に適合した図３ａの変形を示す。 差動データリンクを利用した通信に適合した図４ａの変形を示す。 図６ａに関する式を示す。 集積回路において図６ａを具現化した一例を示す。 図７ａに関する式を示す。 集積回路において図４ａを具現化した一例を示す。 図８ａに関する式を示す。 本発明の実施形態による双方向通信構成の設定を示すブロック図である。 差動データリンクを使用した図９ａの変形を示す。 図９ａに関する第１の具現化例を示す。 図９ａに関する第２の具現化例を示す。

符号の説明

Ｍ１１ 通信回路
ＴＬ 信号線
ＤＤ１ 第１デジタルデータストリーム
ＲＣ１ 第２デジタルデータストリーム
ＲＧ レプリカ生成回路
Ｓ１ｂ レプリカ信号
Ｓ２ｂ コンパレータ信号
ＥＣ 抽出回路
Ｓ１ 第１信号
Ｓ２ 第２信号

Claims (9)

1. 第１デジタルデータストリーム（ＤＤ１）を受信すると共に、対応する第１信号（Ｓ１）を信号線（ＴＬ）の近端から前記信号線（ＴＬ）の遠端に接続した遠隔デバイスに送信し、前記信号線（ＴＬ）の前記近端にて前記遠隔デバイスからの第２信号（Ｓ２）を受信し、前記信号から第２デジタルデータストリーム（ＲＣ１）を導出するよう適応した、１本の信号線を利用して双方向データ伝送を提供する通信回路（Ｍ１１、Ｍ１２）であって、
   前記信号線（ＴＬ）の近端に接続される第１端子（１）と、
   前記第１端子（１）と第２端子（２）との間に接続されたインタフェース抵抗（Ｒ３ａ）と、
   第３抵抗（Ｒ３）を介して前記第１端子（１）に接続され、一定のバッファ電圧（ＶＨＩ１）を提供する電圧バッファ（Ｂ１）と、
   第１スイッチ（Ｓ１）を介して前記第１端子（１）に第１電流（Ｉ１）を提供する第１電源と、
   第２スイッチ（Ｓ１ａ）を介して前記第２端子（２）に第２電流（Ｉ１ａ）を提供する第２電源と、
   前記第２端子（２）が第１入力に接続されると共に、一定の閾値電圧（ＶＴＨ１）が第２入力に提供され、当該第２端子（２）と当該閾値電圧（ＶＴＨ１）との電圧差に応じて前記第２デジタルデータストリーム（ＲＣ１）を生成する電圧コンパレータ（Ｃ１）と、を備え、
   前記第１デジタルデータストリーム（ＤＤ１）中で電圧が変化したことで、前記第２端子（２）において生じる電圧レベルの変化が所定電圧値未満となるように、前記第１端子（１）と前記第２端子（２）との間の前記インタフェース抵抗（Ｒ３ａ）を選択し、
   前記第１スイッチ（Ｓ１）と前記第２スイッチ（Ｓ１ａ）のオンオフが、前記第１デジタルデータストリーム（ＤＤ１）に応じて逆となること、
   を特徴とする通信回路。
2. 前記第２端子（２）にオフセット電流（ＩＯＳ）を提供する手段をさらに含み、好ましくは前記第２端子（２）の電圧が所定の範囲にシフトするように一定の電流源によって実施すること、
   を特徴とする請求項１に記載の通信回路。
3. 前記インタフェース抵抗（Ｒ３ａ）が、
   Ｒ３ａ＝Ｒ３／２・（Ｉ１／Ｉ１ａ−１）
   の式によって導出され、前記式においてＲ３ａが前記インタフェース抵抗（Ｒ３ａ）を示し、Ｒ３が前記第３抵抗（Ｒ３）を示し、Ｉ１が前記第１電源の第１電流（Ｉ１）を示し、Ｉ１ａが前記第２電源の第２電流（Ｉ１ａ）を示すこと、
   を特徴とする請求項１又は２に記載の通信回路。
4. 第１補完端子（１’）と第２補完端子（２’）に対して補完インタフェース抵抗（Ｒ３Ｎａ）を用いる補完インタフェース回路をさらに含み、
   対応する前記第１電源及び前記第２電源の各々にその入力端子を接続された前記第１スイッチ（Ｓ１）及び前記第２スイッチ（Ｓ１ａ）がそれぞれ付加的な相反的出力端子を有し、
   前記第１補完端子（１’）が補完伝送回線（ＴＬ’）と、第３補完抵抗（Ｒ３Ｎ）を越えて前記電圧バッファ（Ｂ１）と、前記第１スイッチ（Ｓ１）の相反的出力端子と、に接続し、
   前記第２補完端子（２’）が前記第２スイッチ（Ｓ１ａ）の相反的出力端子と、前記電圧コンパレータ（Ｃ１）の第２入力とに接続し、
   前記電圧コンパレータ（Ｃ１）が、前記第２端子（２）と前記第２補完端子（２’）との電圧差の経過に応じて前記第２デジタルデータストリーム（ＲＣ１）を生成すること、
   を特徴とする請求項１から３のいずれか一項に記載の通信回路。
5. 前記第１電源、前記第２電源、前記第１スイッチ（Ｓ１）、及び前記第２スイッチ（Ｓ１ａ）が、共通の電流源（Ｉ０）及び複数のトランジスタ（Ｑ１ａからＱ１ｆ）によって提供されることによって、
   前記トランジスタ（Ｑ１ａからＱ１ｆ）のエミッタ又はソースが前記共通の電流源（Ｉ０）に接続し、
   第１数量のトランジスタ（Ｑ１ａ）のコレクタ若しくはドレインが前記第２端子（２）に接続し、第２数量のトランジスタ（Ｑ１ｂ、Ｑ１ｃ）のコレクタ又はドレインが前記第１補完端子（１’）に接続し、第３数量のトランジスタ（Ｑ１ｆ）のコレクタ若しくはドレインが前記第２補完端子（２’）に接続し、第４数量のトランジスタ（Ｑ１ｄ、Ｑ１ｅ）のコレクタ若しくはドレインが前記第１端子（１）に接続し、
   前記第１数量のトランジスタ及び前記第２数量のトランジスタのベース又はゲートには前記第１デジタルデータストリーム（ＤＤ１）が提供され、前記第３数量のトランジスタ及び前記第４数量のトランジスタのベースには、第１補完デジタルデータストリーム（ＤＤ１Ｂ）が提供されること、
   を特徴とする請求項４に記載の通信回路。
6. 前記第１数量及び前記第３数量が任意の第１の自然数（ｎ）であり、前記第２数量及び前記第４数量が任意の第２の自然数（ｍ）であること、
   を特徴とする請求項５に記載の通信回路。
7. 前記第３抵抗（Ｒ３）は前記第３補完抵抗（Ｒ３Ｎ）に等しく、
   前記インタフェース抵抗（Ｒ３ａ）は前記補完インタフェース抵抗（Ｒ３Ｎａ）に等しいこと、
   を特徴とする請求項４から６のいずれか一項に記載の通信回路。
8. 複数の伝送回線（ＴＬ１、ＴＬ２）を越えて被試験デバイスＤＵＴ（２２）の対応するピン（２２１、２２２）に接続するよう適応した複数のパーピン電気回路（２１１、２１２）を備える自動試験装置ＡＴＥ（２１）であって、前記自動試験装置ＡＴＥ（２１）が、前記複数の伝送回線（ＴＬ１、ＴＬ２）のうちの１つに接続する、請求項１から７のいずれか一項に記載の複数の通信回路（Ｍ１１、Ｍ１２）を含むこと、
   を特徴とする自動試験装置。
9. 第１デジタルデータストリーム（ＤＤ１）を受信すると共に、対応する第１信号（Ｓ１）を信号線（ＴＬ）の近端から前記信号線（ＴＬ）の遠端に接続した遠隔デバイスに送信し、前記信号線（ＴＬ）の前記近端にて前記遠隔デバイスからの第２信号（Ｓ２）を受信し、前記信号から第２デジタルデータストリーム（ＲＣ１）を導出する、１本の信号線（ＴＬ）を利用して双方向データ伝送を行う方法であって、
   前記信号線（ＴＬ）の近端に接続される第１端子（１）に、電圧バッファ（Ｂ１）から第３抵抗（Ｒ３）を介して一定のバッファ電圧（ＶＨＩ１）を提供し、
   第１スイッチ（Ｓ１）を介して前記第１端子（１）に第１電源から第１電流（Ｉ１）を提供し、
   インタフェース抵抗（Ｒ３ａ）を介して前記第１端子（１）に接続された第２端子（２）に、第２スイッチ（Ｓ１ａ）を介して第２電源から第２電流（Ｉ１ａ）を提供し、
   前記第２端子（２）が第１入力に接続されると共に、一定の閾値電圧（ＶＴＨ１）が第２入力に提供される電圧コンパレータ（Ｃ１）により、当該第２端子（２）と当該閾値電圧（ＶＴＨ１）との電圧差に応じて前記第２デジタルデータストリーム（ＲＣ１）を生成し、
   前記第１デジタルデータストリーム（ＤＤ１）中で電圧が変化したことで、前記第２端子（２）において生じる電圧レベルの変化が所定電圧値未満となるように、前記第１端子（１）と前記第２端子（２）との間の前記インタフェース抵抗（Ｒ３ａ）を選択し、
   前記第１スイッチ（Ｓ１）と前記第２スイッチ（Ｓ１ａ）のオンオフを、前記第１デジタルデータストリーム（ＤＤ１）に応じて逆とすること、
   を特徴とする方法。

Images