JP4957302B2 - 差動伝送回路 - Google Patents
差動伝送回路 Download PDFInfo
- Publication number
- JP4957302B2 JP4957302B2 JP2007059291A JP2007059291A JP4957302B2 JP 4957302 B2 JP4957302 B2 JP 4957302B2 JP 2007059291 A JP2007059291 A JP 2007059291A JP 2007059291 A JP2007059291 A JP 2007059291A JP 4957302 B2 JP4957302 B2 JP 4957302B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- differential
- resistive element
- signal input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
また、内部ロジックに有効信号検査回路を設けるには、クリック信号が必要になり、ハードウェア量も増大するため、単純なバッファやリピータなどの中継回路では有効信号検査回路を設けることが困難であった。
また、8B10Bに代表される符号化方式を採用した高速インタフェースでは、コンデンサによりAC結合しているが、この高速インタフェースにおいても、その受信回路において信号未入力状態になり、信号が不定になると、受信回路に誤動作が生じ、同様の技術的課題がある。
この実施例の差動伝送回路10は、信号線の未接続時に差動信号が不定になっても、差動受信回路の誤動作を防止する回路に係り、差動送信回路(差動ドライバ)12と、差動受信回路(差動レシーバ)14と、トルー信号伝送線16と、コンプリメント信号伝送線18と、電源(Vcc)20と、抵抗22と、抵抗24と、抵抗26と、AC結合用コンデンサ28と、AC結合用コンデンサ30とから構成される。
トルー信号伝送線16は、差動送信回路12のトルー信号出力12Tから出力されるトルー信号を差動受信回路14へ伝送する線である。そのトルー信号伝送線16は、抵抗値R2を有する抵抗26とAC結合用コンデンサ28との並列回路を介して差動受信回路14のトルー信号入力に接続されている。これに加えて、差動受信回路14のトルー信号入力には、電圧Vccを出力する電源(Vcc)20の出力が、抵抗値R3を有する抵抗22を介して接続されている。
そして、抵抗24及び抵抗26の抵抗値R1、R2と抵抗22の抵抗値R3との間には、R1+R2=R3の関係が成立するように抵抗24、抵抗26及び抵抗22の抵抗値は設定される。
差動受信回路14は、トルー信号伝送線16及びコンプリメント信号伝送線18を介して伝送されて来た差動信号を受信して2進信号を出力する回路である。
なお、差動受信回路14は、従来と同様、その内部において、終端電圧VTにトルー信号伝送線16及びコンプリメント信号伝送線18のインピーダンス(一般的には50Ω)と等しい終端抵抗32、34で終端される。
この実施例の差動伝送回路10において、差動受信回路14の差動信号が信号線の未接続で入力されなくなるとときの差動受信回路14の動作状態は、等価的に、図2のようになり、そのトルー信号入力が電源20の電圧Vccへプルアップされるから、差動受信回路14のトルー信号入力in+の電圧は、コンプリメント信号入力in−の電圧より高くなる。
したがって、差動受信回路14の出力電圧は、高レベルHIに固定され、出力レベルは保証される。
したがって、符号化されたデータ信号は、コンデンサ28、30をそのまま通過し、すなわち、電気的な影響を受けることなく、差動受信回路14の入力に入力される。
この実施例の構成が、実施例1のそれと大きく異なる点は、実施例1に示される発明概念をコンプリメント信号線に適用し得るように変更した点である。
すなわち、この実施例の差動伝送回路10Aは、図4に示すように、差動信号伝送回路12のコンプリメント信号出力を、抵抗値R4を有する抵抗44を介して電源(Vcc)50に接続する一方、コンプリメント信号伝送線16を、抵抗値R5を有する抵抗46とAC結合用コンデンサ30との並列回路を介して差動受信回路14のコンプリメント信号入力に接続し、かつ、そのコンプリメント信号入力を、抵抗値R6を有する抵抗42を介して大地電位に接続してこの実施例の主要部が構成されている。
そして、抵抗44及び抵抗46の抵抗値R4、R5と抵抗42の抵抗値R6との間には、R4+R5=R6の関係が成立するように抵抗44、抵抗46及び抵抗42の抵抗値は設定される。
この構成以外のこの実施例の構成は、実施例1と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
この実施例の差動伝送回路10Aにおいて、差動受信回路14の差動信号が信号線の未接続で入力されなくなると、差動受信回路14のコンプリメント信号入力は大地電位へプルダウンされるから、差動受信回路14のトルー信号入力in+の電圧は、コンプリメント信号入力in−の電圧より高くなる。
したがって、差動受信回路14の出力電圧は、高レベルHIに固定され、出力レベルは保証される。
したがって、符号化されたデータ信号は、コンデンサ28、30をそのまま通過し、すなわち、電気的な影響を受けることなく、差動受信回路14の入力に入力される。
この実施例の構成が、実施例1のそれと大きく異なる点は、差動受信回路(差動レシーバ)側において、トルー信号線について電源とGND双方にテブナン接続で抵抗を接続するようにした点である。
すなわち、この実施例の差動伝送回路10Bは、図5に示すように、実施例1の構成において、差動受信回路14のトルー信号入力を抵抗値R7を有する抵抗36を介して接地するように構成される。
そして、信号線の未接続時において、抵抗22と抵抗36との接続点の電圧が、差動受信回路14のコンプリメント信号入力の電圧(終端電圧)よりも高くなるように抵抗22の抵抗値及び抵抗36の抵抗値は設定される。
また、抵抗24、抵抗26及び抵抗36の並列合成抵抗値と抵抗22の抵抗値R3との間には、(R1+R2)R7/R1+R2+R7=R3の関係が成立するように抵抗24、抵抗26、抵抗36及び抵抗22の抵抗値は設定される。
この構成以外のこの実施例の構成は、実施例1と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
この実施例の差動伝送回路10Bにおいて、差動受信回路14の差動信号が信号線の未接続で入力されなくなると、差動受信回路14のトルー信号入力は抵抗22と抵抗36とによって電源電圧Vccを分圧した終端電圧VTより高い電圧にプルアップから、差動受信回路14のトルー信号入力in+の電圧は、コンプリメント信号入力in−の電圧より高くなる。
したがって、差動受信回路14の出力電圧は、高レベルHIに固定され、出力レベルは保証される。
したがって、符号化されたデータ信号は、コンデンサ28、30をそのまま通過し、すなわち、電気的な影響を受けることなく、差動受信回路14の入力に入力される。
この実施例の構成が、実施例2のそれと大きく異なる点は、差動受信回路(差動レシーバ)において、コンプリメント信号線について電源とGND双方にテブナン接続で抵抗を接続するようにした点である。
すなわち、この実施例の差動伝送回路10Cは、図6に示すように、実施例2の構成において、差動受信回路14のコンプリメント信号入力を抵抗値R8を有する抵抗48を介して電源Vccに接続するように構成される。
そして、信号線の未接続時において、抵抗42と抵抗48との接続点の電圧が、差動受信回路14のトルー信号入力の電圧(終端電圧)よりも低くなるように抵抗42の抵抗値及び抵抗48の抵抗値は設定される。
また、抵抗44、抵抗46及び抵抗48の並列合成抵抗値と抵抗42の抵抗値R6との間には、(R4+R5)R8/R4+R5+R8=R6の関係が成立するように抵抗44、抵抗46、抵抗48及び抵抗42の抵抗値は設定される。
この構成以外のこの実施例の構成は、実施例1と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
この実施例の差動伝送回路10Cにおいて、差動受信回路14の差動信号が信号線の未接続で入力されなくなると、差動受信回路14のコンプリメント信号入力は抵抗48と抵抗42とによって電源電圧Vccを分圧した終端電圧VTより低い電圧にプルダウンされるから、差動受信回路14のトルー信号入力in+の電圧は、コンプリメント信号入力in−の電圧より高くなる。
したがって、差動受信回路14の出力電圧は、高レベルHIに固定され、出力レベルは保証される。
したがって、符号化されたデータ信号は、コンデンサ28、30をそのまま通過し、すなわち、電気的な影響を受けることなく、差動受信回路14の入力に入力される。
この実施例の構成が、実施例1のそれと大きく異なる点は、差動受信回路(差動レシーバ)のトルー信号線とトルー信号入力との間に接続されている抵抗とコンデンサとの並列回路と、コンプリメント信号線とコンプリメント信号入力との間に接続されているコンデンサとを差動送信回路側に移した点である。
すなわち、この実施例の差動伝送回路10Dは、図7に示すように、実施例1の抵抗26とコンデンサ28に相当する抵抗26Sとコンデンサ28Sとを差動送信回路12のトルー信号出力とトルー信号伝送線16との間に設け、かつ、実施例1のコンデンサ30に相当するコンデンサ30Sを差動送信回路12のコンプリメント信号出力とコンプリメント信号伝送線18との間に設けて構成される。
そして、抵抗26Sの抵抗値と抵抗24の抵抗値との和は、抵抗22の抵抗値と等しいように設定される。
この構成以外のこの実施例の構成は、実施例1と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
この実施例においても、差動受信回路14の差動信号が入力されなくなるときの差動受信回路14の動作状態は、等価的に、図2のようになり、そのトルー信号入力が電源20の電圧Vccへプルアップされるから、差動受信回路14のトルー信号入力in+の電圧は、コンプリメント信号入力in−の電圧より高くなる。
したがって、差動受信回路14の出力電圧は、高レベルHIに固定され、出力レベルは保証される。
したがって、符号化されたデータ信号は、コンデンサ28、30をそのまま通過し、すなわち、電気的な影響を受けることなく、差動受信回路14の入力に入力される。
この実施例の構成が、実施例2のそれと大きく異なる点は、トルー信号伝送線とトルー信号入力との間に接続されているコンデンサとコンプリメント信号伝送線と差動受信回路のコンプリメント信号入力との間に接続されている抵抗とコンデンサとの並列回路とを差動送信回路側に移した点である。
すなわち、この実施例の差動伝送回路10Eは、図8に示すように、実施例2の抵抗46とコンデンサ30に相当する抵抗46Sとコンデンサ30Sとを差動送信回路12のコンプリメント信号出力とコンプリメント信号伝送線18との間に設け、かつ、実施例2のコンデンサ28に相当するコンデンサ28Sを差動送信回路12のトルー信号出力とトルー信号伝送線16との間に設けて構成される。
そして、抵抗44の抵抗値R4と抵抗46Sの抵抗値R5との和は、抵抗42の抵抗値R6と等しいように設定される。
この構成以外のこの実施例の構成は、実施例1と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
この実施例においても、差動受信回路14の差動信号が入力されなくなるときの差動受信回路14の動作状態は、そのコンプリメント信号入力が大地電位へプルダウンされるから、差動受信回路14のトルー信号入力in+の電圧は、コンプリメント信号入力in−の電圧より高くなる。
したがって、差動受信回路14の出力電圧は、高レベルHIに固定され、出力レベルは保証される。
したがって、符号化されたデータ信号は、コンデンサ28S、30Sをそのまま通過し、すなわち、電気的な影響を受けることなく、差動受信回路14の入力に入力される。
この実施例の構成が、実施例3のそれと大きく異なる点は、差動受信回路(差動レシーバ)のトルー信号線とトルー信号入力との間に接続されている抵抗とコンデンサとの並列回路と、コンプリメント信号線とコンプリメント信号入力との間に接続されているコンデンサとを差動送信回路側に移した点である。
すなわち、この実施例の差動伝送回路10Fは、図9に示すように、実施例3の抵抗26とコンデンサ28に相当する抵抗26Sとコンデンサ28Sとを差動送信回路12のトルー信号出力とトルー信号伝送線16との間に設け、かつ、実施例3のコンデンサ30に相当するコンデンサ30Sを差動送信回路12のコンプリメント信号出力とコンプリメント信号伝送線18との間に設けて構成される。
そして、抵抗22の抵抗値及び抵抗36の抵抗値の設定の仕方も、また、抵抗24、抵抗26S、抵抗36及び抵抗22の抵抗値の設定の仕方も、実施例3と同様である。
この構成以外のこの実施例の構成は、実施例1と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
この実施例においても、差動受信回路14の差動信号が信号線の未接続で入力されなくなるときの差動受信回路14の動作状態は、抵抗22と抵抗36とによって分圧される電圧がコンプリメント信号入力in−の電圧より高い電圧へプルアップされるから、差動受信回路14のトルー信号入力in+の電圧は、コンプリメント信号入力in−の電圧より高くなる。
したがって、差動受信回路14の出力電圧は、高レベルHIに固定され、出力レベルは保証される。
したがって、符号化されたデータ信号は、コンデンサ28S、30Sをそのまま通過し、すなわち、電気的な影響を受けることなく、差動受信回路14の入力に入力される。
この実施例の構成が、実施例4のそれと大きく異なる点は、トルー信号伝送線とトルー信号入力との間に接続されているコンデンサとコンプリメント信号伝送線と差動受信回路のコンプリメント信号入力との間に接続されている抵抗とコンデンサとの並列回路とを差動送信回路側に移した点である。
すなわち、この実施例の差動伝送回路10Gは、図10に示すように、実施例4の抵抗46とコンデンサ30に相当する抵抗46Sとコンデンサ30Sとを差動送信回路12のコンプリメント信号出力とコンプリメント信号伝送線18との間に設け、かつ、実施例4のコンデンサ28に相当するコンデンサ28Sを差動送信回路12のトルー信号出力とトルー信号伝送線16との間に設けて構成される。
そして、抵抗42の抵抗値及び抵抗48の抵抗値の設定の仕方も、また抵抗44、抵抗46S、抵抗48及び抵抗42の抵抗値の設定の仕方も、実施例4と同様である。
この構成以外のこの実施例の構成は、実施例1と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
この実施例においても、差動受信回路14の差動信号が信号線の未接続で入力されなくなるときの差動受信回路14の動作状態は、抵抗48と抵抗42とによって分圧される電圧がコンプリメント信号入力in−の電圧より低くなるから、差動受信回路14のトルー信号入力in+の電圧は、コンプリメント信号入力in−の電圧より高くなる。
したがって、差動受信回路14の出力電圧は、高レベルHIに固定され、出力レベルは保証される。
したがって、符号化されたデータ信号は、コンデンサ28S、30Sをそのまま通過し、すなわち、電気的な影響を受けることなく、差動受信回路14の入力に入力される。
例えば、上記のいずれの実施例においても、コンデンサを用いる例について説明したが、その他の容量性素子で代替してなる差動伝送回路を構成してもよい。
また、上記のいずれの実施例においても、終端電圧VTを1/2Vccとする例について説明したが、この終端電圧以外の任意の終端電圧においても、例えば、実施例1の構成において、抵抗22に供給される電圧が3つの抵抗22、24及び26によって分圧され、抵抗26と抵抗22との接続点に現れる電圧がその任意の終端電圧と等しくなるように3つの抵抗22、24及び26の抵抗値を設定すれば、その任意の終端電圧に対応する差動伝送回路を構成することができる。
また、トルー信号線16又はコンプリメント信号線18に、例えば、抵抗26とコンデンサ28との並列回路を設けるようにしてもよい。
また、例えば、実施例1において、トルー信号伝送信号16及びコンプリメント信号伝送線18の未接続であるとき、線抵抗22を差動受信回路のトルー信号入力に接続するように構成してもよい。他の実施例においても、同等の回路構成をすることが可能である。
12 差動送信回路
14 差動受信回路
16 トルー信号線
18 コンプリメント信号線
22 抵抗(電圧付与手段の一部)
24 抵抗(電圧付与手段の一部)
26 抵抗(電圧付与手段の一部)
28 コンデンサ(電圧付与手段の残部、第1の容量性素子)
30 コンデンサ(電圧付与手段の残部、第1の容量性素子)
Claims (16)
- 差動送信回路のトルー信号出力を第1の信号線を介して差動受信回路のトルー信号入力に接続し、かつ、前記差動送信回路のコンプリメント信号出力を第2の信号線を介して差動受信回路のコンプリメント信号入力に接続する差動伝送回路であって、
信号線の未接続時の前記トルー信号入力の直流電圧を前記コンプリメント信号入力の直流電圧より高くする電圧付与手段を前記差動送信回路の前記トルー信号出力と前記差動受信回路の前記トルー信号入力との間に設け、かつ、前記コンプリメント信号出力と前記コンプリメント信号入力との間に第1の容量性素子を接続し、
前記電圧付与手段は、
前記トルー信号出力と前記差動受信回路の終端電圧より低い電圧を供給する第1の電圧源とを接続する第1の抵抗性素子と、
前記第1の信号線と前記トルー信号入力との間に並列に接続された第2の抵抗性素子及び第2の容量性素子と、
前記トルー信号入力と前記終端電圧より高い電圧を供給する第2の電圧源との間に接続された第3の抵抗性素子とから構成され、
前記第2の抵抗性素子と前記第3の抵抗素子との接続点の電圧が前記終端電圧となるように前記第1の抵抗性素子、前記第2の抵抗性素子及び第3の抵抗性素子の抵抗値を設定し、前記第1の容量性素子は、前記第2の信号線と前記コンプリメント信号入力との間に接続されることを特徴とする差動伝送回路。 - 前記第1の電圧源は、大地電位であり、
前記第2の電圧源は、前記差動受信回路の駆動電圧源であることを特徴とする請求項1記載の差動伝送回路。 - 前記第3の抵抗性素子が接続される前記トルー信号入力と前記差動受信回路の終端電圧より低い第3の電圧源との間に第4の抵抗性素子を接続し、かつ、前記第2、第3及び第4の抵抗性素子の接続点の電圧が前記終端電圧になるように第1、第2、第3及び第4の抵抗性素子の抵抗値を設定したことを特徴とする請求項1又は2記載の差動伝送回路。
- 前記第3の電圧源は、大地電位であることを特徴とする請求項3記載の差動伝送回路。
- 差動送信回路のトルー信号出力を第1の信号線を介して差動受信回路のトルー信号入力に接続し、かつ、前記差動送信回路のコンプリメント信号出力を第2の信号線を介して差動受信回路のコンプリメント信号入力に接続する差動伝送回路であって、
信号線の未接続時の前記トルー信号入力の直流電圧を前記コンプリメント信号入力の直流電圧より高くする電圧付与手段を前記差動送信回路の前記トルー信号出力と前記差動受信回路の前記トルー信号入力との間に設け、かつ、前記コンプリメント信号出力と前記コンプリメント信号入力との間に第1の容量性素子を接続し、
前記電圧付与手段は、
前記トルー信号出力と前記差動受信回路の終端電圧より低い電圧を供給する第4の電圧源とを接続する第4の抵抗性素子と、
前記トルー信号出力と前記第1の信号線との間に並列に接続された第5の抵抗性素子及び第3の容量性素子と、
前記トルー信号入力と前記終端電圧より高い電圧を供給する第5の電圧源との間に接続された第6の抵抗性素子とから構成され、
前記第5の抵抗性素子と前記第6の抵抗素子との接続点の電圧が前記終端電圧となるように前記第4の抵抗性素子、前記第5の抵抗性素子及び第6の抵抗性素子の抵抗値を設定し、前記第1の容量性素子は、前記コンプリメント信号出力と前記第2の信号線との間に接続されることを特徴とする差動伝送回路。 - 前記第4の電圧源は、大地電位であり、前記第5の電圧源は、前記差動受信回路の駆動電圧源であることを特徴とする請求項5記載の差動伝送回路。
- 前記第6の抵抗性素子が接続される前記トルー信号入力と前記差動受信回路の終端電圧より低い第6の電圧源との間に第7の抵抗性素子を接続し、かつ、前記第5、第6及び第7の抵抗の接続点の電圧が前記終端電圧になるように第4、第5、第6及び第7の抵抗性素子の抵抗値を設定したことを特徴とする請求項5又は6記載の差動伝送回路。
- 前記第6の電圧源は、大地電位であることを特徴とする請求項7記載の差動伝送回路。
- 差動送信回路のトルー信号出力を第1の信号線を介して差動受信回路のトルー信号入力に接続し、かつ、前記差動送信回路のコンプリメント信号出力を第2の信号線を介して差動受信回路のコンプリメント信号入力に接続する差動伝送回路であって、
信号線の未接続時の前記コンプリメント信号入力の直流電圧を前記トルー信号入力の直流電圧より低くする電圧付与手段を前記差動送信回路の前記コンプリメント信号出力と前記差動受信回路の前記コンプリメント信号入力との間に設け、かつ、前記トルー信号出力と前記トルー信号入力との間に第1の容量性素子を接続し、
前記電圧付与手段は、
前記コンプリメント信号出力と前記差動受信回路の終端電圧よりも高い電圧を供給する第7の電圧源とを接続する第8の抵抗性素子と、
前記第2の信号線と前記コンプリメント信号入力との間に並列に接続された第9の抵抗性素子及び第4の容量性素子と、
前記コンプリメント信号入力と前記終端電圧より低い電圧を供給する第8の電圧源との間に接続された第10の抵抗性素子とから構成され、
前記第9の抵抗性素子と前記第10の抵抗素子との接続点の電圧が前記終端電圧となるように前記第8の抵抗性素子、前記第9の抵抗性素子及び第10の抵抗性素子の抵抗値を設定し、前記第1の容量性素子は、前記第1の信号線と前記トルー信号入力との間に接続されることを特徴とする差動伝送回路。 - 前記第7の電圧源は、前記差動送信回路の駆動電圧源であり、前記第8の電圧源は、大地電位であることを特徴とする請求項9記載の差動伝送回路。
- 前記第9の抵抗性素子が接続される前記コンプリメント信号入力と前記差動受信回路の終端電圧より高い第9の電圧源との間に第11の抵抗性素子を接続し、かつ、前記第9、第10及び第11の抵抗の接続点の電圧が前記終端電圧になるように第8、第9、第10及び第11の抵抗性素子の抵抗値を設定したことを特徴とする請求項9又は10記載の差動伝送回路。
- 前記第9の電圧源は、前記差動受信回路の駆動電源であることを特徴とする請求項11記載の差動伝送回路。
- 差動送信回路のトルー信号出力を第1の信号線を介して差動受信回路のトルー信号入力に接続し、かつ、前記差動送信回路のコンプリメント信号出力を第2の信号線を介して差動受信回路のコンプリメント信号入力に接続する差動伝送回路であって、
信号線の未接続時の前記コンプリメント信号入力の直流電圧を前記トルー信号入力の直流電圧より低くする電圧付与手段を前記差動送信回路の前記コンプリメント信号出力と前記差動受信回路の前記コンプリメント信号入力との間に設け、かつ、前記トルー信号出力と前記トルー信号入力との間に第1の容量性素子を接続し、
前記電圧付与手段は、
前記コンプリメント信号出力と前記差動受信回路の終端電圧よりも高い電圧を供給する第10の電圧源とを接続する第12の抵抗性素子と、
前記コンプリメント信号出力と前記第2の信号線との間に並列に接続された第13の抵抗性素子及び第5の容量性素子と、
前記コンプリメント信号入力と前記終端電圧より低い電圧を供給する第11の電圧源との間に接続された第14の抵抗性素子とから構成され、
前記第13の抵抗性素子と前記第14の抵抗素子との接続点の電圧が前記終端電圧となるように前記第12の抵抗性素子、前記第13の抵抗性素子及び第14の抵抗性素子の抵抗値を設定し、
前記第1の容量性素子は、前記トルー信号出力と前記第1の信号線との間に接続されることを特徴とする差動伝送回路。 - 前記第10の電圧源は、前記差動送信回路の駆動電圧源であり、前記第11の電圧源は、大地電位であることを特徴とする請求項13記載の差動伝送回路。
- 前記第14の抵抗性素子が接続される前記コンプリメント信号入力と前記終端電圧より高い電圧を供給する第12の電圧源との間に第15の抵抗性素子を接続し、かつ、前記第13、第14及び第15の抵抗の接続点の電圧が前記終端電圧になるように第12、第13、第14及び第15の抵抗性素子の抵抗値を設定したことを特徴とする請求項13又は14記載の差動伝送回路。
- 前記第12の電圧源は、前記差動受信回路の駆動電源であることを特徴とする請求項15記載の差動伝送回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007059291A JP4957302B2 (ja) | 2007-03-09 | 2007-03-09 | 差動伝送回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007059291A JP4957302B2 (ja) | 2007-03-09 | 2007-03-09 | 差動伝送回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227635A JP2008227635A (ja) | 2008-09-25 |
JP4957302B2 true JP4957302B2 (ja) | 2012-06-20 |
Family
ID=39845757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007059291A Expired - Fee Related JP4957302B2 (ja) | 2007-03-09 | 2007-03-09 | 差動伝送回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4957302B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4581017B2 (ja) * | 2009-03-31 | 2010-11-17 | 株式会社東芝 | クロック供給装置およびクロック供給方法 |
JP7002146B2 (ja) * | 2017-10-23 | 2022-01-20 | ウルトラメモリ株式会社 | 信号伝送回路及びチップモジュール |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001169314A (ja) * | 1999-12-03 | 2001-06-22 | Oki Electric Ind Co Ltd | 伝送インタフェース装置 |
CN101331723B (zh) * | 2006-02-08 | 2011-05-18 | 富士通株式会社 | 差动信号传送装置和差动信号接收装置 |
JP4765672B2 (ja) * | 2006-03-01 | 2011-09-07 | 日本電気株式会社 | 差動伝送回路および信号再生方法 |
-
2007
- 2007-03-09 JP JP2007059291A patent/JP4957302B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008227635A (ja) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0942562B1 (en) | Driver for a serial bus | |
JP5897038B2 (ja) | プリエンファシスを備えた電圧モードドライバ | |
EP3032426B1 (en) | System and circuit using usb type-c interface | |
US5781028A (en) | System and method for a switched data bus termination | |
KR101845095B1 (ko) | 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원 | |
JP5451772B2 (ja) | データ伝送システム | |
JP3610424B2 (ja) | 電子機器及びインタフェース回路 | |
US20070237243A1 (en) | System and method for combining signals on a differential I/O link | |
US20070115954A1 (en) | Transmitting circuit, receiving circuit, interface switching module and interface switching method for SATA and SAS interfaces | |
CN101233732A (zh) | 高速驱动器均衡 | |
JPH07235952A (ja) | 信号伝送回路およびその回路を用いた信号伝送装置 | |
KR100423902B1 (ko) | 크로스오버 전압을 조절할 수 있는 유니버셜 시리얼 버스저속 트랜시버 | |
JP4957302B2 (ja) | 差動伝送回路 | |
EP1986383B1 (en) | System transmitting and receiving a differential signal | |
US7464206B2 (en) | Semiconductor device and method of connecting the same | |
US6744810B1 (en) | Signal repeater for voltage intolerant components used in a serial data line | |
US6788099B2 (en) | System and method for effectively implementing an active termination circuit in an electronic device | |
KR101621844B1 (ko) | 저전압 차동 신호 전송기 | |
JP3587814B2 (ja) | データ伝送システム及びケーブル | |
JP2006350763A (ja) | 電子機器 | |
JP4547722B2 (ja) | 異種インタフェース規格による装置間の接続ケーブル | |
CN107766278B (zh) | 一种兼容直流/交流耦合的高速串行接口接收机前端电路 | |
JP2004128629A (ja) | 信号伝送回路 | |
JPH09238164A (ja) | 信号伝送装置 | |
JP3551957B2 (ja) | メモリ等の素子間の信号伝送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4957302 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |