KR100423902B1

KR100423902B1 - 크로스오버 전압을 조절할 수 있는 유니버셜 시리얼 버스저속 트랜시버

Info

Publication number: KR100423902B1
Application number: KR10-2001-0034183A
Authority: KR
Inventors: 이학민
Original assignee: 삼성전자주식회사
Priority date: 2001-06-16
Filing date: 2001-06-16
Publication date: 2004-03-22
Also published as: US20020190755A1; US6700408B2; GB0212599D0; TWI226985B; GB2378329B; GB2378329A; KR20020095871A

Abstract

여기에 개시된 데이터 송신 회로는 트랜시버에 구성된 복수의 트랜지스터들의 드레솔드 전압 산포에 의한 제 1 및 제 2의 데이터 신호들의 크로스오버 전압 변화를 보상하기 위한 테스트 모드를 갖는다. 상기 트랜시버는, 테스트 모드 동안에는 외부로부터 제공되는 테스트 클럭 신호를 상기 제 1 및 제 2의 데이터 라인들 상으로 송신될 제 1 및 제 2의 데이터 신호들로 변환하되, 미리 설정된 시간만큼 상기 제 1 및 제 2의 데이터 신호들을 각각 소정 시간씩 지연시켜 출력한다. 상기 제 1 및 제 2 데이터 신호들이 각각 지연되는 시간은, 제 1 및 제 2의 데이터 신호들의 크로스오버 전압이 미리 설정된 범위를 벗어나는 것으로 판별되면 조절된다. 따라서, USB 저속 트랜시버로부터 출력되는 버스 지향 데이터 신호들의 크로스오버 전압은 항상 정상 범위 내에 속하게 된다.

Description

크로스오버 전압을 조절할 수 있는 유니버셜 시리얼 버스 저속 트랜시버{UNIVERSAL SERIAL BUS LOW SPEED TRANSCEIVER CAPABLE OF CONTROLLING CORSSOVER VOLTAGE}

본 발명은 유니버셜 시리얼 버스에서 사용되는 저속 출력 드라이버에 관한 것으로, 좀 더 구체적으로는 크로스오버 전압을 조절할 수 있는 유니버셜 시리얼 버스용 저속 출력 드라이버에 관한 것이다.

컴퓨터 프로세서의 기능 발전과 어플리케이션 프로그램의 발전에 따라 여러 가지의 주변기기들을 컴퓨터에 연결하여 사용할 수 있게 되면서 컴퓨터 주변기기 포트의 용량이 한계에 다다르게 되었다. 보다 다양하고 쓰기 쉬운 주변기기 요구에 대한 응답으로 컴퓨터와 전화 업계의 주도 회사들(Intel, Microsoft, Compaq, NEC 등)에 의해 유니버셜 시리얼 버스(Universal Serial Bus; USB)가 개발되었다. 즉, USB는 컴퓨터와 주변기기간의 새로운 인터페이스 규약이다. 이러한 USB 규약은 1996년 1월 15일 USB V1.0으로 처음 정의되었으며, 많은 필드 테스트를 거친 후 1998년 7월 28일 USB V1.1로 개정되었다.

USB 디바이스에는 127 개의 주변기기가 접속될 수 있고, 하나의 주변기기에는 최대 16 개의 엔드 포인트(end point)가 정의된다. 바꾸어 말하면, 최대 16 종류의 기능을 1 대의 주변 기기에 내장할 수 있는 것이다. USB 디바이스에 접속될 수 있는 주변기기의 예로는 전화 또는 전화 네트워크, 모뎀, 프린터, 스캐너, 게임패드, 마이크, 디지털 스피커, 스타일러스, 조이스틱, 마우스, 키보드, 모니터, 디지털 카메라 등이 있다.

호스트 컴퓨터와 주변기기 또는 주변기기와 주변기기를 연결하는 케이블은 전원 전압 라인(VDD)과 접지 전압 라인(VSS), 그리고 두 개의 데이터 신호 라인들(DP, DM(또는 D+, D-))로 구성되는데, 데이터 신호는 3.3V CMOS 드라이브 레벨을 따라야 한다.

또한, USB V1.1 규약에서는 데이터 신호의 전송 모드를 고속(full speed) 모드와 저속(low speed) 모드로 정의하고 있다. 고속 모드인 경우의 전송 속도는 12M 비트/초(bps)이고, 저속 모드인 경우의 전송 속도는 1.5M 비트/초(bps)이다. 그러므로, 저속 모드는 버스 점유율이 고속 모드에 비하여 8배 이상으로 길어지게 되어 많은 장치를 접속하거나 짧은 주기로 대량의 데이터를 전송하면 고속 모드로 동작하는 디바이스 측의 데이터 전송에 영향을 주게 되는 경우도 있다. 따라서 코스트 다운이나 저소비전력화가 요구되는 데이터 전송량이 작은 마우스나 키보드 등의 장치에 사용된다.

한편, 상기 데이터 신호들(DP, DM)은 서로 위상이 반대인 차동 신호들로서, 하이 레벨(논리 '1')에서 로우 레벨(논리 '0')로 천이될 때 또는 로우 레벨에서 하이 레벨로 천이될 때에는 미리 규정된 기울기를 갖는 속도로 천이되어야 한다.

USB 규약에 의하면, 상기 두 데이터 신호들(DP, DM)이 각각 하이 레벨에서 로우 레벨로 천이되고, 로우 레벨에서 하이 레벨로 천이될 때 두 데이터 신호들(DP, DM)이 만나는 점 즉, 크로스오버 전압(crossover voltage)은 1.3V이상2.0V 이내 이어야 한다.

도 1A는 USB 장치로부터 출력되는 데이터 신호들의 크로스오버 전압이 USB 규약에 정의된 범위 내에 포함되는 정상적인 경우를 보여주고 있고, 도 1B는 USB 장치로부터 출력되는 데이터 신호들의 크로스오버 전압이 USB 규약에 정의된 범위를 벗어나는 경우를 보여주고 있다.

USB 컨트롤러로부터 출력되는 NRZI(Non Return to Zero Invert) 형태의 송신 데이터는 트랜시버(transceiver)에 의해서 USB 케이블로 전송하기에 적합한 버스 지향 포맷(bus-specific format)으로 변조된 버스 지향 데이터 신호들(DP, DM)로 출력된다. 상기 버스 지향 데이터 신호들(DP, DM)의 크로스오버 전압은 상기 트랜시버에 구비된 트랜지스터들의 드레솔드 전압(Vth)에 의해서 민감하게 변화된다. 예를 들어, 트랜시버에 구비된 트랜지스터들의 드레솔드 전압(Vth)의 산포가 0.9V ±0.1V 인 경우, 드레솔드 전압은 최소 0.8V에서 최대 1.0V까지 존재하게 된다. 그러므로, 트랜시버에 구비된 트랜지스터들의 드레솔드 전압 산포에 따라 버스 지향 데이터 신호들(DP, DM)의 상승 시간(rising time)과 하강 시간(falling time)이 달라지게 되고, 그 결과 버스 지향 데이터 신호들(DP, DM)의 크로스오버 전압이 변화된다.

따라서 본 발명의 목적은 생산 공정 상의 오차를 보상해서 버스 지향 데이터 신호들의 크로스오버 전압이 항상 정상 범위 내에 속할 수 있는 USB 저속 트랜시버를 제공하는데 있다.

도 1A 및 도 1B는 USB 장치로부터 출력되는 데이터 신호들을 예시적으로 보여주는 도면들;

도 2는 본 발명의 바람직한 실시예에 따른 USB 인터페이스 장치의 구성을 도시한 도면;

도 3는 도 2에 도시된 USB 저속 트랜시버의 상세한 구성을 보여주는 도면;

도 4는 도 3에 도시된 트랜시버가 동작할 때, 트랜시버의 각 부분들의 신호들의 타이밍도; 그리고

도 5는 도 3에 도시된 USB 컨트롤러의 제어 수순을 보여주는 플로우차트이다.

*도면의 주요 부분에 대한 부호의 설명*

100 : 기능 디바이스 200 : USB 인터페이스 장치

210 : USB 컨트롤러 220 : 트랜시버

223, 224 : 멀티플렉서 225, 226 : 지연 회로

227, 228 : 출력 드라이버 229, 230 : 데이터 라인

231, 232 : 비교기 233 : 익스클루시브-오아 게이트

234 : 카운터 300 : USB 케이블

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 제 1 및 제 2의 전기적인 데이터 신호들을 한 쌍의 제 1 및 제 2 데이터 라인들 상으로 송신하기 위한 데이터 송신 회로는:노말 모드에서는 외부로부터 제공되는 데이터 입력 신호를, 테스트 모드에서는 외부로부터 제공되는 테스트 클럭 신호를 출력하는 선택기와, 상기 선택기로부터 출력되는 신호를 상기 제 1 및 제 2 데이터 라인 상으로 송신될 상기 제 1 및 제 2 데이터 신호들로 변환하되, 미리 설정된 시간만큼 상기 제 1 및 제 2 데이터 신호들을 각각 소정 시간씩 지연시켜 출력하는 출력 회로, 및 상기 테스트 모드 동안, 상기 제 1 및 제 2 지연 회로들로부터 출력되는 신호들의 크로스오버 전압이 미리 설정된 범위 내에 속하는 지의 여부를 검사하는 검사기를 포함한다. 상기 제 1 및 제 2 데이터 신호들이 각각 지연되는 시간은, 상기 검사기에 의해서 상기 제 1 및 제 2 데이터 신호들의 크로스오버 전압이 미리 설정된 범위를 벗어나는 것으로 판별되면 조절된다.

바람직한 실시예에 있어서, 상기 검사기는, 상기 제 1의 데이터 신호를 받아들이는 비반전 입력 단자, 상기 기준 전압을 받아들이는 반전 입력 단자, 그리고 차 신호를 출력하는 출력 단자를 구비한 비교기와, 상기 제 2의 데이터 신호를 받아들이는 비반전 입력 단자, 상기 기준 전압을 받아들이는 반전 입력 단자, 그리고 차 신호를 출력하는 출력 단자를 구비한 비교기, 그리고 상기 제 1 및 제 2의 수단들로부터 출력되는 신호들에 대한 배타적 논리합 연산을 수행하는 로직 회로로 구성된다.

바람직한 실시예에 있어서, 상기 로직 회로로부터 출력되는 신호의 활성화 구간의 지속 시간을 카운트하는 카운터를 더 포함한다.

이 실시예에 있어서, 상기 제 1 및 제 2 데이터 신호들이 각각 지연되는 시간은, 상기 카운터로부터 출력되는 카운트 값에 비례해서 증가된다.

바람직한 실시예에 있어서, 상기 데이터 송신 회로는 USB(Universal Serial Bus) 규약 1.1을 따르는 전자 장치에 구비되고,상기 데이터 라인 쌍은 USB(Universal Serial Bus) 케이블의 데이터 라인들이다.

이 실시예에서, 상기 기준 전압은 1.3V 이상 2.0V 이하이다.

본 발명의 다른 특징에 의하면, 제 1 및 제 2의 전기적인 데이터 신호들을 한 쌍의 제 1 및 제 2의 데이터 라인들 상으로 송신하기 위한 데이터 송신 회로는: 노말 모드에서는 외부로부터 제공되는 데이터 입력 신호를, 테스트 모드에서는 외부로부터 제공되는 테스트 클럭 신호를 출력하는 제 1 선택기와, 상기 노말 모드에서는 상기 데이터 입력 신호와 상보적인 신호를, 상기 테스트 모드에서는 상기 테스트 클럭 신호와 상보적인 신호를 출력하는 제 2 선택기와, 상기 제 1 선택기로부터 출력되는 신호를 미리 설정된 시간만큼 지연시켜 출력하는 제 1 지연 회로와, 상기 제 2 선택기로부터 출력되는 신호를 미리 설정된 시간만큼 지연시켜 출력하는 제 2 지연 회로와, 상기 제 1 지연 회로로부터 출력되는 신호를 상기 제 1의 데이터 라인 상으로 송신될 상기 제 1의 데이터 신호로 변환하는 제 1 출력 회로와, 상기 제 2 지연 회로로부터 출력되는 신호를 상기 제 2의 데이터 라인 상으로 송신될 상기 제 2의 데이터 신호로 변환하는 제 2 출력 회로, 그리고 상기 테스트 모드 동안, 상기 제 1 및 제 2의 데이터 신호들의 크로스오버 전압이 미리 설정된 범위 내에 속하는 지의 여부를 검사하는 검사기를 포함한다. 상기 제 1 및 제 2 지연 회로들의 지연 시간은, 상기 검사기에 의해서 상기 제 1 및 제 2의 데이터 신호들의 크로스오버 전압이 미리 설정된 범위를 벗어나는 것으로 판별되면 조절된다.

본 발명의 또다른 특징에 의하면, 디지털 데이터 처리 시스템의 시리얼 데이터 버스와 상기 시스템에 부가적인 기능을 제공하는 기능 디바이스 간의 인터페이스를 수행하는 데 사용되는 직렬 인터페이스 장치는: 상기 기능 회로로부터 출력되는 데이터 신호를 인터페이스 지향 데이터 신호로 변환하고, 복수의 제어 신호들을 출력하는 컨트롤러와, 상기 인터페이스 지향 데이터 신호를 제 1 및 제 2의 전기적인 데이터 신호들로 변환해서 한 쌍의 제 1 및 제 2의 데이터 라인들 상으로 송신하기 위한 데이터 송신 회로를 포함한다. 상기 데이터 송신 회로는, 노말 모드에서는 상기 인터페이스 지향 데이터 신호를, 테스트 모드에서는 상기 컨트롤러로부터 제공되는 테스트 클럭 신호를 출력하는 선택기와, 상기 선택기로부터 출력되는 신호를 상기 제 2의 데이터 라인 상으로 송신될 상기 제 1 및 제 2의 데이터 신호들로 변환하되, 제 1 및 제 2 제어 신호들에 응답해서 상기 제 1 및 제 2의 데이터 신호들을 각각 소정 시간씩 지연시켜 출력하는 출력 회로와, 상기 테스트 모드 동안, 상기 제 1 및 제 2의 지연 회로들로부터 출력되는 신호들의 크로스오버 전압이 미리 설정된 범위 내에 속하는 지의 여부를 검사해서 오류 검출 신호를 출력하는 검사기를 포함한다. 상기 컨트롤러는 상기 오류 검출 신호에 응답해서 상기 제 1 및 제 2의 데이터 신호들의 지연 시간을 조절하기 위한 상기 제 1 및 제 2 제어 신호들을 출력한다.

(작용)

이와 같은 구성에 의해서, USB 규약 V1.1 을 만족하면서 공정 변수에 의한 영향을 덜 받고 안정되게 동작하는 유니버셜 시리얼 버스용 저속 트랜시버가 구현된다..

(실시예)

이하 본 발명에 따른 실시예를 첨부된 도면 도 2 내지 도 5를 참조하여 상세히 설명한다.

도 2는 본 발명의 바람직한 실시예에 따른 USB 인터페이스 장치의 구성을 도시한 것이다. 도 2를 참조하면, USB 인터페이스 장치(200)는 기능디바이스(function device)(100)와 USB 케이블(300) 사이에 연결된다. USB 인터페이스 장치(200)는 USB 케이블(300)을 통해서 기능 디바이스(100)를 USB 호스트 또는 허브와 연결한다.

상기 USB 인터페이스 장치(200)는 USB 컨트롤러(210)와 USB 저속 트랜시버(220)를 포함한다. USB 컨트롤러(210)는 기능 회로로부터 제공되는 데이터 신호를 인터페이스 지향 포맷의 제 1의 코딩된 데이터 신호(encoded data signals)(이하, '인터페이스 지향 데이터 신호'라 약칭함)(TX_DATA)로 변환한다. 잘 알려진 바와 같이, 상기 인터페이스 지향 데이터 신호는 NRZI(Non Return to Zero Inverted) 코드 방식으로 코딩된 신호이다. 상기 USB 컨트롤러(210)는 크로스오버 전압을 조절하기 위한 복수의 제어 신호들(T_CLOCK, TEST_SEL, DELAY_SEL1, DELAY_SEL2, RESET)을 더 출력한다. 상기 트랜시버(220)는 데이터 송신시 USB 케이블(300)을 통해 전송되는 데이터 라인들이 2 개인 데이터 전송용 출력 버퍼이다. 트랜시버(220)은 상기 인터페이스 지향 데이터 신호(TX_DATA)를 버스 지향 포맷(bus-specific format)으로 변조된 제 2의 코딩된 데이터 신호들(이하, '버스 지향 데이터 신호들'이라 약칭함)(DP, DM)로 변환한다. 상기 트랜시버(220)는 USB 컨트롤러(210)로부터 제공되는 제어 신호들(T_CLOCK, TEST_SEL, DELAY_SEL1, DELAY_SEL2, RESET)에 응답해서 케이블(300)로 전송될 버스 지향 데이터 신호들(DP, DM)의 크로스오버 전압을 조절한다. 트랜시버(220)의 크로스오버 전압 조절에 관한 내용은 추후 상세히 설명한다.

본 발명에 따른 USB 인터페이스 장치(200)는 디지털 데이터 처리 시스템들,예컨대, 개인용 컴퓨터들 또는 워크스테이션들의 시리얼 데이터 버스(serial data bus, 예컨대, USB)와 상기 시스템에 다양한 부가적인 기능들을 제공하는 기능 디바이스들(function devices)(예컨대, 키보드, 마우스, 조이스틱, 마이크로폰, 그리고 스피커들 등) 간의 인터페이스를 수행하는 데 적합하게 사용될 수 있다. 개인용 컴퓨터들 또는 워크스테이션들에 그들의 주변 장치들을 연결하는 시리얼 버스들로는 USB, FW 등이 있다. 여기서는, 설명 상의 편의를 위해, 본 발명에 따른 버스 인터페이스 장치가 USB 시스템에 적용되는 경우를 설명하지만, 본 발명이 거기에만 한정되지 않음을 유의해야 한다.

USB는 4 선 케이블(a four wire cable)을 통해 신호 및 파워를 전달한다. 시그널링(signaling)은 2 개의 와이어 포인트-투-포인트 세그멘트들을 통해 발생한다. 각 세그멘트 상의 신호들은 USB 사양서 V1.1에서 규정된 고유 임피던스(intrinsic impedance)의 케이블로 차동적으로 구동된다. USB는 양방향 반이중 동작(bi-directional half duplex operation)을 위한 3-상태 동작(three-state operation)을 지원하며, 그것의 최대 전송 속도는 12 Mbps이다.

USB 시그널링에는 2 가지의 모드들 즉, 데이트 레이트 12 Mbps±0.25%의 풀 스피드 모드(Full Speed Mode) 및 데이트 레이트 1.5 Mbps±1.5%의 로우 스피드 모드(Low Speed Mode)가 있다. 이 두 모드들은 동일 USB 시스템에서 모드 스위칭 함으로써 동시에 지원될 수 있다. 로우 스피드 USB 연결은 3m의 최대 길이를 갖는 언쉴디드, 언트위스티드 페어 케이블(an unshielded, untwisted pair cable)을 통해 이루어진다. 로우 스피드 모드에서, 케이블 상의 신호들의 상승 및 하강시간(rise and fall time)은 노이즈 방사(RFI emissions)를 억제하기 위해 75ns보다 커야하고, 타이밍 지연(timing delays)과 시그널링 스큐 및 왜곡(signaling skews and distortions)를 제한하기 위해 300ns보다 작아야 한다. 또한, 로우 스피드 버스 드라이버는 완만한 상승 및 하강 시간(smooth rise and fall times)을 갖는 특정 스태틱 신호 레벨(the specific signal levels)에 도달해야 한다.

USB 기능 디바이스들은, 그 전원 공급 방식의 관점에서 볼 때, 디바이스 자신이 전원 공급 유니트를 갖는 셀프-파워드(self-powered) 디바이스와, 케이블을 통해 5V의 전원 전압을 공급받는 버스-파워드(bus-powered) 디바이스로 구분된다. 각 디바이스와 USB 케이블 간에 전송되는 데이터 신호들은 -0.5∼3.8V의 전압 범위 내에서 스윙(swing)하지만, 각 디바이스 내에서 처리되는 신호들은 0∼5V의 전압 범위 내에서 스윙한다. 따라서, 각 디바이스로 적어도 데이터 신호들의 처리를 위한 3.3V 전압을 공급하는 것이 필요하다.

계속해서 도 3 및 도 5를 참조하여 본 발명의 바람직한 실시예에 따른 USB 저속 트랜시버에서 USB 케이블로 전송될 버스 지향 데이터 신호들의 크로스오버 전압을 조절하기 위한 구성 및 동작이 상세히 설명된다.

도 3는 도 2에 도시된 USB 저속 트랜시버의 상세한 구성을 보여주는 도면이다. 도 3을 참조하면, 트랜시버(220)는 인버터들(221, 223), 멀티플렉서들(223, 224), 지연 회로들(225, 226), 출력 드라이버들(227, 228), 비교기들(229, 230), 익스클루시브 오아 게이트(231), 그리고 카운터(232)를 포함한다.

멀티플렉서(223)는 테스트 모드 선택 신호(TEST_SEL)에 응답해서, 인터페이스 지향 데이터 신호(TX_DATA)와 테스트 클럭 신호(T_CLOCK) 가운데 하나를 출력한다. 상기 테스트 모드 선택 신호(TEST_SEL), 인터페이스 지향 데이터 신호(TX_DATA), 그리고 테스트 클럭 신호(T_CLOCK)는 모두 상기 USB 컨트롤러(210)로부터 제공되는 신호들이다. 인버터들(221, 222)은 인터페이스 지향 데이터 신호(TX_DATA)와 테스트 클럭 신호(T_CLOCK)를 각각 반전시킨다. 멀티플렉서(224)는 테스트 모드 선택 신호(TEST_SEL)에 응답해서, 상기 인버터들(221, 222)을 통해 반전된 인터페이스 지향 데이터 신호(TX_DATA)와 테스트 클럭 신호(T_CLOCK) 가운데 하나를 출력한다.

지연 회로(225)는 USB 컨트롤러(210)로부터 제공되는 지연 시간 선택 신호(DELAY_SEL1)에 응답해서 상기 멀티플렉서(223)의 출력을 소정 시간 지연시킨다. 지연 회로(226)는 USB 컨트롤러(210)로부터 제공되는 지연 시간 선택 신호(DELAY_SEL2)에 응답해서 상기 멀티플렉서(224)의 출력을 소정 시간 지연시킨다.

출력 드라이버(227)는 상기 지연 회로(225)로부터 출력되는 신호를 제 1 데이터 라인(229)으로 송신될 제 1 버스 지향 데이터 신호(DP)로 변환한다. 출력 드라이버(228)는 상기 지연 회로(226)로부터 출력되는 신호를 제 2 데이터 라인(230)으로 송신될 제 2 버스 지향 데이터 신호(DM)로 변환한다. 상기 출력 드라이버들(227, 228)로부터 출력되는 버스 지향 데이터 신호들(DP, DM)은 제 1 및 제 2 데이터 라인들(229, 230)과 USB 케이블(300)을 통해 호스트 또는 허브로 전송된다.

비교기(231)는 상기 출력 드라이버(227)로 출력되는 제 1 버스 지향 데이터 신호(DP)를 받아들이는 비반전 입력 단자(+)와 기준 전압(Vref)을 받아들이는 반전 입력 단자(-), 그리고 비교 신호(CMP1)를 출력하는 출력 단자를 갖는다. 비교기(232)는 상기 출력 드라이버(228)로 출력되는 제 2 버스 지향 데이터 신호(DM)를 받아들이는 비반전 입력 단자(+)와 기준 전압(Vref)을 받아들이는 반전 입력 단자(-), 그리고 비교 신호(CMP2)를 출력하는 출력 단자를 갖는다. 상기 기준 전압(Vref)은 USB 규약 V1.1에서 정의하고 있는 크로스오버 전압 허용 범위(즉, 1.3V 내지 2.0V) 내에 속한다. 여기서는, 상기 제 1 및 제 2 버스 지향 데이터 신호들(DP, DM) 출력 레벨 3.3V와 0V의 중심 즉, 1.65V를 기준 전압(Vref)으로 한다.

익스클루시브-오아 게이트(233)는 상기 비교기들(231, 232)로부터 출력되는 비교 신호들(CMP1, CMP2)을 받아들여 배타적 오아(exclusive OR) 연산을 수행한다.

카운터(234)는 상기 USB 컨트롤러(210)로부터 제공되는 리셋 신호(RESET)에 의해서 리셋되며, 상기 익스클루시브 오아 게이트(233)의 출력 신호를 받아들여 카운트한다. 상기 카운터(234)의 카운트 값(CNT)은 USB 컨트롤러(210)로 제공된다.

계속해서, 첨부된 도면들 도 3 내지 도 5를 참조하여 상술한 바와 같은 구성을 갖는 트랜시버의 동작이 설명된다.

도 4는 도 3에 도시된 트랜시버가 동작할 때, 트랜시버의 각 부분들의 신호들의 타이밍도이고, 도 5는 도 3에 도시된 USB 컨트롤러의 제어 수순을 보여주는 플로우차트이다. 하기의 USB 컨트롤러의 제어는, USB 컨트롤러로 전원 공급이 개시될 때마다 수행되도록 설계될 수 있으며 또는 USB 인터페이스의 생산 공정의 마지막 테스트 단계에서 한 번만 수행되도록 설계될 수 있다.

먼저, 단계 S400에서, USB 컨트롤러(210)가 하이 레벨(논리 '1')의 테스트 모드 선택 신호(TEST_SEL)를 출력하면, 멀티플렉서들(223, 224)은 테스트 클럭 신호(T_CLOCK)를 선택한다. 상기 테스트 클럭 신호(T_CLOCK)는 소정 주파수의 클럭 신호이다. 단계 S410에서, USB 컨트롤러(210)가 하이 레벨의 리셋 신호를 출력하면, 카운터(240)는 리셋된다.

상기 멀티플렉서들(223, 224)로부터 출력되는 신호들은 지연 회로들(225, 226)과 출력 드라이버들(227, 228)을 거쳐서 제 1 및 제 2 버스 지향 데이터 신호들(DP, DM)로 각각 변환된다.

비교기들(231, 232)은 출력 드라이버들(227, 228)로부터 출력되는 제 1 및 제 2 버스 지향 데이터 신호들(DP, DM)과 기준 전압(Vref)을 비교해서 비교 신호들(CMP1, CMP2)을 각각 출력한다. 도 4에 도시된 바와 같이, 만일 제 1 및 제 2 버스 지향 데이터 신호들(DP, DM)의 크로스오버 전압(a)이 USB 규약 V1.1에서 정의하고 있는 크로스오버 전압 허용 범위(즉, 1.3V 내지 2.0V)를 벗어나는 경우, 제 1 버스 지향 데이터 신호(DP)와 기준 전압(Vref)이 만나는 시점(c)과 제 2 버스 지향 데이터 신호(DM)와 기준 전압(Vref)이 만나는 시점(b)은 소정 시간 이상의 차를 갖는다.

익스클루시브-오아 게이트(233)는 비교기들(231, 232)로부터 출력되는 비교 신호들(231, 232)을 받아들여 배타적 논리합 연산을 수행한다. 익스클루시브-오아 게이트(233)로부터 출력되는 신호(EOR)는 제 1 및 제 2 버스 지향 데이터신호들(DP, DM)이 각각 기준 전압에 이르는 시점들(b, c) 사이에서 로우 레벨(즉, 논리 '0')로 된다. 카운터(234)는 상기 익스클루시브-오아 게이트(231)의 출력(EOR)에 응답해서 카운트를 수행한다.

단계 S420에서, 상기 USB 컨트롤러(210)는 카운터가 익스클루시브-오아 게이트(231)의 출력(EOR)에 응답해서 카운트를 수행하는데 충분한 시간동안 무동작(non-operation) 상태를 유지한다. 즉, 상기 USB 컨트롤러(210)의 무동작 시간은 적어도 제 1 및 제 2 버스 지향 데이터 신호들(DP, DM)이 각각 기준 전압에 이르는 시점들(b, c) 사이의 소요 시간보다 길어야 한다.

단계 S430에서, 상기 USB 컨트롤러(230)는 카운터(234)로부터 출력되는 카운트 값(CNT)이 '0'인 지의 여부를 검사한다. 만일 카운트 값(CNT)이 '0'이 아니면(즉, 제 1 및 제 2 버스 지향 데이터 신호들(DP, DM)이 기준 전압(Vref)에 다다르는 시점들이 동일한 경우), 지연 회로들(225, 226)의 지연 시간을 조절하기 위한 지연시간 선택 신호들(DELAY_SEL1, DELAY_SEL2)을 출력한다(단계 S440). 상기 지연 회로들(225, 226)의 지연 시간이 조절되는 것에 의해 제 1 및 제 2 버스 지향 데이터 신호들(DP, DM)의 크로스오버 전압이 조절되는 것은 자명하다. 지연 회로들(225, 226)의 지연 시간을 조절한 후 그 제어는 단계 S410으로 리턴해서 상술한 바와 같은 제어 수순들은 반복적으로 수행되는데, 만일 상기 카운트 값(CNT)이 '0'이면 그 제어는 단계 S450으로 진행한다.

상기 제 1 및 제 2 버스 지향 데이터 신호들(DP, DM)이 기준 전압(Vref)에 이르는 시점들이 동일할 때, 익스클루시브-오아 게이트(233)의 출력 신호(EOR)는하이 레벨을 유지하게 되고, 그 결과 상기 카운트 값(CNT)이 '0'이 된다. 이 경우에는 테스트 모드를 종료하고 노말 모드를 수행하기 위해 USB 컨트롤러(210)는 로우 레벨의 테스트 선택 신호(TEST_SEL)를 출력한다.

상기 단계 S225에서 상기 지연 회로들(225, 226)의 지연 시간을 조절하는 방법은 설계자의 취향에 따라 여러가지 방법들 가운데 하나가 채택된다. 예를 들어, 지연 회로(225)의 지연 시간을 점진적으로 증가시키면서 제 1 및 제 2 버스 지향 데이터 신호들(DP, DM)이 기준 전압(Vref)에 도달하는 시간을 일치시키는 방법이 있다. 이 방법은 제 1 버스 지향 데이터 신호(DP)가 제 2 버스 지향 데이터 신호(DM)보다 앞설 때 매우 유용하다. 그러나, 제 2 버스 지향 데이터 신호(DM)가 제 1 버스 지향 데이터 신호(DP)보다 앞설 때에는 지연 회로(225)의 지연 시간을 초기화하고, 지연 회로(226)의 지연 시간을 점진적으로 증가시키면서 제 1 및 제 2 버스 지향 데이터 신호들(DP, DM)이 기준 전압(Vref)에 도달하는 시간을 일치시켜야 한다.

반대로, 지연 회로(226)의 지연 시간을 점진적으로 증가시키면서 제 1 및 제 2 버스 지향 데이터 신호들(DP, DM)이 기준 전압(Vref)에 도달하는 시간을 일치시키는 방법은, 제 2 버스 지향 데이터 신호(DM)가 제 1 버스 지향 데이터 신호(DP)보다 앞설 때 매우 유용하다.

제 1 및 제 2 버스 지향 데이터 신호들(DP, DM)의 교차 전압을 조절하는 다른 방법은 널리 알려진 이진 검색(binary search) 기법을 응용하여 제 1 및 제 2 지연 회로들(225, 226)의 지연 시간을 조절하는 것이다. 이진 검색 기법을 응용한교차 전압 조절 방법은 통상의 기술자들에 의해 용이하게 실시될 수 있으므로 상세한 설명은 생략한다.

상술한 바와 같은 본 발명에 의하면, 도면에 도시되지는 않았으나 출력 드라이버들(227, 228)에 구성되는 복수의 트랜지스터들의 비교적 넓은 드레솔드 전압 산포에 의해서 출력 드라이버들(227, 228)로부터 출력되는 제 1 및 제 2 버스 지향 데이터 신호들(DP, DM)의 크로스오버 전압이 미리 설정된 범위(예를 들면, 1.3V ~ 2.0V)를 벗어나도록 생산되더라도, 테스트 모드를 통하여 트랜지스터들의 비교적 넓은 드레솔드 전압 분포에 의한 오류를 보상할 수 있다.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

이상과 같은 본 발명에 의하면, 유니버셜 시리얼 버스용 저속 트랜시버가 USB 규약 V1.1 을 만족하면서 공정 변수에 의한 영향을 덜 받고 안정되게 동작한다.

Claims

제 1 및 제 2의 전기적인 데이터 신호들을 한 쌍의 제 1 및 제 2 데이터 라인들 상으로 송신하기 위한 데이터 송신 회로에 있어서:

노말 모드에서는 외부로부터 제공되는 데이터 입력 신호를, 테스트 모드에서는 외부로부터 제공되는 테스트 클럭 신호를 출력하는 선택기와;

상기 선택기로부터 출력되는 신호를 상기 제 1 및 제 2 데이터 라인 상으로 송신될 상기 제 1 및 제 2 데이터 신호들로 변환하되, 미리 설정된 시간만큼 상기 제 1 및 제 2 데이터 신호들을 각각 소정 시간씩 지연시켜 출력하는 출력 회로와;

상기 테스트 모드 동안, 상기 제 1 및 제 2 지연 회로들로부터 출력되는 신호들의 크로스오버 전압이 미리 설정된 범위 내에 속하는 지의 여부를 검사하는 검사기를 포함하되;

상기 검사기는,

상기 제 1 데이터 신호가 기준 전압에 도달하는 시점을 검출하는 제 1의 수단과;

상기 제 2 데이터 신호가 상기 기준 전압에 도달하는 시점을 검출하는 제 2의 수단; 그리고

상기 제 1 및 제 2의 수단들에 의해 검출된 시점들의 일치 여부를 검사하는 제 3의 수단을 포함하고,

상기 제 3의 수단이 상기 검출된 시점들의 불일치를 확인했을 때, 상기 제 1 및 제 2 데이터 신호들을 지연시키기 위한 시간이 조절되는 것을 특징으로 하는 데이터 송신 회로.
삭제
제 1 항에 있어서,

상기 제 1의 수단은,

상기 제 1의 데이터 신호를 받아들이는 비반전 입력 단자, 상기 기준 전압을 받아들이는 반전 입력 단자, 그리고 차 신호를 출력하는 출력 단자를 구비한 비교기로 구성되는 것을 특징으로 하는 데이터 송신 회로.
제 1 항에 있어서,

상기 제 2의 수단은,

상기 제 2의 데이터 신호를 받아들이는 비반전 입력 단자, 상기 기준 전압을 받아들이는 반전 입력 단자, 그리고 차 신호를 출력하는 출력 단자를 구비한 비교기로 구성되는 것을 특징으로 하는 데이터 송신 회로.
제 3 항 또는 제 4 항에 있어서,

상기 제 3의 수단은,

상기 제 1 및 제 2의 수단들로부터 출력되는 신호들에 대한 배타적 논리합연산을 수행하는 로직 회로로 구성되는 것을 특징으로 하는 데이터 송신 회로.
제 5 항에 있어서,

상기 로직 회로로부터 출력되는 신호의 활성화 구간의 지속 시간을 카운트하는 카운터를 더 포함하는 것을 특징으로 하는 데이터 송신 회로.
제 6 항에 있어서,

상기 제 1 및 제 2 데이터 신호들을 각각 지연시키기 위한 시간들은, 상기 카운터로부터 출력되는 카운트 값에 따라서 변경되는 것을 특징으로 하는 데이터 송신 회로.
제 1 항에 있어서,

상기 데이터 송신 회로는,

USB(Universal Serial Bus) 규약 1.1을 따르는 전자 장치에 구비되는 것을 특징으로 하는 데이터 송신 회로.
제 8 항에 있어서,

상기 데이터 라인 쌍은 USB(Universal Serial Bus) 케이블의 데이터 라인들인 것을 특징으로 하는 데이터 송신 회로.
제 9 항에 있어서,

상기 기준 전압은 1.3V 이상 2.0V 이하 인 것을 특징으로 하는 데이터 송신 회로.
제 1 및 제 2의 전기적인 데이터 신호들을 한 쌍의 제 1 및 제 2의 데이터 라인들 상으로 송신하기 위한 데이터 송신 회로에 있어서:

노말 모드에서는 외부로부터 제공되는 데이터 입력 신호를, 테스트 모드에서는 외부로부터 제공되는 테스트 클럭 신호를 출력하는 제 1 선택기와;

상기 노말 모드에서는 상기 데이터 입력 신호와 상보적인 신호를, 상기 테스트 모드에서는 상기 테스트 클럭 신호와 상보적인 신호를 출력하는 제 2 선택기와;

상기 제 1 선택기로부터 출력되는 신호를 제 1 지연 시간만큼 지연시켜 출력하는 제 1 지연 회로와;

상기 제 2 선택기로부터 출력되는 신호를 제 2 지연 시간만큼 지연시켜 출력하는 제 2 지연 회로와;

상기 제 1 지연 회로로부터 출력되는 신호를 상기 제 1의 데이터 라인 상으로 송신될 상기 제 1의 데이터 신호로 변환하는 제 1 출력 회로와;

상기 제 2 지연 회로로부터 출력되는 신호를 상기 제 2의 데이터 라인 상으로 송신될 상기 제 2의 데이터 신호로 변환하는 제 2 출력 회로; 그리고

상기 테스트 모드 동안, 상기 제 1 및 제 2의 데이터 신호들의 크로스오버 전압이 미리 설정된 범위 내에 속하는 지의 여부를 검사하는 검사기를 포함하되;

상기 검사기는,

상기 제 1 데이터 신호가 기준 전압에 도달하는 시점을 검출하는 제 1의 수단과;

상기 제 2 데이터 신호가 기준 전압에 도달하는 시점을 검출하는 제 2의 수단; 그리고

상기 제 1 및 제 2의 수단들에 의해 검출된 시점들이 일치하는 지의 여부를 검사하는 제 3의 수단을 포함하고;

상기 제 1 및 제 2 지연 시간들은, 상기 제 3의 수단에 의해서 상기 제 1 및 제 2 데이터 신호들이 기준 전압에 도달하는 시점들이 불일치하는 것으로 판별되면 조절되는 것을 특징으로 하는 데이터 송신 회로.
삭제
제 11 항에 있어서,

상기 제 1의 수단은,

상기 제 1의 데이터 신호를 받아들이는 비반전 입력 단자, 상기 기준 전압을 받아들이는 반전 입력 단자, 그리고 차 신호를 출력하는 출력 단자를 구비한 비교기로 구성되는 것을 특징으로 하는 데이터 송신 회로.
제 11 항에 있어서,

상기 제 2의 수단은,

상기 제 2의 데이터 신호를 받아들이는 비반전 입력 단자, 상기 기준 전압을 받아들이는 반전 입력 단자, 그리고 차 신호를 출력하는 출력 단자를 구비한 비교기로 구성되는 것을 특징으로 하는 데이터 송신 회로.
제 13 항 또는 제 14 항에 있어서,

상기 제 3의 수단은,

상기 제 1 및 제 2의 수단들로부터 출력되는 신호들에 대한 배타적 논리합 연산을 수행하는 로직 회로로 구성되는 것을 특징으로 하는 데이터 송신 회로.
제 15 항에 있어서,

상기 로직 회로로부터 출력되는 신호의 활성화 구간의 지속 시간을 카운트하는 카운터를 더 포함하는 것을 특징으로 하는 데이터 송신 회로.
제 16 항에 있어서,

상기 제 1 및 제 2 데이터 신호들이 각각 지연되는 시간은, 상기 카운터로부터 출력되는 카운트 값에 비례해서 증가되는 것을 특징으로 하는 데이터 송신 회로.
디지털 데이터 처리 시스템의 시리얼 데이터 버스와 상기 시스템에 부가적인 기능을 제공하는 기능 디바이스 간의 인터페이스를 수행하는 데 사용되는 직렬 인터페이스 장치에 있어서:

상기 기능 회로로부터 출력되는 데이터 신호를 인터페이스 지향 데이터 신호로 변환하고, 복수의 제어 신호들을 출력하는 컨트롤러와;

상기 인터페이스 지향 데이터 신호를 제 1 및 제 2의 전기적인 데이터 신호들로 변환해서 한 쌍의 제 1 및 제 2의 데이터 라인들 상으로 송신하기 위한 데이터 송신 회로를 포함하되;

상기 데이터 송신 회로는,

노말 모드에서는 상기 인터페이스 지향 데이터 신호를, 테스트 모드에서는 상기 컨트롤러로부터 제공되는 테스트 클럭 신호를 출력하는 선택기와;

상기 선택기로부터 출력되는 신호를 상기 제 2의 데이터 라인 상으로 송신될 상기 제 1 및 제 2의 데이터 신호들로 변환하되, 제 1 및 제 2 제어 신호들에 응답해서 상기 제 1 및 제 2의 데이터 신호들을 각각 소정 시간씩 지연시켜 출력하는 출력 회로와;

상기 테스트 모드 동안, 상기 제 1 및 제 2의 지연 회로들로부터 출력되는 신호들의 크로스오버 전압이 미리 설정된 범위 내에 속하는 지의 여부를 검사해서 오류 검출 신호를 출력하는 검사기를 포함하되;

상기 검사기는,

상기 제 1 데이터 신호가 기준 전압에 도달하는 시점을 검출하는 제 1의 수단과;

상기 제 2 데이터 신호가 기준 전압에 도달하는 시점을 검출하는 제 2의 수단; 그리고

상기 제 1 및 제 2의 수단들에 의해 검출된 시점들이 일치하는 지의 여부를 검사하고, 상기 오류 검출 신호를 출력하는 제 3의 수단을 포함하며;

상기 컨트롤러는 상기 오류 검출 신호에 응답해서 상기 제 1 및 제 2의 데이터 신호들의 지연 시간들을 조절하기 위한 상기 제 1 및 제 2 제어 신호들을 출력하는 것을 특징으로 하는 직렬 인터페이스 장치.
삭제
제 19 항에 있어서,

상기 제 1의 수단은,

상기 제 1의 데이터 신호를 받아들이는 비반전 입력 단자, 상기 기준 전압을 받아들이는 반전 입력 단자, 그리고 차 신호를 출력하는 출력 단자를 구비한 비교기로 구성되는 것을 특징으로 하는 직렬 인터페이스 장치.
제 19 항에 있어서,

상기 제 2의 수단은,

상기 제 2의 데이터 신호를 받아들이는 비반전 입력 단자, 상기 기준 전압을 받아들이는 반전 입력 단자, 그리고 차 신호를 출력하는 출력 단자를 구비한 비교기로 구성되는 것을 특징으로 하는 직렬 인터페이스 장치.
제 20 항 또는 제 21 항에 있어서,

상기 제 3의 수단은,

상기 제 1 및 제 2의 수단들로부터 출력되는 신호들에 대한 배타적 논리합 연산을 수행하는 로직 회로로 구성되는 것을 특징으로 하는 직렬 인터페이스 장치.
제 22 항에 있어서,

상기 로직 회로로부터 출력되는 신호의 활성화 구간의 지속 시간을 카운트하는 카운터를 더 포함하는 것을 특징으로 하는 직렬 인터페이스 장치.
제 23 항에 있어서,

상기 제 1 및 제 2 데이터 신호들이 각각 지연되는 시간은, 상기 카운터로부터 출력되는 카운트 값에 비례해서 증가되는 것을 특징으로 하는 직렬 인터페이스 장치.
제 18 항에 있어서,

상기 데이터 송신 회로는,

USB(Universal Serial Bus) 규약 1.1을 따르는 전자 장치에 구비되는 것을 특징으로 하는 직렬 인터페이스 장치.
제 25 항에 있어서,

상기 데이터 라인 쌍은 USB(Universal Serial Bus) 케이블의 데이터 라인들인 것을 특징으로 하는 직렬 인터페이스 장치.
제 26 항에 있어서,

상기 기준 전압은 1.3V 이상 2.0V 이하 인 것을 특징으로 하는 직렬 인터페이스 장치.