KR20010027765A - 딜레이 회로를 구비하는 범용 직렬 버스 트랜시버 - Google Patents

딜레이 회로를 구비하는 범용 직렬 버스 트랜시버 Download PDF

Info

Publication number
KR20010027765A
KR20010027765A KR1019990039669A KR19990039669A KR20010027765A KR 20010027765 A KR20010027765 A KR 20010027765A KR 1019990039669 A KR1019990039669 A KR 1019990039669A KR 19990039669 A KR19990039669 A KR 19990039669A KR 20010027765 A KR20010027765 A KR 20010027765A
Authority
KR
South Korea
Prior art keywords
differential data
usb
delay
data signal
delay circuit
Prior art date
Application number
KR1019990039669A
Other languages
English (en)
Inventor
강호열
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990039669A priority Critical patent/KR20010027765A/ko
Publication of KR20010027765A publication Critical patent/KR20010027765A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Abstract

본 발명은 범용 직렬 버스(USB) 트랜시버 회로에 관한 것으로, USB 트랜시버는 차동 데이터 신호에 대응하여 딜레이 회로를 구비한다. 그리고 딜레이 회로는 차동 데이터 신호를 받아들이고 딜레이 제어 레지스터의 정보에 대응하여 서로 다른 딜레이 정도를 갖는 다양한 딜레이된 차동 데이터 신호 중에 적어도 하나를 출력한다. 따라서 USB 트랜시버를 구비하는 USB 디바이스는 소프트웨어적으로 선택되는 딜레이된 차동 데이터 신호를 이용하여 교차점을 조정하고, 이를 통해 USB 규격에 가장 적합한 USB 디바이스의 교차점 전압 이득을 얻으므로서 제품의 품질을 향상시킬 수 있다.

Description

딜레이 회로를 구비하는 범용 직렬 버스 트랜시버{UNIVERSAL SERIAL BUS TRANSCEIVER INCLUDING DELAY CIRCUIT FOR CROSSOVER POINT SIGNAL}
본 발명은 트랜시버(transceiver) 회로에 관한 것으로, 좀 더 구체적으로 범용 직렬 버스(USB : Universal Serial Bus)의 차동 신호(differential signal)에서 교차점(crossover point) 전압의 마진(magin)을 조절하는 USB 트랜시버 회로에 관한 것이다.
USB는 기존의 컴퓨터 시스템과 주변 기기 간의 접속을 용이하게 하고, 멀티미디어화하는 욕구를 충족시키고자 인텔사가 중심이 되어 컴퓨터 제조사인 컴팩, NEC, IBM, DEC, 마이크로소프트사 등이 공동으로 표준 규격을 제정하였다.
현재 컴퓨터 시스템 및 마우스 장치, 키보드, 허브 그리고 프린터 등의 주변 장치에 USB 관련 제품들이 많이 개발 보급되고 있는 추세이다.
그러나 USB 관련 제품의 완성도 단계가 초기 상태이고, 아직까지 유통 시장이 크게 형성되지 않은 상황에서 이런 USB 관련 제품들이 좋은 평가를 받기 위해서는 무엇보다도 USB 반도체 디바이스의 질적 향상이 필요하다. 이는 USB 주변 장치들을 개발, 제조하고 있는 업체들이 특정 제품을 통하여 USB 규격과 얼마나 일치하는가를 우선적으로 평가하고 이에 대응해서 USB 반도체 디바이스들을 채택하고 있기 때문이다.
이런 상황에서 USB 데이터 신호 즉, 차동 신호(differential signal)인 두 신호 D+, D-의 교차점(crossover point)의 일치가 큰 문제점으로 대두되고 있다. 이것은 USB 규격에서 매우 엄격하게 다뤄지고 있다.
USB 디바이스( 예컨대 USB 허브, USB 기능형 장치)들은 직렬 버스 인터페이스를 하기 때문에 두개의 전원선 외에 차동 신호로 데이터를 전송한다. 이 전송 데이터가 인터페이스되는 부분을 USB 버퍼 또는 USB 트랜시버라 한다.
다시 말하면, USB 버퍼는 USB 디바이스에 포함되어 USB 케이블을 통하여 입력되는 신호(D+, D-, Vcc, Vss) 중에 실제의 데이터인 두 신호 D, D-를 USB 디바이스 내의 USB 내부 모듈로 전달하거나 USB 디바이스에서 발생되는 USB 데이터를 USB 버퍼를 통하여 외부의 USB 호스트, USB 허브 또는 다른 USB 디바이스로 전달한다.
USB 디바이스는 응용에 따라 전송 속도가 1.5 Mbps인 저속 USB 디바이스와 12 Mbps인 고속 USB 디바이스로 구분된다. 그리고 이들을 조합된 기능을 갖는 허브 제품의 설계에 있어서는 호스트 또는 다른 허브에 연결시키는 업스트림 포트와 호스트, 다른 허브 또는 기능형 디바이스들을 연결시키는 다운스트림 포트가 있어야 한다. 즉, USB 허브에 구비되는 USB 버퍼는 하나인 업스트림 포트와 다수의 다운스트림 포트들을 구비하고 있으며, 이에 대응해서 데이터 신호 D+, D-를 인터페이스하는 USB 버퍼의 수도 포트의 수와 동일하게 구비하여야 한다.
도 1을 참조하면, USB 디바이스의 하나인 USB 허브(hub)(10)는 USB 케이블(미도시됨)을 경유하여 호스트(미도시됨) 또는 다른 USB 허브들(미도시됨)과 연결되는 적어도 하나의 업스트림(upstream) 포트(12)와 다른 USB 허브 또는 USB 기능형 장치(functional device)에 연결되는 다수의 다운스트림(downstream) 포트들(14)을 구비한다.
그리고 도 1에는 미도시되었지만, 업스트림 포트(12)는 고속(full speed) USB 버퍼를 구비하고 있으며, 각각의 다운스트림 포트(14)는 고속 또는 저속(low speed)의 USB 버퍼를 구비한다.
그리고 USB 기능형 장치(functional device)들은 USB 버퍼가 1개가 필요하지만, USB 허브 제품들은 하나의 업스트림 포트(upstream port)와 다수의 다운스트림 포트(downstream port)들을 내장하고 있음으로 이에 대응하여 USB 버퍼를 구비하여야 한다. 따라서 USB 버퍼가 증가하기 때문에 USB 규격을 충분히 만족시키는 트랜시버(transceiver) 또는 USB 버퍼들을 USB 제조사들에게 제시하기에는 많은 어려움이 따른다.
도 2는 USB 데이터인 차동 신호(differential signal)에서 이상적인 USB 트랜시버의 교차점 전압(Vcsr)을 보여주기 위한 도면이다.
도면을 참조하면, 상기 차동 신호는 10 ~ 90 % 사이에서 라이징 시간(rising time)(Tr)과 폴링 시간(falling time)(Tf)이 측정된다. 예를 들어, 고속 데이터 신호의 라이징 에지(edge)와 폴링 에지를 위한 에지 전송 시간은 각각 최대 20 ns, 최소 4 ns이다. 그리고 저속 데이터 신호의 라이징 에지와 폴링 에지를 위한 에지 전송 시간은 각각 최대 300 ns, 75 ns이다.
그리고 이들 데이터 신호는 도면에 도시된 바와 같이, 교차점(crossover ponit)에서 라이징 시간(Tr)과 폴링 시간(Tf)을 위해 사용되는 특정 데이터들(예를 들어, 데이터의 변화, 데이터 시작 또는 데이터 끝 등을 판별할 수 있는 데이터들)이 측정된다.
그러므로 교차점에서의 전압(Vcsr) 특성은 USB 디바이스의 품질을 판단하는데 매우 중요한 역할을 한다.
실제 USB 데이터는 차동적(differential)으로 구동되어야 하며, 사용자는 외부 환경에 변화할 수 있는 차동 데이터의 교차점 전압의 정확도와 라이징, 폴링 시간 데이터가 USB 규격에 제시된 데이터와 일치하는지를 우선적으로 측정하고 있는 실정이다.
그러나 측정 조건이나 외부 환경의 변화에 의해서 회로 시뮬레이션의 결과로 설계되어 있는 USB 버퍼의 교차점이 실제 구현된 반도체 디바이스 상에서는 예상치와 다르게 나타나는 경우가 있다.
본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, USB의 출력 데이터인 차동 신호의 라이징 에지와 폴링 에지에서의 딜레이를 이용하여 교차점 전압의 이득을 조절할 수 있는 USB 트랜시버를 구현하는데 있다.
도 1은 USB 허브의 구성을 개략적으로 도시한 블록도;
도 2는 차동 신호에서 이상적인 USB 트랜시버의 교차점 전압을 보여주기 위한 파형도;
도 3은 본 발명에 따른 USB 트랜시버의 교차점 전압을 조정하기 위한 딜레이 회로의 구성을 도시한 블록도;
도 4는 본 발명의 일 실시예에 따른 USB 허브를 도시한 블록도;
도 5는 도 4에 도시된 고속 USB 버퍼를 도시한 블록도; 그리고
도 6은 도 4에 도시된 고속 및 저속 USB 버퍼를 도시한 블록도이다.
* 도면의 주요 부분에 대한 부호 설명*
100 : 딜레이 회로 102~108, 118~124 : 버퍼
110, 116, 126, 132 : 멀티플렉서 140 : 제 1 딜레이 유닛
150 : 제 2 딜레이 유닛 200 : USB 허브
210 : 고속 USB 버퍼 220 : 고속 및 저속 USB 버퍼
230 : 디코더 240 : 내부 모듈
250 : 업스트림 포트 260 : 다운스트림 포트
상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 차동 데이터 신호를 송수신하는 범용 직렬 버스 디바이스에 있어서: 상기 차동 데이터 신호를 받아들여서 서로 다른 딜레이 시간을 갖는 딜레이 신호를 적어도 하나 출력하는 딜레이 회로 및; 상기 서로 다른 딜레이를 갖는 딜레이 신호들 중에 어느 하나를 선택하도록 하는 디코더를 포함하여; 상기 딜레이 회로는 상기 디바이스의 트랜스미터에 구비되어, 상기 차동 데이터 신호의 교차점을 조정한다.
이 특징의 바람직한 실시예에 있어서, 상기 딜레이 회로는: 상호 직렬로 연결되고, 상기 차동 데이터 신호를 받아서 각각의 출력단으로부터 서로 다른 딜레이 시간을 갖는 다수의 딜레이된 차동 데이터 신호를 출력하는 적어도 하나 이상의 딜레이 버퍼들과; 상기 딜레이된 차동 데이터 신호와 상기 딜레이되지 않은 차동 데이터 신호를 받아서 논리적으로 처리하여 출력하는 논리 회로 및; 상기 다수의 딜레이된 차동 데이터 신호 중에 어느 하나를 선택하고, 상기 선택된 차동 데이터 신호의 라이징 또는 폴링 스코프를 선택하여 출력하는 멀티플렉서를 포함하되; 상기 딜레이 회로는 상기 차동 데이터 신호의 각각에 대응하여 구비된다.
이 특징의 바람직한 실시예에 있어서, 상기 딜레이 회로는 상기 USB 디바이스의 고속 또는 고속 및 저속의 USB 리시버에 구비된다.
따라서 본 발명에 의하면, 딜레이 회로는 차동 데이터 신호를 받아들이고 적정의 딜레이 시간을 조정하기 위한 선택 신호들에 응답해서 딜레이된 차동 신호들을 출력한다.
(실시예)
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 3은 본 발명에 따른 USB 디바이스, 즉 USB 트랜시버의 차동 신호 교차점을 조정하기 위한 딜레이 회로를 도시한 것이다.
도면을 참조하면, 상기 딜레이 회로(100)는 차동 데이터 신호인 두 개의 데이터 신호(D+, D-)에 대응하여 두 개의 딜레이 유닛을 포함한다. 즉, 제 1 딜레이 유닛(140)과 제 2 딜레이 유닛(150)으로 구성된다.
상기 제 1 및 제 2 딜레이 유닛(140, 150)은 각각 4 개의 딜레이 버퍼들(102~108 또는 118~124)과 두 개의 멀티플렉서들(110, 116 또는 126, 132)과 오어 게이트(112 또는 128) 및 엔드 게이트(128 또는 130)를 포함한다. 그리고 상기 딜레이 유닛들(140, 150)은 각각 차동 데이터 신호 중의 하나를 받아들여서 적정의 딜레이를 갖는 차동 데이터 신호를 적어도 하나 출력한다.
상기 딜레이 버퍼들(102~108 또는 118~124)은 상호 직렬로 연결되고, 차동 데이터 신호를 받아서 각각의 출력단으로부터 서로 다른 딜레이 시간을 갖는 다수의 딜레이된 차동 데이터 신호들(D0~D3)을 출력한다.
상기 제 1 멀티플렉서(110 또는 126)는 상기 버퍼들(102~108 또는 118~124)로부터 출력되는 서로 다른 딜레이된 차동 데이터 신호(D0~D3)를 받아서 딜레이 정도를 선택하기 위한 제 1 및 제 2 선택 신호(HSEL[N-1], HSEL[N-2] 또는 HSEL[N-4], HSEL[N-N])에 의해서 이들 중 하나를 선택하여 출력한다.
상기 오어(112 또는 128) 및 엔드 게이트(128 또는 130)는 차동 데이터 신호(D+ 또는 D-)와 상기 딜레이된 차동 데이터 신호(D0~D3)를 각각 받아들여서 논리합 및 논리곱하여 상기 제 2 멀티플렉서(116 또는 132)로 출력한다.
그리고 상기 제 2 멀티플렉서(116 또는 132)는 라이징 또는 폴링 에지를 선택하기 위한 제 3 선택 신호(HSEL[N] 또는 HSEL[N-3])에 응답해서 상기 앤드 게이트(112 또는 128)와 오어 게이트(128 또는 130)의 출력 신호들 중에 하나를 선택하여 출력한다.
따라서 상기 제 1 또는 제 2 딜레이 유닛(140, 150)은 차동 데이터 신호의 하나의 신호, 예컨대 내부 USB 모듈로부터 NRZI와 EOP 신호에서 생성된 D+ 또는 D- 신호를 받아들이고 적정의 딜레이 시간을 조정하기 위한 선택 신호들(HSEL)에 응답해서 딜레이된 차동 신호(D_OUT+, D_OUT-)들을 출력한다. 그러므로 상기 딜레이 버퍼들(102~108, 118~124)을 이용하여 차동 데이터 신호를 지연시킴으로서 교차점 및 교차점 전압(Vcsr)을 조정할 수 있다.
도 4는 본 발명의 딜레이 회로(100)를 적용한 USB 디바이스를 개략적으로 도시한 블록도이다.
도면을 참조하면, 상기 USB 디바이스(200)는 USB 내부 모듈(240)과 다수의 USB 버퍼(트랜시버)들(210, 220) 및 다수의 포트들(250, 260)을 포함한다. 그리고 본 발명에 따른 신규한 디코더(230)를 포함한다.
상기 USB 디바이스(200)는 예컨대, USB 허브이다. 상기 USB 내부 모듈(240)은 USB 허브 또는 기능형 USB 디바이스에 따른 내부 로직들을 포함한다. 상기 USB 버퍼들(210, 220)은 하나의 고속 USB 버퍼(210)와 4 개의 고속 및 저속 USB 버퍼들(220)을 포함한다.
상기 포트들(250, 260)은 상기 고속(210) 또는 고속 및 저속 USB 버퍼(220)에 대응하여 적어도 하나의 업스트림 포트(250)와 다수의 다운스트림 포트들(260)을 포함한다.
그리고 상기 디코더(230)는 딜레이 제어 레지스터(미도시됨)를 구비하고 있으며, 이를 통해 서로 다른 딜레이 시간을 갖는 정보를 기입, 독출하여 차동 데이터 신호의 교차점 및 교차점 전압을 조정하기 위한 선택 신호들(HSEL[N:0], LSEL[N:0])을 출력한다.
상기 선택 신호(HSEL[N:0], LSEL[N:0])는 고속 USB 버퍼(210)와 고속 및 저속 USB 버퍼들(220)을 위한 두 개의 신호로 나누어지며, 그리고 이들은 각각 상위 레벨의 선택 신호(HSEL[N:0])와 하위 레벨의 선택 신호(LSEL[N:0])로 나뉘어진다.
상기 상위 레벨의 선택 신호(HSEL[N:0])는 차동 데이터 신호중 하나의 신호(D+)를 딜레이 조정하고, 상기 하위 레벨의 선택 신호(LSEL[N:0])는 다른 하나의 차동 데이터 신호(D-)를 딜레이 조정한다.
즉, 상기 디코더(230)는 표 1의 실시예와 같이 딜레이 제어 레지스터의 값을 기입, 독출하여 소프트웨어적으로 딜레이 정도가 다른 차동 데이터 신호를 출력한다.
[표 1]
여기서 딜레이 제어 신호의 데이터 크기(N)가 5인 경우를 나타낸 것이다. 따라서 N을 증가하면, 더 다양한 딜레이 정도를 추가할 수 있다.
상기 표 1을 참조하면, N=5이고 고속 및 저속 USB 버퍼인 경우에, 상기 디코더(230)의 딜레이 제어 레지스터는 6 비트 중 고속 USB 버퍼에 상위 3 비트의 선택 신호를 출력하고, 저속 USB 버퍼에 하위 3 비트의 선택 신호를 출력한다. 예를 들어, 하위 레벨의 선택 신호 HSEL[5:3] 중에 HSEL[3], HSEL[4]는 딜레이 정도를 선택하고, HSEL[5]는 라이징 또는 폴링 에지를 선택한다.
계속해서 도 5와 도 6은 도 4에 도시된 고속 USB 버퍼와 고속 및 저속 USB 버퍼의 구성을 도시한 블록도이다.
도 5 및 도 6을 참조하면, 상기 고속 USB 버퍼(210)는 고속 트랜스미터(214)와 고속 리시버(212)를 포함한다. 그리고 상기 고속 및 저속 USB 버퍼(220)는 고속 및 저속 리시버(222)와 고속 트랜스미터(224) 및 저속 트랜스미터(226)를 포함한다. 상기 각각의 트랜스미터들(214, 224, 226)은 미도시되어 있지만 도 3에 도시된 딜레이 회로(100)를 포함한다.
이 때, 업스트림 포트(250)에 연결되는 고속 USB 버퍼(210)는 데이터 전송시 고속으로만 동작을 하게 되고, 차동 데이터 신호의 교차점은 USB 케이블로부터 입력되는 차동 데이터 신호를 고속 리시버(212)에서 받아들여서 디바이스(200)내의 USB 내부 모듈(240)로 전송되기 때문에 큰 문제는 없다.
그러나 USB 내부 모듈(240)로부터 전송된 데이터가 고속 트랜스미터(214)를 거쳐 디바이스(200) 외부로 출력될 때는 교차점을 조절할 필요가 있다. 즉, 고속 리시버(212)에서는 차동 신호의 교차점을 조절할 필요가 없고, 고속 트랜스미터(214)에서는 교차점의 전압 레벨을 조절할 필요가 있다. 따라서 본 발명에 의한 딜레이 회로(100)는 트랜스미터에 적용된다.
이 문제를 해결하기 위해서는 차동 신호가 외부로 출력되기 전에 신호의 라이징 스코프(rising scope) 또는 폴링 스코프(falling scope)를 선택하거나 시간을 지연시켜서 교차점 전압(Vcsr)을 상하 또는 좌우로 이동시켜서 차동 신호의 가장 최적의 교차점으로 조절하는 것이다.
따라서 차동 데이터 신호의 교차점 및 교차점 전압을 조절하는 방법으로 종래는 USB 트랜시버의 각 노드에서 금속을 끊고 잇는 방법을 사용하여 적당한 교차점 및 교차점 전압을 선택하고, 이를 고정시킴으로서 경험적인 측정치에 의존하였으나, 본 발명에 의하면 소프트웨어적으로 다양하게 교차점 및 교차점 전압을 조절할 수 있다.
상술한 바와 같이, 본 발명은 USB 디바이스의 차동 데이터 신호의 교차점 전압 이득을 소프트웨어적으로 조절하고, 이를 통해 USB 규격에 가장 합당한 교차점을 맞추게 함으로서 USB 디바이스 제품의 품질을 향상시킬 수 있다.

Claims (3)

  1. 차동 데이터 신호를 송수신하는 범용 직렬 버스 디바이스에 있어서:
    상기 차동 데이터 신호를 받아들여서 서로 다른 딜레이 시간을 갖는 딜레이 신호를 적어도 하나 출력하는 딜레이 회로 및;
    상기 서로 다른 딜레이를 갖는 딜레이 신호들 중에 어느 하나를 선택하도록 하는 디코더를 포함하여;
    상기 딜레이 회로는 상기 디바이스의 트랜스미터에 구비되어, 상기 차동 데이터 신호의 교차점을 조정하는 것을 특징으로 하는 USB 디바이스의 트랜시버 회로.
  2. 제 1 항에 있어서,
    상기 딜레이 회로는:
    상호 직렬로 연결되고, 상기 차동 데이터 신호를 받아서 각각의 출력단으로부터 서로 다른 딜레이 시간을 갖는 다수의 딜레이된 차동 데이터 신호를 출력하는 적어도 하나 이상의 딜레이 버퍼들과;
    상기 딜레이된 차동 데이터 신호와 상기 딜레이되지 않은 차동 데이터 신호를 받아서 논리적으로 처리하여 출력하는 논리 회로 및;
    상기 다수의 딜레이된 차동 데이터 신호 중에 어느 하나를 선택하고, 상기 선택된 차동 데이터 신호의 라이징 또는 폴링 상태를 선택하여 출력하는 멀티플렉서를 포함하되;
    상기 딜레이 회로는 상기 차동 데이터 신호의 각각에 대응하여 구비되는 것을 특징으로 하는 USB 디바이스.
  3. 제 1 항에 있어서,
    상기 딜레이 회로는 상기 USB 디바이스의 고속 또는 고속 및 저속의 USB 리시버에 구비되는 것을 특징으로 하는 USB 트랜시버 회로.
KR1019990039669A 1999-09-15 1999-09-15 딜레이 회로를 구비하는 범용 직렬 버스 트랜시버 KR20010027765A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990039669A KR20010027765A (ko) 1999-09-15 1999-09-15 딜레이 회로를 구비하는 범용 직렬 버스 트랜시버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990039669A KR20010027765A (ko) 1999-09-15 1999-09-15 딜레이 회로를 구비하는 범용 직렬 버스 트랜시버

Publications (1)

Publication Number Publication Date
KR20010027765A true KR20010027765A (ko) 2001-04-06

Family

ID=19611727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990039669A KR20010027765A (ko) 1999-09-15 1999-09-15 딜레이 회로를 구비하는 범용 직렬 버스 트랜시버

Country Status (1)

Country Link
KR (1) KR20010027765A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2378329A (en) * 2001-06-16 2003-02-05 Samsung Electronics Co Ltd Adaptive data transmission circuit for universal serial bus (USB)
KR100431526B1 (ko) * 2002-04-02 2004-05-13 주식회사 하이닉스반도체 크로스오버 전압 자동 조정 ｕｓｂ 송수신기
US7005891B2 (en) 2001-06-16 2006-02-28 Samsung Electronics Co., Ltd. Data transmission circuit for universal serial bus system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2378329A (en) * 2001-06-16 2003-02-05 Samsung Electronics Co Ltd Adaptive data transmission circuit for universal serial bus (USB)
GB2378329B (en) * 2001-06-16 2003-07-02 Samsung Electronics Co Ltd Data transmission circuit for universal serial bus
US6700408B2 (en) 2001-06-16 2004-03-02 Samsung Electronics Co., Ltd. Data transmission circuit for universal serial bus
US7005891B2 (en) 2001-06-16 2006-02-28 Samsung Electronics Co., Ltd. Data transmission circuit for universal serial bus system
KR100431526B1 (ko) * 2002-04-02 2004-05-13 주식회사 하이닉스반도체 크로스오버 전압 자동 조정 ｕｓｂ 송수신기

Similar Documents

Publication Publication Date Title
US6279060B1 (en) Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources
US6615301B1 (en) Integrated data transceiver circuit for use with a serial bus and bus interface
US7293127B2 (en) Method and device for transmitting data using a PCI express port
US6070211A (en) Driver/receiver circuitry for enhanced PCI bus with differential signaling
US20050235078A1 (en) Apparatus and method for parallel and serial PCI hot plug signals
JP3407469B2 (ja) 情報処置装置
US20070156932A1 (en) Integrated circuit device and electronic instrument
US7477068B2 (en) System for reducing cross-talk induced source synchronous bus clock jitter
KR100423902B1 (ko) 크로스오버 전압을 조절할 수 있는 유니버셜 시리얼 버스저속 트랜시버
GB2377102A (en) A programmable differential CMOS USB bus driver which allows trimming of crossover voltage to counteract manufacturing variations
US5235602A (en) Synchronous/asynchronous i/o channel check and parity check detector
CN100507889C (zh) 能够实现外围总线芯片组内的虚拟通道的方法和装置
US6256689B1 (en) Bus system expandable by connection of a bus bridge circuit
US6886052B2 (en) Apparatus and method for automatically identifying between USB and PS/2 interface
KR20010027765A (ko) 딜레이 회로를 구비하는 범용 직렬 버스 트랜시버
EP0867813A2 (en) An arbitration controller for providing arbitration on a multipoint high speed serial bus
CA2363959A1 (en) Bus driver with data dependent drive strength control logic
TWI727480B (zh) 影像處理晶片
US6636924B1 (en) Multiple port I2C hub
CN108804361B (zh) 一种基于vpx总线架构的pcie交换装置
US5740452A (en) System for passing Industry Standard Architecture (ISA) legacy interrupts across Peripheral Component Interconnect (PCI) connectors and methods therefor
US10042810B2 (en) Host controller of high-speed data interface with clock-domain crossing
CN112035399A (zh) 一种基于fpga的spi从机模块实现方法
CN112788271B (zh) 图像处理芯片
US7284081B2 (en) Method and system for routing data between USB ports

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid