JP2003223373A - データ送受信バッファ - Google Patents
データ送受信バッファInfo
- Publication number
- JP2003223373A JP2003223373A JP2002024164A JP2002024164A JP2003223373A JP 2003223373 A JP2003223373 A JP 2003223373A JP 2002024164 A JP2002024164 A JP 2002024164A JP 2002024164 A JP2002024164 A JP 2002024164A JP 2003223373 A JP2003223373 A JP 2003223373A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- signal
- reception
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 68
- 230000005540 biological transmission Effects 0.000 claims abstract description 134
- 230000002093 peripheral effect Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 12
- 230000000630 rising effect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
Abstract
(57)【要約】
【課題】 送信信号と受信信号の波形を選択して観測す
ることができるデータ送受信バッファを提供する。 【解決手段】 出力イネーブル信号／ＯＥと受信データ
ＲＤの論理積をとって受信トリガ信号ＲＴＧを出力する
ＡＮＤ５ａと、出力イネーブル信号／ＯＥを反転させる
インバータ６と、このインバータ６の出力信号と送信デ
ータＴＤの論理積をとって受信トリガ信号ＲＴＧを出力
するＡＮＤ５ｂを設ける。受信トリガ信号ＲＴＧによっ
てケーブル３０側の差動信号Ｄ＋，Ｄ−をオシロスコー
プ４０で観測することにより、受信信号のみを観測する
ことができる。また、送信トリガ信号ＴＴＧによって差
動信号Ｄ＋，Ｄ−を観測することにより、送信信号のみ
を観測することができる。
ることができるデータ送受信バッファを提供する。 【解決手段】 出力イネーブル信号／ＯＥと受信データ
ＲＤの論理積をとって受信トリガ信号ＲＴＧを出力する
ＡＮＤ５ａと、出力イネーブル信号／ＯＥを反転させる
インバータ６と、このインバータ６の出力信号と送信デ
ータＴＤの論理積をとって受信トリガ信号ＲＴＧを出力
するＡＮＤ５ｂを設ける。受信トリガ信号ＲＴＧによっ
てケーブル３０側の差動信号Ｄ＋，Ｄ−をオシロスコー
プ４０で観測することにより、受信信号のみを観測する
ことができる。また、送信トリガ信号ＴＴＧによって差
動信号Ｄ＋，Ｄ−を観測することにより、送信信号のみ
を観測することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＵＳＢ（Universa
l Serial Bus）バッファ等のデータ送受信バッファ、特
にその試験回路に関するものである。
l Serial Bus）バッファ等のデータ送受信バッファ、特
にその試験回路に関するものである。
【０００２】
【従来の技術】ＵＳＢは、キーボード、マウス、モデ
ム、プリンタ等の周辺機器とパーソナル・コンピュータ
（以下、「パソコン」という）との間の接続を、すべて
同じコネクタとケーブルで統一しようとするためのイン
タフェースである。コンパック、インテル、マイクロソ
フト、ナショナル・セミコンダクタの各社による策定の
結果、１９９６年２月にＵＳＢ１．０として正式な仕様
書が公開されている。
ム、プリンタ等の周辺機器とパーソナル・コンピュータ
（以下、「パソコン」という）との間の接続を、すべて
同じコネクタとケーブルで統一しようとするためのイン
タフェースである。コンパック、インテル、マイクロソ
フト、ナショナル・セミコンダクタの各社による策定の
結果、１９９６年２月にＵＳＢ１．０として正式な仕様
書が公開されている。
【０００３】ＵＳＢでは、１台のホスト（通常は、パソ
コン）にファンクション（周辺機器）を最大１２７個ま
で接続できる。バスの調停はホストが管理し、ホストか
らトークンを発行されたファンクションだけが、このホ
ストと交信できるようになっている。ホストとファンク
ションは半二重で接続され、データ転送速度は最大１２
Ｍｂｐｓの高速モードと、１．５Ｍｂｐｓの低速モード
が混在している。
コン）にファンクション（周辺機器）を最大１２７個ま
で接続できる。バスの調停はホストが管理し、ホストか
らトークンを発行されたファンクションだけが、このホ
ストと交信できるようになっている。ホストとファンク
ションは半二重で接続され、データ転送速度は最大１２
Ｍｂｐｓの高速モードと、１．５Ｍｂｐｓの低速モード
が混在している。
【０００４】図２は、従来のＵＳＢによるパソコンと周
辺機器の接続形態を示す構成図である。パソコン１０と
周辺装置２０は、両端にコネクタが接続された専用のケ
ーブル３０で接続されている。パソコン１０には、ケー
ブル３０を介して周辺装置２０との間でデータの送受信
を行うためのＵＳＢバッファ１１と、周辺装置側へ電力
を供給するための電源部１２が設けられている。一方、
周辺装置２０には、ケーブル３０を介してパソコン１０
との間でデータの送受信を行うためのＵＳＢバッファ２
１と、パソコン側から給電された電力を周辺装置内部へ
供給するための電源部２２が設けられている。
辺機器の接続形態を示す構成図である。パソコン１０と
周辺装置２０は、両端にコネクタが接続された専用のケ
ーブル３０で接続されている。パソコン１０には、ケー
ブル３０を介して周辺装置２０との間でデータの送受信
を行うためのＵＳＢバッファ１１と、周辺装置側へ電力
を供給するための電源部１２が設けられている。一方、
周辺装置２０には、ケーブル３０を介してパソコン１０
との間でデータの送受信を行うためのＵＳＢバッファ２
１と、パソコン側から給電された電力を周辺装置内部へ
供給するための電源部２２が設けられている。
【０００５】パソコン１０のＵＳＢバッファ１１と、周
辺装置２０のＵＳＢバッファ２１は同様の構成であり、
いずれも、ノード１ａ，１ｂ、差動レシーバ２、シング
ルエンド・レシーバ３ａ，３ｂ、及び差動ドライバ４を
有している。
辺装置２０のＵＳＢバッファ２１は同様の構成であり、
いずれも、ノード１ａ，１ｂ、差動レシーバ２、シング
ルエンド・レシーバ３ａ，３ｂ、及び差動ドライバ４を
有している。
【０００６】ノード１ａ，１ｂは、ケーブル３０上の差
動信号Ｄ＋，Ｄ−に接続するための端子である。差動レ
シーバ２は、ノード１ａ，１ｂに接続され、差動信号Ｄ
＋，Ｄ−の電位に基づいて受信データＲＤを出力するも
のである。信号Ｄ＋がレベル“Ｈ”（４Ｖ）で信号Ｄ−
がレベル“Ｌ”（０Ｖ）のとき、差動レシーバ２から出
力される受信データＲＤは“Ｈ”となる。また、信号Ｄ
＋が“Ｌ”で、信号Ｄ−が“Ｈ”または“Ｌ”のとき、
受信データＲＤは“Ｌ”となる。
動信号Ｄ＋，Ｄ−に接続するための端子である。差動レ
シーバ２は、ノード１ａ，１ｂに接続され、差動信号Ｄ
＋，Ｄ−の電位に基づいて受信データＲＤを出力するも
のである。信号Ｄ＋がレベル“Ｈ”（４Ｖ）で信号Ｄ−
がレベル“Ｌ”（０Ｖ）のとき、差動レシーバ２から出
力される受信データＲＤは“Ｈ”となる。また、信号Ｄ
＋が“Ｌ”で、信号Ｄ−が“Ｈ”または“Ｌ”のとき、
受信データＲＤは“Ｌ”となる。
【０００７】シングルエンド・レシーバ３ａ，３ｂは、
いずれもシュミット・トリガ回路で構成されたバッファ
アンプで、入力信号が上側の閾値（２Ｖ）を越えると出
力信号が“Ｈ”となり、この入力信号が下側の閾値
（０．８Ｖ）以下に低下したときに出力信号が“Ｌ”と
なるヒステリシス特性を有している。シングルエンド・
レシーバ３ａ，３ｂの入力側は、それぞれノード１ａ，
１ｂに接続され、これらのシングルエンド・レシーバ３
ａ，３ｂから信号ＳＥ０，ＳＥ１が出力されるようにな
っている。
いずれもシュミット・トリガ回路で構成されたバッファ
アンプで、入力信号が上側の閾値（２Ｖ）を越えると出
力信号が“Ｈ”となり、この入力信号が下側の閾値
（０．８Ｖ）以下に低下したときに出力信号が“Ｌ”と
なるヒステリシス特性を有している。シングルエンド・
レシーバ３ａ，３ｂの入力側は、それぞれノード１ａ，
１ｂに接続され、これらのシングルエンド・レシーバ３
ａ，３ｂから信号ＳＥ０，ＳＥ１が出力されるようにな
っている。
【０００８】差動ドライバ４は、３ステート型のバッフ
ァアンプ４ａ，４ｂで構成され、出力イネーブル信号／
ＯＥが“Ｌ”のときにデータを出力し、この出力イネー
ブル信号／ＯＥが“Ｈ”のときには、出力側がハイイン
ピーダンスとなるものである。バッファアンプ４ａの入
力側には、送信データＴＤが与えられ、このバッファア
ンプ４ａの出力側がノード１ａに接続されている。ま
た、バッファアンプ４ｂの入力側には、データ送信時に
は送信データＴＤを反転した送信データ／ＴＤが与えら
れ、送信終了時には“Ｌ”の信号ＦＳＣが与えられるよ
うになっている。バッファアンプ４ｂの出力側は、ノー
ド１ｂに接続されている。
ァアンプ４ａ，４ｂで構成され、出力イネーブル信号／
ＯＥが“Ｌ”のときにデータを出力し、この出力イネー
ブル信号／ＯＥが“Ｈ”のときには、出力側がハイイン
ピーダンスとなるものである。バッファアンプ４ａの入
力側には、送信データＴＤが与えられ、このバッファア
ンプ４ａの出力側がノード１ａに接続されている。ま
た、バッファアンプ４ｂの入力側には、データ送信時に
は送信データＴＤを反転した送信データ／ＴＤが与えら
れ、送信終了時には“Ｌ”の信号ＦＳＣが与えられるよ
うになっている。バッファアンプ４ｂの出力側は、ノー
ド１ｂに接続されている。
【０００９】なお、この図２には図示していないが、パ
ソコン１０側のＵＳＢバッファ１１のノード１ａ，１ｂ
は、それぞれ１５ｋΩの抵抗でプルダウンされている。
また、周辺装置２０側では、高速モードのときノード１
ａが１．５ｋΩの抵抗でプルアップされ、低速モードの
ときはノード１ｂが１．５ｋΩの抵抗でプルアップされ
るようになっている。
ソコン１０側のＵＳＢバッファ１１のノード１ａ，１ｂ
は、それぞれ１５ｋΩの抵抗でプルダウンされている。
また、周辺装置２０側では、高速モードのときノード１
ａが１．５ｋΩの抵抗でプルアップされ、低速モードの
ときはノード１ｂが１．５ｋΩの抵抗でプルアップされ
るようになっている。
【００１０】このようなＵＳＢを使用して高速で誤りの
少ないデータ転送を行うために、ケーブル３０上に伝送
される差動信号Ｄ＋，Ｄ−の波形は、厳密に規定されて
いる。
少ないデータ転送を行うために、ケーブル３０上に伝送
される差動信号Ｄ＋，Ｄ−の波形は、厳密に規定されて
いる。
【００１１】図３は、高速モードにおけるＵＳＢ信号波
形の規格を示す図である。この図３は、横軸及び横軸に
それぞれ時間と電圧を示し、差動信号Ｄ＋，Ｄ−の立ち
上がり及び立ち下がりの速度と、“Ｈ”，“Ｌ”のレベ
ルの規格を規定したものである。１エレメントに対応す
る差動信号Ｄ＋，Ｄ−の波形が、図３中の白抜き部分
（６角形の目、即ちアイパターン）に入らないようにす
る必要がある。
形の規格を示す図である。この図３は、横軸及び横軸に
それぞれ時間と電圧を示し、差動信号Ｄ＋，Ｄ−の立ち
上がり及び立ち下がりの速度と、“Ｈ”，“Ｌ”のレベ
ルの規格を規定したものである。１エレメントに対応す
る差動信号Ｄ＋，Ｄ−の波形が、図３中の白抜き部分
（６角形の目、即ちアイパターン）に入らないようにす
る必要がある。
【００１２】このため、ＵＳＢバッファ１１，２１の特
性を試験する際には、例えば図２のように、パソコン１
０と周辺装置２０をケーブル３０で接続し、ＵＳＢバッ
ファ２１のノード１ａ，１ｂにオシロスコープを接続し
て、差動信号Ｄ＋，Ｄ−のアイパターンを観測するよう
にしている。
性を試験する際には、例えば図２のように、パソコン１
０と周辺装置２０をケーブル３０で接続し、ＵＳＢバッ
ファ２１のノード１ａ，１ｂにオシロスコープを接続し
て、差動信号Ｄ＋，Ｄ−のアイパターンを観測するよう
にしている。
【００１３】
【発明が解決しようとする課題】しかしながら、従来の
ＵＳＢバッファ１１，２１では、次のような課題があっ
た。即ち、ノード１ａ，１ｂの差動信号Ｄ＋，Ｄ−をオ
シロスコープで観測する際、トリガとなる信号が差動信
号Ｄ＋，Ｄ−以外に存在しない。このため、オシロスコ
ープでは、例えば信号Ｄ＋の立ち上がりのタイミングを
トリガとして、アイパターンを表示するようにしてい
る。しかし、ＵＳＢでは半二重による双方向通信を行っ
ているため、観測された波形が受信信号であるのか、送
信信号であるのかを識別することができない。従って、
信号波形が規格を満たしていない場合、送信と受信のい
ずれに問題があるのかを特定することができないという
課題があった。
ＵＳＢバッファ１１，２１では、次のような課題があっ
た。即ち、ノード１ａ，１ｂの差動信号Ｄ＋，Ｄ−をオ
シロスコープで観測する際、トリガとなる信号が差動信
号Ｄ＋，Ｄ−以外に存在しない。このため、オシロスコ
ープでは、例えば信号Ｄ＋の立ち上がりのタイミングを
トリガとして、アイパターンを表示するようにしてい
る。しかし、ＵＳＢでは半二重による双方向通信を行っ
ているため、観測された波形が受信信号であるのか、送
信信号であるのかを識別することができない。従って、
信号波形が規格を満たしていない場合、送信と受信のい
ずれに問題があるのかを特定することができないという
課題があった。
【００１４】本発明は、前記従来技術が持っていた課題
を解決し、送信信号と受信信号の波形を選択して観測す
ることができるＵＳＢ等のデータ送受信バッファを提供
するものである。
を解決し、送信信号と受信信号の波形を選択して観測す
ることができるＵＳＢ等のデータ送受信バッファを提供
するものである。
【００１５】
【課題を解決するための手段】前記課題を解決するため
に、本発明の内の第１の発明は、上位装置と下位装置と
の間に設けられたデータ線を介してデータの送受信を行
うデータ送受信バッファにおいて、前記データ線上の信
号を受信して受信データを出力するレシーバと、送信許
可信号が与えられたときに、送信データを前記データ線
に出力するドライバと、前記送信許可信号と前記送信デ
ータとに基づいて送信トリガ信号を出力する送信トリガ
出力回路とを備えている。
に、本発明の内の第１の発明は、上位装置と下位装置と
の間に設けられたデータ線を介してデータの送受信を行
うデータ送受信バッファにおいて、前記データ線上の信
号を受信して受信データを出力するレシーバと、送信許
可信号が与えられたときに、送信データを前記データ線
に出力するドライバと、前記送信許可信号と前記送信デ
ータとに基づいて送信トリガ信号を出力する送信トリガ
出力回路とを備えている。
【００１６】第１の発明によれば、以上のようにデータ
送受信バッファを構成したので、次のような作用が行わ
れる。送信時に送信許可信号と送信データが与えられる
と、ドライバからデータ線に信号が送信され、これに基
づいて送信トリガ出力回路から送信トリガ信号が出力さ
れる。従って、オシロスコープによって送信トリガ信号
をトリガとして、データ線上の信号を観測することによ
り、送信信号のみを選択して観測することができる。
送受信バッファを構成したので、次のような作用が行わ
れる。送信時に送信許可信号と送信データが与えられる
と、ドライバからデータ線に信号が送信され、これに基
づいて送信トリガ出力回路から送信トリガ信号が出力さ
れる。従って、オシロスコープによって送信トリガ信号
をトリガとして、データ線上の信号を観測することによ
り、送信信号のみを選択して観測することができる。
【００１７】第２の発明は、データ送受信バッファにお
いて、第１の発明と同様のレシーバ及びドライバと、送
信許可信号と受信データとに基づいて受信トリガ信号を
出力する受信トリガ出力回路とを備えている。
いて、第１の発明と同様のレシーバ及びドライバと、送
信許可信号と受信データとに基づいて受信トリガ信号を
出力する受信トリガ出力回路とを備えている。
【００１８】第２の発明によれば、次のような作用が行
われる。受信時にレシーバによってデータ線上の信号が
受信されて受信データが出力されると、これに基づいて
受信トリガ出力回路から、受信トリガ信号が出力され
る。従って、オシロスコープで受信トリガ信号をトリガ
として、データ線上の信号を観測することにより、受信
信号のみを選択して観測することができる。
われる。受信時にレシーバによってデータ線上の信号が
受信されて受信データが出力されると、これに基づいて
受信トリガ出力回路から、受信トリガ信号が出力され
る。従って、オシロスコープで受信トリガ信号をトリガ
として、データ線上の信号を観測することにより、受信
信号のみを選択して観測することができる。
【００１９】第３の発明は、第１または第２の発明にお
けるデータ線を、ユニバーサルシリアルバスで構成して
いる。
けるデータ線を、ユニバーサルシリアルバスで構成して
いる。
【００２０】第４の発明は、第３の発明におけるレシー
バを、ユニバーサルシリアルバス上の差動信号を受信す
る差動型レシーバで構成している。
バを、ユニバーサルシリアルバス上の差動信号を受信す
る差動型レシーバで構成している。
【００２１】第５の発明は、第３の発明におけるドライ
バを、送信データを差動信号に変換してデータ線に出力
する差動型ドライバで構成している。
バを、送信データを差動信号に変換してデータ線に出力
する差動型ドライバで構成している。
【００２２】第６の発明は、データ送受信バッファにお
いて、第１の発明と同様のレシーバ、ドライバ及び送信
トリガ出力回路と、第２の発明と同様の受信トリガ出力
回路とを備えている。
いて、第１の発明と同様のレシーバ、ドライバ及び送信
トリガ出力回路と、第２の発明と同様の受信トリガ出力
回路とを備えている。
【００２３】第６の発明によれば、送信時には送信トリ
ガ出力回路から送信トリガ信号が出力され、受信時に
は、受信トリガ出力回路から受信トリガ信号が出力され
る。従って、オシロスコープで送信トリガ信号または受
信トリガ信号をトリガとして、データ線上の信号を観測
することにより、送信信号または受信信号のいずれか一
方を選択して観測することができる。
ガ出力回路から送信トリガ信号が出力され、受信時に
は、受信トリガ出力回路から受信トリガ信号が出力され
る。従って、オシロスコープで送信トリガ信号または受
信トリガ信号をトリガとして、データ線上の信号を観測
することにより、送信信号または受信信号のいずれか一
方を選択して観測することができる。
【００２４】第７の発明は、第６の発明におけるデータ
線を、ユニバーサルシリアルバスで構成している。
線を、ユニバーサルシリアルバスで構成している。
【００２５】第８の発明は、第７の発明におけるレシー
バを、ユニバーサルシリアルバス上の差動信号を受信す
る差動型レシーバで構成し、ドライバを、送信データを
差動信号に変換してデータ線に出力する差動型ドライバ
で構成している。
バを、ユニバーサルシリアルバス上の差動信号を受信す
る差動型レシーバで構成し、ドライバを、送信データを
差動信号に変換してデータ線に出力する差動型ドライバ
で構成している。
【００２６】第９の発明は、データ送受信バッファにお
いて、データ線上の信号を受信して受信データを出力す
るレシーバと、送信許可信号が与えられたときに、送信
データを前記データ線に出力するドライバと、前記受信
データが変化するタイミングで前記送信許可信号を保持
し、トリガ信号として出力するトリガ出力回路とを備え
ている。
いて、データ線上の信号を受信して受信データを出力す
るレシーバと、送信許可信号が与えられたときに、送信
データを前記データ線に出力するドライバと、前記受信
データが変化するタイミングで前記送信許可信号を保持
し、トリガ信号として出力するトリガ出力回路とを備え
ている。
【００２７】第１０の発明は、第９の発明におけるトリ
ガ出力回路を、受信データを受信するクロック端子と、
送信許可信号を受信するデータ端子とを有するフリップ
フロップ（以下、「ＦＦ」という）で構成している。
ガ出力回路を、受信データを受信するクロック端子と、
送信許可信号を受信するデータ端子とを有するフリップ
フロップ（以下、「ＦＦ」という）で構成している。
【００２８】第９及び第１０の発明によれば、次のよう
な作用が行われる。送信時には、送信データがドライバ
によってデータ線に送信されると、この送信信号はレシ
ーバで受信され受信データが出力される。この受信デー
タが変化するタイミングで送信許可信号が保持され、ト
リガ信号としてトリガ出力回路から出力される。
な作用が行われる。送信時には、送信データがドライバ
によってデータ線に送信されると、この送信信号はレシ
ーバで受信され受信データが出力される。この受信デー
タが変化するタイミングで送信許可信号が保持され、ト
リガ信号としてトリガ出力回路から出力される。
【００２９】受信時には、データ線上の信号がレシーバ
によって受信され、受信データが出力される。そして、
この受信データが変化するタイミングで送信許可信号が
保持され、トリガ信号としてトリガ出力回路から出力さ
れる。
によって受信され、受信データが出力される。そして、
この受信データが変化するタイミングで送信許可信号が
保持され、トリガ信号としてトリガ出力回路から出力さ
れる。
【００３０】
【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態を示すＵＳＢによるパソコン（上位
装置）と周辺機器（下位装置）の接続構成図であり、図
２中の要素と共通の要素には共通の符号が付されてい
る。
明の第１の実施形態を示すＵＳＢによるパソコン（上位
装置）と周辺機器（下位装置）の接続構成図であり、図
２中の要素と共通の要素には共通の符号が付されてい
る。
【００３１】パソコン１０と高速モードの周辺装置２０
Ａは、両端にコネクタが接続された専用のケーブル３０
で接続されている。パソコン１０は、図示しないＵＳＢ
バッファと、周辺装置側へ電力を供給するための電源部
が設けられている。
Ａは、両端にコネクタが接続された専用のケーブル３０
で接続されている。パソコン１０は、図示しないＵＳＢ
バッファと、周辺装置側へ電力を供給するための電源部
が設けられている。
【００３２】一方、周辺装置２０Ａには、ケーブル３０
を介してパソコン１０との間でデータの送受信を行うた
めのＵＳＢバッファ２１Ａと、パソコン側から給電され
た電力を周辺装置内部へ供給するための電源部２２が設
けられている。
を介してパソコン１０との間でデータの送受信を行うた
めのＵＳＢバッファ２１Ａと、パソコン側から給電され
た電力を周辺装置内部へ供給するための電源部２２が設
けられている。
【００３３】ＵＳＢバッファ２１Ａは、ノード１ａ，１
ｂ、差動レシーバ２、シングルエンド・レシーバ３ａ，
３ｂ、差動ドライバ４、論理積ゲート（以下、「ＡＮ
Ｄ」という）５ａ，５ｂ、インバータ６、及び観測ノー
ド７ａ，７ｂを有している。
ｂ、差動レシーバ２、シングルエンド・レシーバ３ａ，
３ｂ、差動ドライバ４、論理積ゲート（以下、「ＡＮ
Ｄ」という）５ａ，５ｂ、インバータ６、及び観測ノー
ド７ａ，７ｂを有している。
【００３４】ノード１ａ，１ｂは、ケーブル３０上の差
動信号Ｄ＋，Ｄ−に接続するための端子である。この周
辺装置２０Ａは、高速モードで動作するように設定され
ているので、ノード１ａが１．５ｋΩの抵抗２３を介し
て電源電位ＶＣＣ（４Ｖ）にプルアップされている。
動信号Ｄ＋，Ｄ−に接続するための端子である。この周
辺装置２０Ａは、高速モードで動作するように設定され
ているので、ノード１ａが１．５ｋΩの抵抗２３を介し
て電源電位ＶＣＣ（４Ｖ）にプルアップされている。
【００３５】差動レシーバ２は、ノード１ａ，１ｂに接
続され、差動信号Ｄ＋，Ｄ−の電位に基づいて受信デー
タＲＤを出力するものである。信号Ｄ＋が“Ｈ”（４
Ｖ）で信号Ｄ−が“Ｌ”（０Ｖ）のとき、差動レシーバ
２から出力される受信データＲＤは“Ｈ”となる。ま
た、信号Ｄ＋が“Ｌ”で、信号Ｄ−が“Ｈ”または
“Ｌ”のとき、受信データＲＤは“Ｌ”となる。
続され、差動信号Ｄ＋，Ｄ−の電位に基づいて受信デー
タＲＤを出力するものである。信号Ｄ＋が“Ｈ”（４
Ｖ）で信号Ｄ−が“Ｌ”（０Ｖ）のとき、差動レシーバ
２から出力される受信データＲＤは“Ｈ”となる。ま
た、信号Ｄ＋が“Ｌ”で、信号Ｄ−が“Ｈ”または
“Ｌ”のとき、受信データＲＤは“Ｌ”となる。
【００３６】シングルエンド・レシーバ３ａ，３ｂは、
いずれもシュミット・トリガ回路で構成されたバッファ
アンプで、入力信号が上側の閾値（２Ｖ）を越えると出
力信号が“Ｈ”となり、この入力信号が下側の閾値
（０．８Ｖ）以下に低下したときに出力信号が“Ｌ”と
なるヒステリシス特性を有している。シングルエンド・
レシーバ３ａ，３ｂの入力側は、それぞれノード１ａ，
１ｂに接続され、これらのシングルエンド・レシーバ３
ａ，３ｂから信号ＳＥ０，ＳＥ１が出力されるようにな
っている。
いずれもシュミット・トリガ回路で構成されたバッファ
アンプで、入力信号が上側の閾値（２Ｖ）を越えると出
力信号が“Ｈ”となり、この入力信号が下側の閾値
（０．８Ｖ）以下に低下したときに出力信号が“Ｌ”と
なるヒステリシス特性を有している。シングルエンド・
レシーバ３ａ，３ｂの入力側は、それぞれノード１ａ，
１ｂに接続され、これらのシングルエンド・レシーバ３
ａ，３ｂから信号ＳＥ０，ＳＥ１が出力されるようにな
っている。
【００３７】差動ドライバ４は、３ステート型のバッフ
ァアンプ４ａ，４ｂで構成され、出力イネーブル信号／
ＯＥが“Ｌ”のときにデータを出力し、この出力イネー
ブル信号／ＯＥが“Ｈ”のときには、出力側がハイイン
ピーダンスとなるものである。バッファアンプ４ａの入
力側には、送信データＴＤが与えられ、このバッファア
ンプ４ａの出力側がノード１ａに接続されている。ま
た、バッファアンプ４ｂの入力側には、データ送信時に
は送信データＴＤを反転した送信データ／ＴＤが与えら
れ、送信終了時には“Ｌ”の信号ＦＳＣが与えられるよ
うになっている。バッファアンプ４ｂの出力側は、ノー
ド１ｂに接続されている。
ァアンプ４ａ，４ｂで構成され、出力イネーブル信号／
ＯＥが“Ｌ”のときにデータを出力し、この出力イネー
ブル信号／ＯＥが“Ｈ”のときには、出力側がハイイン
ピーダンスとなるものである。バッファアンプ４ａの入
力側には、送信データＴＤが与えられ、このバッファア
ンプ４ａの出力側がノード１ａに接続されている。ま
た、バッファアンプ４ｂの入力側には、データ送信時に
は送信データＴＤを反転した送信データ／ＴＤが与えら
れ、送信終了時には“Ｌ”の信号ＦＳＣが与えられるよ
うになっている。バッファアンプ４ｂの出力側は、ノー
ド１ｂに接続されている。
【００３８】ＡＮＤ５ａの第１の入力側には差動レシー
バ２から出力される受信データＲＤが与えられ、第２の
入力側には出力イネーブル信号／ＯＥが与えられるよう
になっている。ＡＮＤ５ａの出力側は観測ノード７ａに
接続され、ここから受信トリガ信号ＲＴＧが出力される
ようになっている。また、ＡＮＤ５ｂの第１の入力側に
は送信データＴＤが与えられ、第２の入力側には出力イ
ネーブル信号／ＯＥがインバータ６で反転されて与えら
れるようになっている。ＡＮＤ５ｂの出力側は観測ノー
ド７ｂに接続され、ここから送信トリガ信号ＴＴＧが出
力されるようになっている。
バ２から出力される受信データＲＤが与えられ、第２の
入力側には出力イネーブル信号／ＯＥが与えられるよう
になっている。ＡＮＤ５ａの出力側は観測ノード７ａに
接続され、ここから受信トリガ信号ＲＴＧが出力される
ようになっている。また、ＡＮＤ５ｂの第１の入力側に
は送信データＴＤが与えられ、第２の入力側には出力イ
ネーブル信号／ＯＥがインバータ６で反転されて与えら
れるようになっている。ＡＮＤ５ｂの出力側は観測ノー
ド７ｂに接続され、ここから送信トリガ信号ＴＴＧが出
力されるようになっている。
【００３９】図４は、図１中のＵＳＢバッファ２１Ａの
信号波形図である。以下、この図４を参照しつつ、図１
における差動信号Ｄ＋，Ｄ−の観測時の動作を説明す
る。図１に示すように、波形観測用のオシロスコープ４
０の入力端子ＩＮ＋，ＩＮ−を、ＵＳＢバッファ２１Ａ
のノード１ａ，１ｂにそれぞれ接続する。更に、受信信
号を観測するために、オシロスコープ４０のトリガ端子
ＴＲＩＧを、ＵＳＢバッファ２１Ａの観測ノード７ａに
接続する。なお、送信信号を観測する場合は、オシロス
コープ４０のトリガ端子ＴＲＩＧを、ＵＳＢバッファ２
１Ａの観測ノード７ｂに接続する。
信号波形図である。以下、この図４を参照しつつ、図１
における差動信号Ｄ＋，Ｄ−の観測時の動作を説明す
る。図１に示すように、波形観測用のオシロスコープ４
０の入力端子ＩＮ＋，ＩＮ−を、ＵＳＢバッファ２１Ａ
のノード１ａ，１ｂにそれぞれ接続する。更に、受信信
号を観測するために、オシロスコープ４０のトリガ端子
ＴＲＩＧを、ＵＳＢバッファ２１Ａの観測ノード７ａに
接続する。なお、送信信号を観測する場合は、オシロス
コープ４０のトリガ端子ＴＲＩＧを、ＵＳＢバッファ２
１Ａの観測ノード７ｂに接続する。
【００４０】図４に示すように、受信サイクルでは、パ
ソコン１０側から送信されてきた差動信号Ｄ＋，Ｄ−が
ノード１ａ，１ｂに印加され、差動レシーバ２から受信
データＲＤが出力される。このとき、出力イネーブル信
号／ＯＥは“Ｈ”に設定されているので、ＡＮＤ５ａの
出力側からは、受信データＲＤと同じ波形の信号が、受
信トリガ信号ＲＴＧとして出力される。受信トリガ信号
ＲＴＧは、観測ノード７ａを介してオシロスコープ４０
のトリガ端子ＴＲＩＧに与えられる。従って、オシロス
コープ４０では、受信トリガ信号ＲＴＧの立ち下がりの
タイミングで差動信号Ｄ＋，Ｄ−を重ね合わせて観測す
ることにより、受信信号のアイパターンを得ることがで
きる。
ソコン１０側から送信されてきた差動信号Ｄ＋，Ｄ−が
ノード１ａ，１ｂに印加され、差動レシーバ２から受信
データＲＤが出力される。このとき、出力イネーブル信
号／ＯＥは“Ｈ”に設定されているので、ＡＮＤ５ａの
出力側からは、受信データＲＤと同じ波形の信号が、受
信トリガ信号ＲＴＧとして出力される。受信トリガ信号
ＲＴＧは、観測ノード７ａを介してオシロスコープ４０
のトリガ端子ＴＲＩＧに与えられる。従って、オシロス
コープ４０では、受信トリガ信号ＲＴＧの立ち下がりの
タイミングで差動信号Ｄ＋，Ｄ−を重ね合わせて観測す
ることにより、受信信号のアイパターンを得ることがで
きる。
【００４１】アイドル・サイクルでは、差動信号Ｄ＋，
Ｄ−はそれぞれ“Ｈ”，“Ｌ”に固定され、出力イネー
ブル信号／ＯＥは“Ｈ”である。従って、受信データＲ
Ｄ及び受信トリガ信号ＲＴＧは、“Ｈ”となる。
Ｄ−はそれぞれ“Ｈ”，“Ｌ”に固定され、出力イネー
ブル信号／ＯＥは“Ｈ”である。従って、受信データＲ
Ｄ及び受信トリガ信号ＲＴＧは、“Ｈ”となる。
【００４２】送信サイクルでは、出力イネーブル信号／
ＯＥが“Ｌ”に設定され、送信データＴＤ，／ＴＤが差
動ドライバ４に与えられる。これにより、ノード１ａ，
１ｂには、送信データＴＤ，／ＴＤに対応した差動信号
Ｄ＋，Ｄ−が出力される。ノード１ａ，１ｂの差動信号
Ｄ＋，Ｄ−は、ケーブル３０を介してパソコン１０側へ
送信されると共に、差動レシーバ２によって受信され
る。差動レシーバ２から受信データＲＤが出力される
が、このとき、出力イネーブル信号／ＯＥは“Ｌ”に設
定されているので、ＡＮＤ５ａから出力される受信トリ
ガ信号ＲＴＧは“Ｌ”に固定される。従って、オシロス
コープ４０にはトリガがかからず、送信信号波形は観測
されない。
ＯＥが“Ｌ”に設定され、送信データＴＤ，／ＴＤが差
動ドライバ４に与えられる。これにより、ノード１ａ，
１ｂには、送信データＴＤ，／ＴＤに対応した差動信号
Ｄ＋，Ｄ−が出力される。ノード１ａ，１ｂの差動信号
Ｄ＋，Ｄ−は、ケーブル３０を介してパソコン１０側へ
送信されると共に、差動レシーバ２によって受信され
る。差動レシーバ２から受信データＲＤが出力される
が、このとき、出力イネーブル信号／ＯＥは“Ｌ”に設
定されているので、ＡＮＤ５ａから出力される受信トリ
ガ信号ＲＴＧは“Ｌ”に固定される。従って、オシロス
コープ４０にはトリガがかからず、送信信号波形は観測
されない。
【００４３】一方、ＡＮＤ５ｂの第２の入力側には、出
力イネーブル信号／ＯＥがインバータ６で反転されて与
えられる。従って、受信サイクル及びアイドル・サイク
ルでは、ＡＮＤ５ｂから出力される送信トリガ信号ＴＴ
Ｇは、“Ｌ”に固定される。これに対し、送信サイクル
では、送信データＴＤと同一の波形の信号が、送信トリ
ガ信号ＴＴＧとして出力される。送信トリガ信号ＴＴＧ
は、観測ノード７ｂから出力されるので、オシロスコー
プ４０のトリガ端子ＴＲＩＧをこの観測ノード７ｂに接
続することにより、送信信号のアイパターンを得ること
ができる。
力イネーブル信号／ＯＥがインバータ６で反転されて与
えられる。従って、受信サイクル及びアイドル・サイク
ルでは、ＡＮＤ５ｂから出力される送信トリガ信号ＴＴ
Ｇは、“Ｌ”に固定される。これに対し、送信サイクル
では、送信データＴＤと同一の波形の信号が、送信トリ
ガ信号ＴＴＧとして出力される。送信トリガ信号ＴＴＧ
は、観測ノード７ｂから出力されるので、オシロスコー
プ４０のトリガ端子ＴＲＩＧをこの観測ノード７ｂに接
続することにより、送信信号のアイパターンを得ること
ができる。
【００４４】以上のように、この第１の実施形態のＵＳ
Ｂバッファ２１Ａは、受信データＲＤと出力イネーブル
信号／ＯＥに基づいて受信トリガ信号ＲＴＧを出力する
ＡＮＤ５ａと、送信データＴＤとこの出力イネーブル信
号／ＯＥに基づいて送信トリガ信号ＴＴＧを出力するＡ
ＮＤ５ｂを有している。これにより、送信信号と受信信
号の波形を選択して観測することができるという利点が
ある。更に、送信トリガ信号ＴＴＧは、送信データＴＤ
と同じ信号波形であるので、受信信号波形の劣化の影響
を受けずに、正確なタイミングで送信信号波形を観測す
ることができるという利点がある。
Ｂバッファ２１Ａは、受信データＲＤと出力イネーブル
信号／ＯＥに基づいて受信トリガ信号ＲＴＧを出力する
ＡＮＤ５ａと、送信データＴＤとこの出力イネーブル信
号／ＯＥに基づいて送信トリガ信号ＴＴＧを出力するＡ
ＮＤ５ｂを有している。これにより、送信信号と受信信
号の波形を選択して観測することができるという利点が
ある。更に、送信トリガ信号ＴＴＧは、送信データＴＤ
と同じ信号波形であるので、受信信号波形の劣化の影響
を受けずに、正確なタイミングで送信信号波形を観測す
ることができるという利点がある。
【００４５】（第２の実施形態）図５は、本発明の第２
の実施形態を示すＵＳＢバッファの構成図であり、図１
中の要素と共通の要素には共通の符号が付されている。
このＵＳＢバッファは、ノード１ａ，１ｂ、差動レシー
バ２、シングルエンド・レシーバ３ａ，３ｂ、及び差動
ドライバ４に加えて、ＦＦ８及び観測ノード９を有して
いる。
の実施形態を示すＵＳＢバッファの構成図であり、図１
中の要素と共通の要素には共通の符号が付されている。
このＵＳＢバッファは、ノード１ａ，１ｂ、差動レシー
バ２、シングルエンド・レシーバ３ａ，３ｂ、及び差動
ドライバ４に加えて、ＦＦ８及び観測ノード９を有して
いる。
【００４６】ＦＦ８のデータ入力端子には、出力イネー
ブル信号／ＯＥが与えられ、クロック端子Ｃには、シン
グルエンド・レシーバ３ｂから出力される信号ＳＥ１が
与えられるようになっている。ＦＦ８の出力端子は観測
ノード９に接続され、ここからトリガ信号ＴＧが出力さ
れるようになっている。その他の構成は、図１と同様で
ある。
ブル信号／ＯＥが与えられ、クロック端子Ｃには、シン
グルエンド・レシーバ３ｂから出力される信号ＳＥ１が
与えられるようになっている。ＦＦ８の出力端子は観測
ノード９に接続され、ここからトリガ信号ＴＧが出力さ
れるようになっている。その他の構成は、図１と同様で
ある。
【００４７】図６は、図５のＵＳＢバッファの信号波形
図である。この図６に示すように、出力イネーブル信号
／ＯＥは、受信サイクルとこれに続くアイドル・サイク
ルが終了すると、“Ｈ”から“Ｌ”に変化する。この
後、送信サイクルにおいて、シングルエンド・レシーバ
３ｂから出力される信号ＳＥ１が立ち上がると、ＦＦ８
に“Ｌ”が保持され、このＦＦ８から出力されるトリガ
信号ＴＧは“Ｈ”から“Ｌ”に変化する。
図である。この図６に示すように、出力イネーブル信号
／ＯＥは、受信サイクルとこれに続くアイドル・サイク
ルが終了すると、“Ｈ”から“Ｌ”に変化する。この
後、送信サイクルにおいて、シングルエンド・レシーバ
３ｂから出力される信号ＳＥ１が立ち上がると、ＦＦ８
に“Ｌ”が保持され、このＦＦ８から出力されるトリガ
信号ＴＧは“Ｈ”から“Ｌ”に変化する。
【００４８】送信サイクルの間、出力イネーブル信号／
ＯＥは“Ｌ”であるので、トリガ信号ＴＧは変化しな
い。また、送信サイクル終了後のアイドル・サイクル
で、出力イネーブル信号／ＯＥは“Ｌ”から“Ｈ”に変
化するが、信号ＳＥ１は“Ｌ”のままであるので、トリ
ガ信号ＴＧは変化しない。
ＯＥは“Ｌ”であるので、トリガ信号ＴＧは変化しな
い。また、送信サイクル終了後のアイドル・サイクル
で、出力イネーブル信号／ＯＥは“Ｌ”から“Ｈ”に変
化するが、信号ＳＥ１は“Ｌ”のままであるので、トリ
ガ信号ＴＧは変化しない。
【００４９】アイドル・サイクルが終了して受信サイク
ルになり、信号ＳＥ１が立ち上がると、ＦＦ８に“Ｈ”
が保持され、トリガ信号ＴＧは“Ｌ”から“Ｈ”に変化
する。受信サイクルの間、出力イネーブル信号／ＯＥは
“Ｈ”であるので、トリガ信号ＴＧは変化しない。
ルになり、信号ＳＥ１が立ち上がると、ＦＦ８に“Ｈ”
が保持され、トリガ信号ＴＧは“Ｌ”から“Ｈ”に変化
する。受信サイクルの間、出力イネーブル信号／ＯＥは
“Ｈ”であるので、トリガ信号ＴＧは変化しない。
【００５０】このように、トリガ信号ＴＧは、送信サイ
クルの開始時に“Ｈ”から“Ｌ”に変化し、受信サイク
ルの開始時に“Ｌ”から“Ｈ”に変化する。従って、こ
のトリガ信号ＴＧをオシロスコープのトリガ端子に与え
ることにより、送信信号と受信信号の波形を選択して観
測することができる。
クルの開始時に“Ｈ”から“Ｌ”に変化し、受信サイク
ルの開始時に“Ｌ”から“Ｈ”に変化する。従って、こ
のトリガ信号ＴＧをオシロスコープのトリガ端子に与え
ることにより、送信信号と受信信号の波形を選択して観
測することができる。
【００５１】以上のように、この第２の実施形態のＵＳ
Ｂバッファは、アイドル・サイクル終了後の信号ＳＥ１
の立ち上がりに基づいて出力イネーブル信号／ＯＥを保
持し、トリガ信号ＴＧとして出力するＦＦ８を有してい
る。これにより、送信信号と受信信号の波形を選択して
観測することができるという利点がある。また、送信と
受信のトリガ信号ＴＧを１つの観測ノード９から出力す
るようにしているので、端子数が１つで済むという利点
がある。
Ｂバッファは、アイドル・サイクル終了後の信号ＳＥ１
の立ち上がりに基づいて出力イネーブル信号／ＯＥを保
持し、トリガ信号ＴＧとして出力するＦＦ８を有してい
る。これにより、送信信号と受信信号の波形を選択して
観測することができるという利点がある。また、送信と
受信のトリガ信号ＴＧを１つの観測ノード９から出力す
るようにしているので、端子数が１つで済むという利点
がある。
【００５２】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。 （ａ） 送信トリガ信号ＴＴＧ及び受信トリガ信号ＲＴ
Ｇの生成回路は、ＡＮＤ５ａ，５ｂ及びインバータ６に
よる回路に限定されない。
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。 （ａ） 送信トリガ信号ＴＴＧ及び受信トリガ信号ＲＴ
Ｇの生成回路は、ＡＮＤ５ａ，５ｂ及びインバータ６に
よる回路に限定されない。
【００５３】（ｂ） ＵＳＢバッファの送受信回路の構
成は、差動レシーバ２、シングルエンド・レシーバ３
ａ，３ｂ、差動ドライバ４の組み合わせに限定されな
い。どのような、構成の送受信回路にも同様に適用可能
である。
成は、差動レシーバ２、シングルエンド・レシーバ３
ａ，３ｂ、差動ドライバ４の組み合わせに限定されな
い。どのような、構成の送受信回路にも同様に適用可能
である。
【００５４】（ｃ） 周辺機器側のＵＳＢバッファにつ
いて説明したが、パソコン側のＵＳＢバッファにも同様
に適用できる。
いて説明したが、パソコン側のＵＳＢバッファにも同様
に適用できる。
【００５５】（ｄ） 図１のＵＳＢバッファ２１Ａは、
受信トリガ信号ＲＴＧを出力するためのＡＮＤ５ａと、
送信トリガ信号ＴＴＧを出力するためのＡＮＤ５ｂを備
えているが、いずれか一方のみでも良い。
受信トリガ信号ＲＴＧを出力するためのＡＮＤ５ａと、
送信トリガ信号ＴＴＧを出力するためのＡＮＤ５ｂを備
えているが、いずれか一方のみでも良い。
【００５６】（ｅ） ＵＳＢバッファ以外のデータ送受
信バッファに対しても同様に適用可能である。
信バッファに対しても同様に適用可能である。
【００５７】
【発明の効果】以上詳細に説明したように、第１、第
３、第４及び第５の発明によれば、送信許可信号と送信
データに基づいて送信トリガ信号を出力する送信トリガ
出力回路を有している。これにより、データ線上の送信
信号のみを選択して観測することができる。
３、第４及び第５の発明によれば、送信許可信号と送信
データに基づいて送信トリガ信号を出力する送信トリガ
出力回路を有している。これにより、データ線上の送信
信号のみを選択して観測することができる。
【００５８】第２、第３、第４及び第５の発明によれ
ば、送信許可信号と受信データに基づいて受信トリガ信
号を出力する受信トリガ出力回路を有している。これに
より、データ線上の受信信号のみを選択して観測するこ
とができる。
ば、送信許可信号と受信データに基づいて受信トリガ信
号を出力する受信トリガ出力回路を有している。これに
より、データ線上の受信信号のみを選択して観測するこ
とができる。
【００５９】第６、第７及び第８の発明によれば、送信
許可信号と送信データに基づいて送信トリガ信号を出力
する送信トリガ出力回路と、この送信許可信号と受信デ
ータに基づいて受信トリガ信号を出力する受信トリガ出
力回路を有している。これにより、データ線上の送受信
信号を選択して観測することができる。
許可信号と送信データに基づいて送信トリガ信号を出力
する送信トリガ出力回路と、この送信許可信号と受信デ
ータに基づいて受信トリガ信号を出力する受信トリガ出
力回路を有している。これにより、データ線上の送受信
信号を選択して観測することができる。
【００６０】第９及び第１０の発明によれば、受信デー
タの変化するタイミングで送信許可信号を保持し、トリ
ガ信号として出力するトリガ出力回路を有している。こ
れにより、例えばトリガ信号の立ち上がりで受信サイク
ルの開始タイミングが示され、このトリガ信号の立ち下
がり送信サイクルの開始タイミングが示される。従っ
て、１つの信号で送信と受信のタイミングを出力するこ
とができる。
タの変化するタイミングで送信許可信号を保持し、トリ
ガ信号として出力するトリガ出力回路を有している。こ
れにより、例えばトリガ信号の立ち上がりで受信サイク
ルの開始タイミングが示され、このトリガ信号の立ち下
がり送信サイクルの開始タイミングが示される。従っ
て、１つの信号で送信と受信のタイミングを出力するこ
とができる。
【図１】本発明の第１の実施形態を示すＵＳＢによるパ
ソコンと周辺機器の接続構成図である。
ソコンと周辺機器の接続構成図である。
【図２】従来のＵＳＢによるパソコンと周辺機器の接続
形態を示す構成図である。
形態を示す構成図である。
【図３】高速モードにおけるＵＳＢ信号波形の規格を示
す図である。
す図である。
【図４】図１中のＵＳＢバッファ２１Ａの信号波形図で
ある。
ある。
【図５】本発明の第２の実施形態を示すＵＳＢバッファ
の構成図である。
の構成図である。
【図６】図５のＵＳＢバッファの信号波形図である。
１ａ，１ｂ ノード
２ 差動レシーバ
３ａ，３ｂ シングルエンド・レシーバ
４ 差動ドライバ
５ａ，５ｂ ＡＮＤ（論理積ゲート）
６ インバータ
７ａ，７ｂ，９ 観測ノード
８ ＦＦ（フリップフロップ）
１０ パソコン
２０Ａ 周辺機器
２１ ＵＳＢバッファ
２３ 抵抗
３０ ケーブル
４０ オシロスコープ
Claims (10)
- 【請求項１】 上位装置と下位装置との間に設けられた
データ線を介してデータの送受信を行うデータ送受信バ
ッファであって、 前記データ線上の信号を受信して受信データを出力する
レシーバと、 送信許可信号が与えられたときに、送信データを前記デ
ータ線に出力するドライバと、 前記送信許可信号と前記送信データとに基づいて送信ト
リガ信号を出力する送信トリガ出力回路とを、 備えたことを特徴とするデータ送受信バッファ。 - 【請求項２】 上位装置と下位装置との間に設けられた
データ線を介してデータの送受信を行うデータ送受信バ
ッファであって、 前記データ線上の信号を受信して受信データを出力する
レシーバと、 送信許可信号が与えられたときに、送信データを前記デ
ータ線に出力するドライバと、 前記送信許可信号と前記受信データとに基づいて受信ト
リガ信号を出力する受信トリガ出力回路とを、 備えたことを特徴とするデータ送受信バッファ。 - 【請求項３】 前記データ線はユニバーサルシリアルバ
スであることを特徴とする請求項１または２記載のデー
タ送受信バッファ。 - 【請求項４】 前記レシーバは、前記ユニバーサルシリ
アルバス上の差動信号を受信する差動型レシーバである
ことを特徴とする請求項３記載のデータ送受信バッフ
ァ。 - 【請求項５】 前記ドライバは、前記送信データを差動
信号に変換して前記データ線に出力する差動型ドライバ
であることを特徴とする請求項３記載のデータ送受信バ
ッファ。 - 【請求項６】 上位装置と下位装置との間に設けられた
データ線を介してデータの送受信を行うデータ送受信バ
ッファであって、 前記データ線上の信号を受信して受信データを出力する
レシーバと、 送信許可信号が与えられたときに、送信データを前記デ
ータ線に出力するドライバと、 前記送信許可信号と前記送信データとに基づいて送信ト
リガ信号を出力する送信トリガ出力回路と、 前記送信許可信号と前記受信データとに基づいて受信ト
リガ信号を出力する受信トリガ出力回路とを、 備えたことを特徴とするデータ送受信バッファ。 - 【請求項７】 前記データ線はユニバーサルシリアルバ
スであることを特徴とする請求項６記載のデータ送受信
バッファ。 - 【請求項８】 前記レシーバは、前記ユニバーサルシリ
アルバス上の差動信号を受信する差動型レシーバであ
り、前記ドライバは、前記送信データを差動信号に変換
して前記データ線に出力する差動型ドライバであること
を特徴とする請求項７記載のデータ送受信バッファ。 - 【請求項９】 上位装置と下位装置との間に設けられた
データ線を介してデータの送受信を行うデータ送受信バ
ッファであって、 前記データ線上の信号を受信して受信データを出力する
レシーバと、 送信許可信号が与えられたときに、送信データを前記デ
ータ線に出力するドライバと、 前記受信データが変化するタイミングで前記送信許可信
号を保持し、トリガ信号として出力するトリガ出力回路
とを、 備えたことを特徴とするデータ送受信バッファ。 - 【請求項１０】 前記トリガ出力回路は、前記受信デー
タを受信するクロック端子と、前記送信許可信号を受信
するデータ端子とを有するフリップフロップで構成した
ことを特徴とする請求項９記載のデータ送受信バッフ
ァ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024164A JP2003223373A (ja) | 2002-01-31 | 2002-01-31 | データ送受信バッファ |
| US10/269,857 US6717439B2 (en) | 2002-01-31 | 2002-10-15 | Data transmitting/receiving buffer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024164A JP2003223373A (ja) | 2002-01-31 | 2002-01-31 | データ送受信バッファ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003223373A true JP2003223373A (ja) | 2003-08-08 |
Family
ID=27606435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002024164A Pending JP2003223373A (ja) | 2002-01-31 | 2002-01-31 | データ送受信バッファ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6717439B2 (ja) |
| JP (1) | JP2003223373A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292143A (ja) * | 2004-04-02 | 2005-10-20 | Samsung Electronics Co Ltd | シングルエンド信号をシリアル併合して分析する測定回路及びその方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7103512B2 (en) * | 2004-05-26 | 2006-09-05 | Microchip Technology Incorporated | USB eye pattern test mode |
| FR2888445A1 (fr) * | 2005-07-11 | 2007-01-12 | St Microelectronics Sa | Interface de type pcm |
| KR100822798B1 (ko) * | 2006-01-16 | 2008-04-17 | 삼성전자주식회사 | 유에스비 장치 및 유에스 장치를 포함하는 데이터 처리시스템 |
| US9008196B2 (en) * | 2011-04-28 | 2015-04-14 | International Business Machines Corporation | Updating interface settings for an interface |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06331658A (ja) | 1993-05-27 | 1994-12-02 | Yokogawa Electric Corp | デジタルオシロスコープ |
| JPH07159446A (ja) | 1993-12-09 | 1995-06-23 | Matsushita Electric Ind Co Ltd | オシロスコープ |
| JP3610424B2 (ja) | 1997-04-23 | 2005-01-12 | カシオ計算機株式会社 | 電子機器及びインタフェース回路 |
| US6167001A (en) * | 1999-01-26 | 2000-12-26 | Xilinx, Inc. | Method and apparatus for measuring setup and hold times for element microelectronic device |
| US6618686B2 (en) * | 1999-05-14 | 2003-09-09 | Xilinx, Inc. | System and method for testing a circuit implemented on a programmable logic device |
| US6130548A (en) * | 1999-07-09 | 2000-10-10 | Motorola Inc. | Signal converting receiver having constant hysteresis, and method therefor |
-
2002
- 2002-01-31 JP JP2002024164A patent/JP2003223373A/ja active Pending
- 2002-10-15 US US10/269,857 patent/US6717439B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292143A (ja) * | 2004-04-02 | 2005-10-20 | Samsung Electronics Co Ltd | シングルエンド信号をシリアル併合して分析する測定回路及びその方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030141900A1 (en) | 2003-07-31 |
| US6717439B2 (en) | 2004-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0942562B1 (en) | Driver for a serial bus | |
| US8060663B2 (en) | Physical layer interface for computing devices | |
| US6701401B1 (en) | Method for testing a USB port and the device for the same | |
| US7627845B2 (en) | Macrocell, integrated circuit device, and electronic instrument | |
| JP4400937B2 (ja) | Ｕｓｂデバイス | |
| US7930441B2 (en) | USB device and mode detecting method thereof | |
| JPH11184578A (ja) | Ｐｃｉバスのホットプラグ制御器 | |
| US6914884B2 (en) | Communication control circuit | |
| CN112202439B (zh) | 一种电容隔离电路、接口模块、芯片和系统 | |
| JP4722907B2 (ja) | ユニバーサル・シリアル・バス送信機 | |
| JP2003223373A (ja) | データ送受信バッファ | |
| US6653870B2 (en) | Signal detection circuit, data transfer control device and electronic equipment | |
| KR100678332B1 (ko) | 데이터 종속 구동 강도 제어 로직을 구비한 버스 드라이버 | |
| KR20210075878A (ko) | I2c와의 하위 호환성을 촉진하는 i3c 허브 | |
| US7243269B2 (en) | Electronic device | |
| JP2002290490A (ja) | 電子機器 | |
| CN211046939U (zh) | 通信模块测试装置 | |
| TWI413905B (zh) | 通用序列匯流排埠測試裝置 | |
| CN210742351U (zh) | 一种宽电压多通道数字io系统 | |
| CN116561035B (zh) | Fpga与mipi双向通信的方法、装置及电子设备 | |
| CN209514607U (zh) | 一种电子产品中mcu与多片eeprom的通信电路 | |
| TWI738937B (zh) | 差分時脈信號的測試系統及其方法 | |
| Herres et al. | Acquiring, Displaying, and Measuring Digital Signals in an Oscilloscope | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| den Besten | The USB 2.0 physical layer: Standard and implementation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |