CN209514607U - 一种电子产品中mcu与多片eeprom的通信电路 - Google Patents
一种电子产品中mcu与多片eeprom的通信电路 Download PDFInfo
- Publication number
- CN209514607U CN209514607U CN201822114857.2U CN201822114857U CN209514607U CN 209514607 U CN209514607 U CN 209514607U CN 201822114857 U CN201822114857 U CN 201822114857U CN 209514607 U CN209514607 U CN 209514607U
- Authority
- CN
- China
- Prior art keywords
- mcu
- bus
- resistance
- capacitor
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 230000006854 communication Effects 0.000 claims abstract description 8
- 238000004891 communication Methods 0.000 claims abstract description 7
- 230000005611 electricity Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本实用新型公开电子产品中MCU与多片EEPROM的通信电路，包括一MCU及与MCU通过I2C总线电路实现通信连接的多片EEPROM，I2C总线电路包括与MCU连接的I2C总线，I2C总线另一端分别经电阻与多片EEPROM器件连接，时钟线SCL与数据线SDA之间连接电容CC，时钟线SCL与串联的电阻RP1及电容CP1的连接端相连接，电阻RP1与MCU的VCC电源连接，VCC电源与串联电阻RP2及电容CP2连接，电阻RP2及电容CP2的连接端与数据线SDA连接，电容CP1，CP2另一端与MCU的接地端连接。本实用新型可保证eeprom中指定地址下写入正确数据。
Description
技术领域
本实用新型涉及通信电路技术领域，特别是涉及一种电子产品中MCU与多片EEPROM的通信电路。
背景技术
目前在电子产品中，普遍通过I2C总线向eeprom中存储一些MCU或FPGA运行的状态数据等。一般电子产品都是PCB中，MCU旁有一片EEPROM通过I2C总线与MCU通信，距离短，干扰小。I2C总线特点，有两个I/O口，所占用MCU管脚资源少，可以使用硬件寄存器或软件高低电平实现，使用成本低，不需要对MCU有严格要求，电路结构简单，标准速度100Kbit/s，快速下400Kbit/s，高速模式下3.4Mbit/s，总线长度可达到760mm，I2C总线与线电容不能大于400pF。在一些特殊需要中，会在总线上并联五片以上的eeprom，每个eeprom都有独立的地址，MCU通过软件模拟scl和sda的电平向指定地址中的eeprom读写数据，在读写过程中发现，I2C总线十分不稳定，有时候不能正常发送低电平的应答标志位，有时候不能在eeprom中指定的地址下写入正确的数据。
实用新型内容
本实用新型的目的是针对现有技术中存在的技术缺陷，而提供一种电子产品中MCU与多片EEPROM的通信电路。
为实现本实用新型的目的所采用的技术方案是：
一种电子产品中MCU与多片EEPROM的通信电路，包括一个MCU以及与所述MCU通过I2C总线电路实现通信连接的多片EEPROM器件，其特征在于，所述I2C总线电路包括与所述MCU连接的I2C总线，所述I2C总线的另一端分别与多片EEPROM器件相连接，多片EEPROM器件相互并联连接，所述I2C总线的时钟线SCL与数据线SDA分别经过一电阻与多片EEPROM器件连接，所述时钟线SCL与数据线SDA之间连接电容CC，所述时钟线SCL与串联的电阻RP1以及电容CP1的连接端相连接，电阻RP1与MCU的VCC电源连接，VCC电源与串联的电阻RP2及电容CP2连接，电阻RP2及电容CP2的连接端与数据线SDA相连接，电容CP1，CP2的另一端与MCU的接地端连接后接地。
所述I2C总线的时钟线SCL与数据线SDA上分别连接两个电阻Rs1、Rs2，位于所述的电容CC近MCU侧。
所述EEPROM器件为5片。
与现有技术相比，本实用新型的有益效果是：
本实用新型通过采用以上的技术方案，可以保证在总线I2C上并联五片以上的eeprom时，实现在读写过程中I2C总线传输的稳定，保证能正常发送低电平的应答标志位，保证在eeprom中指定的地址下写入正确的数据。
附图说明
图1为本实用新型的MCU与多片EEPROM的通信电路原理图；
图2为本实用新型的通信电路的波形示意图；
图3为具有降低的终端电阻后的波形示意图；
图4为减少了线电容后的波形示意图；
图5是典型的I2C传输中在SDA和SCL间的波形串扰示意图；
图6是在MCU上测量的波形示意图；
图7是在EEPROM上测量的波形示意图；
图8是在EEPROM上增加Rp1、Rp2后测量的波形示意图。
具体实施方式
以下结合附图和具体实施例对本实用新型作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
如图1所示，本实用新型的MCU与多片EEPROM的通信电路，包括：
一个MCU以及与所述MCU通过I2C总线电路实现通信连接的多片EEPROM器件，其特征在于，所述I2C总线电路包括与所述MCU连接的I2C总线，所述I2C总线的另一端分别与多片EEPROM器件(图1中的Device器件)相连接，多片EEPROM器件相互并联连接，所述I2C总线的时钟线SCL与数据线SDA分别经过一电阻与多片EEPROM器件连接，所述时钟线SCL与数据线SDA之间连接电容CC，所述时钟线SCL与串联的电阻RP1以及电容CP1的连接端相连接，电阻RP1与MCU的VCC电源连接，VCC电源与串联的电阻RP2及电容CP2连接，电阻RP2及电容CP2的连接端与数据线SDA相连接，电容CP1，CP2的另一端与MCU的接地端连接后接地。
其中，所述I2C总线的时钟线SCL与数据线SDA上分别连接两个电阻Rs1、Rs2，位于所述的电容CC近MCU侧。
其中，所述EEPROM器件为5片，如图1所示，当然也可以是其它数量片的EEPROM器件，具体不限。
所述的I2C总线只有两根双向信号线，为OC门，因此需要加上拉电阻，一根是数据线SDA，另一根是时钟线SCL。SCL为单向数据线，由主机向从机发送时钟信号，也就是MCU向EEPROM发送时钟。上升沿将数据输入到每个EEPROM器件中，下降沿驱动EEPROM器件输出数据，(边沿触发)、SDA双向数据线，与其它任意数量的OC门成\线与\关系。I2C总线通过上拉电阻接正电源。当总线空闲时，两根线均为高电平(SDL＝1，SCL＝1)。连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线“与”关系。
系统中的所有外围器件都具有一个7位的\EEPROM专用地址码\，其中高4位为器件类型，由生产厂家制定，低3位为器件引脚定义地址，由使用者定义。主控器件通过地址码建立多机通信的机制，因此I2C总线省去了外围器件的片选线，这样无论总线上挂接多少个器件，其系统仍然为简约的二线结构。终端挂载在总线上，有主端和从端之分，主端必须是带有MCU的逻辑模块，在同一总线上同一时刻使能有一个主端，可以有多个从端，从端的数量受地址空间和总线的最大电容400pF的限制。主端主要用来驱动SCL line；从设备对主设备产生响应；二者都可以传输数据，但是从设备不能发起传输，且传输是受到MCU控制的。
下面对本实用新型的通信电路进行检验与验证：
用示波器查看在I2C传输期间，SDA和SCL上的高电平和低电平电压是否正确？其中，I2C标准定义了0.3Vcc的低电平阈值，0.7Vcc的高电平阈值。
其中，电容Cp1、Cp2和电阻Rp1、Rp2有效地限制了可以通过SDA和SCL传输的最大数据速率。高Cp1、Cp2可以用低Rp1、Rp2补偿，反之亦然。
其中，图2-4显示了I2C传输的相同部分。与图2相比，图3显示了修正的Rp1、Rp2为2kΩ的信号，图4的Cp1、Cp2值为150pF。注意：长导线会显着增加Cp1、Cp2。
其中，图2中，SDA(图2中的上部分图)和SCL(图2中的下部分图)，Rp1、Rp2＝10kΩ，Cp1、Cp2＝300pF。SCL时钟以100kHz(标称值)运行；
在图3中，与上述图2采用相同的传输，但这次具有降低的终端电阻(Rp1、Rp2＝2kΩ，Cp1、Cp2＝300pF)；
在图4中，与上述图2采用的相同的传输，但这次减少了线电容(Rp1、Rp2＝10kΩ，Cp1、Cp2＝150pF)
请注意，I2C标准将Cp限制为最大值400pF。但是，通过适当的终端电阻，通常可以(尽管不推荐)操作具有更高电容的I2C总线。
其中图5示出了典型的I2C传输。仔细观察信号可以发现信号中的小尖峰。这些是由交叉通道电容Cc产生的结果。通常，只要产生的尖峰不是太大，串扰就不应该成为问题。通过使用尽可能短的互连，可以最小化Cc本身。增加串联电阻器Rs1、Rs2、Rs3、Rs4、Rs5、Rs6、Rs7、Rs8、Rs9、Rs10、Rs11、Rs12和终端Rp1、Rp2有助于减小交叉通道电容Cc的影响；
在终端与串行电阻方面，通常情形下，如果I2C总线仅在一块板上使用，则串联电阻Rs非常低或根本不存在。在某些电路中，例如，如果连接器可从外部访问I2C总线，则需要在SDA和SCL线路中添加串联电阻，以保护I2C器件免受过流影响。
与终端电阻Rp一起，串联电阻Rs影响I2C线的静态低电平。图6-7显示了I2C总线上主发送器传输的部分，串行电阻Rs 1＝250Ω，Rs 2＝0Ω，上拉电阻Rp＝1kΩ。第一个显示在I2C器件(此处为MCU)的钳位处测量的传输，第二个是在I2C器件(此处是Device)的钳位处测量的。注意不同的低电平电压,在从机上测量的低电平约为Rs/(Rs+Rp)*Vcc＝～1/5*Vcc，而在主机上测得的低电平几乎为GND。
其中，图6出示了在与相同传输下，在I2C设备(MCU)上测量的SDA(上面部分)和SCL(下面部分)的信号波形，图7示出了在相同的传输下，在I2C器件(Device)上测量的SDA(上面部分)和SCL(下面部分)的信号波形，SCL和SDA上的低电平可能会在某些情况下导致问题，因为某些设备可能无法将其正确识别为有效的低电平。如果由于某种原因不能减少Rs，则有助于提高终端电阻Rp1、Rp2。图8显示了从钳位的传输，增加的终端电阻为Rp1、Rp2＝10kΩ，与上述相同的传输，在I2C器件(Device)上以增加的Rp1、Rp2测量。
关于时钟拉伸，I2C器件可以通过拉伸SCL来降低通信速度：在SCL低电平阶段，总线上的任何I2C器件都可以另外按住SCL以防止它再次上升，使其能够降低SCL时钟速率或停止I2C通信。这也称为时钟同步。
注意：I2C规范没有为时钟延长指定任何超时条件，即任何设备都可以根据需要按住SCL。
另外，在软件模拟SCL和SDA信号高低电平时，加入确认和重发机制，比如，发送一个字节数据到一个地址后，收到正确应答位后，将此地址数据再读出来，确认读写是一个数据后，再发下一个数据。
以上技术在软件处理方面虽然影响传输效率，但是在多从机模式下，能保证数据存储的准确性和稳定性，实现五片以上特别是长距离I2C总线的通信过程，解决了数据收发不稳定。
以上所述仅是本实用新型的优选实施方式，应当指出的是，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (3)
1.一种电子产品中MCU与多片EEPROM的通信电路，包括一个MCU以及与所述MCU通过I2C总线电路实现通信连接的多片EEPROM器件，其特征在于，所述I2C总线电路包括与所述MCU连接的I2C总线，所述I2C总线的另一端分别与多片EEPROM器件相连接，多片EEPROM器件相互并联连接，所述I2C总线的时钟线SCL与数据线SDA分别经过一电阻与多片EEPROM器件连接，所述时钟线SCL与数据线SDA之间连接电容CC，所述时钟线SCL与串联的电阻RP1以及电容CP1的连接端相连接，电阻RP1与MCU的VCC电源连接，VCC电源与串联的电阻RP2及电容CP2连接，电阻RP2及电容CP2的连接端与数据线SDA相连接，电容CP1，CP2的另一端与MCU的接地端连接后接地。
2.如权利要求1所述电子产品中MCU与多片EEPROM的通信电路，其特征在于，所述I2C总线的时钟线SCL与数据线SDA上分别连接两个电阻Rs1、Rs2，位于所述的电容CC近MCU侧。
3.如权利要求1所述电子产品中MCU与多片EEPROM的通信电路，其特征在于，所述EEPROM器件为5片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822114857.2U CN209514607U (zh) | 2018-12-17 | 2018-12-17 | 一种电子产品中mcu与多片eeprom的通信电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822114857.2U CN209514607U (zh) | 2018-12-17 | 2018-12-17 | 一种电子产品中mcu与多片eeprom的通信电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209514607U true CN209514607U (zh) | 2019-10-18 |
Family
ID=68195132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201822114857.2U Expired - Fee Related CN209514607U (zh) | 2018-12-17 | 2018-12-17 | 一种电子产品中mcu与多片eeprom的通信电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209514607U (zh) |
-
2018
- 2018-12-17 CN CN201822114857.2U patent/CN209514607U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202797544U (zh) | 有源电缆、电缆组件和电子设备 | |
| US7673092B2 (en) | PCI Express interface | |
| JPH11184578A (ja) | Ｐｃｉバスのホットプラグ制御器 | |
| CN109946590A (zh) | 一种板卡转接设备和测试系统 | |
| WO2020134340A1 (zh) | 一种硬盘扩展系统与电子设备 | |
| CN107943733A (zh) | 一种单板间并行总线的互联方法 | |
| CN204576500U (zh) | 一种兼容i2c通信的usb通信电路和系统 | |
| US7113003B2 (en) | Presence indication signal associated with an attachment | |
| CN109582629A (zh) | 一种电子产品中mcu与多片eeprom的通信电路 | |
| CN102650979B (zh) | 一种用于PCI Express X4至CPCI Express X4的转接卡 | |
| CN209514607U (zh) | 一种电子产品中mcu与多片eeprom的通信电路 | |
| CN204925338U (zh) | 一种电路板测试装置 | |
| CN106654728A (zh) | 一种连接器及通信设备 | |
| CN208061189U (zh) | Ops转接板及电子设备 | |
| CN102708085B (zh) | 一种用于PCI Express X8至CPCI Express X8的转接卡 | |
| CN216451391U (zh) | 一种具有高可靠性和电磁兼容的交换控制装置 | |
| CN107102709B (zh) | 一种提高多服务器管理信号的可靠性装置 | |
| CN115729872A (zh) | 一种计算设备及pcie线缆连接的检测方法 | |
| TWI413905B (zh) | 通用序列匯流排埠測試裝置 | |
| CN214176363U (zh) | 系统级仿真加速器验证环境用pcie设备板卡扩展连接装置 | |
| CN105260335B (zh) | 扩展光接口的数据处理系统及方法 | |
| US6237056B1 (en) | Apparatus and method for high speed board-to board ribbon cable data transfer | |
| CN113268445A (zh) | 一种基于vpx架构的国产双控混合存储控制模块实现方法 | |
| CN210534770U (zh) | 一种硬盘转接板及信号处理系统 | |
| CN204697180U (zh) | 机芯主板及电视机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191018 |