KR100822798B1

KR100822798B1 - 유에스비 장치 및 유에스 장치를 포함하는 데이터 처리시스템

Info

Publication number: KR100822798B1
Application number: KR1020060004435A
Authority: KR
Inventors: 송윤범; 임충빈; 문상준
Original assignee: 삼성전자주식회사
Priority date: 2006-01-16
Filing date: 2006-01-16
Publication date: 2008-04-17
Also published as: US7576559B2; JP2007193796A; US20070241769A1; KR20070075787A; CN101004729A

Abstract

USB(universal serial bus) 장치는, 상기 USB의 데이터 라인을 통해서 USB 호스트로부터 신호를 수신하는 수신기, 그리고 제어 신호들에 응답해서 상기 데이터 라인에 풀-업 저항을 연결하는 풀-업 저항 회로를 포함한다. 풀-업 저항 회로는 USB 호스트가 상기 USB 장치를 리셋할 때 상기 신호의 전압 레벨이 드레솔드 전압보다 낮아지도록 상기 풀-업 저항의 저항값을 조절한다.

Description

유에스비 장치 및 유에스 장치를 포함하는 데이터 처리 시스템{USB DEVICE AND DATA PROCESSING SYSTEM HAVING USB DEVICE}

도 1은 본 발명의 바람직한 실시예에 따른 데이터 처리 시스템을 보여주는 도면;

도 2는 도 1에 도시된 풀-업 저항의 구체적인 구성을 보여주는 도면;

도 3 및 도 4는 도 2에 도시된 풀-업 저항 회로에서 사용되는 신호들의 타이밍도들; 그리고

도 5는 본 발명의 바람직한 실시예에 따른 USB 장치의 제어 수순을 보여주는 플로우차트이다.

*도면의 주요 부분에 대한 설명

100 : 데이터 처리 시스템 101 : USB 호스트

102 : USB 103 : USB 장치

110 : 송수신기 111 : 풀-업 저항 회로

112 : 고속 수신기 113 : 풀 스피드 수신기

114 :스켈치 검출기 120 : 기능 회로 블록

210 : 스위치 제어 회로 220 : 앤드 게이트

230 : 타이머 RPU1-RPUn : 풀-업 레지스터

SW1-SWn : 스위치

최근 컴퓨터 주변 장치 인터페이스로 널리 사용되고 있는 USB(universal serial bus)는 기존의 병렬 버스들과는 달리 PnP(plug and play), ID의 자동 할당 및 핫 플러그(hot plug)가 가능하다. 더욱이, USB 케이블은 단지 4 개의 라인들 즉, 2개의 신호 라인들과 전원 라인 및 접지 라인들만을 가진다. 따라서, 세밀한 케이블과 작은 커넥터들을 만드는 것이 가능해져서 생산비가 절감될 수 있고 더 나아가서 저렴한 주변 장치의 개발이 가능해진다.

"USB 사양서(specification) REVISION 2.0(2000년 4월 27일)"에 따르면, 고속 동작 모드(high speed mode)는 480Mb/s의 데이터 전송을 지원한다. 또한, 저속 동작 모드(low speed mode) 및 풀 스피드 동작 모드(full speed mode)는 각각 1.25Mb/s와 12Mb/s의 데이터 전송을 지원한다.

USB 호스트와 USB 장치는 상기 동작 모드들 중 어느 한 동작 모드로 동작하는데 이러한 동작 모드는 USB 장치가 USB 호스트에 연결될 때 소정의 초기화 동작에 의해서 설정된다. 초기화 동작 이후 USB 호스트와 USB 장치 간의 원활한 데이터 통신을 위해서는 초기화 동작이 정확하게 이루어져야만 한다.

따라서 본 발명의 목적은 초기화 동작을 정확하게 수행할 수 있는 USB 장치 를 제공하는데 있다.

본 발명의 다른 목적은 초기화 동작을 정확하게 수행할 수 있는 USB 장치의 제어 방법을 제공하는데 있다.

본 발명의 다른 목적은 USB 호스트와 USB 장치 사이의 초기화 동작을 정확하게 수행할 수 있는 데이터 처리 시스템을 제공하는데 있다.

상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 의하면, USB(universal serial bus)를 통해서 USB 호스트와 연결되는 USB 장치는: 상기 USB의 데이터 라인을 통해서 신호를 수신하는 수신기, 그리고 제어 신호들에 응답해서 상기 데이터 라인에 풀-업 저항을 연결하되, 상기 USB 호스트가 상기 USB 장치를 리셋할 때 상기 신호의 전압 레벨이 드레솔드 전압보다 낮아지도록 상기 풀-업 저항의 저항값을 조절하는 풀-업 저항 회로를 포함한다.

상기 풀-업 저항 회로는, 상기 USB 호스트가 상기 USB 장치를 리셋하고 나서 소정 시간이 경과한 후 상기 신호의 전압 레벨이 상기 드레솔드 전압보다 낮아지도록 상기 풀-업 저항의 저항값을 조절한다.

상기 풀-업 저항 회로는, 풀-업 저항들과, 제 1 스위치, 제 2 스위치들 그리고 제어 회로를 포함한다. 상기 풀-업 저항들은 일단이 전원 전압과 연결되고, 직렬로 순차적으로 연결된다. 상기 제 1 스위치는 상기 복수 개의 풀-업 조절 저항들의 타단과 상기 데이터 라인 사이에 연결된다. 상기 제 2 스위치들은 상기 풀-업 저항들 각각에 병렬로 연결된다. 그리고 제어 회로는 상기 제어 신호들에 응답 해서 상기 제 1 스위치 및 제 2 스위치들을 온/오프한다.

상기 제 1 스위치는 상기 USB 장치가 상기 USB 호스트와 연결됨이 감지될 때 활성화되는 풀-업 인에이블 신호에 의해서 제어된다.

상기 제어 회로는, 상기 풀-업 인에이블 신호에 의해서 인에이블되고, 상기 라인 상태 신호가 SE0(Single-ended 0) 상태를 나타낸 후 소정 시간이 경과하면 제 1 레벨의 타이머 신호를 출력하는 타이머, 상기 제 1 및 제 2 제어 신호들 및 상기 타이머 신호에 응답해서 스위치 인에이블 신호를 출력하는 논리 게이트, 그리고 상기 스위치 인에이블 신호에 의해서 인에이블되고, 상기 검출 신호가 상기 신호의 전압 레벨이 상기 드레솔드 전압보다 낮아질 때까지 상기 제 2 스위치들의 온/오프를 소정의 순서대로 변경하는 스위치 제어 회로를 포함한다.

본 발명의 다른 특징에 의하면, USB(universal serial bus)를 통해서 USB 호스트와 연결되는 USB 장치는: 상기 USB의 데이터 라인을 통해서 신호를 수신하는 수신기와, 상기 수신기로부터 상기 신호를 입력받고, 제어 신호들을 출력하는 기능 회로 블록과, 상기 USB의 상기 데이터 라인을 통해서 수신되는 상기 신호의 전압 레벨이 드레솔드 전압보다 낮은 지를 검출하고 검출 신호를 출력하는 스켈치 검출기, 그리고 상기 제어 신호들 및 상기 검출 신호에 응답해서 상기 데이터 라인에 풀-업 저항을 연결하되, 상기 USB 호스트가 상기 USB 장치를 리셋할 때 상기 신호의 전압 레벨이 상기 드레솔드 전압보다 낮아지도록 상기 풀-업 저항의 저항값을 조절하는 풀-업 저항 회로를 포함한다.

본 발명의 다른 특지에 따른 데이터 처리 시스템은, 호스트; 그리고 상기 호 스트와 USB(universal serial bus)를 통해서 연결되는 USB 장치를 포함한다. 상기 USB 장치는, 상기 USB의 데이터 라인을 통해서 신호를 수신하는 수신기, 그리고 제어 신호들에 응답해서 상기 데이터 라인에 풀-업 저항을 연결하되, 상기 USB 호스트가 상기 USB 장치를 리셋할 때 상기 신호의 전압 레벨이 드레솔드 전압보다 낮아지도록 상기 풀-업 저항의 저항값을 조절하는 풀-업 저항 회로를 포함한다.

이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.

도 1은 본 발명의 바람직한 실시예에 따른 데이터 처리 시스템을 보여주는 도면이다.

도 1을 참조하면, 데이터 처리 시스템(100)은 USB 호스트(101) 그리고 USB 호스트(101)와 USB(universal serial bus, 102)를 통해 연결된 USB 장치(103)를 포함한다. USB(102)는 한 쌍의 차동 신호인 데이터 신호들(DP, DM)을 전송하기 위한 데이터 라인들과 전원 전압(VCC) 및 접지 전압(GND)을 전달하기 위한 전원 라인들(미 도시됨)을 포함한다.

USB 장치(103)는 송수신기(110) 그리고 기능 회로 블록(120)을 포함한다. 도 1에는 송수신기(110) 내 본 발명의 수신 기능과 관련있는 회로 구성들만이 도시되었으나, 송신을 위한 회로 구성들이 더 포함될 수 있다. 송수신기(110)는 풀-업 저항 회로(111), 고속(high speed, HS) 수신기(112), 풀 스피드(full speed, FS) 수신기(113) 그리고 스켈치 검출기(squelch detector, 114)를 포함한다. 기능 회 로 블록(120)은 USB 장치(103)가 USB 호스트(101)와 데이터 송수신을 수행하는데 필요한 제어를 수행하는 컨트롤러이다.

고속 수신기(112)는 고속 동작 모드에서 데이터 신호를 수신하기 위해 사용되고, 풀 스피드 수신기(113)는 풀 스피드 동작 모드에서 데이터 신호를 수신하기 위해 사용된다. 수신기들(112)을 통해 수신된 데이터 신호들(DIN_H, DIN_F)은 기능 회로 블록(120)으로 제공된다.

스켈치 검출기(114)는 데이터 라인을 통해 전송되는 데이터 신호들(DP, DM)이 노이즈인지 유효한 신호인 지를 감지한다. 즉, 스켈치 검출기(114)는 데이터 신호들(DP, DM)과 스켈치 드레솔드 전압(VHSSQ)을 비교하고, 비교 결과에 따라서 검출 신호(SQ)를 출력한다. 예컨대, 스켈치 검출기(114)는 전송 신호의 크기가 100mV이하인 경우 출력 단자에 하이 레벨의 검출 신호(SQ)를 출력하고, 전송 신호가 150mV이상인 경우 출력 단자에 로우 레벨의 검출 신호(SQ)를 출력한다. 이 실시예에서 스켈치 드레솔드 전압(VHSSQ)은 최소값인 100mV을 의미한다. 스켈치 검출기(114)로부터의 검출 신호(SQ)는 기능 회로 블록(120)으로 제공된다.

기능 회로 블록(120)은 수신기들(112, 113)로부터 데이터 신호들(DIN_H, DIN_L)을 입력받고, USB 장치(103)가 USB(102)를 통하여 USB 호스트(101)와 연결된 것으로 판별되면 제어 신호들을 출력한다. 기능 회로 블록(120)으로부터 출력되는 제어 신호들은, 라인 상태 신호(LINE_STATE[1:0]), 동작 모드를 나타내는 제 1 제어 신호(TERM_SEL) 및 제 2 제어 신호(XCVR_SEL) 그리고 풀-업 인에이블 신호(RPU_EN)를 포함한다.

풀-업 저항 회로(111)는 기능 회로 블록(120)으로부터의 제어 신호들(LINE_STATE, TERM_SEL, XCVR_SEL), 풀-업 인에이블 신호(RPU_EN) 그리고 검출 신호(SQ)에 응답해서 데이터 신호(DP)가 전달되는 데이터 라인에 적절한 풀-업 저항을 연결한다.

도 1에 도시된 풀-업 저항(111)의 구체적인 구성이 도 2에 도시되어 있다. 도 2를 참조하면, 풀-업 저항 회로(111)는 풀-업 저항들(RPU1-RPUn), 스위치들(SW1-SWn), 스위치 제어 회로(210), 앤드 게이트(220) 그리고 타이머(230)를 포함한다.

풀-업 저항들(RPU1-RPUn)은 직렬로 연결된다. 풀-업 저항(RPUn)의 일단은 전원 전압(VCC)과 연결되고, 풀-업 저항(RPU1)의 타단은 스위치(SW1)의 일단과 연결된다. 스위치(SW1)의 타단은 데이터 신호(DP)를 전달하는 데이터 라인과 연결된다. 스위치들(SW2-SWn)각각과 풀-업 저항들(RPU2-RPUn) 각각은 서로 대응하며, 스위치들(SW2-SWn) 각각은 대응한 풀-업 저항에 병렬로 연결된다. 스위치들(SW2-SWn) 각각은 스위치 제어 회로(210)로부터의 스위치 제어 신호들(SWC2-SWCn) 각각에 의해서 제어된다. 스위치(SW1)는 도 1에 도시된 기능 회로 블록(120)으로부터의 풀-업 인에이블 신호(RPU_EN)에 의해서 제어된다.

타이머(230)는 풀-업 인에이블 신호(RPU_EN)가 활성화될 때 카운트를 시작하고, 카운트 값이 소정 값(예컨대, 2ms)에 도달했을 때 하이 레벨의 타이머 신호(TM)를 출력한다. 타이머(230)는 라인 상태 신호(LINE_STATE[1:0])가 SE0(Single-ended 0) 상태에서 Chirp-K 상태로 넘어갈 때 로우 레벨의 타이머 신호(TM)를 출력한다. 데이터 신호들(DP, DM)이 모두 로우 레벨일 때 라인 상태 신호(LINE_STATE[1:0])는 SE0 상태이다. Chirp-K 상태는 데이터 신호들(DP, DM)이 상보적 전압 레벨을 갖는 상태를 말하는데, 데이터 신호(DP)는 로우 레벨, 데이터 신호(DM)는 하이 레벨인 상태이다.

앤드 게이트(220)는 타이머(230)로부터의 타이머 신호(TM) 그리고 기능 회로 블록(120)으로부터의 제 1 및 제 2 제어 신호들(TERM_SEL, XCVR_SEL)을 입력받고, 스위치 인에이블 신호(SW_EN)를 출력한다.

스위치 제어 회로(210)는 스위치 인에이블 신호(SW_EN)가 하이 레벨이면 스위치들(SW2-SWn)이 모두 온 되도록 스위치 제어 신호들(SWC2-SWCn)을 출력한다. 그 후, 라인 상태 신호(LINE_STATE[1:0])가 SE0 상태를 나타내면 검출 신호(SQ)에 따라서 풀-온 저항들(RPU2-RPUn) 중 일부가 데이터 신호(DP)를 전달하는 데이터 라인과 연결되도록 스위치 제어 신호들(SWC2-SWCn)을 출력한다.

이와 같은 구성을 갖는 풀-업 조절 회로(111)는 라인 상태 신호(LINE_STATE)가 SE0 상태를 나타내는 동안 데이터 신호들(DP, DM)이 드레솔드 전압(VHSSQ)보다 높을 때 전원 전압(VCC)과 데이터 신호(DP)를 전달하는 데이터 라인 사이에 연결되는 풀-업 저항의 수를 조절하여 데이터 라인의 풀-업 저항값을 변경한다.

계속해서 도 3 및 도 4에 도시된 타이밍도들을 참조하여 도 2에 도시된 풀-업 저항 회로(111)의 구체적인 동작이 설명된다.

도 3 및 도 4는 도 2에 도시된 풀-업 저항 회로(111)에서 사용되는 신호들의 타이밍도들이다. 먼저 도 3을 참조하면, 제 1 구간(T1)에서 USB 장치(103)가 USB(102)를 통해 USB 호스트(101)에 연결되면, USB 장치(103) 내 풀-업 저항에 의해서 데이터 신호(DP)의 전압 레벨이 상승한다. 수신기들(112, 113)을 통해 데이터 신호들(DIN_H, DIN_F)을 입력받은 기능 회로 블록(120)은 제 1 및 제 2 제어 신호들(TERM_SEL, XCVR_SEL)을 하이 레벨로 출력하고, 라인 상태 신호 (LINE_STATE[1:0])가 J 상태를 나타내도록 제어한다.

제 2 구간(T2)에서 USB 호스트(101)는 데이터 신호들(DP, DM)을 모두 로우 레벨로 구동하여서 USB 장치(103)를 리셋한다. 즉, 도 3에서 SE0 상태는 리셋 상태를 의미한다.

제 3 구간(T3)에서, 라인 상태를 SE0로 인식한 기능 회로 블록(120)은 제 2 제어 신호(XCVR_SEL)를 고속 동작 모드를 나타내는 로우 레벨로 변경한다. 이 때 데이터 신호들(DP, DM)은 차동 전압 레벨로 구동되며, 라인 상태는 Chirp-K 상태로 된다.

제 4 구간(T4)에서, 기능 회로 블록(120)은 USB 호스트(101)로부터의 Chirp-KJKJKJ를 기다린다.

도 3에 도시된 타이밍도의 제 2 구간(T2)에서 제 1 및 제 2 제어 신호들(TERM_SEL, XCVR_SEL)이 모두 하이 레벨이므로, 데이터 신호(DP)의 전압 레벨이 800mV 이하이기만 하면, 기능 회로 블록(120)은 라인 상태를 SE0 상태로 인식하는데 문제가 없다. 그러나 제 4 구간(T4)에서 제 1 및 제 2 제어 신호들(TERM_SEL, XCVR_SEL)이 각각 하이 레벨 및 로우 레벨로 고속 동작 모드를 나타내므로 데이터 신호(DP/DM)가 스켈치 드레솔드 전압(VHSSQ)보다 높으면 라인 상태를 SE0 상태 대신에 J 상태로 인식할 수 있다.

제 4 구간에서 데이터 신호(DP)의 전압은 수학식 1과 같다.

수학식 1에서 알 수 있는 바와 같이, 데이터 신호(DP)의 전압은 USB 장치(103)의 풀-업 저항뿐만 아니라 호스트 종단(termination) 저항에 의해서도 변화된다. 고속(HS) 동작 모드인 USB 호스트(101)의 호스트 종단 저항은 45Ω±10%이고, 풀 스피드(FS) 동작 모드인 USB 호스트(101)의 호스트 종단 저항은 28~44Ω이다.

이와 같이 호스트 종단 저항의 값의 허용 범위가 넓어서 데이터 신호(DP)의 전압 범위가 넓다. 예컨대, 전원 전압(VCC)이 3.3V이고, 풀-업 저항이 1.5㏀, 그리고 USB 호스트(101)가 고속 동작 모드일 때 데이터 신호(DP)의 전압은 86.76mV 내지 105.42mV이다. 또한, 전원 전압(VCC)이 3.3V이고, 풀-업 저항이 1.5㏀, 그리고 USB 호스트(101)가 풀 스피드 동작 모드일 때 데이터 신호(DP)의 전압은 60.74mV 내지 94.04mV이다. 즉, 데이터 신호(DP)의 전압이 스켈치 드레솔드 전압(VHSSQ)인 100mV보다 높을 수 있다. 이러한 경우, 기능 회로 블록(120)은 제 4 구간(T4)에서 라인 상태를 SE0 상태가 아닌 다른 상태로 인식할 수 있다. 이는 USB 호스트(101)와 USB 장치(103)의 원활한 초기화 및 정상적인 데이터 통신을 불가능하게 하는 주요한 원인이 된다.

도 4는 본 발명의 실시예에 따른 풀-업 저항 회로(111)에서 풀-업 저항 조정시 사용되는 신호들의 타이밍도이다. 도 4를 참조하면, "USB 사양서(specification) REVISION 2.0(2000년 4월 27일)"는 제 2 구간(T2)을 2.5㎲~6ms로 규정하고 있다. 즉, USB 장치(103)가 2.5㎲동안 SE0 상태를 검출하고, 6ms이내에 Chirp-K를 생성하면 된다. 이때, USB 장치(103)의 제 1 및 제 2 제어 신호들(TERM_SEL, XCVR_SEL)은 모두 하이 레벨 즉, 풀 스피드를 나타내므로 기능 회로 블 록(120)은 라인 상태 판단시 스켈치 검출기(114)로부터의 검출 신호(SQ)를 참조하지 않는다. 그러므로 기능 회로 블록(120)은 라인 상태를 SE0 상태 대신 J 상태로 인식하는 경우는 없다.

본 발명의 USB 장치(103)는, 제 2 구간(T2)의 시작으로부터 2.5㎲ 이후 데이터 신호(DP)의 전압 레벨이 스켈치 드레솔드 전압(VHSSQ)보다 높은 것으로 검출되면 데이터 신호(DP)와 연결된 풀-업 저항의 저항값을 조정해서 데이터 신호(DP)의 전압 레벨이 스켈치 드레솔드 전압(VHSSQ)보다 낮아지도록 제어한다. 제 2 구간(T2)에서 데이터 신호(DP)와 연결된 풀-업 저항의 저항값이 조절되었으므로, 제 4 구간(T4)에서 데이터 신호(DP)의 전압 레벨이 스켈치 드레솔드 전압(VHSSQ)보다 높은 경우는 발생하지 않는다. 그러므로 고속 동작 모드 검출을 위한 핸드쉐이크 프로토콜(handshake protocol)의 실패 가능성이 감소한다.

도 5는 본 발명의 바람직한 실시예에 따른 USB 장치의 제어 수순을 보여주는 플로우차트이다. 도 2, 도 4 및 도 5를 참조하면, 제 1 구간(T1)에서 USB 장치(103)가 USB 호스트(101)에 연결되면, USB 장치(103) 내 풀-업 저항에 의해서 데이터 신호(DP)의 전압 레벨이 상승한다. 기능 회로 블록(120)은 수신기들(112, 113)로부터 입력되는 신호들(DIN_H, DIN_F)로부터 USB 장치(103)가 USB 호스트(101)에 연결된 것으로 판단하고, 라인 상태 신호(LINE_STATE[1:0])를 J 상태로 설정한다(단계 500).

제 2 구간(SE0)에서 풀-업 인에이블 신호(RPU_EN)가 활성화되면(단계 510) 스위치(SW1)는 턴 온되고, 타이머(230)는 동작을 시작한다. 타이머(230)는 내부 타이머 값이 2㎲ 경과했을 때 하이 레벨의 타이머 신호(TM)를 출력한다(단계 520). 제 1 및 제 2 제어 신호들(TERM_SEL, XCVR_SEL)이 모두 하이 레벨이고, 타이머 신호(TM)가 하이 레벨일 때 앤드 게이트(220)는 하이 레벨의 스위치 인에이블 신호(SW_EN)를 출력한다.

스위치 제어 회로(210)는 라인 상태 신호(LINE_STATE[1:0])가 J 상태에서 SE0 상태로 변화될 때 스위치들(SW2-SWn)을 모두 온시켜서 전원 전압(VCC)이 풀-업 저항들(RPUn-RPU2)을 통하지 않고, 스위치들(SWn-SW2)을 통해서 풀-업 저항(RPU1)의 일단에 인가되도록 한다.

계속해서, 앤드 게이트(220)로부터의 스위치 인에이블 신호(SW_EN)가 하이 레벨로 되면, 스위치 제어 회로(210)는 스켈치 검출기(114)로부터의 검출 신호(SQ)에 응답해서 동작한다(단계 530). 즉, 검출 신호(SQ)가 하이 레벨이면, 전원 전압(VCC)과 데이터 신호(DP) 사이의 풀-업 저항값이 변경되도록 스위치 제어 신호들(SW2-SWn)을 출력한다(단계 540). 예컨대, 저항(RPU1)의 저항값은 1.5㏀이고, 저항들(RPU2-RPUn)의 저항값은 100~500Ω이다. 저항들(RPU2-RPUn)의 저항값은 서로 다르게 설정될 수 있고 또는 서로 동일하게 설정될 수 있다. 다만, 스위치(SW1)가 온되고, 스위치들(SW2-SWn)이 모두 오프되었을 때 풀-업 저항들(RPU1-RPUn)의 저항값의 합이 3090Ω을 초과하지 않도록 풀-업 저항들(RPU1-RPUn)의 저항값이 설정되어야 한다.

예를 들어, 저항들(RPU2-RPUn)의 저항값이 저항(RPU2)부터 저항(RPUn) 순으로 큰 경우 스위치 제어 회로(210)의 동작은 다음과 같다. 스위치들(SW2-SWn)이 모두 온 상태에서 검출 신호(SQ)가 하이 레벨이면, 스위치 제어 회로(210)는 스위치(SW2)만을 오프하고, 나머지 스위치들(SW3-SWn)을 온한다. 그러므로 데이터 신호(DP)에 연결되는 저항값은 풀-업 저항들(RPU1, RPU2)의 저항값의 합이다. 또한, 스위치(SW2)가 오프 상태이고, 스위치들(SWC3-SWCn)이 온 상태에서 검출 신호(SQ)가 하이 레벨이면, 스위치 제어 회로(210)는 스위치(SW3)만을 오프하고, 나머지 스위치들(SW2, SW4-SWn)을 온한다. 그러므로 데이터 신호(DP)에 연결되는 저항값은 풀-업 저항들(RPU1, RPU3)의 저항값의 합이다. 이와 같은 방법으로 데이터 신호(DP)에 연결되는 저항값을 변경할 수 있다. 또한, 오프되는 스위치들(SW2-SWn)의 갯수를 두 개 또는 그 이상으로 함으로써 저항들(RPU2-RPUn)의 저항값의 조합에 의해서 데이터 신호(DP)에 연결되는 풀-업 저항의 저항값을 변경할 수 있다.

스위치 제어 회로(210)는 검출 신호(SQ)가 하이 레벨로 되면 스위치 제어 신호들(SWC2-SWCn)의 상태를 고정하고, 풀-업 저항 변경 동작을 종료한다.

제 2 구간(T2)에서 데이터 신호(DP)는 풀-업 저항값의 변경으로 인해 스켈치 드레솔드 전압(VHSSQ)보다 낮아졌으므로, 제 4 구간(T4)에서 데이터 신호(DP)는 스켈치 드레솔드 전압(VHSSQ)보다 낮다. 그러므로, 제 2 제어 신호(XCVR_SEL)가 로우 레벨로 낮아져서 고속 동작 모드로 설정되더라도 기능 회로 블록(120)이 라인 상태를 SE0 상태 대신에 J로 인식하는 경우는 발생하지 않는다.

예시적인 바람직한 실시예를 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예에 한정되지 않는다는 것이 잘 이해될 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭 넓게 해석되어야 한다.

이와 같은 본 발명에 의하면, 여러가지 원인에 의해서 데이터 신호의 전압 레벨이 변화될 때 풀-업 저항의 저항값 변경에 의해서 데이터 신호의 전압 레벨 변화를 보상할 수 있다. 그러므로, USB 장치가 USB 호스트에 연결될 때 안정된 초기화를 수행할 수 있다.

Claims

USB(universal serial bus)를 통해서 USB 호스트와 연결되는 USB 장치에 있어서:

상기 USB의 데이터 라인을 통해서 신호를 수신하는 수신기; 그리고

제어 신호들에 응답해서 상기 데이터 라인에 풀-업 저항을 연결하되, 상기 USB 호스트가 상기 USB 장치를 리셋할 때 상기 신호의 전압 레벨이 드레솔드 전압보다 낮아지도록 상기 풀-업 저항의 저항값을 조절하는 풀-업 저항 회로를 포함하는 것을 특징으로 하는 USB 장치.
제 1 항에 있어서,

상기 풀-업 저항 회로는,

상기 USB 호스트가 상기 USB 장치를 리셋하고 나서 소정 시간이 경과한 후 상기 신호의 전압 레벨이 상기 드레솔드 전압보다 낮아지도록 상기 풀-업 저항의 저항값을 조절하는 것을 특징으로 하는 USB 장치.
제 2 항에 있어서,

상기 풀-업 저항 회로는,

일단이 전원 전압과 연결되고, 직렬로 순차적으로 연결된 복수 개의 풀-업 저항들과;

상기 복수 개의 풀-업 조절 저항들의 타단과 상기 데이터 라인 사이에 연결된 제 1 스위치와;

상기 풀-업 저항들 각각에 병렬로 연결된 복수 개의 제 2 스위치들; 그리고

상기 제어 신호들에 응답해서 상기 제 1 스위치 및 제 2 스위치들을 온/오프하는 제어 회로를 포함하는 것을 특징으로 하는 USB 장치.
제 3 항에 있어서,

상기 제어 신호들은, 전송 속도를 나타내는 제 1 및 제 2 제어 신호들, 상기 USB의 상기 데이터 라인의 상태를 나타내는 라인 상태 신호 및 풀-업 인에이블 신호를 포함하는 것을 특징으로 하는 USB 장치.
제 4 항에 있어서,

상기 제 1 스위치는 상기 USB 장치가 상기 USB 호스트와 연결됨이 감지될 때 활성화되는 상기 풀-업 인에이블 신호에 의해서 제어되는 것을 특징으로 하는 USB 장치.
제 4 항에 있어서,

상기 제어 회로는,

상기 풀-업 인에이블 신호에 의해서 인에이블되고, 상기 라인 상태 신호가 SE0 상태를 나타낸 후 소정 시간이 경과하면 제 1 레벨의 타이머 신호를 출력하는 타이머;

상기 제 1 및 제 2 제어 신호들 및 상기 타이머 신호에 응답해서 스위치 인에이블 신호를 출력하는 논리 게이트; 그리고

상기 스위치 인에이블 신호에 의해서 인에이블되고, 상기 검출 신호가 상기 신호의 전압 레벨이 상기 드레솔드 전압보다 낮아질 때까지 상기 제 2 스위치들의 온/오프를 소정의 순서대로 변경하는 스위치 제어 회로를 포함하는 것을 특징으로 하는 USB 장치.
제 6 항에 있어서,

상기 스위치 제어 회로는, 상기 라인 상태 신호가 상기 SE0 상태의 종료를 나타낼 때 디세이블되는 것을 특징으로 하는 USB 장치.
제 6 항에 있어서,

상기 복수 개의 풀-업 저항들 각각은 서로 다른 저항값을 갖는 것을 특징으로 하는 USB 장치.
제 8 항에 있어서,

상기 복수 개의 풀-업 저항들의 저항값들의 합은 3090ohm을 초과하지 않는 것을 특징으로 하는 USB 장치.
USB(universal serial bus)를 통해서 USB 호스트와 연결되는 USB 장치에 있어서:

상기 USB의 데이터 라인을 통해서 신호를 수신하는 수신기와;

상기 수신기로부터 상기 신호를 입력받고, 제어 신호들을 출력하는 기능 회로 블록과;

상기 USB의 상기 데이터 라인을 통해서 수신되는 상기 신호의 전압 레벨이 드레솔드 전압보다 낮은 지를 검출하고 검출 신호를 출력하는 스켈치 검출기; 그리고

상기 제어 신호들 및 상기 검출 신호에 응답해서 상기 데이터 라인에 풀-업 저항을 연결하되, 상기 USB 호스트가 상기 USB 장치를 리셋할 때 상기 신호의 전압 레벨이 상기 드레솔드 전압보다 낮아지도록 상기 풀-업 저항의 저항값을 조절하는 풀-업 저항 회로를 포함하는 것을 특징으로 하는 USB 장치.
제 10 항에 있어서,

상기 제어 신호들은, 전송 속도를 나타내는 제 1 및 제 2 제어 신호들, 상기 USB의 상기 데이터 라인의 상태를 나타내는 라인 상태 신호 및 풀-업 인에이블 신호를 포함하는 것을 특징으로 하는 USB 장치.
제 11 항에 있어서,

상기 풀-업 저항 회로는,

일단이 전원 전압과 연결되고, 직렬로 순차적으로 연결된 복수 개의 풀-업 저항들과;

상기 복수 개의 풀-업 조절 저항들의 타단과 상기 데이터 라인 사이에 연결된 제 1 스위치와;

상기 풀-업 저항들 각각에 병렬로 연결된 복수 개의 제 2 스위치들과;

상기 풀-업 인에이블 신호에 의해서 인에이블되고, 상기 라인 상태 신호가 SE0 상태를 나타낸 후 소정 시간이 경과하면 제 1 레벨의 타이머 신호를 출력하는 타이머;

상기 제 1 및 제 2 제어 신호들 및 상기 타이머 신호에 응답해서 스위치 인에이블 신호를 출력하는 논리 게이트; 그리고

상기 스위치 인에이블 신호에 의해서 인에이블되고, 상기 검출 신호가 상기 신호의 전압 레벨이 상기 드레솔드 전압보다 낮아질 때까지 상기 제 2 스위치들의 온/오프를 소정의 순서대로 변경하며, 상기 라인 상태 신호가 상기 SE0 상태의 종료를 나타낼 때 디세이블되는 스위치 제어 회로를 포함하는 것을 특징으로 하는 USB 장치.
제 12 항에 있어서,

상기 제 1 스위치는 상기 USB 장치가 상기 USB 호스트와 연결됨이 감지될 때 활성화되는 상기 풀-업 인에이블 신호에 의해서 제어되는 것을 특징으로 하는 USB 장치.
호스트; 그리고

상기 호스트와 USB(universal serial bus)를 통해서 연결되는 USB 장치를 포함하되;

상기 USB 장치는,

상기 USB의 데이터 라인을 통해서 신호를 수신하는 수신기; 그리고

제어 신호들에 응답해서 상기 데이터 라인에 풀-업 저항을 연결하되, 상기 USB 호스트가 상기 USB 장치를 리셋할 때 상기 신호의 전압 레벨이 드레솔드 전압보다 낮아지도록 상기 풀-업 저항의 저항값을 조절하는 풀-업 저항 회로를 포함하는 것을 특징으로 하는 데이터 처리 시스템.
USB(universal serial bus)를 통해서 USB 호스트와 연결되는 USB 장치의 동작 방법에 있어서:

상기 USB의 데이터 라인의 상태가 SE0 상태인 지의 여부를 판단하는 제 1 단계와;

상기 데이터 라인의 상태가 SE0 상태일 때 상기 데이터 라인의 전압 레벨이 드레솔드 전압보다 높은 지를 판단하는 제 2 단계; 그리고

상기 데이터 라인의 전압 레벨이 드레솔드 전압보다 높을 때 상기 데이터 라인과 연결된 풀-업 저항의 저항값을 변경하는 제 3 단계를 포함하는 것을 특징으로 하는 USB 장치의 동작 방법.
제 15 항에 있어서,

상기 제 1 단계는,

상기 데이터 라인의 상태가 SE0 상태로 천이한 후 소정 시간이 경과했을 때 상기 데이터 라인의 전압 레벨이 드레솔드 전압보다 높은 지를 판단하는 단계를 포함하는 것을 특징으로 하는 USB 장치의 동작 방법.
제 16 항에 있어서,

상기 소정 시간은 최소 2㎲인 것을 특징으로 하는 USB 장치의 동작 방법.
제 15 항에 있어서,

상기 데이터 라인의 상태가 상기 SE0 상태에서 Chirp-K 상태로 넘어갈 때까지 상기 제 2 단계 및 상기 제 3 단계는 반복적으로 수행되는 것을 특징으로 하는 USB 장치의 동작 방법.