JP2003186584A - インターフェース装置 - Google Patents
インターフェース装置Info
- Publication number
- JP2003186584A JP2003186584A JP2001380281A JP2001380281A JP2003186584A JP 2003186584 A JP2003186584 A JP 2003186584A JP 2001380281 A JP2001380281 A JP 2001380281A JP 2001380281 A JP2001380281 A JP 2001380281A JP 2003186584 A JP2003186584 A JP 2003186584A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- devices
- signal line
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 各デバイス間の接続状態を適切に認識して、
信頼性の高いデータ転送を行うことができるインターフ
ェース装置を提供すること。 【解決手段】 ＣＰＵ１２では、周辺デバイス１１にお
いて、ホストＰＣ３１からケーブル２２を介して電源供
給された電源投入時に実行される所定の初期化処理が終
了するまでの間、すなわち、周辺デバイス１１がホスト
ＰＣ３０とのデータ通信を開始可能な通信可能状態とな
るまでの間、ＦＥＴ１６をオフして、トランシーバ１４
の電源供給端子１４Ｃへの電源供給を行わない。これに
より、周辺デバイス１１とホストＰＣ３１とはケーブル
２２によって物理的に接続されている状態でも、トラン
シーバ１４により論理コントローラ１８に対して信号線
（Ｄ＋ライン、Ｄ−ライン）上を伝送されるデータ信号
の中継がなされないため、結果的に、ホストＰＣ３１に
対して、周辺デバイス１１を擬似的な非接続状態にする
ことができる。
信頼性の高いデータ転送を行うことができるインターフ
ェース装置を提供すること。 【解決手段】 ＣＰＵ１２では、周辺デバイス１１にお
いて、ホストＰＣ３１からケーブル２２を介して電源供
給された電源投入時に実行される所定の初期化処理が終
了するまでの間、すなわち、周辺デバイス１１がホスト
ＰＣ３０とのデータ通信を開始可能な通信可能状態とな
るまでの間、ＦＥＴ１６をオフして、トランシーバ１４
の電源供給端子１４Ｃへの電源供給を行わない。これに
より、周辺デバイス１１とホストＰＣ３１とはケーブル
２２によって物理的に接続されている状態でも、トラン
シーバ１４により論理コントローラ１８に対して信号線
（Ｄ＋ライン、Ｄ−ライン）上を伝送されるデータ信号
の中継がなされないため、結果的に、ホストＰＣ３１に
対して、周辺デバイス１１を擬似的な非接続状態にする
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、少なくとも１対の
信号伝送路を有する信号線により相互に接続されたデバ
イス間における信号送受信を仲介するためのインターフ
ェース装置に関する。
信号伝送路を有する信号線により相互に接続されたデバ
イス間における信号送受信を仲介するためのインターフ
ェース装置に関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータ（ＰＣ）
においては、ホストとしてのＰＣ本体（ホストＰＣ）に
対して、キーボード、マウス、スピーカ、モデム、プリ
ンタ、スキャナ等の周辺デバイス機器（周辺デバイス）
を接続するための汎用インターフェース規格として、Ｕ
ＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）が
注目されている。
においては、ホストとしてのＰＣ本体（ホストＰＣ）に
対して、キーボード、マウス、スピーカ、モデム、プリ
ンタ、スキャナ等の周辺デバイス機器（周辺デバイス）
を接続するための汎用インターフェース規格として、Ｕ
ＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）が
注目されている。
【０００３】このＵＳＢでは、ホストＰＣを中心として
ツリー構造に各周辺デバイスを接続可能とされており、
例えば、周辺デバイスにハブを設けることで当該周辺デ
バイスの下流側にさらに複数の周辺デバイスを接続する
ことができるように仕様が定められている。接続された
全ての周辺デバイスは、ホストＰＣによって動作管理さ
れ、ホストＰＣとの間で各種データを授受するようにな
っている。ここでのデータ授受においては、周辺デバイ
ス側からホストＰＣ側へデータ転送要求することはでき
ず、常にホストＰＣ側からの呼び出しに従ってデータの
やり取りが行われるようになっている。なお、データ転
送時における転送速度は２種類設定可能とされており、
１２Ｍｂｐｓのフル・スピード・モード（ＦＳモード）
と、１．５Ｍｂｐｓのロー・スピード・モード（ＬＳモ
ード）とを備えており、各周辺デバイスでは、その用途
に応じた転送速度が設定される。
ツリー構造に各周辺デバイスを接続可能とされており、
例えば、周辺デバイスにハブを設けることで当該周辺デ
バイスの下流側にさらに複数の周辺デバイスを接続する
ことができるように仕様が定められている。接続された
全ての周辺デバイスは、ホストＰＣによって動作管理さ
れ、ホストＰＣとの間で各種データを授受するようにな
っている。ここでのデータ授受においては、周辺デバイ
ス側からホストＰＣ側へデータ転送要求することはでき
ず、常にホストＰＣ側からの呼び出しに従ってデータの
やり取りが行われるようになっている。なお、データ転
送時における転送速度は２種類設定可能とされており、
１２Ｍｂｐｓのフル・スピード・モード（ＦＳモード）
と、１．５Ｍｂｐｓのロー・スピード・モード（ＬＳモ
ード）とを備えており、各周辺デバイスでは、その用途
に応じた転送速度が設定される。
【０００４】また、上流側であるホストＰＣ又は各周辺
デバイスに設けられたハブ（以下、まとめて上流側デバ
イスという。）と、その下流側である各周辺デバイス
（以下、まとめて下流側デバイスという。）とを接続す
るケーブル（ＵＳＢケーブル）は、１対の信号線（Ｄ＋
ライン、Ｄ−ライン）と１対の電源線（ＶCCライン、Ｇ
ＮＤライン）との合計４つのラインで構成されている。
このことにより、上流側デバイスと下流側デバイスとを
ＵＳＢケーブルで接続した時点で、上流側デバイスから
下流側デバイスへ電源線を介して電源供給することがで
きる。
デバイスに設けられたハブ（以下、まとめて上流側デバ
イスという。）と、その下流側である各周辺デバイス
（以下、まとめて下流側デバイスという。）とを接続す
るケーブル（ＵＳＢケーブル）は、１対の信号線（Ｄ＋
ライン、Ｄ−ライン）と１対の電源線（ＶCCライン、Ｇ
ＮＤライン）との合計４つのラインで構成されている。
このことにより、上流側デバイスと下流側デバイスとを
ＵＳＢケーブルで接続した時点で、上流側デバイスから
下流側デバイスへ電源線を介して電源供給することがで
きる。
【０００５】また、上流側デバイスに設けられたＵＳＢ
ケーブルの接続インターフェース部（ＵＳＢＩ／Ｆ部）
では、上記のＤ＋ライン及びＤ−ラインの各々に、所定
抵抗値（例えば、１５ｋΩ）の接地プルダウン抵抗が接
続されている。一方、下流側デバイスに設けられたＵＳ
ＢＩ／Ｆ部では、上記ＦＳモード対応の周辺デバイスの
場合にはＤ＋ラインに対して、電源電圧ＶDD（３.０Ｖ
〜３．６Ｖ）への所定抵抗値（例えば、１．５ｋΩ）の
プルアップ抵抗が接続され、上記ＬＳモード対応の周辺
デバイスの場合にはＤ−ラインに対して前記プルアップ
抵抗が接続されている。これにより、上流側デバイスの
ＵＳＢＩ／Ｆ部では、ＵＳＢケーブルが接続されていな
い状態では、Ｄ＋ライン端子及びＤ−ライン端子は共に
低電位（Ｌレベル）に保持される。ここで、上流側デバ
イスと下流側デバイスとがＵＳＢケーブルで接続された
時点で、下流側デバイスのＵＳＢＩ／Ｆ部で電源電圧Ｖ
DDにプルアップされている信号線（例えば、ＦＳモード
対応の周辺デバイスでは、Ｄ＋ライン）は電源電圧ＶDD
により高電位（Ｈレベル）に保持されて、他方の信号線
（例えば、ＦＳモード対応の周辺デバイスでは、Ｄ−ラ
イン）は上記Ｌレベルのまま保持される。
ケーブルの接続インターフェース部（ＵＳＢＩ／Ｆ部）
では、上記のＤ＋ライン及びＤ−ラインの各々に、所定
抵抗値（例えば、１５ｋΩ）の接地プルダウン抵抗が接
続されている。一方、下流側デバイスに設けられたＵＳ
ＢＩ／Ｆ部では、上記ＦＳモード対応の周辺デバイスの
場合にはＤ＋ラインに対して、電源電圧ＶDD（３.０Ｖ
〜３．６Ｖ）への所定抵抗値（例えば、１．５ｋΩ）の
プルアップ抵抗が接続され、上記ＬＳモード対応の周辺
デバイスの場合にはＤ−ラインに対して前記プルアップ
抵抗が接続されている。これにより、上流側デバイスの
ＵＳＢＩ／Ｆ部では、ＵＳＢケーブルが接続されていな
い状態では、Ｄ＋ライン端子及びＤ−ライン端子は共に
低電位（Ｌレベル）に保持される。ここで、上流側デバ
イスと下流側デバイスとがＵＳＢケーブルで接続された
時点で、下流側デバイスのＵＳＢＩ／Ｆ部で電源電圧Ｖ
DDにプルアップされている信号線（例えば、ＦＳモード
対応の周辺デバイスでは、Ｄ＋ライン）は電源電圧ＶDD
により高電位（Ｈレベル）に保持されて、他方の信号線
（例えば、ＦＳモード対応の周辺デバイスでは、Ｄ−ラ
イン）は上記Ｌレベルのまま保持される。
【０００６】このことにより、ホストＰＣをはじめとす
る上流側デバイスでは、ＵＳＢＩ／Ｆ部のＤ＋ライン端
子及びＤ−ライン端子の電圧レベルを検出することで、
下流側デバイスとの接続／非接続を認識することができ
ると共に、下流側デバイスが対応する転送速度を識別す
ることができる。なお、ホストＰＣでは、下流側デバイ
スの接続を認識すると、当該下流側デバイスに対して、
データ転送を開始するための呼び出しを行うようになっ
ている。
る上流側デバイスでは、ＵＳＢＩ／Ｆ部のＤ＋ライン端
子及びＤ−ライン端子の電圧レベルを検出することで、
下流側デバイスとの接続／非接続を認識することができ
ると共に、下流側デバイスが対応する転送速度を識別す
ることができる。なお、ホストＰＣでは、下流側デバイ
スの接続を認識すると、当該下流側デバイスに対して、
データ転送を開始するための呼び出しを行うようになっ
ている。
【０００７】しかしながら、上流側デバイスに対して下
流側デバイスを接続する実際の使用状況下において、例
えば、その下流側デバイスが、電源投入直後に所定の初
期化処理を行う必要があるデバイスである場合（例え
ば、プリンタでは、電源投入直後にメモリチェック処理
やプリンタエンジン各部のウォームアップ動作処理等を
行う必要がある。）には、その下流側デバイスの接続が
ホストＰＣ側にて認識され、データ転送開始の呼び出し
がなされても、その下流側デバイスでは、初期化処理が
終了するまで、ホストＰＣ側からの呼び出しに応答でき
ない場合がある。下流デバイス側からの応答がない場
合、ホストＰＣ側では、その下流側デバイスが接続状態
にあっても非接続状態にあるとしてシステムから切り離
してしまうことがある。
流側デバイスを接続する実際の使用状況下において、例
えば、その下流側デバイスが、電源投入直後に所定の初
期化処理を行う必要があるデバイスである場合（例え
ば、プリンタでは、電源投入直後にメモリチェック処理
やプリンタエンジン各部のウォームアップ動作処理等を
行う必要がある。）には、その下流側デバイスの接続が
ホストＰＣ側にて認識され、データ転送開始の呼び出し
がなされても、その下流側デバイスでは、初期化処理が
終了するまで、ホストＰＣ側からの呼び出しに応答でき
ない場合がある。下流デバイス側からの応答がない場
合、ホストＰＣ側では、その下流側デバイスが接続状態
にあっても非接続状態にあるとしてシステムから切り離
してしまうことがある。
【０００８】この問題を解消するために、下流側デバイ
スがホストＰＣからの呼び出しに応答できる状態となる
までの期間（例えば、初期化処理が終了するまでの期間
等）は、接続された下流側デバイスに対して擬似的に非
接続状態に設定する技術が従来から提案されている。
スがホストＰＣからの呼び出しに応答できる状態となる
までの期間（例えば、初期化処理が終了するまでの期間
等）は、接続された下流側デバイスに対して擬似的に非
接続状態に設定する技術が従来から提案されている。
【０００９】例えば、図６（Ａ）に示すように、上述の
ＦＳモード対応の下流側デバイスが備えるＵＳＢＩ／Ｆ
部４０において、プルアップ（図示せず）されているＤ
＋ラインに対して、プルダウン抵抗ＲA及びスイッチン
グ素子４２を直列に接続して接地し、下流側デバイスが
ホストＰＣから呼び出しに応答できる状態となるまでの
期間（アイドル期間）は、スイッチング素子４２をオン
することで、Ｄ＋ライン端子をＬレベルに保持する技術
（以下、先行技術１という）が提案されている（例え
ば、特開平１１−２４５４８７号公報参照）。
ＦＳモード対応の下流側デバイスが備えるＵＳＢＩ／Ｆ
部４０において、プルアップ（図示せず）されているＤ
＋ラインに対して、プルダウン抵抗ＲA及びスイッチン
グ素子４２を直列に接続して接地し、下流側デバイスが
ホストＰＣから呼び出しに応答できる状態となるまでの
期間（アイドル期間）は、スイッチング素子４２をオン
することで、Ｄ＋ライン端子をＬレベルに保持する技術
（以下、先行技術１という）が提案されている（例え
ば、特開平１１−２４５４８７号公報参照）。
【００１０】また、図６（Ｂ）に示すように、上述のＦ
Ｓモード対応の下流側デバイスが備えるＵＳＢＩ／Ｆ部
４０において、プルアップ抵抗ＲBにより電源電圧ＶDD
にプルアップされているＤ＋ラインに対して、スイッチ
ング素子４４を前記プルアップ抵抗ＲBに直列接続し、
上記アイドル期間は、スイッチング素子４４をオフする
ことで、Ｄ＋ライン端子をＬレベルに保持する技術（以
下、先行技術２という）が提案されている（例えば、特
開２０００−２９３４７９号公報参照）。
Ｓモード対応の下流側デバイスが備えるＵＳＢＩ／Ｆ部
４０において、プルアップ抵抗ＲBにより電源電圧ＶDD
にプルアップされているＤ＋ラインに対して、スイッチ
ング素子４４を前記プルアップ抵抗ＲBに直列接続し、
上記アイドル期間は、スイッチング素子４４をオフする
ことで、Ｄ＋ライン端子をＬレベルに保持する技術（以
下、先行技術２という）が提案されている（例えば、特
開２０００−２９３４７９号公報参照）。
【００１１】さらに、図６（Ｃ）に示すように、上流側
デバイスと下流側デバイスとを接続するＤ＋ライン及び
Ｄ−ライン上に、それぞれスイッチング素子４６、４８
を設け、各デバイスの接続状態に応じて、スイッチング
素子４６、４８を適宜オン／オフして、Ｄ＋ライン及び
Ｄ−ライン自体を接続／切断することで、両ラインに接
続された各デバイスを適切に認識する技術（以下、先行
技術３という）が提案されている（例えば、特開平１１
−１９４９９３号公報参照）。
デバイスと下流側デバイスとを接続するＤ＋ライン及び
Ｄ−ライン上に、それぞれスイッチング素子４６、４８
を設け、各デバイスの接続状態に応じて、スイッチング
素子４６、４８を適宜オン／オフして、Ｄ＋ライン及び
Ｄ−ライン自体を接続／切断することで、両ラインに接
続された各デバイスを適切に認識する技術（以下、先行
技術３という）が提案されている（例えば、特開平１１
−１９４９９３号公報参照）。
【００１２】上述の各先行技術を適用することにより、
ホストＰＣと周辺デバイスとの上記ＵＳＢ接続における
接続状態を適切に検出し、データ通信を正常に行うこと
ができる。
ホストＰＣと周辺デバイスとの上記ＵＳＢ接続における
接続状態を適切に検出し、データ通信を正常に行うこと
ができる。
【００１３】
【発明が解決しようとする課題】ところで、最近におい
ては、画像データ等のＰＣ上にて扱われるデータの大容
量化に伴うデータ通信速度の高速化の要求をうけて、上
記のＵＳＢ（ＵＳＢ１．１等）の上位規格として、上記
ＬＳモード及びＦＳモードに加えてさらに、４８０Ｍｂ
ｐｓのハイ・スピード・モード（ＨＳモード）を備える
ＵＳＢ２．０の仕様が策定され、正式リリースされてい
る。なお、このＵＳＢ２．０は、基本的に従来のＵＳＢ
（ＵＳＢ１．１等）を踏襲したものである。
ては、画像データ等のＰＣ上にて扱われるデータの大容
量化に伴うデータ通信速度の高速化の要求をうけて、上
記のＵＳＢ（ＵＳＢ１．１等）の上位規格として、上記
ＬＳモード及びＦＳモードに加えてさらに、４８０Ｍｂ
ｐｓのハイ・スピード・モード（ＨＳモード）を備える
ＵＳＢ２．０の仕様が策定され、正式リリースされてい
る。なお、このＵＳＢ２．０は、基本的に従来のＵＳＢ
（ＵＳＢ１．１等）を踏襲したものである。
【００１４】このＵＳＢ２．０においては、下流側デバ
イスのＵＳＢＩ／Ｆ部では、上記ＦＳモードの場合と同
様に、Ｄ＋ラインに対して電源電圧ＶDDへのプルアップ
抵抗（１．５ｋΩ）が接続されると共に、ＨＳモード時
には、Ｄ＋ライン及びＤ−ラインの各ラインにおける出
力インピーダンスが所定値（例えば、４５Ω）に設定さ
れ、上流側デバイスと下流側デバイスとが接続状態であ
る場合にはＤ＋ライン端子及びＤ−ライン端子の差動電
圧値が約４００ｍＶとなり、一方、非接続状態である場
合にはＤ＋ライン端子及びＤ−ライン端子の差動電圧値
が約８００ｍＶ程度になるようになっている。
イスのＵＳＢＩ／Ｆ部では、上記ＦＳモードの場合と同
様に、Ｄ＋ラインに対して電源電圧ＶDDへのプルアップ
抵抗（１．５ｋΩ）が接続されると共に、ＨＳモード時
には、Ｄ＋ライン及びＤ−ラインの各ラインにおける出
力インピーダンスが所定値（例えば、４５Ω）に設定さ
れ、上流側デバイスと下流側デバイスとが接続状態であ
る場合にはＤ＋ライン端子及びＤ−ライン端子の差動電
圧値が約４００ｍＶとなり、一方、非接続状態である場
合にはＤ＋ライン端子及びＤ−ライン端子の差動電圧値
が約８００ｍＶ程度になるようになっている。
【００１５】また、ＨＳモード時において上流側デバイ
スでは、下流側デバイスとの接続状態を検出するため
に、ＵＳＢＩ／Ｆ部をＪ状態（Ｄ＋ライン端子がＨレベ
ルで、Ｄ−ライン端子がＬレベルの状態）、又はＫ状態
（Ｄ＋ライン端子がＬレベルで、Ｄ−ライン端子がＨレ
ベルの状態）に駆動するようになっている。このときの
Ｄ＋ライン端子及びＤ−ライン端子の差動電圧値が６２
５ｍＶ以上である場合に、下流側デバイスは非接続状態
であると認識されるようになっている。
スでは、下流側デバイスとの接続状態を検出するため
に、ＵＳＢＩ／Ｆ部をＪ状態（Ｄ＋ライン端子がＨレベ
ルで、Ｄ−ライン端子がＬレベルの状態）、又はＫ状態
（Ｄ＋ライン端子がＬレベルで、Ｄ−ライン端子がＨレ
ベルの状態）に駆動するようになっている。このときの
Ｄ＋ライン端子及びＤ−ライン端子の差動電圧値が６２
５ｍＶ以上である場合に、下流側デバイスは非接続状態
であると認識されるようになっている。
【００１６】しかしながら、上記のように各デバイス間
の接続状態の検出を行うＵＳＢ２．０規格に準拠するデ
バイスに対して、ホストＰＣ及び周辺デバイス間のデー
タ通信を正常に行うために、上述の先行技術１、２を適
用して、下流側デバイスがホストＰＣからの呼び出しに
応答できる状態となるまでの期間、下流側デバイスを擬
似的に非接続状態に設定することは困難である。
の接続状態の検出を行うＵＳＢ２．０規格に準拠するデ
バイスに対して、ホストＰＣ及び周辺デバイス間のデー
タ通信を正常に行うために、上述の先行技術１、２を適
用して、下流側デバイスがホストＰＣからの呼び出しに
応答できる状態となるまでの期間、下流側デバイスを擬
似的に非接続状態に設定することは困難である。
【００１７】また、高速なデータ転送速度のＨＳモード
に対応するＵＳＢ２．０規格準拠のデバイスでは、上述
の先行技術３を適用して、信号線上に直接スイッチング
素子を設けることは、データ通信動作におけるトラブル
発生の懸念がある。
に対応するＵＳＢ２．０規格準拠のデバイスでは、上述
の先行技術３を適用して、信号線上に直接スイッチング
素子を設けることは、データ通信動作におけるトラブル
発生の懸念がある。
【００１８】本発明は、上記の問題点を解決すべく成さ
れたもので、各デバイス間の接続状態を適切に認識し
て、信頼性の高いデータ転送を行うことができるインタ
ーフェース装置を提供することを目的とする。
れたもので、各デバイス間の接続状態を適切に認識し
て、信頼性の高いデータ転送を行うことができるインタ
ーフェース装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】請求項１に記載の発明
は、少なくとも１対の信号伝送路を有する信号線により
相互に接続されたデバイス間における信号送受信を仲介
するインターフェース装置であって、前記デバイス間に
て前記信号線を介して授受される電気信号を中継する信
号中継手段と、前記信号線の各信号伝送路における信号
電圧値に基づいて、前記信号線による前記デバイス間の
接続状態を判定する接続判定手段と、前記接続判定手段
により前記デバイス間が接続されていると判定された場
合に、前記デバイスが信号送受信可能な状態へ移行する
までの間、前記信号中継手段の機能を無効にするように
制御する接続制御手段と、を有している。
は、少なくとも１対の信号伝送路を有する信号線により
相互に接続されたデバイス間における信号送受信を仲介
するインターフェース装置であって、前記デバイス間に
て前記信号線を介して授受される電気信号を中継する信
号中継手段と、前記信号線の各信号伝送路における信号
電圧値に基づいて、前記信号線による前記デバイス間の
接続状態を判定する接続判定手段と、前記接続判定手段
により前記デバイス間が接続されていると判定された場
合に、前記デバイスが信号送受信可能な状態へ移行する
までの間、前記信号中継手段の機能を無効にするように
制御する接続制御手段と、を有している。
【００２０】請求項１に記載の発明によれば、信号中継
手段は、少なくとも１対の信号伝送路を有する信号線に
より相互に接続されたデバイス間において前記信号線を
介して授受される電気信号を中継する。また、接続判定
手段は、前記信号線の各信号伝送路における信号電圧値
に基づいて、前記信号線による前記デバイス間の接続状
態を判定する。ここでの判定により前記デバイス間が接
続されていると判定された場合に、接続制御手段は、前
記デバイスが信号送受信可能な状態（例えば、デバイス
における所定の稼働初期化処理が終了した状態）へ移行
するまでの間、前記信号中継手段の機能を無効にするよ
うに制御する。このことにより、例えば、デバイスの初
期化処理実行中の状態である場合に、前記信号中継手段
の機能を無効にすることで、デバイス間が信号線により
相互に接続されている状態でも擬似的に非接続状態とす
ることができるので、信号送受信における通信応答エラ
ー等の通信エラーの発生を防ぐことができ、信頼性の高
い信号送受信を行うことできる。
手段は、少なくとも１対の信号伝送路を有する信号線に
より相互に接続されたデバイス間において前記信号線を
介して授受される電気信号を中継する。また、接続判定
手段は、前記信号線の各信号伝送路における信号電圧値
に基づいて、前記信号線による前記デバイス間の接続状
態を判定する。ここでの判定により前記デバイス間が接
続されていると判定された場合に、接続制御手段は、前
記デバイスが信号送受信可能な状態（例えば、デバイス
における所定の稼働初期化処理が終了した状態）へ移行
するまでの間、前記信号中継手段の機能を無効にするよ
うに制御する。このことにより、例えば、デバイスの初
期化処理実行中の状態である場合に、前記信号中継手段
の機能を無効にすることで、デバイス間が信号線により
相互に接続されている状態でも擬似的に非接続状態とす
ることができるので、信号送受信における通信応答エラ
ー等の通信エラーの発生を防ぐことができ、信頼性の高
い信号送受信を行うことできる。
【００２１】請求項２に記載の発明は、少なくとも１対
の信号伝送路を有する信号線により相互に接続されたデ
バイス間における信号送受信を仲介するインターフェー
ス装置であって、前記デバイス間にて前記信号線を介し
て授受される電気信号を中継する信号中継手段と、前記
信号線の各信号伝送路における信号電圧値に基づいて、
前記信号線による前記デバイス間の接続状態を判定する
接続判定手段と、前記接続判定手段により前記デバイス
間が接続されていると判定された場合に、前記デバイス
が信号送受信可能な状態へ移行するまでの間、前記信号
中継手段への電源供給を停止するように制御する接続制
御手段と、を有している。
の信号伝送路を有する信号線により相互に接続されたデ
バイス間における信号送受信を仲介するインターフェー
ス装置であって、前記デバイス間にて前記信号線を介し
て授受される電気信号を中継する信号中継手段と、前記
信号線の各信号伝送路における信号電圧値に基づいて、
前記信号線による前記デバイス間の接続状態を判定する
接続判定手段と、前記接続判定手段により前記デバイス
間が接続されていると判定された場合に、前記デバイス
が信号送受信可能な状態へ移行するまでの間、前記信号
中継手段への電源供給を停止するように制御する接続制
御手段と、を有している。
【００２２】請求項２に記載の発明によれば、信号中継
手段は、少なくとも１対の信号伝送路を有する信号線に
より相互に接続されたデバイス間において前記信号線を
介して授受される電気信号を中継する。また、接続判定
手段は、前記信号線の各信号伝送路における信号電圧値
に基づいて、前記信号線による前記デバイス間の接続状
態を判定する。ここでの判定により前記デバイス間が接
続されていると判定された場合に、接続制御手段は、前
記デバイスが信号送受信可能な状態（例えば、デバイス
における所定の稼働初期化処理が終了した状態）へ移行
するまでの間、前記信号中継手段への電源供給を停止す
る。このことにより、例えば、デバイスの初期化処理実
行中の状態である場合に、前記信号中継手段の機能を無
効にすることができ、デバイス間が信号線により相互に
接続されている状態でも擬似的に非接続状態とすること
ができるので、信号送受信における通信応答エラー等の
通信エラーの発生を防ぐことができ、信頼性の高い信号
送受信を行うことできる。
手段は、少なくとも１対の信号伝送路を有する信号線に
より相互に接続されたデバイス間において前記信号線を
介して授受される電気信号を中継する。また、接続判定
手段は、前記信号線の各信号伝送路における信号電圧値
に基づいて、前記信号線による前記デバイス間の接続状
態を判定する。ここでの判定により前記デバイス間が接
続されていると判定された場合に、接続制御手段は、前
記デバイスが信号送受信可能な状態（例えば、デバイス
における所定の稼働初期化処理が終了した状態）へ移行
するまでの間、前記信号中継手段への電源供給を停止す
る。このことにより、例えば、デバイスの初期化処理実
行中の状態である場合に、前記信号中継手段の機能を無
効にすることができ、デバイス間が信号線により相互に
接続されている状態でも擬似的に非接続状態とすること
ができるので、信号送受信における通信応答エラー等の
通信エラーの発生を防ぐことができ、信頼性の高い信号
送受信を行うことできる。
【００２３】請求項３に記載の発明は、少なくとも１対
の信号伝送路を有する信号線により相互に接続されたデ
バイス間における信号送受信を仲介するインターフェー
ス装置であって、前記信号線の各信号伝送路における信
号電圧値の差である差動電圧値が所定値域内である場合
にのみ、前記デバイス間にて前記信号線を介して授受さ
れる電気信号を中継する信号中継手段と、前記信号線の
各信号伝送路における信号電圧値に基づいて、前記信号
線による前記デバイス間の接続状態を判定する接続判定
手段と、前記接続判定手段により前記デバイス間が接続
されていると判定された場合に、前記デバイスが信号送
受信可能な状態へ移行するまでの間、前記信号線の各信
号伝送路における前記差動電圧値を前記所定値域外に設
定するように制御する接続制御手段と、を有している。
の信号伝送路を有する信号線により相互に接続されたデ
バイス間における信号送受信を仲介するインターフェー
ス装置であって、前記信号線の各信号伝送路における信
号電圧値の差である差動電圧値が所定値域内である場合
にのみ、前記デバイス間にて前記信号線を介して授受さ
れる電気信号を中継する信号中継手段と、前記信号線の
各信号伝送路における信号電圧値に基づいて、前記信号
線による前記デバイス間の接続状態を判定する接続判定
手段と、前記接続判定手段により前記デバイス間が接続
されていると判定された場合に、前記デバイスが信号送
受信可能な状態へ移行するまでの間、前記信号線の各信
号伝送路における前記差動電圧値を前記所定値域外に設
定するように制御する接続制御手段と、を有している。
【００２４】請求項３に記載の発明によれば、信号中継
手段は、前記信号線の各信号伝送路における信号電圧値
の差である差動電圧値が所定値域内である場合にのみ、
前記デバイス間にて前記信号線を介して授受される電気
信号を中継する。また、接続判定手段は、前記信号線の
各信号伝送路における信号電圧値に基づいて、前記信号
線による前記デバイス間の接続状態を判定する。ここで
の判定により前記デバイス間が接続されていると判定さ
れた場合に、接続制御手段は、前記デバイスが信号送受
信可能な状態（例えば、デバイスにおける所定の稼働初
期化処理が終了した状態）へ移行するまでの間、前記信
号線の各信号伝送路における前記差動電圧値を前記所定
値域外に設定する。このことにより、例えば、デバイス
の初期化処理実行中の状態である場合に、前記信号中継
手段の機能を無効にすることができ、デバイス間が信号
線により相互に接続されている状態でも擬似的に非接続
状態とすることができるので、信号送受信における通信
応答エラー等の通信エラーの発生を防ぐことができ、信
頼性の高い信号送受信を行うことできる。
手段は、前記信号線の各信号伝送路における信号電圧値
の差である差動電圧値が所定値域内である場合にのみ、
前記デバイス間にて前記信号線を介して授受される電気
信号を中継する。また、接続判定手段は、前記信号線の
各信号伝送路における信号電圧値に基づいて、前記信号
線による前記デバイス間の接続状態を判定する。ここで
の判定により前記デバイス間が接続されていると判定さ
れた場合に、接続制御手段は、前記デバイスが信号送受
信可能な状態（例えば、デバイスにおける所定の稼働初
期化処理が終了した状態）へ移行するまでの間、前記信
号線の各信号伝送路における前記差動電圧値を前記所定
値域外に設定する。このことにより、例えば、デバイス
の初期化処理実行中の状態である場合に、前記信号中継
手段の機能を無効にすることができ、デバイス間が信号
線により相互に接続されている状態でも擬似的に非接続
状態とすることができるので、信号送受信における通信
応答エラー等の通信エラーの発生を防ぐことができ、信
頼性の高い信号送受信を行うことできる。
【００２５】請求項４に記載の発明は、請求項１乃至請
求項３の何れか１項に記載の発明において、前記各手段
は、Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ（ＵＳ
Ｂ）規格に準拠した仕様を有することを特徴としてい
る。
求項３の何れか１項に記載の発明において、前記各手段
は、Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ（ＵＳ
Ｂ）規格に準拠した仕様を有することを特徴としてい
る。
【００２６】請求項４に記載の発明によれば、前記各手
段がＵＳＢ規格に準処した仕様を有することで、一般的
なパーソナルコンピュータ等の情報処理装置に対して汎
用的に適用可能なインターフェース装置を容易に具現化
することができる。
段がＵＳＢ規格に準処した仕様を有することで、一般的
なパーソナルコンピュータ等の情報処理装置に対して汎
用的に適用可能なインターフェース装置を容易に具現化
することができる。
【００２７】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態について説明する。
の実施の形態について説明する。
【００２８】図１には、本実施の形態に係るインターフ
ェース装置１０（以下、Ｉ／Ｆ１０という。）を備えた
周辺デバイス１１の概略構成が示されている。この周辺
デバイス１１は、上述のＵＳＢ２．０規格に準拠するデ
バイスであると共に、電源投入直後には、この周辺デバ
イス１１の主要動作の制御を行うメインＣＰＵ（図示せ
ず）により、所定の初期化処理を実行するように設定さ
れている。このような周辺デバイス１１としては、例え
ば、電源投入直後に、上記の初期化処理に該当するプリ
ンタエンジン各部のウォームアップ動作処理等を行う一
般的なプリンタを採用することができる。
ェース装置１０（以下、Ｉ／Ｆ１０という。）を備えた
周辺デバイス１１の概略構成が示されている。この周辺
デバイス１１は、上述のＵＳＢ２．０規格に準拠するデ
バイスであると共に、電源投入直後には、この周辺デバ
イス１１の主要動作の制御を行うメインＣＰＵ（図示せ
ず）により、所定の初期化処理を実行するように設定さ
れている。このような周辺デバイス１１としては、例え
ば、電源投入直後に、上記の初期化処理に該当するプリ
ンタエンジン各部のウォームアップ動作処理等を行う一
般的なプリンタを採用することができる。
【００２９】また、周辺デバイス１１には、一般的なパ
ーソナルコンピュータ（ＰＣ）で構成された、ホストと
してのホストＰＣ３１が、相互に各種データの授受が可
能なように接続されている。ここでは、周辺デバイス１
１及びホストＰＣ３１にそれぞれ設けられたコネクタ２
０間をケーブル２２によって接続される。
ーソナルコンピュータ（ＰＣ）で構成された、ホストと
してのホストＰＣ３１が、相互に各種データの授受が可
能なように接続されている。ここでは、周辺デバイス１
１及びホストＰＣ３１にそれぞれ設けられたコネクタ２
０間をケーブル２２によって接続される。
【００３０】ホストＰＣ３１は、上述のＵＳＢ２．０規
格に準拠するデータ転送仕様を有するホストインターフ
ェース部３０（以下、ホストＩ／Ｆ部３０という。）を
備えており、このホストＩ／Ｆ部３０を経由して、周辺
デバイス１１との間でケーブル２２を介して各種データ
の送受信を行うことができる。
格に準拠するデータ転送仕様を有するホストインターフ
ェース部３０（以下、ホストＩ／Ｆ部３０という。）を
備えており、このホストＩ／Ｆ部３０を経由して、周辺
デバイス１１との間でケーブル２２を介して各種データ
の送受信を行うことができる。
【００３１】また、ケーブル２２は、１対の信号線（Ｄ
＋ライン、Ｄ−ライン）と１対の電源線（図示せず）と
の合計４つのラインを有するＵＳＢケーブルで構成され
ており、ホストＰＣ３１及び周辺デバイス１１の各コネ
クタ２０をケーブル２２によって接続した時点で、各コ
ネクタ２０にホストＰＣ３１から周辺デバイス１１に対
して、ケーブル２２の上記電源線を介して電源供給が行
われる。
＋ライン、Ｄ−ライン）と１対の電源線（図示せず）と
の合計４つのラインを有するＵＳＢケーブルで構成され
ており、ホストＰＣ３１及び周辺デバイス１１の各コネ
クタ２０をケーブル２２によって接続した時点で、各コ
ネクタ２０にホストＰＣ３１から周辺デバイス１１に対
して、ケーブル２２の上記電源線を介して電源供給が行
われる。
【００３２】周辺デバイス１１が備える上記Ｉ／Ｆ１０
は、このＩ／Ｆ１０のメイン制御部としてのＣＰＵ１２
と、上記コネクタ２０を介して、ケーブル２２の信号線
（Ｄ＋ライン、Ｄ−ライン）が接続されたトランシーバ
１４と、当該トランシーバ１４への電源電圧を供給する
ためのスイッチング素子として機能する電界効果トラン
ジスタ（ＦＥＴ）１６と、ホストＰＣ３１との間で送受
信する各種データを扱うための論理コントローラ１８
と、を含んで構成されている。
は、このＩ／Ｆ１０のメイン制御部としてのＣＰＵ１２
と、上記コネクタ２０を介して、ケーブル２２の信号線
（Ｄ＋ライン、Ｄ−ライン）が接続されたトランシーバ
１４と、当該トランシーバ１４への電源電圧を供給する
ためのスイッチング素子として機能する電界効果トラン
ジスタ（ＦＥＴ）１６と、ホストＰＣ３１との間で送受
信する各種データを扱うための論理コントローラ１８
と、を含んで構成されている。
【００３３】ＣＰＵ１２は上記メインＣＰＵ（図示せ
ず）に接続されており、メインＣＰＵの制御下で、この
Ｉ／Ｆ１０のメイン制御部として機能するようになって
いる。
ず）に接続されており、メインＣＰＵの制御下で、この
Ｉ／Ｆ１０のメイン制御部として機能するようになって
いる。
【００３４】また、ＣＰＵ１２が備える出力ポート１２
Ａは、抵抗Ｒによって電源電圧Ｖ1にプルアップされて
いると共に、ＦＥＴ１６のゲートへ接続されている。ま
た、ＦＥＴ１６のドレインは電源電圧Ｖ2に接続されて
おり、ＦＥＴ１６のソースはトランシーバ１４の電源供
給端子１４Ｃに接続されている。また、上記ケーブル２
２によって接続されたホストＰＣ３１から上記電源線を
介して電源が供給された電源投入時である動作初期状態
において、ＣＰＵ１２の出力ポート１２Ａは、高電位
（Ｈレベル）の状態に保持され、トランシーバ１４の電
源供給端子１４Ｃへの電源供給が行われないように設定
されている。
Ａは、抵抗Ｒによって電源電圧Ｖ1にプルアップされて
いると共に、ＦＥＴ１６のゲートへ接続されている。ま
た、ＦＥＴ１６のドレインは電源電圧Ｖ2に接続されて
おり、ＦＥＴ１６のソースはトランシーバ１４の電源供
給端子１４Ｃに接続されている。また、上記ケーブル２
２によって接続されたホストＰＣ３１から上記電源線を
介して電源が供給された電源投入時である動作初期状態
において、ＣＰＵ１２の出力ポート１２Ａは、高電位
（Ｈレベル）の状態に保持され、トランシーバ１４の電
源供給端子１４Ｃへの電源供給が行われないように設定
されている。
【００３５】このことにより、ＣＰＵ１２の出力ポート
１２Ａの出力電位を制御することでＦＥＴ１６のオン／
オフ制御を行うことにより、トランシーバ１４への電源
供給をコントロールすることができる。
１２Ａの出力電位を制御することでＦＥＴ１６のオン／
オフ制御を行うことにより、トランシーバ１４への電源
供給をコントロールすることができる。
【００３６】論理コントローラ１８は、上記メインＣＰ
Ｕ（図示せず）に対して相互に各種データ授受可能に接
続されると共に、上記トランシーバ１４と接続されてお
り、このトランシーバ１４を介して、上記メインＣＰＵ
とホストＰＣ３１との間の送受信データ信号を中継する
ようになっている。
Ｕ（図示せず）に対して相互に各種データ授受可能に接
続されると共に、上記トランシーバ１４と接続されてお
り、このトランシーバ１４を介して、上記メインＣＰＵ
とホストＰＣ３１との間の送受信データ信号を中継する
ようになっている。
【００３７】上記トランシーバ１４は、出力用ドライバ
１４Ａと入力用差動レシーバ１４Ｂとを含んでいる。
１４Ａと入力用差動レシーバ１４Ｂとを含んでいる。
【００３８】出力用ドライバ１４Ａは、周辺デバイス１
１側からホストＰＣ３１に対して転送されるデータ信号
を入力とし、ケーブル２２の信号線のＤ＋ラインに接続
された非反転出力とケーブル２２の信号線のＤ−ライン
に接続された反転出力とを有している。なお、出力用ド
ライバ１４Ａの出力インピーダンスは、ＵＳＢ２．０規
格の仕様に従って４５Ω±１０％に設定されている。
１側からホストＰＣ３１に対して転送されるデータ信号
を入力とし、ケーブル２２の信号線のＤ＋ラインに接続
された非反転出力とケーブル２２の信号線のＤ−ライン
に接続された反転出力とを有している。なお、出力用ド
ライバ１４Ａの出力インピーダンスは、ＵＳＢ２．０規
格の仕様に従って４５Ω±１０％に設定されている。
【００３９】入力用差動レシーバ１４Ｂは、ケーブル２
２の信号線のＤ＋ラインに接続された非反転入力とケー
ブル２２の信号線のＤ−ラインに接続された反転入力と
を有し、これら非反転入力と反転入力との差動信号を論
理コントローラ１８への出力としている。
２の信号線のＤ＋ラインに接続された非反転入力とケー
ブル２２の信号線のＤ−ラインに接続された反転入力と
を有し、これら非反転入力と反転入力との差動信号を論
理コントローラ１８への出力としている。
【００４０】次に、本実施の形態の作用を、図２に示す
処理ルーチンに沿って説明する。
処理ルーチンに沿って説明する。
【００４１】周辺デバイス１１及びホストＰＣ３１の各
コネクタ２０にケーブル２２が接続されると、ステップ
１００にて、ホストＰＣ３１側から周辺デバイス１１に
対してケーブル２２の電源線を介して電源供給がなされ
電源投入（電源オン）されたか否かを判断し、否定判断
の場合には本ステップ１００を繰り返し、肯定判断の場
合には、次のステップ１０２へ進む。
コネクタ２０にケーブル２２が接続されると、ステップ
１００にて、ホストＰＣ３１側から周辺デバイス１１に
対してケーブル２２の電源線を介して電源供給がなされ
電源投入（電源オン）されたか否かを判断し、否定判断
の場合には本ステップ１００を繰り返し、肯定判断の場
合には、次のステップ１０２へ進む。
【００４２】電源オンされた周辺デバイス１１のＩ／Ｆ
１０では、図３に示すように、電源投入が開始され時点
（Ｔ0）からトランシーバ１４以外の各部に対する電源
供給が開始されて（特性曲線Ａ参照）、その供給電圧値
が所定値Ｖ0となった時点（Ｔ1）で、上記の所定の初期
化処理が開始される。なお、この初期化処理の実行中、
ＦＥＴ１６はオフされており、トランシーバ１４への電
源供給は行われない（特性曲線Ｂ参照）。このことによ
り、周辺デバイス１１とホストＰＣ３１とはケーブル２
２によって物理的に接続されているが、信号線（Ｄ＋ラ
イン、Ｄ−ライン）上を伝送されるデータ信号を中継す
るトランシーバ１４は電源オフの状態であるので、論理
コントローラ１８へのデータ信号の中継がなされないた
め、結果的に、周辺デバイス１１とホストＰＣ３１とは
擬似的に非接続状態となっている。
１０では、図３に示すように、電源投入が開始され時点
（Ｔ0）からトランシーバ１４以外の各部に対する電源
供給が開始されて（特性曲線Ａ参照）、その供給電圧値
が所定値Ｖ0となった時点（Ｔ1）で、上記の所定の初期
化処理が開始される。なお、この初期化処理の実行中、
ＦＥＴ１６はオフされており、トランシーバ１４への電
源供給は行われない（特性曲線Ｂ参照）。このことによ
り、周辺デバイス１１とホストＰＣ３１とはケーブル２
２によって物理的に接続されているが、信号線（Ｄ＋ラ
イン、Ｄ−ライン）上を伝送されるデータ信号を中継す
るトランシーバ１４は電源オフの状態であるので、論理
コントローラ１８へのデータ信号の中継がなされないた
め、結果的に、周辺デバイス１１とホストＰＣ３１とは
擬似的に非接続状態となっている。
【００４３】次のステップ１０２では、実行中の上記初
期化処理が終了したか否かを判断し、否定判断の場合に
は本ステップ１０２を繰り返す。
期化処理が終了したか否かを判断し、否定判断の場合に
は本ステップ１０２を繰り返す。
【００４４】初期化処理が終了すると（図３のＴ2）、
ステップ１０２で肯定判断され、次のステップ１０４へ
進み、ＦＥＴ１６がオンされてトランシーバ１４への電
源供給がなされる（図３の特性曲線Ｂ参照）。これによ
り、トランシーバ１４は、論理コントローラ１８へのデ
ータ信号の中継が可能な状態となる。
ステップ１０２で肯定判断され、次のステップ１０４へ
進み、ＦＥＴ１６がオンされてトランシーバ１４への電
源供給がなされる（図３の特性曲線Ｂ参照）。これによ
り、トランシーバ１４は、論理コントローラ１８へのデ
ータ信号の中継が可能な状態となる。
【００４５】次のステップ１０６では、ホストＰＣ３１
との間でデータ転送を開始する。
との間でデータ転送を開始する。
【００４６】以上により、本実施の形態に係るＩ／Ｆに
よれば、電源投入時の周辺デバイスで実行される所定の
初期化処理が終了するまでの期間、すなわち、周辺デバ
イスがホストＰＣに対して応答できる状態になるまでの
期間、その周辺デバイスを擬似的に非接続状態に設定す
ることで、データ転送開始時における応答エラーを回避
することができ、信頼性の高いデータ転送を行うことが
できる。
よれば、電源投入時の周辺デバイスで実行される所定の
初期化処理が終了するまでの期間、すなわち、周辺デバ
イスがホストＰＣに対して応答できる状態になるまでの
期間、その周辺デバイスを擬似的に非接続状態に設定す
ることで、データ転送開始時における応答エラーを回避
することができ、信頼性の高いデータ転送を行うことが
できる。
【００４７】次に、本実施の形態の変形例について説明
する。
する。
【００４８】図４には、本実施の形態の変形例に係るＩ
／Ｆ１０Ａを備えた周辺デバイス１１Ａの概略構成が示
されている。なお、この周辺デバイス１１Ａにおいて、
上述した本実施の形態に係るＩ／Ｆ１０を備えた周辺デ
バイス１１と同一構成部分には、同一符号を付してその
説明を省略する。また、この周辺デバイス１１Ａは、上
記Ｉ／Ｆ１０と同様に、上述のＵＳＢ２．０規格に準拠
するデバイスである。
／Ｆ１０Ａを備えた周辺デバイス１１Ａの概略構成が示
されている。なお、この周辺デバイス１１Ａにおいて、
上述した本実施の形態に係るＩ／Ｆ１０を備えた周辺デ
バイス１１と同一構成部分には、同一符号を付してその
説明を省略する。また、この周辺デバイス１１Ａは、上
記Ｉ／Ｆ１０と同様に、上述のＵＳＢ２．０規格に準拠
するデバイスである。
【００４９】Ｉ／Ｆ１０Ａは、上述のＦＥＴ１６に替え
て、差動電圧制御部１７を備えている。
て、差動電圧制御部１７を備えている。
【００５０】この差動電圧制御部１７は、上記ＣＰＵ１
２からの制御信号に従って、ケーブル２２の信号線（Ｄ
＋ライン、Ｄ−ライン）における各信号電圧の差である
差動電圧値を所望に設定するためのものであり、Ｄ＋ラ
イン及びＤ−ラインそれぞれに接続され、Ｄ＋ライン及
びＤ−ラインそれぞれの信号電圧を検知すると共に、Ｄ
＋ライン及びＤ−ラインの少なくとも一方における信号
電圧値を、例えば、Ｄ＋ライン及びＤ−ラインのインピ
ーダンス値を可変に設定すること等によって、所望に設
定可能とされている。
２からの制御信号に従って、ケーブル２２の信号線（Ｄ
＋ライン、Ｄ−ライン）における各信号電圧の差である
差動電圧値を所望に設定するためのものであり、Ｄ＋ラ
イン及びＤ−ラインそれぞれに接続され、Ｄ＋ライン及
びＤ−ラインそれぞれの信号電圧を検知すると共に、Ｄ
＋ライン及びＤ−ラインの少なくとも一方における信号
電圧値を、例えば、Ｄ＋ライン及びＤ−ラインのインピ
ーダンス値を可変に設定すること等によって、所望に設
定可能とされている。
【００５１】なお、上述のように、ＵＳＢ２．０規格に
準拠する仕様を有するトランシーバ１４では、接続され
たＤ＋ライン及びＤ−ラインの各信号電圧の差である差
動電圧が所定値（６２５ｍＶ）以上である場合に、ケー
ブル２２が非接続状態にあると判定して、データ転送を
停止するようになっている。
準拠する仕様を有するトランシーバ１４では、接続され
たＤ＋ライン及びＤ−ラインの各信号電圧の差である差
動電圧が所定値（６２５ｍＶ）以上である場合に、ケー
ブル２２が非接続状態にあると判定して、データ転送を
停止するようになっている。
【００５２】このことにより、差動電圧制御部１７によ
るＤ＋ライン及びＤ−ラインにおける差動電圧値の制御
により、ケーブル２２の接続状態判定に応じて、トラン
シーバ１４の信号中継機能をコントロールできる。
るＤ＋ライン及びＤ−ラインにおける差動電圧値の制御
により、ケーブル２２の接続状態判定に応じて、トラン
シーバ１４の信号中継機能をコントロールできる。
【００５３】次に、本変形例の作用を、図５に示す処理
ルーチンに沿って説明する。
ルーチンに沿って説明する。
【００５４】周辺デバイス１１Ａ及びホストＰＣ３１の
各コネクタ２０にケーブル２２が接続されると、ステッ
プ２００にて、ホストＰＣ３１側から周辺デバイス１１
Ａに対してケーブル２２の電源線を介して電源供給がな
され電源投入（電源オン）されたか否かを判断し、否定
判断の場合には本ステップ２００を繰り返し、肯定判断
の場合には、次のステップ２０２へ進む。
各コネクタ２０にケーブル２２が接続されると、ステッ
プ２００にて、ホストＰＣ３１側から周辺デバイス１１
Ａに対してケーブル２２の電源線を介して電源供給がな
され電源投入（電源オン）されたか否かを判断し、否定
判断の場合には本ステップ２００を繰り返し、肯定判断
の場合には、次のステップ２０２へ進む。
【００５５】電源オンされた周辺デバイス１１のＩ／Ｆ
１０Ａでは、各部に対する電源供給が開始されて、その
供給電圧値が所定値となった時点で、上記の所定の初期
化処理が開始される。なお、この初期化処理の実行中、
差動電圧制御部１７によりＤ＋ライン及びＤ−ラインに
おける差動信号電圧が所定値（６２５ｍＶ）以上になる
ように設定されている。このことにより、周辺デバイス
１１とホストＰＣ３１とはケーブル２２によって物理的
に接続されているが、周辺デバイス１１とホストＰＣ３
１とは擬似的に非接続状態に設定され、信号線（Ｄ＋ラ
イン、Ｄ−ライン）上を伝送されるデータ信号は論理コ
ントローラ１８へ中継されない。
１０Ａでは、各部に対する電源供給が開始されて、その
供給電圧値が所定値となった時点で、上記の所定の初期
化処理が開始される。なお、この初期化処理の実行中、
差動電圧制御部１７によりＤ＋ライン及びＤ−ラインに
おける差動信号電圧が所定値（６２５ｍＶ）以上になる
ように設定されている。このことにより、周辺デバイス
１１とホストＰＣ３１とはケーブル２２によって物理的
に接続されているが、周辺デバイス１１とホストＰＣ３
１とは擬似的に非接続状態に設定され、信号線（Ｄ＋ラ
イン、Ｄ−ライン）上を伝送されるデータ信号は論理コ
ントローラ１８へ中継されない。
【００５６】次のステップ２０２では、実行中の上記初
期化処理が終了したか否かを判断し、否定判断の場合に
は本ステップ２０２を繰り返す。
期化処理が終了したか否かを判断し、否定判断の場合に
は本ステップ２０２を繰り返す。
【００５７】初期化処理が終了すると、ステップ２０２
で肯定判断され、次のステップ２０４へ進み、差動電圧
制御部１７によりＤ＋ライン及びＤ−ラインにおける差
動信号電圧が所定値（６２５ｍＶ）未満の電圧値（例え
ば、約４００ｍＶ）に設定され、周辺デバイス１１及び
ホストＰＣ３１間の擬似的な非接続状態設定が解除され
る。これにより、トランシーバ１４では、論理コントロ
ーラ１８へのデータ信号の中継が可能な状態となる。
で肯定判断され、次のステップ２０４へ進み、差動電圧
制御部１７によりＤ＋ライン及びＤ−ラインにおける差
動信号電圧が所定値（６２５ｍＶ）未満の電圧値（例え
ば、約４００ｍＶ）に設定され、周辺デバイス１１及び
ホストＰＣ３１間の擬似的な非接続状態設定が解除され
る。これにより、トランシーバ１４では、論理コントロ
ーラ１８へのデータ信号の中継が可能な状態となる。
【００５８】次のステップ２０６では、ホストＰＣ３１
との間でデータ転送を開始する。
との間でデータ転送を開始する。
【００５９】以上により、本変形例に係るＩ／Ｆによれ
ば、上述した本実施の形態と同様に、電源投入時の周辺
デバイスで実行される所定の初期化処理が終了するまで
の期間、すなわち、周辺デバイスがホストＰＣに対して
応答できる状態になるまでの期間、その周辺デバイスを
擬似的に非接続状態に設定することで、データ転送開始
時における応答エラーを回避することができ、信頼性の
高いデータ転送を行うことができる。
ば、上述した本実施の形態と同様に、電源投入時の周辺
デバイスで実行される所定の初期化処理が終了するまで
の期間、すなわち、周辺デバイスがホストＰＣに対して
応答できる状態になるまでの期間、その周辺デバイスを
擬似的に非接続状態に設定することで、データ転送開始
時における応答エラーを回避することができ、信頼性の
高いデータ転送を行うことができる。
【００６０】なお、上述した実施の形態及びその変形例
では、図１及び図４に示すように、Ｉ／Ｆ１０（１０
Ａ）に設けられたＣＰＵ１２によってＦＥＴ１６のスイ
ッチング制御、及び差動電圧制御部１７の制御を行って
いるが、これに限らず、Ｉ／Ｆ１０（１０Ａ）に前記Ｃ
ＰＵ１２を設けずに、周辺デバイス１１（１１Ａ）の図
示しないメインＣＰＵから直接、ＦＥＴ１６のスイッチ
ング制御、及び差動電圧制御部１７の制御を行うように
してもよい。また、Ｉ／Ｆ１０（１０Ａ）において、周
辺デバイス１１（１１Ａ）のメインＣＰＵ或いはＩ／Ｆ
１０（１０Ａ）のＣＰＵ１２に接続された出力ポートデ
バイスを別途設け、当該出力ポートデバイスのポートを
ＦＥＴ１６のゲート或いは差動電圧制御部１７に接続
し、前記メインＣＰＵ或いはＣＰＵ１２側から出力ポー
トデバイスを介して、ＦＥＴ１６のスイッチング制御、
及び差動電圧制御部１７の制御を行うようにしてもよ
い。
では、図１及び図４に示すように、Ｉ／Ｆ１０（１０
Ａ）に設けられたＣＰＵ１２によってＦＥＴ１６のスイ
ッチング制御、及び差動電圧制御部１７の制御を行って
いるが、これに限らず、Ｉ／Ｆ１０（１０Ａ）に前記Ｃ
ＰＵ１２を設けずに、周辺デバイス１１（１１Ａ）の図
示しないメインＣＰＵから直接、ＦＥＴ１６のスイッチ
ング制御、及び差動電圧制御部１７の制御を行うように
してもよい。また、Ｉ／Ｆ１０（１０Ａ）において、周
辺デバイス１１（１１Ａ）のメインＣＰＵ或いはＩ／Ｆ
１０（１０Ａ）のＣＰＵ１２に接続された出力ポートデ
バイスを別途設け、当該出力ポートデバイスのポートを
ＦＥＴ１６のゲート或いは差動電圧制御部１７に接続
し、前記メインＣＰＵ或いはＣＰＵ１２側から出力ポー
トデバイスを介して、ＦＥＴ１６のスイッチング制御、
及び差動電圧制御部１７の制御を行うようにしてもよ
い。
【００６１】
【発明の効果】以上説明したように、本発明によれば、
接続判定手段による信号線の各信号伝送路における信号
電圧値に基づく接続状態判定によって、デバイス間が信
号線で接続されたと判定された場合に、接続制御手段の
制御によって、デバイスが信号送受信可能な状態へ移行
するまでの間、信号中継手段の機能を無効にして、デバ
イス間が信号線により相互に接続されている状態でも擬
似的な非接続状態とするようにしたので、各デバイス間
の接続状態を適切に認識して、信頼性の高いデータ転送
を行うことができるインターフェース装置を提供でき
る、という優れた効果を有する。
接続判定手段による信号線の各信号伝送路における信号
電圧値に基づく接続状態判定によって、デバイス間が信
号線で接続されたと判定された場合に、接続制御手段の
制御によって、デバイスが信号送受信可能な状態へ移行
するまでの間、信号中継手段の機能を無効にして、デバ
イス間が信号線により相互に接続されている状態でも擬
似的な非接続状態とするようにしたので、各デバイス間
の接続状態を適切に認識して、信頼性の高いデータ転送
を行うことができるインターフェース装置を提供でき
る、という優れた効果を有する。
【図１】 本発明の実施の形態に係るインターフェース
装置の概略構成を説明するための図である。
装置の概略構成を説明するための図である。
【図２】 本発明の実施の形態に係る接続確立処理の流
れを示すフローチャートである。
れを示すフローチャートである。
【図３】 本発明の実施の形態に係るトランシーバ及び
トランシーバ以外の装置における電源電圧値の時間的変
化を説明するための図である。
トランシーバ以外の装置における電源電圧値の時間的変
化を説明するための図である。
【図４】 本発明の実施形態の変形例に係るインターフ
ェース装置の概略構成を説明するための図である。
ェース装置の概略構成を説明するための図である。
【図５】 本発明の実施形態の変形例に係る接続確立処
理の流れを示すフローチャートである。
理の流れを示すフローチャートである。
【図６】 （Ａ）、（Ｂ）、及び（Ｃ）は、従来の周辺
デバイスの概略構成を説明するための図である。
デバイスの概略構成を説明するための図である。
１０、１０Ａ インターフェース装置
１１、１１Ａ 周辺デバイス
１２ ＣＰＵ
１４ トランシーバ
１６ ＦＥＴ
１８ 論理コントローラ
１７ 差動電圧制御部
２０ コネクタ
２２ ケーブル
３１ ホストＰＣ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 園部 賢一
埼玉県岩槻市府内３丁目７番１号 富士ゼ
ロックス株式会社岩槻事業所内
(72)発明者 高橋 陽太
埼玉県岩槻市府内３丁目７番１号 富士ゼ
ロックス株式会社岩槻事業所内
(72)発明者 江戸川 和也
埼玉県岩槻市府内３丁目７番１号 富士ゼ
ロックス株式会社岩槻事業所内
(72)発明者 金子 智一
埼玉県岩槻市府内３丁目７番１号 富士ゼ
ロックス株式会社岩槻事業所内
Claims (4)
- 【請求項１】 少なくとも１対の信号伝送路を有する信
号線により相互に接続されたデバイス間における信号送
受信を仲介するインターフェース装置であって、 前記デバイス間にて前記信号線を介して授受される電気
信号を中継する信号中継手段と、 前記信号線の各信号伝送路における信号電圧値に基づい
て、前記信号線による前記デバイス間の接続状態を判定
する接続判定手段と、 前記接続判定手段により前記デバイス間が接続されてい
ると判定された場合に、前記デバイスが信号送受信可能
な状態へ移行するまでの間、前記信号中継手段の機能を
無効にするように制御する接続制御手段と、 を有するインターフェース装置。 - 【請求項２】 少なくとも１対の信号伝送路を有する信
号線により相互に接続されたデバイス間における信号送
受信を仲介するインターフェース装置であって、 前記デバイス間にて前記信号線を介して授受される電気
信号を中継する信号中継手段と、 前記信号線の各信号伝送路における信号電圧値に基づい
て、前記信号線による前記デバイス間の接続状態を判定
する接続判定手段と、 前記接続判定手段により前記デバイス間が接続されてい
ると判定された場合に、前記デバイスが信号送受信可能
な状態へ移行するまでの間、前記信号中継手段への電源
供給を停止するように制御する接続制御手段と、 を有するインターフェース装置。 - 【請求項３】 少なくとも１対の信号伝送路を有する信
号線により相互に接続されたデバイス間における信号送
受信を仲介するインターフェース装置であって、 前記信号線の各信号伝送路における信号電圧値の差であ
る差動電圧値が所定値域内である場合にのみ、前記デバ
イス間にて前記信号線を介して授受される電気信号を中
継する信号中継手段と、 前記信号線の各信号伝送路における信号電圧値に基づい
て、前記信号線による前記デバイス間の接続状態を判定
する接続判定手段と、 前記接続判定手段により前記デバイス間が接続されてい
ると判定された場合に、前記デバイスが信号送受信可能
な状態へ移行するまでの間、前記信号線の各信号伝送路
における前記差動電圧値を前記所定値域外に設定するよ
うに制御する接続制御手段と、 を有するインターフェース装置。 - 【請求項４】 前記各手段は、Ｕｎｉｖｅｒｓａｌ Ｓ
ｅｒｉａｌ Ｂｕｓ（ＵＳＢ）規格に準拠した仕様を有
することを特徴とする請求項１乃至請求項３の何れか１
項に記載のインターフェース装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001380281A JP2003186584A (ja) | 2001-12-13 | 2001-12-13 | インターフェース装置 |
| US10/314,310 US7010640B2 (en) | 2001-12-13 | 2002-12-09 | Interface apparatus for mediating sending and receiving signals between devices connected by a signal line |
| CN02156714.XA CN1285022C (zh) | 2001-12-13 | 2002-12-12 | 接口装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001380281A JP2003186584A (ja) | 2001-12-13 | 2001-12-13 | インターフェース装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003186584A true JP2003186584A (ja) | 2003-07-04 |
Family
ID=19187133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001380281A Pending JP2003186584A (ja) | 2001-12-13 | 2001-12-13 | インターフェース装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7010640B2 (ja) |
| JP (1) | JP2003186584A (ja) |
| CN (1) | CN1285022C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210041A (ja) * | 2007-02-23 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 半導体装置、再生装置及びその制御方法 |
| JP2012022477A (ja) * | 2010-07-13 | 2012-02-02 | Ricoh Co Ltd | 通信ユニット及び情報処理装置 |
| WO2016203973A1 (ja) * | 2015-06-15 | 2016-12-22 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、及び、制御方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190714B2 (en) * | 2002-12-23 | 2007-03-13 | Lsi Logic Corporation | Peripheral device receiver detection in a high noise environment |
| US7305038B2 (en) * | 2002-12-23 | 2007-12-04 | Lsi Corporation | Peripheral device receiver detection in a high noise environment |
| KR100557437B1 (ko) * | 2003-06-12 | 2006-03-07 | 삼성전자주식회사 | Ｔｖ신호 수신모듈을 장착한 휴대용 컴퓨터 |
| JP4660140B2 (ja) * | 2004-08-18 | 2011-03-30 | セイコーエプソン株式会社 | データ転送制御システム、電子機器及びプログラム |
| US7383452B2 (en) * | 2005-04-07 | 2008-06-03 | Research In Motion Limited | Electronic device and method for initiating powering-up of a processor in the electronic device |
| JP4973036B2 (ja) * | 2005-08-08 | 2012-07-11 | セイコーエプソン株式会社 | ホストコントローラ |
| CN101682334A (zh) * | 2007-05-03 | 2010-03-24 | 快捷半导体有限公司 | 捕捉串行化/去串行化键区数据并重新生成键区接口的方法和电路 |
| CN101887151B (zh) * | 2010-04-19 | 2014-04-23 | 威盛电子股份有限公司 | 光收发模块及系统和光收发方法 |
| US9470644B2 (en) * | 2013-11-18 | 2016-10-18 | Qualcomm Incorporated | Devices and methods for facilitating USB charger detection |
| US9711983B2 (en) * | 2014-04-09 | 2017-07-18 | Blackberry Limited | Device, system and method for charging a battery |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11194993A (ja) | 1998-01-06 | 1999-07-21 | Alps Electric Co Ltd | Ｕｓｂコントローラ |
| JP3022467B2 (ja) | 1998-03-04 | 2000-03-21 | ブラザー工業株式会社 | インタフェース装置 |
| JP2000293479A (ja) | 1999-04-07 | 2000-10-20 | Sony Corp | 周辺装置及びそれを用いた信号伝送装置 |
| US6601124B1 (en) * | 2000-02-14 | 2003-07-29 | International Business Machines Corporation | Universal interface for selectively coupling to a computer port type and method therefor |
| TW512232B (en) * | 2001-05-08 | 2002-12-01 | Prolific Technology Inc | USB connection-detection circuitry and operation methods of the same |
-
2001
- 2001-12-13 JP JP2001380281A patent/JP2003186584A/ja active Pending
-
2002
- 2002-12-09 US US10/314,310 patent/US7010640B2/en not_active Expired - Fee Related
- 2002-12-12 CN CN02156714.XA patent/CN1285022C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210041A (ja) * | 2007-02-23 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 半導体装置、再生装置及びその制御方法 |
| JP2012022477A (ja) * | 2010-07-13 | 2012-02-02 | Ricoh Co Ltd | 通信ユニット及び情報処理装置 |
| WO2016203973A1 (ja) * | 2015-06-15 | 2016-12-22 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、及び、制御方法 |
| US11119964B2 (en) | 2015-06-15 | 2021-09-14 | Sony Semiconductor Solutions Corporation | Communication device and control method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1424641A (zh) | 2003-06-18 |
| US7010640B2 (en) | 2006-03-07 |
| US20030115400A1 (en) | 2003-06-19 |
| CN1285022C (zh) | 2006-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7268561B2 (en) | USB attach detection for USB 1.1 and USB OTG devices | |
| US7765344B2 (en) | Apparatus and method for dynamically providing hub or host operations | |
| US6363085B1 (en) | Universal serial bus repeater | |
| US7193442B2 (en) | USB 1.1 for USB OTG implementation | |
| JP5055489B2 (ja) | 通信バス用双方向単線式割り込みライン | |
| CN102315576B (zh) | 电缆内的电力分发 | |
| CN106104504B (zh) | 用于usb集线器的双模式端口上的断开连接检测的系统及方法 | |
| US20060045112A1 (en) | Device operable as a host | |
| CN112639753B (zh) | 聚合带内中断 | |
| JP2003186584A (ja) | インターフェース装置 | |
| US20070028127A1 (en) | Universal serial bus system, and method of driving the same | |
| EP1139226A1 (en) | Method of emulating an attachment and detachment of a USB device | |
| CN101004729A (zh) | Usb装置及具有该usb装置的数据处理系统 | |
| CN104321757A (zh) | 设备连接检测 | |
| US9940277B2 (en) | Multi-channel peripheral interconnect supporting simultaneous video and bus protocols | |
| US20220206983A1 (en) | Low Power Embedded USB2 (eUSB2) Repeater | |
| US10579569B2 (en) | Universal serial bus type-C interface circuit and pin bypass method thereof | |
| JPH10301899A (ja) | 電子機器及びインタフェース回路 | |
| US20130254440A1 (en) | Devices and methods for transmitting usb termination signals over extension media | |
| US20190042521A1 (en) | Asymmetrical embedded universal serial bus (eusb) link | |
| CN112732608B (zh) | 电路装置、电子设备以及移动体 | |
| JP2008146651A (ja) | 周辺デバイスを非破壊的に切断する装置 | |
| JP2001306413A (ja) | Ｕｓｂ通信デバイス | |
| US12105663B2 (en) | Circuit device, electronic apparatus, and vehicle | |
| KR20120019188A (ko) | Ｕｓｂ 호스트 및 ｕｓｂ 디바이스 간의 전환이 가능한 멀티미디어 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |