CN112732608B - 电路装置、电子设备以及移动体 - Google Patents
电路装置、电子设备以及移动体 Download PDFInfo
- Publication number
- CN112732608B CN112732608B CN202011160721.0A CN202011160721A CN112732608B CN 112732608 B CN112732608 B CN 112732608B CN 202011160721 A CN202011160721 A CN 202011160721A CN 112732608 B CN112732608 B CN 112732608B
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- detection
- host
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/10—Measuring sum, difference or ratio
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
电路装置、电子设备以及移动体,该电路装置包含作为USB的HS模式的发送电路的HS驱动器、和进行USB的切断检测的切断检测电路。切断检测电路包含:保持电路,其在HS驱动器发送了主机啁啾时,测量并保持作为USB的DP信号和DM信号中的一方的信号的电压电平信息的第1电压电平信息;判定电压生成电路,其根据第1电压电平信息,生成第1判定电压;以及检测电路,其根据第1判定电压,进行USB的切断检测并输出切断检测信号。
Description
技术领域
本发明涉及电路装置、电子设备以及移动体等。
背景技术
在USB(Universal Serial Bus:通用串行总线)中,为了判断器件设备是否被卸下而进行切断检测。在专利文献1中,公开了进行这样的USB的切断检测的通信装置。专利文献1的通信装置具有:基准电压生成电路,其输出根据控制信号而变化的基准电压;差分放大电路,其放大输入信号,并将根据控制信号而变化的差分输出信号输出到插座;以及切断检测电路。基准电压生成电路将基准电压输出到切断检测电路,该基准电压比插座被端接时的差分振幅电压大,比插座被敞开时的差分振幅电压小。而且,切断检测电路在USB的差分振幅电压为基准电压以上的情况下,输出切断检测信号。在该专利文献1中公开了如下内容:在基于控制信号使差分输出信号的电压电平上升的情况下,与此对应地,使作为切断检测的判定电压的基准电压的电压电平上升。
专利文献1:日本特开2011-129042号公报
在近年来的主机设备或器件设备中,设备的内部电阻增大。在专利文献1中,无法设定还能够应对这样的设备的内部电阻增大的、切断检测的判定电压。因此,由于设备的内部电阻增大等原因,有可能进行切断的误检测。
发明内容
本公开的一个方式涉及一种电路装置,其包含:HS驱动器,其是USB的HS模式的发送电路;以及切断检测电路,其进行所述USB的切断检测,所述切断检测电路包含:第1保持电路,其在所述HS驱动器发送了主机啁啾时,测量并保持第1电压电平信息,所述第1电压电平信息是所述USB的DP信号和DM信号中的一方的信号的电压电平信息;第1判定电压生成电路,其根据所述第1电压电平信息,生成第1判定电压;以及检测电路,其根据所述第1判定电压进行所述USB的切断检测,并输出切断检测信号。
此外,本公开的一个方式涉及包含上述电路装置的电子设备。
另外,本公开的一个方式涉及包含上述电路装置的移动体。
附图说明
图1是本实施方式的电路装置的结构例。
图2是电路装置的具体结构例。
图3是主机和器件的连接结构例。
图4是主机和器件的连接结构例。
图5是由于在送出波上叠加反射波而产生的问题点的说明图。
图6是由于在送出波上叠加反射波而产生的问题点的说明图。
图7是没有进行器件切断时的SOF波形。
图8是进行了器件切断且线缆长度较短时的SOF波形例。
图9是进行了器件切断且线缆长度较长时的SOF波形例。
图10是主机和器件连接后的时刻波形图。
图11是基于FS模式的主机啁啾(chirp)J的电流路径的说明图。
图12是基于FS模式的主机啁啾K的电流路径的说明图。
图13是基于HS模式的主机啁啾J的电流路径的说明图。
图14是基于HS模式的主机啁啾K的电流路径的说明图。
图15是切断检测电路的第1结构例。
图16是切断检测电路的第2结构例。
图17是切断检测电路的第3结构例。
图18是本实施方式的电路装置的结构例。
图19是包含电路装置的主机设备的结构例。
图20是电路装置的详细结构例。
图21是说明电路装置的动作的时序波形图。
图22是说明电路装置的动作的时序波形图。
图23是电子设备的结构例。
图24是移动体的结构例。
标号说明
3:主机;4:供电控制IC;5:保护部件;6:USB连接器;7:器件;10:电路装置;11、12:物理层电路;14:总线开关电路;18:处理电路;19:HS握手控制电路;20、21:HS驱动器;22、23:电流源;24、25:FS驱动器;26、27:HS接收器;28、29:FS接收器;30、31:切断检测电路;39、40:保持电路;41、42:保持寄存器;44:A/D转换电路;50:保持电路;51、52:保持寄存器;54:A/D转换电路;59、60:判定电压生成电路;62:运算电路;64:D/A转换电路;70:判定电压生成电路;72:运算电路;74:D/A转换电路;79、80:检测电路;81、82:比较电路;84:输出电路;88:总线监视电路;90:FS驱动器;100:下行端口电路;110:控制电路;150:电路装置;160:HS驱动器;162:电流源;170:FS驱动器;206:汽车;207:车体;209:车轮;210:控制装置;220:车载设备;300:电子设备;320:存储器;330:操作界面;340:通信接口;350:外围器件;400:主机设备;410:主机控制器;412:电流源;414:切断检测电路;420:调节器;424:保护部件;450:USB线缆;452:插座;454、456:插头;458、462:插座;464、466:插头;468:插座;500:器件设备;510:器件控制器;512:电流源;520:调节器;524:总线开关IC;BS1、BS2:总线;LFSA、LFSB、LHSA、LHSB:保持信号;RFSA、RFSB:FS接收信号;RHSA、RHSB:HS接收信号;TFSA、TFSB:FS发送信号;THSA、THSB:HS发送信号;CKJA、CKJB:输出信号;ADP、ADM:A/D转换值;DGP、DGM、DQP、DQM:运算值;DP1、DP2:检测值;DR1、DR2、DR3、DR4:驱动器电路;HSDIS:切断检测信号;LDP、LDM:信号线;RD1、RD2:下拉电阻;RS1、RS2、RS3、RS4:终端电阻;RU:上拉电阻;S1、S2、S3、S4:检测信号;SW1~SW4、SWH1、SWH2、SWU:开关;TM1、TM2、TP1、TP2:端子;VJP、VJM:判定电压;VDP、VDP1、VDP2、VDM、VDM1、VDM2:检测值。
具体实施方式
以下,对本实施方式进行说明。另外,以下说明的本实施方式并不对权利要求的记载内容进行不恰当的限定。并且,本实施方式中说明的结构不一定全部都是必需结构要件。
另外,在图1~图17中,主要说明电路装置10的切断检测电路30的结构和动作。在图1~图17中,以电路装置10设置在主机上的情况为例进行说明。另一方面,在图18~图22中,对包含物理层电路11、12和总线开关电路14的结构的电路装置10进行说明。在图18~图22中,电路装置10设置在主机和器件之间。
1.电路装置
图1示出本实施方式的电路装置10的结构例。该电路装置10是设置于USB的主机的主机侧电路装置。另一方面,电路装置150是设置于USB的器件的器件侧电路装置。电路装置10、150例如是由半导体电路实现的集成电路装置(IC)。
如图1所示,本实施方式的电路装置10包含HS驱动器20和切断检测电路30。电路装置10还可以包含FS驱动器90、终端电阻RS1、RS2以及下拉电阻RD1、RD2。
HS驱动器20是USB的HS(High Speed:高速)模式的发送电路,是向DP信号、DM信号的信号线LDP、LDM输出驱动电流的电流驱动器。DP信号、DM信号是USB的差分输出信号,是成为差分对的信号。HS驱动器20包含电流源22。电流源22例如通过恒流电路等实现。HS驱动器20还可以包含选择将来自电流源22的送电电流即驱动电流输出到信号线LDP、LDM中的哪一个的开关等。
切断检测电路30是进行USB的切断检测的电路。具体地说,切断检测电路30是检测从USB卸下器件设备的器件切断的电路。切断检测电路30通过检测DP信号、DM信号的电压电平来检测器件切断。
FS驱动器90是USB的FS(Full Speed:全速)模式的发送电路,是对信号线LDP、LDM进行电压驱动的电压驱动器。FS驱动器90包含对信号线LDP进行驱动的驱动器电路DR1和对信号线LDM进行驱动的驱动器电路DR2。另外,FS驱动器90是也用于LS(Low Speed:低速)的、FS和LS兼用的驱动器。
终端电阻RS1、RS2被设置在信号线LDP、LDM与FS驱动器90的驱动器电路DR1、DR2的输出节点之间。终端电阻RS1、RS2的电阻值为45Ω。当FS驱动器90向终端电阻RS1、RS2的一端输出低电平(GND电平)时,终端电阻RS1、RS2作为终端电阻发挥功能。下拉电阻RD1、RD2被设置在信号线LDP、LDM与GND节点之间。另外,终端电阻RS1、RS2、下拉电阻RD1、RD2可以不内置在电路装置10中,也可以是电路装置10的外置部件。
器件侧的电路装置150包含HS驱动器160、FS驱动器170、终端电阻RS3、RS4、上拉电阻RU以及开关SWU。HS驱动器160是USB的HS模式的发送电路,利用电流源162对信号线LDP、LDM进行电流驱动。终端电阻RS3、RS4被设置在信号线LDP、LDM与FS驱动器170的驱动器电路DR3、DR4的输出节点之间。上拉电阻RU和开关SWU设置在电源节点和信号线LDP之间。
并且在本实施方式中,切断检测电路30包含保持电路40、判定电压生成电路60和检测电路80。保持电路40是第1保持电路,判定电压生成电路60是第1判定电压生成电路。保持电路40在HS驱动器20发送了主机啁啾时,测量并保持USB的DP信号和DM信号中的一方的信号的电压电平信息、即第1电压电平信息。并且判定电压生成电路60基于所保持的第1电压电平信息来生成第1判定电压,检测电路80基于所生成的第1判定电压来检测USB的切断,并且输出切断检测信号。
即,如利用后述的图10详细说明的那样,在线缆连接后的总线复位期间,主机侧的HS驱动器20输出主机啁啾的信号。此时,保持电路40测量DP信号和DM信号中的一方的信号的电压电平,并且保持所测量的电压电平的信息、即第1电压电平信息。判定电压生成电路60基于保持电路40所保持的第1电压电平信息进行例如规定的运算处理,由此决定第1判定电压的电压电平,并将所决定的电压电平的第1判定电压输出到检测电路80。检测电路80根据该第1判定电压,进行USB的切断检测。例如,进行USB的切断检测,即、检测在HS通信时是否发生了卸下器件设备的器件切断。具体地说,通过进行DP信号和第1判定电压的电压比较、或DM信号和第1判定电压的电压比较,进行USB的切断检测。然后,当通过切断检测而检测出器件切断时,使切断检测信号成为有效电平并输出。这样,在本实施方式中,根据发送主机啁啾时的DP信号和DM信号中的一方的信号的电压电平的测量结果,生成作为切断检测的判定电压的第1判定电压,并使用该第1判定电压进行USB的切断检测。由此,能够设定当前连接条件下的、适当的切断检测的判定电压。因此,例如在对USB设备附加各种部件那样的连接结构中,也能够防止在器件连接中进行切断的误检测而维持稳定的连接状态。
图2示出本实施方式的电路装置10的具体结构例。在图2中,电路装置10作为USB的主机控制器进行动作。另外,电路装置10也可以是USB集线器的电路装置。在这种情况下,在电路装置10中进一步设置上行端口电路即可。
电路装置10包含下行端口电路100和控制电路110。控制电路110是进行下行端口电路100的控制等的电路。控制电路110可以通过基于门阵列等自动配置布线的ASIC(Application Specific Integrated Circuit:专用集成电路)、或者MPU或CPU等处理器来实现。控制电路110执行作为USB的主机控制器或集线器进行动作用的各种控制处理、信号处理。例如,在电路装置10是主机控制器的情况下,控制电路110进行依照EHCI(EnhancedHost Controller Interface:增强型主机控制器接口)、XHCI(Extensible HostController Interface:可扩展主机控制器接口)、OHCI(Open Host ControllerInterface:开放式主机控制器接口)或UHCI(Universal Host Controller Interface:通用主机控制器接口)等方式的主机处理。另外,也可以进行依照供应商专有标准的主机处理。另外,在电路装置10是USB的集线器的电路装置的情况下,进行事务转换处理或集线器重复逻辑处理等。
下行端口电路100包含作为下行用的端口电路的物理层电路PHY1、PHY2···PHYn。物理层电路PHY1、PHY2···PHYn经由USB与器件设备DEV1、DEV2···DEVn连接。图1的HS驱动器20、切断检测电路30、FS驱动器90等设置在这各个物理层电路PHL1~PHYn中。另外,物理层电路PHL1~PHYn除了HS驱动器20、切断检测电路30、FS驱动器90以外,还可以包含作为HS模式的接收电路的HS接收器、作为FS模式的接收电路的FS接收器、作为单端的接收电路的单端接收器等。另外,下行端口电路100进行将经由USB接收到的串行数据转换为并行数据的串行/并行转换处理、将并行数据转换为串行数据的并行/串行转换处理、NRZI的处理等链路层的处理。
接着,详细说明USB的切断检测的问题。图3示出USB设备中的器件连接时的结构例。主机设备400的DP、DM的信号线从设置在主机控制器410内的45Ω的终端电阻RS1、RS2经由DP、DM的端子TP1、TM1布线到A型插座452的DP、DM的端子。另外,设置在终端电阻RS1、RS2的一端与GND节点之间的开关SW1、SW2由图1中的FS驱动器90实现。此外,在主机控制器410中,设置有选择将来自电流源412的驱动电流输出到DP、DM的信号线中的哪一个的开关SWH1、以及进行USB的切断检测的切断检测电路414。另外,在主机设备400中设置有生成VBUS电压的调节器420。
器件设备500的DP、DM的信号线从设置在器件控制器510内的45Ω的终端电阻RS3、RS4经由DP、DM的端子TP2、TM2布线到B型插座458的DP、DM的端子。并且,USB线缆450的A型插头454连接到主机设备400,USB线缆450的B型插头456连接到器件设备500。另外,设置在终端电阻RS3、RS4的一端与GND节点之间的开关SW3、SW4由图1中的FS驱动器170实现。此外,在器件控制器510中设置有开关SWH2,该开关SWH2选择将来自电流源512的驱动电流输出到DP、DM的信号线中的哪一个。此外,在器件设备500中设置有调节器520,该调节器520根据VBUS的电压生成3.3V的电压。另外,在本实施方式中,将主机设备400和主机控制器410适当地简称为主机,将器件设备500和器件控制器510适当地简称为器件。
在图3的结构例中,当设电路基板上的布线电阻和USB线缆450的内部电阻为0Ω时,USB的DP、DM信号线的HS分组的振幅如下。
即,在连接器件时,来自主机设备400的电流源412的驱动电流流向主机设备400的终端电阻RS1、RS2和器件设备500的终端电阻RS3、RS4双方。因此,HS分组的振幅为((45Ω×45Ω)/(45Ω+45Ω))×17.78mA=22.5Ω×17.78mA=400.05mV。另一方面,在切断器件时,来自电流源412的驱动电流仅流向主机设备400的终端电阻RS1、RS2,因此HS分组的振幅为45Ω×17.78mA=800.1mV。
并且,在主机控制器410中设置有在HS通信时检测器件设备500的切断的切断检测电路414。该切断检测电路414判定切断的切断检测电平VDIS在USB标准中被规定为525mV<VDIS<625mV。因此,通过将切断检测电路414的切断检测的判定电压设定在切断检测电平VDIS的范围、即525mV~625mV的范围内,能够进行器件设备500的切断检测。即,在连接了器件设备500的情况下,SOF(Start of Frame:帧开始)分组的EOP(End of Packet:分组结束)的振幅例如为400mV,因此切断检测电路414判定为没有检测出器件切断。另一方面,在器件设备500的连接被切断的情况下,由于EOP的振幅例如为800mV,所以切断检测电路414判定为检测出器件切断。另外,在本实施方式中,将SOF分组适当地记载为SOF。
另一方面,近年来,对USB设备的电路基板设置有各种部件。图4示出这样的USB设备中的器件连接时的结构例。主机设备400的DP信号线从终端电阻RS1经由DP端子TP1、供电控制IC 422和保护部件424布线到C型插座462的DP正面用端子和DP背面用端子。主机设备400的DM信号线从终端电阻RS2经由DM端子TM1、供电控制IC 422和保护部件424布线到插座462的DM正面用端子和DM背面用端子。
作为主机设备400的供电控制IC 422,使用基于USB的BC标准(Battery ChargingSpecification:电池充电规格)的供电控制IC,在进行USB的连接之前主机和器件通过专用协议进行供给电力的决定。主机设备400的保护部件424使用以静电保护、电源短路保护、接地短路保护等为目的的保护部件。
器件设备500的DP信号线从终端电阻RS3经由DP端子TP2、供电控制IC 522和总线开关IC 524布线到C型插座468的DP正面用端子和DP背面用端子。器件设备500的DM信号线从终端电阻RS4经由DM端子TM2、供电控制IC 522和总线开关IC 524布线到插座468的DM正面用端子和DM背面用端子。
器件设备500的供电控制IC 522与主机设备400的供电控制IC 422同样,用于进行供给电力的决定。器件设备500的总线开关IC 524用于选择插座468的正面用端子(DP的正面/DM的正面)和背面用端子(DP的背面/DM的背面)中的任意一个。并且,USB线缆450的C型插头464连接到主机设备400,USB线缆450的C型插头466连接到器件设备500。
在图4的结构例中,与图3的结构例相比,由于对主机和器件之间的DP、DM的信号线追加了各种部件,所以除了终端电阻RS1、RS2、RS3、RS4之外,还需要考虑这些部件的内部电阻。
在图4的结构例中,当假设安装在主机设备400和器件设备500中的各部件的内部电阻为20Ω时,USB的DP、DM信号线的HS分组的振幅如下。
即,在连接器件时,驱动电流流过主机设备400和器件设备500双方的终端电阻RS1、RS2、RS3、RS4以及部件的内部电阻。因此,HS分组的振幅为((45Ω×(45Ω+20Ω+20Ω))/(45Ω+(45Ω+20Ω+20Ω)))×17.78mA=29.423Ω×17.78mA=523.14mV。另一方面,在切断器件时,来自电流源412的驱动电流仅流向主机设备400的终端电阻RS1、RS2,因此HS分组的振幅为45Ω×17.78mA=800.1mV。
并且,如上所述,切断检测电路414判定切断的切断检测电平VDIS被规定为525mV<VDIS<625mV。因此,图4的结构例中,在将切断检测电路414的切断检测的判定电压设定在切断检测电平的下限值即525mV附近的情况下,在器件连接时,SOF的EOP的振幅如上所述达到523.14mV,因此在器件连接中可能进行切断的误检测。进而,在为了补偿USB线缆450引起的信号电平的衰减、主机控制器410将驱动电流增大为大于17.78mA的情况下,EOP的振幅进一步增大,因此进行切断的误检测的可能性变高。
为了防止这样的切断的误检测,考虑将切断检测的判定电压设定在切断检测电平的上限值即625mV附近,但在该情况下相反地,由于依赖于USB线缆450的线缆长度的反射波的影响,切断检测有可能在器件切断时不起作用。图5~图8是关于依赖于线缆长度的反射波的影响的说明图。这里的器件切断假设是在图3的结构例中从器件设备500的插座458拔出USB线缆450的插头456的状态。此时,主机设备400处于与USB线缆450连接的状态。
当由于器件切断而失去45Ω终端的HS终端时,对主机检测的SOF的EOP叠加反射波。图5示出了USB线缆450的线缆长度较短、且反射波的延迟DEL=DEL1较小的情况,图6示出了线缆长度较长、且反射波的延迟DEL=DEL2较大的情况。在图5中,由于线缆长度较短、且延迟DEL较小,所以在主机的送出波的EOP和反射波的EOP之间存在时间上的叠加部位VLP1。并且,在该叠加部位VLP1处,由于EOP的信号振幅不降低,因此主机能够检测出器件切断。另一方面,在图6中,由于线缆长度较长、且延迟DEL较大,所以在主机的送出波的EOP和反射波的EOP之间不存在叠加部位。并且在图6中,主机的送出波的EOP和反射波的SYNC、PID在叠加部位VLP2处叠加。因此,在叠加部位VLP2处,EOP的信号振幅不能直流地上升,主机有可能无法检测出器件切断。
图7是没有进行器件切断时的SOF波形的例子。在图7中,没有进行器件切断,通过器件的45Ω终端的HS终端,成为阻抗匹配的状态,所以不产生反射波。而且,通过HS终端,主机的SOF的送出波的EOP的信号振幅V1例如成为400mV左右。
图8是进行器件切断、且USB线缆450的线缆长度比较短时的SOF波形的例子。在图8中,由于阻抗不匹配,H1所示的反射波叠加在送出波的EOP上。在图8中,如上述图5所示,送出波的EOP和反射波的EOP在叠加部位VLP1处叠加。而且,由于送出波的EOP的信号振幅V3超过了切断检测电平,所以主机能够检测出器件切断。
另一方面,图9是进行器件切断、且USB线缆450的线缆长度较长时的SOF波形的例子。在图9中,由于阻抗不匹配,H2所示的反射波叠加在送出波上。在图9中,如上述图6所示,送出波的EOP和反射波的SYNC、PID在叠加部位VLP2处叠加。由此,送出波的EOP的信号振幅V4降低,不能保持原来的切断时的振幅800mV,而接近切断检测电平的上限值即625mV。因此,在将切断检测电路414中的切断检测的判定电压设定在切断检测电平的上限值即625mV附近的情况下,主机有可能无法检测出器件切断。
如上所述,在USB设备中,切断检测电平的最佳判定电压根据安装在主机设备400以及器件设备500上的部件的内部电阻、用于连接的USB线缆450的长度等各种条件而不同。另一方面,由于USB标准是通用的通信标准,所以在各种条件下对主机设备400连接器件设备500,根据该连接条件,产生虽然连接了器件设备500但错误地检测出器件切断、或者虽然切断了器件设备500的连接但无法检测出器件切断等问题。
为了解决以上那样的问题,图1所示的本实施方式的电路装置10包含HS驱动器20和切断检测电路30,切断检测电路30包含保持电路40、判定电压生成电路60和检测电路80。而且,保持电路40在HS驱动器20发送主机了啁啾时,保持USB的DP信号和DM信号中的一方的信号的电压电平信息、即第1电压电平信息。即,保持电路40保持在后述的图10中说明的主机啁啾时的DP信号和DM信号中的一方的信号的第1电压电平信息。并且判定电压生成电路60基于所保持的第1电压电平信息,生成判定电压。即,通过基于DP信号和DM信号中的一方的信号的第1电压电平信息进行规定的运算处理,生成第1判定电压,并将生成的第1判定电压输出到检测电路80。然后,检测电路80基于该第1判定电压进行USB的切断检测,并输出切断检测信号。这样,将HS通信前的主机啁啾时的DP信号或DM信号的电压电平信息保持在保持电路40中,可使用根据所保持的电压电平信息生成的判定电压,进行HS通信时的USB的切断检测。因此,如在图3~图9中说明的那样,即使在安装于主机设备400或器件设备500中的部件的内部电阻、USB线缆450的长度等连接条件发生了变化的情况下,也能够生成与此时的连接条件对应的最佳判定电压来进行USB的切断检测。因此,能够设定与连接条件对应的最佳的切断检测的判定电压,能够防止误检测出器件切断、或者不能适当地检测器件切断等问题的发生。
2.切断检测的判定电压
接着,详细说明切断检测的判定电压的设定。首先,使用图10的时序波形图说明主机与器件连接后的动作。
在连接主机和器件的线缆连接后、进行USB连接前,主机、器件的供电控制IC通过作为专用协议的BC协议,决定从主机向器件供给的供给电力(时刻t1)。
器件为了通知向主机的连接,通过将1.5kΩ的上拉电阻接通,将USB的DP信号线设为3.3V(FS_J),并转移到FS空闲(时刻t2)。主机通过检测出该状态,判断为连接了器件。
主机在开始与所连接的器件的通信时,将终端电阻接通,由此使USB的DP、DM的信号线成为0V(SE0),开始总线复位(时刻t3)。器件通过检测出该状态,判断为器件的连接被主机识别出。
器件为了对主机通知为HS对应,通过将电流源连接到DM的信号线侧,使DM的信号线成为800mV,并送出器件啁啾K(时刻t4)。主机通过检测出该状态,判断为所连接的器件为HS对应。
主机在开始与器件的HS连接时,通过将电流源交替地连接到DP的信号线侧和DM的信号线侧,使DP、DM的信号线交替地成为800mV,并送出主机啁啾K/J(FS)(时刻t6)。器件通过检测该状态,判断为器件为HS对应这一情况被主机识别出。
器件为了对主机通知可进行HS通信,使终端电阻接通,由此、DP、DM的信号线的高电位侧的电压电平被设定为400mV,示出主机啁啾K/J(HS)(时刻t7)。主机通过检测该状态,判断为所连接的器件可进行HS通信。
主机在开始与器件的HS通信时,停止主机啁啾K/J(HS),由此使DP、DM的信号线为0V(SE0),结束总线复位(时刻t8)。之后,主机通过向器件发送包含SOF的各种HS分组,执行与器件的HS通信。
接着,关注图10的时刻波形中的主机啁啾K/J的部分,使用图11~图14说明各状态下的电流路径。另外,主机的下拉电阻和器件的上拉电阻与终端电阻相比电阻值较大,对啁啾波形的影响轻微,因此不包含在各状态下的电流路径的说明中。另外,在图11~图14中、RP1、RP2表示设置在USB的路径上的部件的内部电阻。并且在本实施方式中,将图10的时刻t6~t7的主机啁啾作为FS模式下的主机啁啾,记载为主机啁啾K(FS)、主机啁啾J(FS)、主机啁啾K/J(FS)等。并且将时刻t7~t8的主机啁啾作为HS模式的主机啁啾,记载为主机啁啾K(HS)、主机啁啾J(HS)、主机啁啾K/J(HS)等。这是因为,在时刻t7,确定了主机和器件双方与HS对应,USB的传输模式从FS模式转移到HS模式。
图11表示USB的DP的信号线被设定为800mV的主机啁啾J(FS)的状态下的电流路径。在该状态下,主机使终端电阻RS1、RS2接通,器件(FS模式)的终端电阻RS3、RS4断开,主机的电流源22与DP侧连接。因此,如图11所示,成为来自电流源22的作为恒定电流的驱动电流IDC仅流过主机的DP侧的终端电阻RS1的电流路径。在此,通过搭载在主机或器件上的供电控制IC、保护部件等各部件的路径不包含在图11的电流路径中,因此这各个部件的内部电阻不影响主机啁啾J(FS)的振幅。另外,主机接通终端电阻RS1、RS2是指主机的FS驱动器90将终端电阻RS1、RS2的一端设为低电平。器件接通终端电阻RS3、RS4是指器件的FS驱动器170将终端电阻RS3、RS4的一端设为低电平。
图12表示USB的DM信号线被设定为800mV的主机啁啾K(FS)状态下的电流路径。在该状态下,主机使终端电阻RS1、RS2接通,器件(FS模式)的终端电阻RS3、RS4断开,主机的电流源22与DM侧连接。因此,如图12所示,成为驱动电流IDC仅流过主机的DM侧的终端电阻RS2的电流路径。在此,通过搭载在主机或器件上的供电控制IC、保护部件等各部件的路径不包含在图12的电流路径中,因此这各个部件的内部电阻不影响主机啁啾K(FS)的振幅。
图13表示USB的DP的信号线被设定为400mV的主机啁啾J(HS)的状态下的电流路径。在该状态下,主机使终端电阻RS1、RS2接通,器件(HS模式)使终端电阻RS3、RS4接通,主机的电流源22与DP侧连接。因此,成为驱动电流IDC流向主机和器件的DP侧的终端电阻RS1、RS3的电流路径。在此,通过搭载在主机或器件上的供电控制IC、保护部件等各部件的路径包含在图13的电流路径中,因此这各个部件的内部电阻在使主机啁啾J(HS)的振幅增大的方向上产生影响。
图14表示USB的DM信号线被设定为400mV的主机啁啾K(HS)状态的电流路径。在该状态下,主机使终端电阻RS1、RS2接通,器件(HS模式)使终端电阻RS3、RS4接通,主机的电流源22与DM侧连接。因此,成为驱动电流IDC流向主机和器件的DM侧的终端电阻RS2、RS4的电流路径。在此,通过搭载在主机或器件上的供电控制IC、保护部件等各部件的路径包含在图14的电流路径中,因此这各个部件的内部电阻在使主机啁啾K(HS)的振幅增大的方向上产生影响。
对在以上的图11~图14中说明的各主机状态的电流路径进行比较,主机啁啾K/J(FS)状态和主机啁啾K/J(HS)状态的差异是器件的终端电阻RS3、RS4断开还是接通的差异。此外,从主机观察到的器件的终端电阻RS3、RS4的有无在HS通信时的器件切断前后时也同样产生,但此时的电流路径可以说相当于以下的电流路径。
即,HS通信时的器件切断前的DP的电流路径相当于图13的主机啁啾J(HS)状态的电流路径。HS通信时的器件切断前的DM的电流路径相当于图14的主机啁啾K(HS)状态的电流路径。
另一方面,HS通信时的器件切断后的DP的电流路径相当于图11的主机啁啾J(FS)状态的电流路径。HS通信时的器件切断后的DM的电流路径相当于图12的主机啁啾K(FS)状态的电流路径。
在主机和器件的连接中,通常,主机的电流源22的电流值始终恒定,在主机啁啾时和HS通信时不产生差异。在具有用于扩大振幅的电流调整功能的主机中,也可以在器件连接前静态地进行电流源22的电流值调整,而在器件连接状态下不使电流值动态地变动。另外,在主机和器件的连接中,连接主机和器件的USB线缆的结构始终相同,不能改变。进而,主机和器件的终端电阻、以及设置在USB的DP、DM信号线上的供电控制IC、保护部件等各部件的内部电阻的电阻值在主机和器件的连接中也始终恒定。
根据这些状况,在主机啁啾时和HS通信时,作为电流路径的条件的电流值和电阻值相同,所以认为振幅也相同。这里,考虑到电流路径的关联性,可以说器件切断前后的HS分组振幅相当于以下值。
即,器件切断前的DP侧的HS分组振幅相当于图10的时刻t7~t8、图13所示的主机啁啾J(HS)的振幅。器件切断前的DM侧的HS分组振幅相当于图10的时刻t7~t8、图14所示的主机啁啾K(HS)的振幅。
另一方面,器件切断后的DP侧的HS分组振幅相当于图10的时刻t6~t7、图11所示的主机啁啾J(FS)的振幅。器件切断后DM侧的HS分组振幅相当于图10的时刻t6~t7、图12所示的主机啁啾K(FS)的振幅。
如上所述,通过在连接主机和器件之后测量各主机啁啾的振幅,能够掌握HS通信时的器件切断前后的HS分组的振幅。即,通过测量图10的时刻t6~t8的主机啁啾的振幅,能够掌握时刻t8之后的HS通信时的器件切断前后的HS分组的振幅。然后,根据所掌握的HS分组振幅,能够估计在当前连接条件下为最佳切断检测电平的判定电压。
因此,在本实施方式中,在主机与器件连接后,保持电路40测量并保持图10的时刻t6~t8的主机啁啾中的DP信号、DM信号的电压电平信息。然后,判定电压生成电路60根据所保持的电压电平信息,生成成为当前连接条件下的最佳切断检测电平的判定电压。然后,检测电路80根据所生成的判定电压,进行图10的时刻t8之后的HS通信时的USB的器件切断检测。由此,能够使用当前连接条件下的最佳判定电压来检测USB的器件切断。
3.切断检测电路
接着,说明切断检测电路30的详细结构例。另外以下,假设DP信号和DM信号中的一方的信号是DP信号、另一方的信号是DM信号来进行说明。但是,也可以是该一方的信号是DM信号,另一方的信号是DP信号。
图15示出切断检测电路30的第1结构例。切断检测电路30包含保持电路40、判定电压生成电路60和检测电路80。并且,检测电路80包含比较电路81。比较电路81对判定电压生成电路60生成的判定电压VJP、与DP信号和DM信号中的一方的信号即DP信号的电压进行比较。然后,检测电路80根据比较电路81的比较结果,输出切断检测信号HSDIS。保持电路40是第1保持电路,判定电压生成电路60是第1判定电压生成电路,判定电压VJP是第1判定电压,比较电路81是第1比较电路。例如,保持电路40将图10的时刻t6~t8的HS模式或FS模式下的主机啁啾的电压电平信息保持为例如检测值VDP。检测值VDP例如是表示HS模式或FS模式下的主机啁啾振幅的电压值的数字值。然后,判定电压生成电路60根据保持电路40所保持的检测值VDP进行求出判定电压VJP的运算,并将求出的判定电压VJP输出到检测电路80。然后,检测电路80例如比较DP信号的电压和判定电压VJP,例如在DP信号的电压超过了判定电压VJP的情况下,将切断检测信号HSDIS设为有效电平而输出。例如,输出作为有效电平的高电平的切断检测信号HSDIS。此外,检测电路80例如比较DM信号的电压和判定电压VJP,例如在DM信号的电压超过判定电压VJP的情况下,能够将切断检测信号HSDIS设为有效电平而输出。如果设置这样的比较电路81,则通过根据主机啁啾的电压电平信息设定的判定电压、与DP信号和DM信号中的一方的信号的电压的比较,能够检测出器件切断并输出切断检测信号HSDIS。
另外,在本实施方式中,保持电路40保持的主机啁啾例如是HS模式的主机啁啾。即,在图10的时刻t7~t8、HS驱动器20发送了HS模式的主机啁啾时,保持电路40保持HS模式下的主机啁啾的电压电平信息,判定电压生成电路60将与所保持的电压电平信息对应的判定电压VJP输出到检测电路80。
例如,保持电路40测量并保持送出在图13中说明的HS模式的主机啁啾J的、DP信号的电压电平信息。在HS模式的主机啁啾J中,DP信号的电压电平被设定为400mV,但如图4所示那样在USB的路径上设置有部件的情况下,由于该部件的内部电阻的原因,DP信号的电压电平上升为高于400mV。此外,由于USB线缆的内部电阻,DP信号的电压电平也上升。并且,在DP信号的电压电平由于部件等的内部电阻而上升为高于400mV的情况下,基于DP信号的电压电平信息生成的判定电压VJP也上升。因此,通过测量HS模式的主机啁啾的电压电平信息来生成判定电压VJP,能够生成与设置在USB路径上的部件等的内部电阻对应的最佳判定电压VJP,从而实现USB的适当的切断检测。
另外,保持电路40也可以测量并保持送出在图14中说明的HS模式的主机啁啾K的、DM信号的电压电平信息。此时,判定电压生成电路60生成与HS模式的主机啁啾K的电压电平信息对应的判定电压,检测电路80根据所生成的判定电压进行USB的切断检测。
另外,如图15所示,保持电路40包含保持寄存器41。保持寄存器41是第1保持寄存器,将HS驱动器20发送了HS模式的主机啁啾作为主机啁啾时的、一方的信号即DP信号的电压电平信息作为检测值VDP1进行保持。DP信号的电压电平信息是第1电压电平信息,检测值VDP1是第1检测值。然后,判定电压生成电路60基于检测值VDP1,生成作为第1判定电压的判定电压VJP。
这样,能够将图10的时刻t7~t8的HS模式的主机啁啾中的DP信号的电压电平信息作为第1检测值即检测值VDP1保持在保持寄存器41中。然后,根据所保持的检测值VDP1生成判定电压VJP,进行USB的切断检测。由此,能够测量HS模式的主机啁啾的电压电平信息,生成判定电压VJP。因此,能够生成与设置在USB路径上的部件等的内部电阻对应的最佳判定电压VJP,从而实现USB的适当的切断检测。
另外,保持电路40包含保持寄存器42。保持寄存器42是第2保持寄存器,将HS驱动器20发送了FS模式的主机啁啾作为主机啁啾时的、一方的信号即DP信号的电压电平信息作为检测值VDP2进行保持。DP信号的电压电平信息是第1电压电平信息,检测值VDP2是第2检测值。然后,判定电压生成电路60根据在图10的时刻t7~t8的HS模式的主机啁啾中保持在保持寄存器41中的检测值VDP1、和在时刻t6~t7的FS模式的主机啁啾中保持在保持寄存器42中的检测值VDP2,生成作为第1判定电压的判定电压VJP。
这样,可以将HS模式的主机啁啾中的DP信号的电压电平信息作为检测值VDP1保持在保持寄存器41中,将FS模式的主机啁啾中的DP信号的电压电平信息作为检测值VDP2保持在保持寄存器42中。然后,根据保持寄存器41、42所保持的检测值VDP1、VDP2生成判定电压VJP,进行USB的切断检测。因此,能够测量HS模式的主机啁啾中的DP信号的电压电平信息、和FS模式的主机啁啾中的DP信号的电压电平信息双方来生成判定电压VJP,能够实现USB的适当的切断检测。
即,如上所述,图10的时刻t7~t8的HS模式的主机啁啾振幅相当于器件切断前的HS分组的振幅,时刻t6~t7的FS模式的主机啁啾振幅相当于器件切断后的HS分组的振幅。因此,根据图15的结构,能够将与器件切断前的HS分组的振幅对应的HS模式的主机啁啾的电压电平信息作为检测值DP1保持在保持寄存器41中。此外,能够将与器件切断后的HS分组的振幅对应的FS模式的主机啁啾的电压电平信息作为检测值DP2保持在保持寄存器42中。因此,判定电压生成电路60能够基于与器件切断前的HS分组的振幅对应的检测值DP1、和与器件切断后的HS分组的振幅对应的检测值DP2来生成判定电压VJP。其结果,例如能够将判定电压VJP设定为器件切断前的HS分组的振幅的电压与器件切断后的HS分组的振幅的电压的中间电压,能够设定更适当的判定电压VJP来执行USB的切断检测。
图16示出切断检测电路30的第2结构例。在图16中,除了图15的结构之外,切断检测电路30还包含保持电路50和判定电压生成电路70。保持电路50是第2保持电路,判定电压生成电路70是第2判定电压生成电路。保持电路50在HS驱动器20发送了主机啁啾时,测量并保持DP信号和DM信号中的另一方的信号的电压电平信息即第2电压电平信息。在图16中,保持电路50将作为另一方的信号的、DM信号的电压电平信息保持为第2电压电平信息。判定电压生成电路70基于保持电路50所保持的第2电压电平信息,生成判定电压VJM。判定电压VJM是第2判定电压。并且,检测电路80根据作为第1判定电压的判定电压VJP、和作为第2判定电压的判定电压VJM,进行USB的切断检测,并输出切断检测信号HSDIS。例如,检测电路80通过进行DP信号的电压与判定电压VJP的电压比较、以及DM信号的电压与判定电压VJM的电压比较,进行USB的切断检测,并输出切断检测信号HSDIS。
这样,能够使用基于DP信号的电压电平信息的判定电压VJP、和基于DM信号的电压电平信息的判定电压VJM双方,实现USB的切断检测。因此,与仅使用DP信号和DM信号中的一方的信号的电压电平信息的情况相比,能够实现更准确且适当的USB的切断检测。
此外,在图16中,检测电路80包含比较电路81、比较电路82和输出电路84。比较电路81是第1比较电路,比较电路82是第2比较电路。例如,比较电路81对DP信号、DM信号中的一方的信号即DP信号的电压与第1判定电压即判定电压VJP进行比较。然后,将比较结果信号VCP输出到输出电路84。例如,比较电路81在DP信号的电压超过了判定电压VJP的情况下,将比较结果信号VCP设为有效电平,并输出到输出电路84。例如,输出高电平的比较结果信号VCP。比较电路82比较DP信号、DM信号中的另一方的信号即DM信号的电压和第2判定电压即判定电压VJM。然后,将比较结果信号VCM输出到输出电路84。例如,当DM信号的电压超过了判定电压VJM的情况下,比较电路82将比较结果信号VCM设为有效电平,并输出到输出电路84。例如,输出高电平的比较结果信号VCM。然后,输出电路84根据来自比较电路81、82的比较结果信号VCP、VCM,输出切断检测信号HSDIS。例如,当比较结果信号VCP、VCM中的任意一方变为了有效电平时,输出电路84将切断检测信号HSDIS设为有效电平并输出。例如,输出作为有效电平的高电平的切断检测信号HSDIS。
这样,在HS通信时,将DP信号的电压和DM信号的电压双方与判定电压进行比较,进行USB的切断检测,所以能够实现更可靠的器件的切断检测。例如,在DP信号的电压超过了判定电压VJP的情况下,比较结果信号VCP成为有效电平,由此切断检测信号HSDIS成为有效电平,检测出器件切断。此外,在DM信号的电压超过了判定电压VJM的情况下,比较结果信号VCM成为有效电平,由此切断检测信号HSDIS成为有效电平,检测出器件切断。因此,与仅将DP信号和DM信号中的一方的信号的电压与判定电压进行比较的情况相比,能够更可靠地检测出器件切断。
另外,在图16中,保持电路50包含保持寄存器51。保持寄存器51是第3保持寄存器,将HS驱动器20发送了HS模式的主机啁啾作为主机啁啾时的、另一方的信号即DM信号的电压电平信息作为检测值VDM1进行保持。检测值VDM1是第3检测值。然后,判定电压生成电路70根据检测值VDM1,生成作为第2判定电压的判定电压VJM。
这样,能够测量HS模式的主机啁啾中的DM信号的电压电平信息,生成判定电压VJM。因此,能够生成与设置在USB路径上的部件等的内部电阻对应的最佳判定电压VJM,从而实现USB的适当的切断检测。
另外,保持电路50包含保持寄存器52。保持寄存器52是第4保持寄存器,将HS驱动器20发送了FS模式的主机啁啾作为主机啁啾时的、另一方的信号即DM信号的电压电平信息作为检测值VDM2进行保持。检测值VDM2是第4检测值。然后,判定电压生成电路70根据在HS模式的主机啁啾中保持寄存器51所保持的检测值VDM1、和在FS模式的主机啁啾中保持寄存器52所保持的检测值VDM2,生成作为第2判定电压的判定电压VJM。
这样,能够将HS模式的主机啁啾中的DM信号的电压电平信息作为检测值VDM1保持在保持寄存器51中,将FS模式的主机啁啾中的DM信号的电压电平信息作为检测值VDM2保持在保持寄存器52中。然后,根据保持寄存器51、52所保持的检测值VDM1、VDM2生成判定电压VJM,进行USB的切断检测。因此,能够测量HS模式的主机啁啾中的DM信号的电压电平信息、和FS模式的主机啁啾中的DM信号的电压电平信息双方来生成判定电压VJM,能够实现USB的适当的切断检测。
图17示出切断检测电路30的第3结构例。在图17中,保持电路40包含A/D转换电路44和保持寄存器41、42。判定电压生成电路60包含运算电路62和D/A转换电路64。保持电路50包含A/D转换电路54和保持寄存器51、52。判定电压生成电路70包含运算电路72和D/A转换电路74。检测电路80包含比较电路81、82和输出电路84。另外,图17的切断检测电路30还包含总线监视电路88。
A/D转换电路44测量作为DP信号的信号振幅的电压电平信息并进行A/D转换,输出A/D转换值ADP。保持寄存器41将HS模式的主机啁啾时的A/D转换值ADP作为检测值VDP1进行保持。具体地说,保持寄存器41在HS模式的主机啁啾时,将由来自总线监视电路88的检测信号S1所指示的时刻下的A/D转换值ADP作为检测值VDP1进行保持。保持寄存器42将FS模式的主机啁啾时的A/D转换值ADP作为检测值VDP2进行保持。具体地说,在FS模式的主机啁啾时,将由来自总线监视电路88的检测信号S2所指示的时刻的A/D转换值ADP作为检测值VDP2进行保持。运算电路62进行基于检测值VDP1、VDP2的运算处理,求出切断检测判定用的运算值DQP。D/A转换电路64通过对运算值DQP进行D/A转换来生成判定电压VJP,并输出到比较电路81。
A/D转换电路54测量作为DM信号的信号振幅的电压电平信息并进行A/D转换,输出A/D转换值ADM。保持寄存器51保持HS模式的主机啁啾时的A/D转换值ADM作为检测值VDM1。具体而言,保持寄存器51在HS模式的主机啁啾时,将由来自总线监视电路88的检测信号S3所指示的时刻下的A/D转换值ADM作为检测值VDM1进行保持。保持寄存器52将FS模式的主机啁啾时的A/D转换值ADM作为检测值VDM2进行保持。具体地,在FS模式的主机啁啾时,将来自总线监视电路88的检测信号S4所指示的时刻的A/D转换值ADM作为检测值VDM2进行保持。运算电路72进行基于检测值VDM1、VDM2的运算处理,求出切断检测判定用的运算值DQM。D/A转换电路74通过对运算值DQM进行D/A转换来生成判定电压VJM,并输出到比较电路82。
比较电路81将在SOF的EOP的时刻成为DP信号的信号振幅的电压与判定电压VJP进行比较。然后,比较电路81在DP信号的电压超过了判定电压VJP的情况下,将比较结果信号VCP设为高电平并输出。比较电路82将在SOF的EOP的时刻成为DM信号的信号振幅的电压与判定电压VJM进行比较。然后,当DM信号的电压超过了判定电压VJM的情况下,比较电路82将比较结果信号VCM设为高电平并输出。输出电路84包含NOR电路NOR和反相电路INV。当比较结果信号VCP、VCM中的任意一个成为了作为有效电平的高电平时,将切断检测信号HSDIS设为高电平并输出。
总线监视电路88监视USB的信号状态。例如,通过监视DP、DM的信号线的电压电平等,实现USB的总线状态的监视动作。然后,根据监视结果,将检测信号S1、S2、S3、S4输出到保持电路40、50。保持电路40根据来自总线监视电路88的检测信号S1、S2,进行DP信号的第1电压电平信息即检测值VDP1、VDP2的保持。保持电路50根据来自总线监视电路88的检测信号S3、S4,进行DM信号的第2电压电平信息即检测值VDM1、VDM2的保持。
具体地说,总线监视电路88在HS模式的主机啁啾时,将检测信号S1、S3设为有效电平。例如,在HS模式的主机啁啾期间的给定时刻,使检测信号S1、S3变化为高电平等有效电平。由此,保持寄存器41保持HS模式的主机啁啾时的DP信号的第1电压电平信息作为检测值VDP1。另外,保持寄存器51保持HS模式的主机啁啾时的DM信号的第2电压电平信息作为检测值VDM1。另外,总线监视电路88在FS模式的主机啁啾时,将检测信号S2、S4设为有效电平。例如在FS模式的主机啁啾期间的给定时刻,使检测信号S2、S4变化为有效电平。由此,保持寄存器42保持FS模式的主机啁啾时的DP信号的第1电压电平信息作为检测值VDP2。另外,保持寄存器52保持FS模式的主机啁啾时的DM信号的第2电压电平信息作为检测值VDM2。
这样,总线监视电路88监视USB的信号状态,在进行主机啁啾的期间使检测信号S1、S2、S3、S4成为有效电平,由此使保持电路40、50进行保持动作,能够保持信号DP、DM的电压电平信息。
此外,如图17所示,保持电路40包含输入DP信号、DM信号中的一方的信号即DP信号的A/D转换电路44。而且,保持寄存器41将来自A/D转换电路44的A/D转换值ADP作为检测值VDP1进行保持。A/D转换电路44是第1A/D转换电路,检测值VDP1是第1检测值。例如,保持寄存器41在来自总线监视电路88的检测信号S1成为有效电平的时刻,将A/D转换值ADP作为检测值VDP1进行保持。这样,A/D转换电路44将DP信号的电压电平转换为数字的A/D转换值ADP,保持寄存器41能够将该数字的A/D转换值ADP保持为检测值VDP1。而且,判定电压生成电路60的运算电路62能够使用该数字检测值VDP1等,执行用于生成判定电压VJP的运算处理。
同样,保持寄存器42将来自A/D转换电路44的A/D转换值ADP作为检测值VDP2进行保持。检测值VDP2是第2检测值。例如,保持寄存器42在来自总线监视电路88的检测信号S2成为有效电平的时刻,将A/D转换值ADP作为检测值VDP2进行保持。
此外,保持电路50包含输入DP信号、DM信号中的另一方的信号即DM信号的A/D转换电路54。而且,保持寄存器51将来自A/D转换电路54的A/D转换值ADM作为检测值VDM1进行保持。A/D转换电路54是第2A/D转换电路,检测值VDM1是第3检测值。例如,保持寄存器51在来自总线监视电路88的检测信号S3成为有效电平的时刻,将A/D转换值ADM作为检测值VDM1进行保持。这样,A/D转换电路54将DM信号的电压电平转换为数字的A/D转换值ADM,保持寄存器51能够将该数字的A/D转换值ADM保持为检测值VDM1。而且,判定电压生成电路70的运算电路72能够使用该数字检测值VDM1等,执行用于生成判定电压VJM的运算处理。
同样,保持寄存器52将来自A/D转换电路54的A/D转换值ADM作为检测值VDM2进行保持。检测值VDM2是第4检测值。例如,保持寄存器52在来自总线监视电路88的检测信号S4成为有效电平的时刻,将A/D转换值ADM作为检测值VDM2进行保持。
判定电压生成电路60还包含运算电路62和D/A转换电路64。运算电路62进行用于根据检测值VDP1来求出判定电压VJP的运算处理。即,判定电压VJP根据检测值VDP1来决定。更具体地说,判定电压VJP根据检测值VDP1和检测值VDP2来决定。然后,D/A转换电路64通过对运算电路62的运算值DQP进行D/A转换来输出判定电压VJP。判定电压VJP是第1判定电压。另外,运算值DQP是运算电路62的运算结果值,是与判定电压VJP对应的数字值。这样,通过运算电路62进行基于数字检测值VDP1等的数字运算处理,输出与判定电压VJP对应的运算值DQP,通过D/A转换电路64对该运算值DQP进行D/A转换,能够将判定电压VJP输出到检测电路80。
判定电压生成电路70还包含运算电路72和D/A转换电路74。运算电路72进行用于根据检测值VDM1等来求出判定电压VJM的运算处理。即,判定电压VJM根据检测值VDM1来决定。更具体地说,判定电压VJM根据检测值VDM1和检测值VDM2来决定。然后,D/A转换电路74通过对运算电路72的运算值DQM进行D/A转换来输出判定电压VJM。判定电压VJM是第2判定电压。另外,运算值DQM是运算电路72的运算结果数据,是与判定电压VJM对应的数字值。
接着,对本实施方式的动作进行更具体的说明。在本实施方式中,设置有用于检测USB的总线状态为怎样的状态的总线监视电路88,在器件连接后开始主机啁啾时,按照每个主机啁啾输出检测信号S1~S4。另外通常,FS模式的主机啁啾K/J被反复2~3次,HS模式的主机啁啾K/J被反复任意次数,但在此,如果各检测信号S1~S4的输出次数分别为1次以上,则不管输出次数和输出时刻如何都可以。
另外,在DP的信号线上设置有A/D转换电路44。而且,从总线监视电路88输出HS模式的主机啁啾J的检测信号S1时的检测值VDP1被保持在保持寄存器41中,输出FS模式的主机啁啾J的检测信号S2时的检测值VDP2被保持在保持寄存器42中。同样,在DM的信号线上设置有A/D转换电路54。而且,输出HS模式的主机啁啾J的检测信号S3时的检测值VDM1被保持在保持寄存器51中,输出FS模式的主机啁啾J的检测信号S4时的检测值VDM2被保持在保持寄存器52中。
在DP的信号线中,如利用图13所说明的那样,器件切断前的HS分组的振幅相当于HS模式的主机啁啾J的振幅APH,并且如利用图11所说明的那样,器件切断后的HS分组的振幅相当于FS模式的主机啁啾J的振幅APF。因此,将DP侧的切断检测的判定电压VJP设定为大于APH且小于APF的电压。因此,运算电路62计算满足APH<VJP<APF的最佳值的运算值DQP。
此外,在DM的信号线中,如利用图14所说明的那样,器件切断前的HS分组的振幅相当于HS模式的主机啁啾K的振幅AMH,并且如利用图12所说明的那样,器件切断后的HS分组的振幅相当于FS模式的主机啁啾K的振幅AMF。因此,将DM侧的切断检测的判定电压VJM设定为大于AMH且小于AMF的电压。因此,运算电路72计算满足AMH<VJM<AMF的最佳值的运算值DQM。
然后,DP侧的D/A转换电路64对DP侧的切断检测电平的运算值DQP进行D/A转换,由此生成DP侧的判定电压VJP,在SOF的EOP的时刻,比较电路81对DP的信号振幅和判定电压VJP进行比较。由此,能够以根据主机啁啾计算出的最佳切断检测电平进行DP侧的切断检测判定。
同样,DM侧的D/A转换电路74对DM侧的切断检测电平的运算值DQM进行D/A转换,由此生成DM侧的判定电压VJM,在SOF的EOP的时刻,比较电路82对DM的信号振幅和判定电压VJM进行比较。由此,能够以根据主机啁啾计算出的最佳切断检测电平进行DM侧的切断检测判定。
当DP侧的比较电路81的比较结果信号VCP和DM侧的比较电路82的比较结果信号VCM中的任意一个成为了作为有效电平的高电平时,切断检测信号HSDIS也成为高电平,所以主机视作器件被切断,能够进行之后的处理。
这里,判定电压VJP、VJM例如能够通过VJP=((APH+APF)/2)-70、VJM=((AMH+AMF)/2)-70这样的运算式求出。例如运算电路62、72进行基于该运算式的运算处理。
例如,在USB的路径上没有设置部件、从而不存在部件的内部电阻的情况下,HS模式的主体啁啾K/J的振幅APH、AMH为((45Ω×45Ω)/(45Ω+45Ω))×17.78mA=400.05mV,约为400mV。另外,FS模式的主机啁啾K/J的振幅APF、AMF约为800mV。因此,作为判定电压,生成VJP=VJM=((400+800)/2)-70=530mV。因此,判定电压VJP、VJM进入基于USB标准的切断检测电平VDIS的范围即525mV<VDIS<625mV内。
另一方面,假设在USB的路径上设置有部件,对DP、DM的信号线分别附加了作为部件的内部电阻的40Ω。此时,HS模式的主机啁啾K/J的振幅APH、AMH为((45Ω×(45Ω+40Ω+40Ω))/(45Ω+(45Ω+40Ω+40Ω)))×17.78mA=588.31mV,约为588mV。另外,FS模式的主机啁啾K/J的振幅APF、AMF约为800mV。因此,产生VJP=VJM=((588+800)/2)-70=624mV作为判定电压。因此,判定电压VJP、VJM进入基于USB标准的切断检测电平VDIS的范围即525mV<VDIS<625mV内。
另外,在本实施方式中,在DP侧生成DP侧的判定电压VJP,在DM侧生成DM侧的判定电压VJM,并作为比较电路81、82中的比较用的电压而输入。在通常的USB设备中,由于DP和DM路径对称,所以双方的终端电阻以及部件的内部电阻相等。此外,由于在DP和DM中电流源也是共用的,所以DP侧的主机啁啾J和DM侧的主机啁啾K的振幅不会产生大的差异。因此,还能够实施如下变形:不单独地生成DP侧和DM侧双方的判定电压,而仅生成某一方的判定电压,将该判定电压作为双方的比较电路81、82的比较用的电压而输入。
此外,在本实施方式中,根据器件的终端电阻断开时的FS模式的主机啁啾的振幅、和器件的终端电阻接通时的HS模式的主机啁啾的振幅,计算器件切断的检测值,生成判定电压。近年来的USB设备的结构中的主要课题是,由于附加在USB的路径上的部件的内部电阻,器件连接时的HS分组的振幅增大,由此如果将切断检测电平设定在下限525mV附近,则在器件连接中进行切断的误检测。另一方面,如果主机不增大驱动电流,则切断器件之后的HS分组的振幅与以往结构的情况相比不变,并且此时的振幅不直接影响切断的误检测操作,因此,不一定需要反映在器件切断的检测值中。因此,还能够实施如下变形:不考虑与器件切断后的振幅相当的FS模式的主机啁啾的振幅,而根据与器件切断前的振幅相当的HS模式的主机啁啾的振幅来附加余量,由此计算器件切断的检测值并生成判定电压。
并且,在本实施方式中,使用A/D转换电路取得主机啁啾的电压电平,使用运算电路计算器件切断的检测值,使用D/A转换电路生成判定电压。在这样的结构中,能够进行高精度的控制,但由于电路规模的增大,成本增大。因此,还能够实施设为如下的简单电路结构的变形:使用多个比较器来判定主机啁啾的电压电平处于哪个电压范围,并根据其判定结果来调整判定电压。
4.具有物理层电路、总线开关电路的电路装置
图18表示本实施方式的电路装置10的结构例。该电路装置10包含物理层电路11、12和总线开关电路14。另外,电路装置10可以包含处理电路18。物理层电路11例如是第1物理层电路,物理层电路12例如是第2物理层电路。
在物理层电路11上连接USB标准的总线BS1。在物理层电路12上连接USB标准的总线BS2。总线BS1例如是第1总线,总线BS2例如是第2总线。物理层电路11、12分别由物理层的模拟电路构成。物理层的模拟电路例如是作为发送电路的HS驱动器和FS驱动器、作为接收电路的HS接收器和FS接收器、各种检测电路、上拉电阻电路等。另外,将经由USB接收到的串行数据转换成并行数据的串行/并行转换电路、将并行数据转换成串行数据的并行/串行转换电路、弹性缓冲器、NRZI电路等相当于链路层的电路包含在处理电路18中。例如,相当于USB的收发器宏单元中的链路层等的电路包含在处理电路18中,HS、FS的驱动器、接收器、检测电路等模拟电路包含在物理层电路11、12中。
总线BS1例如是连接主机的总线,总线BS2例如是连接器件的总线。但是,本实施方式不限于这样的连接结构,也可以对应于在总线BS1上连接器件、在总线BS2上连接主机的连接方式。总线BS1和BS2是USB标准的总线,包含作为构成差分信号的第1、第2信号的信号DP、DM的信号线。总线BS1、BS2可以包含电源VBUS、GND的信号线。USB标准在广义上是给定的数据传输的标准。
总线开关电路14的一端与总线BS1连接,另一端与总线BS2连接。然后,使总线BS1和总线BS2之间的连接接通或断开。即,使总线BS1和总线BS2电连接或不电连接。使总线BS1和总线BS2之间的连接接通或断开是指,例如使设置在总线BS1的DP、DM的信号线和总线BS2的DP、DM的信号线之间的开关元件等接通或断开。另外,本实施方式中的电路间的连接、总线或信号线与电路的连接是电连接。所谓电连接是能够传递电信号地连接,是能够通过电信号传递信息的连接。电连接例如可以是经由信号线或有源元件等的连接。
具体而言,总线开关电路14在第1期间使总线BS1和总线BS2之间的连接接通。即,总线开关电路14具有设置在总线BS1和总线BS2之间的开关元件,在第1期间,该开关元件接通。由此,与总线BS1连接的主机和与总线BS2连接的器件能够通过USB的总线直接进行USB的信号传输。另外,作为开关元件,例如设置有信号DP用的第1开关元件和信号DM用的第2开关元件。另外,主机例如是主控制器,器件例如是外围器件。此外,总线开关电路14在第2期间使总线BS1和总线BS2之间的连接断开。即,在第2期间,设置在总线BS1和总线BS2之间的开关元件断开。处理电路18在该第2期间进行下述的传输处理。
处理电路18是进行传输处理和各种控制处理的电路,能够通过基于门阵列等自动配置布线的逻辑电路等来实现。另外,也可以通过CPU、MPU等处理器来实现处理电路18。
然后,处理电路18进行再同步处理。具体地说,处理电路18在总线开关电路14断开时,进行如下的传输处理:将从总线BS1经由物理层电路11接收到的分组经由物理层电路12发送到总线BS2,将从总线BS2经由物理层电路12接收到的分组经由物理层电路11发送到总线BS1。即,在第2期间进行该传输处理。例如至少在第2期间的一部分中进行该传输处理。例如从总线BS1侧向总线BS2侧、或者从总线BS2侧向总线BS1侧,不变更分组格式地传输分组。此时,处理电路18在该传输处理中进行规定的信号处理。规定的信号处理是用于分组传输的信号处理,是用于传输接收到的分组的重复分组的信号处理。例如,处理电路18执行规定分组的比特的再同步处理作为规定的信号处理。例如在接收分组时,根据由电路装置10生成的时钟信号对分组的各比特进行采样。在发送分组时,与由电路装置10生成的时钟信号同步地发送分组的各比特。在经由处理电路18的传输路径中进行分组传输时,通过处理电路18进行作为规定的信号处理的再同步处理,能够实现改善了USB的发送信号的信号特性劣化的高品质信号传输。
另外,在图18中,设置了进行这样的再同步处理的处理电路18,但也可以实施不进行再同步处理的变形。在这种情况下,至少进行后述的HS检测的握手控制处理的处理电路18设置在物理层电路11和物理层电路12之间即可。
图19示出包含本实施方式的电路装置10的主机2的结构例。主机设备2例如包含主机3、供电控制IC 4、电路装置10、保护部件5、USB连接器6。主机3例如是主控制器,通过SOC(System-on-a-Chip:片上系统)等来实现。供电控制IC 4被供给电源,进行基于BC协议等的供电控制。由此,能够将可流过大电流的电源作为VBUS提供给器件7。保护部件5例如是静电保护元件等。USB连接器6例如是USB的插座,连接USB线缆的一端。与USB线缆的另一端连接的器件7例如是智能手机等外围器件。
如图19所示,电路装置10的总线BS1经由供电控制IC 4与主机3连接,总线BS2经由保护部件5、USB连接器6、USB线缆与器件7连接。这样,总线BS1、BS2不需要直接与主机3、器件7连接,也可以经由电路元件或线缆等连接。另外,在图19中,总线BS1与主机3连接,总线BS2与器件7连接,但本实施方式的电路装置10也可以对应于总线BS1与器件7连接、总线BS2与主机3连接的连接方式。
而且,在图19的情况下,由于经由USB线缆连接器件7、或切断连接,所以电路装置10需要检测作为器件7的切断的器件切断。例如,图18的切断检测电路30检测器件切断。此时,如图1~图17所示,在电路装置10设置于主机的结构的情况下,主机3的HS驱动器发送主机啁啾,保持此时的USB的电压电平信息,并使用基于该电压电平信息的判定电压进行器件切断的检测即可。但是,在如图18、图19那样设置在主机3和器件7之间的结构的电路装置10的情况下,在发送主机啁啾的HS检测的握手期间,总线开关电路14接通,在主机3和器件7之间进行HS检测的握手。因此,在HS检测的握手期间,例如即使主机3的HS驱动器发送主机啁啾,并保持此时的USB的电压电平信息来生成判定电压,所生成的判定电压也不会成为可适当地检测器件切断的判定电压。即,在对图10的切断检测电路30仅简单地设置上述那样的保持电路40、判定电压生成电路60时,不能生成适合于总线BS2的连接环境的、适当的器件切断的判定电压。例如,在总线开关电路14接通的期间,设置在主机3中的HS驱动器发送主机啁啾,设置在物理层电路12中的HS驱动器20不发送主机啁啾。而且,即使保持了主机3的HS驱动器发送主机啁啾时的、USB的电压电平信息,基于该电压电平信息的判定电压也不会成为适合于总线BS2的连接环境的适当的判定电压。另外,在本实施方式中,将总线开关电路14使总线BS1和总线BS2之间的连接接通的情况适当记载为总线开关电路14接通。另外,将总线开关电路14使总线BS1和总线BS2之间的连接断开的情况适当记载为总线开关电路14断开。
例如,作为由电路装置10实现的HS通信的波形改善,除了基于使用处理电路18的再同步处理的抖动改善之外,还考虑使用设置于HS驱动器20的发送电流调整功能的、HS分组的振幅改善。在电路装置10与器件7之间的基于HS分组的HS通信中,使用该HS驱动器20的发送电流调整功能来进行HS分组的振幅调整。因此,为了设定适合于总线BS2的连接环境的切断检测电平,优选使用自身的HS驱动器20和终端电阻来实施主机啁啾。但是,如上所述,在来自主机3的主机啁啾经由总线开关电路14被发送到器件7的结构的电路装置10中,存在如下问题:不能适当地设定适合于连接环境的切断检测的判定电压。
因此,在本实施方式中,物理层电路12保持在总线开关电路14的断开期间中向总线BS2发送主机啁啾时所测量的第1电压电平信息。例如,物理层电路12保持HS驱动器20发送了主机啁啾时的第1电压电平信息。例如,物理层电路12测量并保持发送主机啁啾时的、总线BS2的第1电压电平信息。这里,第1电压电平信息是USB的DP信号和DM信号中的一方的信号的电压电平信息。然后,物理层电路12根据所保持的第1电压电平信息,进行总线BS2中的器件切断的检测。例如,物理层电路12使用根据第1电压电平信息生成的判定电压,进行总线BS2中的器件切断的检测。
这样,在总线开关电路14的断开期间,如果根据向总线BS2发送了主机啁啾时的第1电压电平信息来检测器件切断,则能够通过适合于总线BS2的连接环境的最佳判定电压来检测器件切断。例如,在HS分组的HS通信时,总线开关电路14断开,由物理层电路12的HS驱动器20向器件7发送HS分组。在该HS通信时,例如利用HS驱动器20的发送电流调整功能来改善HS分组的振幅,从而进行波形改善。而且,器件切断的检测是检测总线BS2中的器件7的切断。因此,在该情况下的器件切断的检测中,在总线开关电路14的断开期间,基于向总线BS2发送了主机啁啾时的总线BS2中的DP信号或DM信号的第1电压电平信息的判定电压是适当的。关于这一点,在本实施方式中,物理层电路12保持在总线开关电路14的断开期间中向总线BS2发送了主机啁啾时测量的第1电压电平信息,并根据所保持的第1电压电平信息,进行总线BS2中的器件切断的检测。因此,能够利用适合于总线BS2的连接环境的最佳判定电压来实现器件切断检测。
另外,如图18所示,物理层电路12包含HS驱动器20和切断检测电路30。HS驱动器20是总线BS2中的HS模式的发送电路。切断检测电路30是进行总线BS2中的器件切断检测的电路。例如,HS驱动器20通过使用了电流源的电流驱动来驱动USB的总线BS2,由此进行HS模式下的HS分组的发送。然后,在进行了总线BS2中的器件7的连接切断的情况下,切断检测电路30检测该切断。而且,切断检测电路30保持在总线开关电路14的断开期间中HS驱动器20发送了主机啁啾时所测量的第1电压电平信息。例如,切断检测电路30保持第1电压电平信息,该第1电压电平信息是由HS驱动器20发送了主机啁啾K时的DP信号和DM信号中的一方的信号的电压电平信息。然后,切断检测电路30根据所保持的第1电压电平信息,进行器件切断的检测。例如,切断检测电路30根据所保持的第1电压电平信息生成判定电压,进行例如HS通信时的总线BS2中的器件切断检测。这样,在总线开关电路14断开的状态下,HS驱动器20发送主机啁啾,保持此时的总线BS2的DP信号或DM信号的第1电压电平信息,能够使用所保持的第1电压电平信息来实现总线BS2中的器件切断检测。因此,能够利用适合于总线BS2的连接环境的最佳判定电压来实现器件切断检测。
图20示出电路装置10的详细结构例。另外,电路装置10不限于图20的结构,能够实施省略这些结构要素的一部分,或追加其他结构要素等各种变形。
电路装置10包含物理层电路11、12、总线开关电路14、处理电路18和总线监视电路88。物理层电路12包含具有电流源22的HS驱动器20、FS驱动器24、HS接收器26、FS接收器28和切断检测电路30。物理层电路11包含具有电流源23的HS驱动器21、FS驱动器25、HS接收器27、FS接收器29和切断检测电路31。
处理电路18包含HS握手控制电路19。HS握手控制电路19是用于HS检测的握手的控制电路,在其内部具有状态机和定时器。
切断检测电路30包含保持电路40、判定电压生成电路60和检测电路80。这些切断检测电路30、保持电路40、判定电压生成电路60、检测电路80的结构以及动作与在图1~图17中说明的相同,所以省略详细的说明。此外,切断检测电路31包含保持电路39、判定电压生成电路59和检测电路79。这些切断检测电路31、保持电路39、判定电压生成电路59和检测电路79的结构以及动作与切断检测电路30、保持电路40、判定电压生成电路60和检测电路80相同,因此将省略详细的说明。
总线监视电路88进行总线BS1、BS2的监视动作。具体地说,总线监视电路88使用物理层电路11、12进行总线BS1、BS2的监视动作。即,根据来自物理层电路11的信号和来自物理层电路12的信号,进行监视总线BS1和总线BS2的状态的监视动作。并且,总线开关电路14根据总线监视电路88中的监视结果,使总线BS1、BS2之间的连接接通或断开。例如,总线开关电路14根据总线监视电路88中的监视结果,使总线BS1、BS2之间的连接在第1期间接通,在第2期间切断。然后,处理电路18在第2期间进行基于上述再同步处理的传输处理。由此,由处理电路18执行分组比特的再同步处理等规定的信号处理。即,执行分组的重复处理。由此,能够实现改善了USB的发送信号的信号特性劣化的、高品质的信号传输。
总线BS2的HS信号由HS接收器26接收,并作为HS接收信号RHSA输入到处理电路18和总线监视电路88。然后,HS接收信号RHSA由处理电路18进行再同步,并作为HS发送信号THSB输入到HS驱动器21,由HS驱动器21输出到总线BS1。同样,总线BS1的HS信号由HS接收器27接收,并作为HS接收信号RHSB输入到处理电路18和总线监视电路88。然后,HS接收信号RHSB由处理电路18进行再同步,并作为HS发送信号THSA输入到HS驱动器20,由HS驱动器20输出到总线BS2。
总线BS2的FS信号由FS接收器28接收,并作为FS接收信号RFSA输入到总线监视电路88。同样,总线BS1的FS信号由FS接收器29接收,并作为FS接收信号RFSB输入到总线监视电路88。
HS握手控制电路19生成主机啁啾K/J的输出信号CJKA。然后,输出信号CJKA被输入到HS驱动器20,由HS驱动器20输出到总线BS2。同样,HS握手控制电路19生成主机啁啾K/J的输出信号CJKB。然后,输出信号CJKB被输入至HS驱动器21,由HS驱动器21输出到总线BS1。
此外,HS握手控制电路19生成FS发送信号TFSA并输出到FS驱动器24,生成FS发送信号TFSB并输出到FS驱动器25。
总线监视电路88生成主机啁啾K/J(FS)的保持信号LFSA并输出到切断检测电路30的保持电路40,生成主机啁啾K/J(FS)的保持信号LFSB并输出到切断检测电路31的保持电路39。保持信号LFSA、LFSB从无效状态变为有效状态,由此发送主机啁啾K/J(FS)时的总线BS2、BS1上的电压电平信息被保持在保持电路40、39中。另外,总线监视电路88生成主机啁啾K/J(HS)的保持信号LHSA并输出到保持电路40,生成主机啁啾K/J(HS)的保持信号LHSB并输出到保持电路39。保持信号LHSA、LHSB从无效变为有效,由此发送主机啁啾K/J(HS)时的总线BS2、BS1上的电压电平信息被保持在保持电路40、39中。
此外,总线监视电路88生成对切断检测电路30进行使能控制的使能信号ENA并输出到切断检测电路30,生成对切断检测电路31进行使能控制的使能信号ENB并输出到切断检测电路31。当使能信号ENA、ENB有效时,启动切断检测电路30、31的动作。
在本实施方式中,在器件连接时经由总线开关电路14在主机3和器件7之间进行HS检测握手之前,在电路装置10和器件7之间临时实施HS检测握手。然后,保持此时的主机啁啾K/J的振幅电平,使用基于该值生成的判定电压来检测器件切断。因此,在器件7与电路装置10连接的情况下,首先断开总线开关电路14,接通HS握手控制电路19的动作,在电路装置10和器件7之间实施HS检测的握手。保持此时的主机啁啾K/J的振幅电平,根据该值生成切断检测电路30所使用的判定电压。主机啁啾K/J的振幅电平是第1电压电平信息的电平。接着,接通总线开关电路14,断开HS握手控制电路19的动作,通知主机3已与器件7连接。由此,在经由总线开关电路14连接的主机3和器件7之间,进行HS检测的握手,建立主机3和器件7的HS连接。然后,电路装置10通过将信号路径从经由总线开关电路14的路径切换到经由物理层电路11、处理电路18、物理层电路12的路径,开始伴随电路装置10的再同步处理的HS通信。此时,电路装置10通过以自身进行的主机啁啾K/J的振幅电平为基础的最佳判定电压,使切断检测电路30进行器件检测。
接着,使用图21、图22对本实施方式的详细动作进行说明。另外,以下主要以在总线BS2中检测器件切断的处理为例进行说明,但在总线BS1中检测器件切断的处理也能够实现同样的处理。
首先,在初始状态下,设为器件7未与电路装置10连接的状态。此时,电路装置10的信号路径被设定为经由总线开关电路14的路径,主机侧的总线BS1和器件侧的总线BS2经由总线开关电路14连接。
在器件连接到电路装置10时(时刻t1),电路装置10的信号路径被维持在总线开关电路14的路径上。此时,在主机设备2内,设置在主机3和电路装置10之间的供电控制IC 4和器件7经由总线开关电路14,以BC协议等USB标准以外的通信协议进行通信,决定对器件7的供电能力等。
当该供电能力的决定完成时,器件7使与总线BS2的DP信号线连接的1.5kΩ的上拉电阻成为有效,由此使总线BS2成为FS_J的状态(时刻t2)。电路装置10在检测到该第1次的来自器件7的FS_J后,通过总线监视电路88使总线开关电路14断开,闭合主机3与器件7之间的信号路径,截断从器件7向主机3的FS_J的通知。在USB标准中,如果FS_J经过了2.5us以上(TDCNN),则主机3能够检测出器件连接,所以需要在该时间内进行上述截断。
另外,此时若不是检测出FS_J而是检测出LS_J,则电路装置10上连接有LS的器件7,因此电路装置10维持总线开关电路14的接通,从而使主机3和LS的器件7之间的LS信号通过,使两者进行LS通信。
电路装置10在截断从器件7向主机3的FS_J的通知后,通过总线监视电路88判定从图20的FS接收器28输出的FS接收信号RFSA和从FS接收器29输出的FS接收信号RFSB的值(时刻t2)。此时,由于总线BS2成为FS_J的状态,所以总线监视电路88能够从FS接收信号RFSA中检测出FS_J。由此,电路装置10能够判断为器件7与总线BS2连接,主机3与总线BS1连接。另外,在本实施方式的电路装置10中,也允许在总线BS1上连接器件7、在总线BS2上连接主机3。此时,由于总线BS1成为FS_J的状态,所以通过总线监视电路88从FS接收信号RFSB中检测出FS_J,电路装置10能够判断出在总线BS1上连接了器件7、在总线BS2上连接了主机3。
另外,电路装置10通过总线监视电路88检测出FS_J被稳定示出一定时间(时刻t2~t3)。在USB标准中,由于确定了100ms以上(TATTDB)的稳定时间,所以电路装置10确认在该稳定时间期间、FS_J持续。
电路装置10在检测出一定时间的稳定的FS_J后,通过总线监视电路88使HS握手控制电路19的动作接通。然后,HS握手控制电路19使用FS发送信号TFSA,通过FS驱动器24对器件侧的总线BS2输出SE0(时刻t3)。由此,进行从电路装置10向器件7的总线复位,开始HS检测的握手。另外,主机侧的总线BS1由于主机3的下拉电阻而成为SE0的状态,所以不需要电路装置10的总线控制。
电路装置10在向器件7输出总线复位后,通过总线监视电路88判定来自HS接收器26的HS接收信号RHSA的值,由此检测从器件7返回的器件啁啾K(时刻t4)。在USB标准中,确定了器件啁啾K的开始时间(时刻t3~t4:TFILTSE0)以及持续时间(时刻t4~t5:TUCH/TUCHEND),所以通过总线监视器电路88判定出这些时间是已确定的时间。
另外,在未检测出器件啁啾K的情况下,由于在电路装置10上连接有不与HS对应的FS的器件7,所以电路装置10使HS握手控制电路19的动作断开,使总线开关电路14接通,从而使主机3和FS的器件7之间的FS信号通过,使两者进行FS通信。
电路装置10在检测出已确定时间的器件啁啾K后,开始对器件7送出主机啁啾(时刻t6)。HS握手控制电路19每隔规定时间(TDCHBIT)反复输出主机啁啾J和主机啁啾K的输出信号CJKA,由此从HS驱动器20经由总线BS2向器件7输出主机啁啾J、主机啁啾K、主机啁啾J、主机啁啾K···。然后,电路装置10在对器件7输出主机啁啾的同时,通过总线监视电路88监视输出到总线BS2的主机啁啾,生成以下的信号并输出到切断检测电路30。
即,在器件7接通终端电阻之前(时刻t6~t7),HS驱动器20将振幅约为800mV的主机啁啾K/J(FS)输出到总线BS2。然后,总线监视器电路88在检测到主机啁啾J(FS)时将主机啁啾J(FS)的保持信号LFSA设为高电平,并将其输出到保持电路40。由此,主机啁啾J(FS)的电压电平信息被保持在保持电路40中。此外,总线监视器88在检测到主机啁啾K(FS)时,将主机啁啾K(FS)的保持信号LFSA设为高电平,并将其输出到保持电路40。由此,主机啁啾K(FS)的电压电平信息被保持在保持电路40中。
在器件7接通终端电阻后(时刻t7~t8),HS驱动器20将振幅约为400mV的主机啁啾K/J(HS)输出到总线BS2。总线监视电路88在检测到主机啁啾J(HS)时,将主机啁啾J(HS)的保持信号LHSA设为高电平并输出到保持电路40。由此,主机啁啾J(HS)的电压电平信息被保持在保持电路40中。另外,总线监视电路88在检测到主机啁啾K(HS)时,将主机啁啾K(HS)的保持信号LHSA设为高电平,并将其输出到保持电路40。由此,主机啁啾K(FS)的电压电平信息被保持在保持电路40中。
这样,根据这些保持信号LFSA、LHSA,作为主机啁啾K/J(FS)和主机啁啾K/J(HS)的振幅电平的电压电平信息被保持在切断检测电路30的保持电路40中。然后,根据所保持的电压电平信息,通过判定电压生成电路60生成切断检测的判定电压。
电路装置10在切断检测的判定电压生成结束后,结束主机啁啾的输出(时刻t8)。电路装置10断开HS握手控制电路19的动作,停止来自FS驱动器24的SE0的输出和来自HS驱动器20的主机啁啾的输出,并且接通总线开关电路14,使主机3和器件7之间的信号通过。此时,主机3不识别器件连接而处于停止状态,所以在总线BS1中示出SE0,该SE0通过总线开关电路14示出在器件侧的总线BS2中。另一方面,器件7由于通过主机啁啾完成了HS检测握手,所以之后期待进行来自主机3的HS通信,等待接收SOF等HS分组。然而,由于主机3处于停止状态,因此装置7不能获得HS分组。在图21中,该状态被描述为HS连接中断。
如图22所示,HS通信的待机状态的器件7在与停止状态的主机3连接后,当SE0持续一定时间(TWTREV)时,为了表示暂停,使DP的上拉电阻有效(时刻t9)。由此,总线BS2成为FS_J的状态。电路装置10检测到来自该第2次的器件7的FS_J后,与第1次不同,通过总线监视电路88维持总线开关电路14的接通,使来自器件7的FS_J的通知通过主机3。在USB标准中,如果FS_J经过了2.5us以上(TDCNN),则主机3能够检测出器件连接,所以之后主机3开始与器件7的连接。
在主机3检测到器件7的连接后,经由电路装置10的总线开关电路14,进行主机3和器件7的HS检测的握手(时刻t10~t15)。在此期间,电路装置10通过总线监视电路88持续监视总线的状态,直到主机啁啾结束为止。
在主机3和器件7的HS检测的握手结束后,电路装置10通过总线监视电路88断开总线开关电路14,并接通处理电路18的动作。由此,信号路径从经由总线开关电路14的路径切换为经由物理层电路11、处理电路18、物理层电路12的路径。因此,主机3和器件7的HS通信伴随电路装置10的再同步处理而进行,从而实现HS通信波形的改善。
此时,电路装置10通过总线监视电路88使器件侧的切断检测电路30的动作接通,准备器件7的切断检测。例如,当总线监视电路88使切断检测电路30的使能信号ENA成为高电平时,切断检测电路30接通,检测电路80的切断检测启动。并且,检测电路80根据由判定电压生成电路60生成的判定电压进行切断检测的判定,所以能够以最适合连接环境的判定电压适当地检测器件切断。
如上所述,根据本实施方式,即使在作为主机3和器件7的中继器的电路装置10中,也能够设定当前的连接条件中的最佳切断检测电平。因此,如图19所示,即使在USB的总线上附加了各种部件的近年来的USB设备的连接结构的情况下,也不会在连接中进行切断的误检测,能够实现稳定的连接状态。
此外,在本实施方式中,在图21的时刻t1的USB线缆连接之后,在时刻t2之后在总线BS2中检测出FS_J时,总线开关电路14从接通变为断开。即,总线开关电路14使总线BS1和总线BS2之间的连接从接通变为断开。即,当器件7使DP的信号线的上拉电阻有效而使总线BS2成为FS_J的状态时,总线监视电路88检测到该情况,将总线开关电路14从接通切换为断开。通过这样使总线开关电路14断开,器件7进行的FS_J的通知就不会传递给主机3。然后,如t6~t8所示,HS驱动器20在总线开关电路14断开后的HS检测的握手期间,向总线BS2发送主机啁啾。具体而言,HS驱动器20交替发送主机啁啾J和主机啁啾K。而且,切断检测电路30保持在HS驱动器20发送了主机啁啾时所测量的第1电压电平信息。具体而言,切断检测电路30保持发送了主机啁啾J或主机啁啾K时的总线BS2中的振幅电平即第1电压电平信息。
这样,在检测出来自器件7的FS_J时,总线开关电路14断开,从而防止该FS_J传到主机3。然后,在之后的HS检测的握手期间,保持由HS驱动器20发送了主机啁啾时的总线BS2的第1电压电平信息,通过基于该第1电压电平信息的切断检测的判定电压,能够适当地检测总线BS2中的器件切断。
另外,在本实施方式中,在图21的时刻t8、HS检测的握手期间结束后,总线开关电路14从断开变为接通。即,总线开关电路14使总线BS1和总线BS2之间的连接从断开变为接通。具体而言,总线监视电路88在HS检测的握手期间结束时,将总线开关电路14从断开切换为接通。
这样,在HS检测的握手期间保持了切断检测用的第1电压电平信息后,总线开关电路14接通,由此主机3和器件7经由总线开关电路14连接。由此,在主机3和器件7之间,再次进行HS检测的握手,能够建立主机3和器件7的HS通信的连接。而且,还能够实现基于所保持的第1电压电平信息的器件切断的检测。
此外,在本实施方式中,在图21的时刻t1的线缆连接之后、检测到总线BS2中的LS_J时,总线开关电路14不从接通变为断开而维持接通。即,总线开关电路14不将总线BS1和总线BS2之间的连接从接通变为断开而维持接通。即,如上所述,在线缆连接后检测出FS_J的情况下,进行用于保持切断检测用的第1电压电平信息的HS检测的握手,但在检测出LS_J的情况下,不进行这样的HS检测的握手。而且,通过总线开关电路14维持接通,在主机3和LS的器件7之间进行LS通信。
此外,在本实施方式中,在线缆连接后的总线复位期间,在总线BS2中未检测到器件啁啾K时,总线开关电路14从断开变为接通。即,总线开关电路14使总线BS1和总线BS2之间的连接从断开变为接通。例如在图21中,在线缆连接后,在时刻t3总线复位期间开始后,器件7送出器件啁啾K。在检测出该器件啁啾K的情况下,进行HS检测的握手。与此相对,在未检测出器件啁啾K的情况下,判断为在电路装置10上连接有不与HS对应的FS器件7,总线开关电路14从断开变为接通。由此,在主机3和FS器件7之间,可经由已接通的总线开关电路14进行FS的通信。
如在图1等中详细说明的那样,切断检测电路30包含保持电路40、判定电压生成电路60和检测电路80,保持电路40保持第1电压电平信息,判定电压生成电路60基于第1电压电平信息生成第1判定电压,检测电路80基于第1判定电压,进行器件切断检测并输出切断检测信号。保持电路40是第1保持电路,判定电压生成电路60是第1判定电压生成电路。这样,根据发送主机啁啾时的DP信号和DM信号中的一方的信号的电压电平的测量结果,生成作为切断检测的判定电压的第1判定电压,并使用该第1判定电压进行USB的切断检测。
此外,如在图15中详细说明的那样,检测电路80包含将判定电压VJP与DP信号和DM信号中的一方的信号的电压进行比较的比较电路81,根据比较电路81的比较结果,输出切断检测信号HSDIS。判定电压VJP是第1判定电压,比较电路81是第1比较电路。如果设置这样的比较电路81,则通过根据主机的第1电压电平信息设定的判定电压VJP、与DP信号和DM信号中的一方的信号的电压的比较,能够检测出器件切断并输出切断检测信号HSDIS。
此外,如在图16中详细说明的那样,切断检测电路30包含保持电路50和判定电压生成电路70,保持电路50保持第2电压电平信息,该第2电压电平信息是在向总线BS2发送了主机啁啾时测量的DP信号和DM信号中的另一方的信号的电压电平信息,判定电压生成电路70基于第2电压电平信息生成判定电压VJM。保持电路50是第2保持电路,判定电压VJM是第2判定电压,判定电压生成电路70是第2判定电压生成电路。然后,检测电路80根据判定电压VJP和判定电压VJM,进行USB的切断检测,并输出切断检测信号HSDIS。这样,能够使用基于DP信号和DM信号中的一方的信号的电压电平信息的判定电压VJP、和基于另一方的信号的电压电平信息的判定电压VJM双方,实现USB的切断检测。
另外,如图16所示,保持电路40可以包含保持寄存器41、42,保持电路50可以包含保持寄存器51、52。另外,检测电路80可以包含比较电路81、82和输出电路84。另外,作为保持电路40、50、判定电压生成电路60、70、检测电路80的具体结构,例如可以采用图17所示的结构。
另外,在本实施方式中,主机啁啾是HS模式的主机啁啾。这样,通过测量HS模式的主机啁啾的第1电压电平信息来生成判定电压,能够生成与设置在USB路径上的部件等的内部电阻对应的最佳判定电压,从而实现USB的适当的切断检测。
另外,本实施方式的电路装置10包含监视USB的信号状态的总线监视电路88。并且,物理层电路12根据来自总线监视电路88的检测信号,进行第1电压电平信息的保持。这样,总线监视电路88监视USB的信号状态,在进行主机啁啾的期间,使用检测信号使保持电路40进行保持动作,能够保持第1电压电平信息。
另外,在以上说明的本实施方式中,以如下情况为例进行了说明:针对每个器件连接,电路装置10每次都一边实施与器件7的HS检测的握手,一边生成切断检测的判定电压,但也可以选择是否实施该情况。例如,在图19的主机设备2内的部件结构、内部布线的总线布线长度或电路装置10的发送电流调整功能对切断检测判定电压的电平变动的影响大的情况下,由于这些因素起因于主机设备2内的结构,所以认为始终是恒定的状态。假设这样的情况,对电路装置10设置对切断检测判定电压的生成的有效/无效进行切换的端子或寄存器。而且,也可以在这些端子或者寄存器为有效设定时,如上述那样生成切断检测的判定电压,在无效设定时不生成判定电压。由此例如,能够实现如下的使用方法:仅在工厂出货时生成切断检测的判定电压,在之后的正常使用中不生成该判定电压来进行器件连接,能够提高便利性。
5.电子设备、移动体
图23示出包含本实施方式的电路装置10的电子设备300的结构例。该电子设备300包含本实施方式的电路装置10。在图1~图17中说明的结构的情况下,电路装置10成为主机控制器或主控制器,在图18~图22中说明的结构的情况下,还设置有与电路装置10连接的主机控制器或主控制器。电路装置10与便携式终端装置等外围器件350连接。电路装置10进行电子设备300的控制处理、各种信号处理等。作为外围器件350,例如可以设想便携式终端装置等,但不限于此。外围器件350也可以是可佩戴装置等。
电子设备300还可以包含存储器320、操作界面330、通信接口340。存储器320例如存储来自操作界面330或通信接口340的数据,或者作为电路装置10的工作存储器发挥功能。存储器320例如可以通过RAM(Random Access Memory:随机存取存储器)或ROM(ReadOnly Memory:只读存储器)等半导体存储器、或者硬盘驱动器等磁存储装置来实现。操作界面330是接受来自用户的各种操作的用户界面。例如,可以通过各种按钮、触摸面板等来实现操作界面330。通信接口340是进行控制数据、图像数据等各种数据的通信的接口。通信接口340的通信处理可以是有线的通信处理,也可以是无线的通信处理。
作为电子设备300的具体例,有汽车导航设备、车载音频设备或仪表面板等车载设备、投影仪、头戴式显示器、打印装置、便携式信息终端、便携式游戏终端、机器人或信息处理装置等各种电子设备。或者,电子设备300也可以是生物体信息测量设备、测量距离、时间、流速或流量等物理量的测量设备、基站或路由器等网络关联设备、分发内容的内容提供设备、或者数字照相机或摄像机等影像设备等。
图24示出包含本实施方式的电路装置10的移动体的结构例。移动体例如是具备发动机或马达等驱动机构、方向盘或舵等转向机构以及各种电子设备并在地上、天空或海上移动的设备或装置。作为本实施方式的移动体,例如可以设想为汽车、飞机、摩托车、船舶、或者机器人等。图24概略地示出了作为移动体的具体例的汽车206。汽车206具有车体207和车轮209。在汽车206中组装有具有电路装置10的车载设备220、和控制汽车206的各部分的控制装置210。控制装置210例如可以包含ECU(Electronic Control Unit:电子控制单元)等。本实施方式的电路装置10也可以设置在控制装置210中。车载设备220例如是汽车导航设备、车载音频设备或仪表面板等面板设备。
如以上说明的那样,本实施方式的电路装置包含:第1物理层电路,其连接USB标准的第1总线;第2物理层电路,其连接USB标准的第2总线;以及总线开关电路,其一端与第1总线连接,另一端与第2总线连接,使第1总线和第2总线之间的连接接通或断开。并且,在将USB的DP信号和DM信号中的一方的信号的电压电平信息作为第1电压电平信息的情况下,第2物理层电路保持在总线开关电路的切断期间中向第2总线发送了主机啁啾时测量的第1电压电平信息。然后,根据第1电压电平信息,进行第2总线中的器件切断的检测。
根据本实施方式,在USB标准的第1总线上连接第1物理层电路,并且在USB标准的第2总线上连接第2物理层电路,通过总线开关电路,使第1总线和第2总线之间的连接接通或断开。并且,第2物理层电路保持在总线开关电路的切断期间中向第2总线发送了主机啁啾时的第1电压电平信息。然后,根据所保持的第1电压电平信息,进行第2总线中的器件切断的检测。这样,如果根据在总线开关电路的断开期间向第2总线发送了主机啁啾时的第1电压电平信息来检测器件切断,则能够通过适合于第2总线的连接环境的最佳判定电压来检测器件切断。因此,可提供如下的电路装置等:能够设定适当的切断检测的判定电压,防止在器件连接中进行器件切断的误检测,从而维持稳定的连接状态的。
此外,在本实施方式中,第2物理层电路可以包含HS驱动器和切断检测电路,所述HS驱动器是第2总线中的HS模式的发送电路,所述切断检测电路进行第2总线中的器件切断的检测。而且,切断检测电路也可以保持在总线开关电路的断开期间中HS驱动器发送了主机啁啾时测量的第1电压电平信息,并根据所保持的第1电压电平信息来进行器件切断的检测。
这样,在总线开关电路断开的状态下,HS驱动器发送主机啁啾,保持此时的第2总线的DP信号或DM信号的第1电压电平信息,能够使用所保持的第1电压电平信息来实现第2总线中的器件切断检测。因此,能够利用适合于第2总线的连接环境的最佳判定电压来实现器件切断检测。
此外,在本实施方式中,在USB的线缆连接后,在第2总线中检测出FS_J时,总线开关电路可以使第1总线和第2总线之间的连接从接通变为断开。并且,也可以是,HS驱动器在第1总线和第2总线之间的连接断开后的HS检测的握手期间,向第2总线发送主机啁啾,切断检测电路保持在HS驱动器发送了主机啁啾时测量的第1电压电平信息。
这样,在第2总线中检测出FS_J时,第1总线和第2总线的连接断开,由此防止FS_J传到第1总线。然后,在之后的HS检测的握手期间,保持由HS驱动器发送了主机啁啾时的第2总线的第1电压电平信息,通过基于该第1电压电平信息的切断检测的判定电压,能够适当地检测第2总线中的器件切断。
此外,在本实施方式中,在HS检测的握手器件结束后,总线开关电路可以将第1总线和第2总线之间的连接从断开变为接通。
这样,在HS检测的握手期间保持了切断检测用的第1电压电平信息后,第1总线和第2总线经由总线开关电路连接。由此,例如通过在第1总线和第2总线的连接接通后进行HS检测的握手,能够建立HS通信的连接。而且,还能够实现基于所保持的第1电压电平信息的器件切断的检测。
此外,在本实施方式中,当在线缆连接后、在第2总线中检测到LS_J时,总线开关电路可以将第1总线和第2总线之间的连接维持为接通,而不使其从接通变为断开。
这样,通过将第1总线与第2总线的连接维持为接通,能够在第1总线与第2总线之间进行经由总线开关电路的LS通信。
此外,在本实施方式中,当在线缆连接后的总线复位期间、在第2总线中未检测到器件啁啾K时,总线开关电路可以使第1总线和第2总线之间的连接从断开变为接通。
通过这样使总线开关电路接通,能够在第1总线与第2总线之间进行经由总线开关电路的FS通信。
此外,在本实施方式中,切断检测电路也可以包含:第1保持电路,其保持第1电压电平信息;第1判定电压生成电路,其基于第1电压电平信息来生成第1判定电压;以及检测电路,其基于第1判定电压进行器件切断检测,并输出切断检测信号。
这样,根据发送主机啁啾时的DP信号和DM信号中的一方的信号的电压电平的测量结果,生成作为切断检测的判定电压的第1判定电压,并使用该第1判定电压进行USB的切断检测。由此,能够设定当前连接条件下的、适当的切断检测的判定电压。
此外,在本实施方式中,检测电路也可以包含对第1判定电压和一方的信号的电压进行比较的第1比较电路,根据第1比较电路的比较结果,输出切断检测信号。
如果设置这样的第1比较电路,则通过根据主机啁啾的第1电压电平信息而设定的第1判定电压、与DP信号和DM信号中的一方的信号的电压的比较,能够检测出器件切断并输出切断检测信号。
此外,在本实施方式中,切断检测电路也可以包含:第2保持电路,其保持第2电压电平信息,该第2电压电平信息是在向第2总线发送了主机啁啾时测量的DP信号和DM信号中的另一方的信号的电压电平信息;以及第2判定电压生成电路,其根据第2电压电平信息,生成第2判定电压。并且,检测电路可以基于第1判定电压和第2判定电压来检测USB的切断,并输出切断检测信号。
这样,能够使用基于DP信号和DM信号中的一方的信号的电压电平信息的第1判定电压、和基于另一方的信号的电压电平信息的第2判定电压双方,实现USB的切断检测,能够实现更准确且适当的USB的切断检测。
另外,在本实施方式中,主机啁啾可以是HS模式的主机啁啾。
这样,通过测量HS模式的主机啁啾的第1电压电平信息来生成第1判定电压,能够生成与设置在USB路径上的部件等的内部电阻对应的最佳的第1判定电压,从而实现USB的适当的切断检测。
另外,在本实施方式中,也可以包含监视USB的信号状态的总线监视电路,第2物理层电路根据来自总线监视电路的检测信号,进行第1电压电平信息的保持。
这样,总线监视电路监视USB的信号状态,在进行主机啁啾的期间,使用检测信号使保持电路进行保持动作,能够保持第1电压电平信息。
此外,在本实施方式中,也可以包含处理电路,其在总线开关电路断开时,进行将从第1总线经由第1物理层电路接收到的分组经由第2物理层电路发送到第2总线、将从第2总线经由第2物理层电路接收到的分组经由第1物理层电路发送到第1总线的传输处理。
这样,在经由处理电路的传输路径中进行传输处理时,通过处理电路进行规定的信号处理,能够实现改善了USB的发送信号的信号特性劣化的高品质信号传输。
另外,本实施方式涉及包含以上记载的电路装置的电子设备。
另外,本实施方式涉及包含以上记载的电路装置的移动体。
另外,虽然如上述那样对本实施方式进行了详细说明,但本领域技术人员可以容易地理解,在实质上不脱离本公开的新事项和效果的情况下,可以进行多种变形。因此,所有这样的变形例都包含在本公开的范围内。例如,在说明书或者附图中,至少一次与更加广义或者同义的不同用语一同记载的用语在说明书或者附图的任意部位都可以置换为该不同用语。另外,本实施方式及变形例的全部组合也包含在本公开的范围内。另外,电路装置、电子设备、移动体的结构或动作等也不限于本实施方式中说明的内容,可实施各种变形。
Claims (10)
1.一种电路装置,其特征在于,包含:
高速驱动器即HS驱动器,其是通用串行总线即USB的高速模式的发送电路即HS模式的发送电路;以及
切断检测电路,其进行所述USB的切断检测,
所述切断检测电路包含:
第1保持电路,其在所述HS驱动器发送了主机啁啾时,测量并保持第1电压电平信息,所述第1电压电平信息是所述USB的正数据端子即DP信号和负数据端子即DM信号中的一方的信号的电压电平信息;
第1判定电压生成电路,其根据所述第1电压电平信息,生成第1判定电压;以及
检测电路,其根据所述第1判定电压进行所述USB的切断检测,并输出切断检测信号,
所述第1保持电路包含:
第1保持寄存器,其将所述HS驱动器发送了高速模式的主机啁啾即HS模式的主机啁啾作为所述主机啁啾时的、所述一方的信号的所述第1电压电平信息保持为第1检测值;以及
第2保持寄存器,其将所述HS驱动器发送了全速模式的主机啁啾即FS模式的主机啁啾作为所述主机啁啾时的、所述一方的信号的所述第1电压电平信息保持为第2检测值,
所述第1判定电压生成电路根据所述第1检测值和所述第2检测值,生成所述第1判定电压。
2.根据权利要求1所述的电路装置,其特征在于,
所述检测电路包含对所述第1判定电压与所述一方的信号的电压进行比较的第1比较电路,
所述检测电路根据所述第1比较电路的比较结果,输出所述切断检测信号。
3.根据权利要求1或2所述的电路装置,其特征在于,
所述第1保持电路包含输入所述一方的信号的第1模数转换电路即第1A/D转换电路,
所述第1保持寄存器将来自所述第1A/D转换电路的模数转换值即A/D转换值保持为所述第1检测值。
4.根据权利要求1所述的电路装置,其特征在于,
所述第1判定电压生成电路包含:
运算电路,其进行用于根据所述第1检测值和所述第2检测值来求出所述第1判定电压的运算;以及
数模转换电路即D/A转换电路,其通过对所述运算电路的运算值进行D/A转换,输出所述第1判定电压。
5.根据权利要求1所述的电路装置,其特征在于,
所述切断检测电路包含:
第2保持电路,其在所述HS驱动器发送了所述主机啁啾时,测量并保持第2电压电平信息,所述第2电压电平信息是所述DP信号和所述DM信号中的另一方的信号的电压电平信息;以及
第2判定电压生成电路,其根据所述第2电压电平信息,生成第2判定电压,
所述检测电路根据所述第1判定电压和所述第2判定电压,进行所述USB的切断检测,并输出所述切断检测信号。
6.根据权利要求5所述的电路装置,其特征在于,
所述检测电路包含:
第1比较电路,其对所述一方的信号的电压和所述第1判定电压进行比较;
第2比较电路,其对所述另一方的信号的电压和所述第2判定电压进行比较;以及
输出电路,其根据来自所述第1比较电路、所述第2比较电路的比较结果信号,输出所述切断检测信号。
7.根据权利要求1所述的电路装置,其特征在于,
该电路装置包含总线监视电路,该总线监视电路对所述USB的信号状态进行监视,
所述第1保持电路根据来自所述总线监视电路的检测信号,进行所述第1电压电平信息的保持。
8. 根据权利要求1所述的电路装置,其特征在于,包含:
下行端口电路,其具有所述HS驱动器和所述切断检测电路;以及
控制电路,其控制所述下行端口电路。
9.一种电子设备,其特征在于,包含权利要求1至8中的任意一项所述的电路装置。
10.一种移动体,其特征在于,包含权利要求1至8中的任意一项所述的电路装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019194972A JP2021068348A (ja) | 2019-10-28 | 2019-10-28 | 回路装置、電子機器及び移動体 |
JP2019-194972 | 2019-10-28 | ||
JP2020078071A JP2021175098A (ja) | 2020-04-27 | 2020-04-27 | 回路装置、電子機器及び移動体 |
JP2020-078071 | 2020-04-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112732608A CN112732608A (zh) | 2021-04-30 |
CN112732608B true CN112732608B (zh) | 2023-06-27 |
Family
ID=75585839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011160721.0A Active CN112732608B (zh) | 2019-10-28 | 2020-10-27 | 电路装置、电子设备以及移动体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11598823B2 (zh) |
CN (1) | CN112732608B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220059579A (ko) * | 2020-11-03 | 2022-05-10 | 현대자동차주식회사 | 자율주행 차량의 통신 리던던시 시스템 |
CN114691570A (zh) * | 2020-12-25 | 2022-07-01 | 神讯电脑(昆山)有限公司 | 电子设备及信号的切换方法 |
WO2023158664A1 (en) * | 2022-02-16 | 2023-08-24 | Cantaloupe, Inc. | Method and system to generate an event when a serial interface is disconnected |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007049273A (ja) * | 2005-08-08 | 2007-02-22 | Seiko Epson Corp | ホストコントローラ |
JP2018121200A (ja) * | 2017-01-25 | 2018-08-02 | セイコーエプソン株式会社 | 回路装置、電子機器及びケーブルハーネス |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5306166B2 (ja) * | 2009-12-21 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | 通信装置 |
JP5586348B2 (ja) * | 2010-07-02 | 2014-09-10 | ラピスセミコンダクタ株式会社 | 充電装置、充電制御装置、電圧監視装置、ad変換装置、基準電圧回路の自己診断方法 |
US9483435B2 (en) * | 2014-07-06 | 2016-11-01 | Freescale Semiconductor, Inc. | USB transceiver |
US10120436B2 (en) * | 2016-03-23 | 2018-11-06 | Intel Corporation | Apparatuses, systems, and methods for USB high-speed chirp detection |
US11087670B2 (en) * | 2016-08-19 | 2021-08-10 | Apple Inc. | Electronic device display with monitoring circuitry utilizing a crack detection resistor |
TWI781134B (zh) * | 2017-01-25 | 2022-10-21 | 日商精工愛普生股份有限公司 | 電路裝置、電子機器及束線器 |
JP7069931B2 (ja) * | 2018-03-27 | 2022-05-18 | セイコーエプソン株式会社 | 回路装置、電子機器及びケーブルハーネス |
-
2020
- 2020-10-26 US US17/079,804 patent/US11598823B2/en active Active
- 2020-10-27 CN CN202011160721.0A patent/CN112732608B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007049273A (ja) * | 2005-08-08 | 2007-02-22 | Seiko Epson Corp | ホストコントローラ |
JP2018121200A (ja) * | 2017-01-25 | 2018-08-02 | セイコーエプソン株式会社 | 回路装置、電子機器及びケーブルハーネス |
Also Published As
Publication number | Publication date |
---|---|
CN112732608A (zh) | 2021-04-30 |
US20210123986A1 (en) | 2021-04-29 |
US11598823B2 (en) | 2023-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112732608B (zh) | 电路装置、电子设备以及移动体 | |
JP3610424B2 (ja) | 電子機器及びインタフェース回路 | |
US11128487B2 (en) | Circuit device, electronic device, and mobile body | |
US20180011810A1 (en) | Multi-channel peripheral interconnect supporting simultaneous video and bus protocols | |
US11030138B2 (en) | Circuit device, electronic device, and cable harness | |
US11586568B2 (en) | Controller and transceiver | |
US11133802B2 (en) | Repeater for an open-drain communication system using a current detector and a control logic circuit | |
US10509756B2 (en) | Circuit device, electronic device, and cable harness | |
US11416438B2 (en) | Circuit device, electronic device, cable harness, and data transfer method | |
JP2003186584A (ja) | インターフェース装置 | |
US11126582B2 (en) | Circuit device, determination method for circuit device, and electronic apparatus | |
US20140258584A1 (en) | Bus relay apparatus, integrated circuit apparatus, cable, connector, electronic appliance, and bus relay method | |
JP6950187B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
US10909062B2 (en) | Circuit device and electronic apparatus | |
US11500807B2 (en) | Circuit apparatus in which a processing circuit transfers a full speed transfer packet between physical layer circuits, and an electronic instrument and vehicle including the circuit apparatus | |
JP2021175098A (ja) | 回路装置、電子機器及び移動体 | |
US20220027304A1 (en) | Circuit device, electronic apparatus, and vehicle | |
JP2021068348A (ja) | 回路装置、電子機器及び移動体 | |
JP6900780B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
JP2020052804A (ja) | 回路装置、電子機器及び移動体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |