JP2003241870A - Usbデバイス - Google Patents
UsbデバイスInfo
- Publication number
- JP2003241870A JP2003241870A JP2002043394A JP2002043394A JP2003241870A JP 2003241870 A JP2003241870 A JP 2003241870A JP 2002043394 A JP2002043394 A JP 2002043394A JP 2002043394 A JP2002043394 A JP 2002043394A JP 2003241870 A JP2003241870 A JP 2003241870A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pull
- cross
- data input
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
際、差動信号の交差電圧が許容範囲を下回らないように
して、データ転送エラーの発生を防ぐ。 【解決手段】 USBデバイスとしてのプリンタ1で
は、D+及びD−の各データライン63,64の交差電
圧をプルアップ制御装置10が検出して、その交差電圧
に応じたプルアップコントロール信号Vcon を出力す
る。また、D+ライン63に接続されたプルアップ抵抗
Rpu1は、そのプルアップコントロール信号Vcon に従
って抵抗値が変化するよう構成されたものである。プル
アップ制御装置10は、交差電圧の検出毎に、交差電圧
を所定の基準電圧に一致させるためのプルアップコント
ロール信号Vcon を出力し、プルアップ抵抗Rpu1の抵
抗値を変化させる。これにより、D+ライン63の電圧
が変化し、交差電圧が常に基準電圧に一致する方向に制
御される。
Description
l Serial Bus)規格に準拠してデータ転送を行うUSB
デバイスに関する。
と略す)等のホスト側コンピュータと、プリンタやキー
ボードなどの様々な周辺機器とを接続するためのインタ
ーフェース規格の一つとして、USBが知られている。
がPCと接続されたシステムの概略構成を示す。図5に
示す如く、プリンタ51は、USBケーブル53を介し
てPC52と接続されており、主としてUSBトランシ
ーバ55,コントローラ56及びプリンタエンジン57
とを備えている。
示すように、電源ライン61(VBUS )と、グランドラ
イン62(GND)と、D+及びD−の各データライン
(D+ライン63及びD−ライン64)との4本の線を
備えたものであり、D+ライン63とD−ライン64
は、互いにより合わせたツイストペア構成となってい
る。そして、USBケーブル53両端の接続端子(図示
略)がそれぞれ、プリンタ51が備えるUSBコネクタ
59とPC52が備えるUSBコネクタ60に接続され
る。
は、D+ライン63が接続されるD+端子59aと、D
−ライン64が接続されるD−端子59bを備える他、
図示は省略したものの、電源ライン61及びグランドラ
イン62が接続される端子もそれぞれ備えている。ま
た、以下の説明において、「D+ライン63」とは、説
明の便宜上、プリンタ51におけるD+端子59aから
USBトランシーバ55へ至るラインと、PC52にお
けるD+端子60aからUSBトランシーバ58へ至る
ラインを含むものとして扱い、同様に「D−ライン6
4」とは、プリンタ51におけるD−端子59bからU
SBトランシーバ55へ至るラインと、PC52におけ
るD−端子60bからUSBトランシーバ58へ至るラ
インを含むものとして扱う。
信バッファ及び受信バッファを備え、PC52からのデ
ータを受信すると共にPC52へ所定のデータを送信で
きるよう構成されている。USBでは、D+ライン63
とD−ライン64の両者間の差動信号にてデータ伝送が
行われる。
信バッファでは、コントローラ56からのデータに基づ
き、図7に示すようなD+制御信号及びD−制御信号が
生成される。そして、各制御信号に従って実際にD+ラ
イン63及びD−ライン64の電圧を交互にLow(0
V)又はHigh(3V)に変化させることにより、P
C52へのデータ伝送が行われる。尚、データパケット
の終端(EOP:Endof Packet )では、各データライ
ン63,64をいずれもLowに落とすようにしてお
り、これもUSBの仕様で定められている。
ではなく、所定電圧(例えば0.8V)より低くなった
ときにLowと判断される。そのため、図7では、時刻
t2でEOPと判断されることになる。また、USBト
ランシーバ55内の受信バッファは、PC52からUS
Bケーブル53を介して送信されてくる差動信号を論理
データに変換してコントローラ56へ出力する。コント
ローラ56は、USBトランシーバ55からのデータ内
容を読み取って、データ内容に応じた印字指令をプリン
タエンジン57へ出力する。プリンタエンジン57は、
レーザ照射ユニットや現像・転写機構など、印刷用紙へ
印字出力するための各種機構を備えたものであり、コン
トローラ56からの印字指令に従った印字出力を実行す
る。
バ58も、プリンタ51のUSBトランシーバ55と同
様に構成されたものであり、図示しない制御装置からの
制御信号に従った差動信号をUSBケーブル53を介し
てプリンタ51へ出力すると共に、プリンタ51から差
動信号にて伝送されてきたデータを論理データに変換し
て制御装置へ渡す。
ても、プリンタ51のUSBコネクタ59と同様、D+
ライン63が接続されるD+端子60aと、D−ライン
64が接続されるD−端子60bを備える他、図示は省
略したものの、電源ライン61及びグランドライン62
が接続される端子もそれぞれ備えている。
Mbpsのフルスピードモードと、データ転送速度が
1.5Mbpsのロースピードモードがあり、周辺機器
毎に使い分けている。そして、ホスト側コンピュータ
が、自身に接続されたUSBデバイスがどのモードであ
るかを判別するために、D+ライン又はD−ラインのい
ずれか一方を、USBデバイス側で所定電圧にプルアッ
プするよう仕様が定められている。
ン63がプルアップ抵抗Rpu0 を介して所定電圧
(3.0〜3.6V)にプルアップされている。なお、
プルアップ抵抗Rpu0 は、USBの仕様上、1.5k
Ω(±0.5% )とするよう定められており、プルアップ
電源電圧3.0〜3.6Vも、USBの仕様で定められ
ているものである。また、ホスト側(PC52)では、
D+ライン63及びD−ライン64がそれぞれ、プルダ
ウン抵抗Rpd(15kΩ)を介して接地されている。
そのため、D+ライン63から各USBトランシーバ5
5,58をみたインピーダンスがいずれも高インピーダ
ンスのとき、D+ライン63の電圧は約3Vとなる。
Bケーブル53を介して接続したとき、PC52は、D
+ライン63の電圧が約3Vであることを検出すること
により、プリンタ51がフルスピードモード対応のUS
Bデバイスであるものと認識できる。逆に、D−ライン
64がプルアップされている場合は、ロースピードモー
ド対応のUSBデバイスということになる。
の間のUSBによるデータ伝送は、D+ライン63とD
−ライン64の差動信号にてなされると共に、両ライン
63,64がいずれもLowのときはEOPとして扱う
ようにされている(図7参照)。また、D+ライン63
又はD−ライン64のいずれか一方(図5ではD+ライ
ン63)が、プルアップ抵抗Rpu0 を介して3.0〜
3.6Vのプルアップ電源にプルアップされている。
各データライン63,64或いは各USBトランシーバ
55,58内部のインピーダンスの影響や、PC52か
らプリンタ51へデータ送信する際(或いはその逆)の
各USBトランシーバ55,58のドライブ能力不足
等、種々の要因により、D+ライン63とD−ライン6
4の交差電圧Vcr(図7参照;各ライン63,64のレ
ベル反転時に両者の電圧が一致(交差)するときの電
圧)が低下し、誤ってEOPと判断されてしまうことが
あった。
(0V)とHigh(3V)の中間の約1.5となるはずな
のだが、上記した各種要因により許容範囲(例えば0.
8V〜2V)を下回ってしまうことがある。交差電圧V
crが許容範囲より低くなるということは、言い換えれ
ば、D+ライン63の電圧及びD−ライン64の電圧が
いずれもLowとなったわけであり、それ故、EOPと
誤判断されてしまうのである。
共にLow(0.8V以下)となったところがEOPで
あるのだが、もし時刻t1での交差電圧Vcrが許容範囲
より低くなってしまうと、その時点でEOPであると誤
認され、データを完全に受信しないままそのパケットに
ついては受信完了したものと扱われてしまうのである。
チェックが実行されたとき、転送エラーと判断され、リ
トライ(送信元へのデータ再送要求)が行われる。その
ため、交差電圧Vcrの低下により転送エラーが頻発する
ほど、データ転送速度も低下していく。
サム方式によるエラー検知で、データ合計とチェックサ
ムとが偶然一致して、転送エラーであるにもかかわらず
エラーが検知されないなど、エラー検知をすり抜けて正
常データとして扱われ、結果としてデータ化けが起こっ
てしまうこともある。そのため、例えば図5のプリンタ
51にてそのようなデータ化けが起こると、印字に失敗
してしまう。
囲を超えてしまうことも考えられるのだが、各ライン6
3,64が共にHighになってもそのことが直接何ら
かのデータを意味するわけではないため、実際上ほとん
ど問題にならない。各ライン63,64が共にLowの
ときがEOPと規定されているが故に、交差電圧Vcrが
許容範囲を下回ると上記問題が生じるのである。そのた
め、交差電圧Vcrの許容範囲は実際上は0.8V(Lo
w判定の上限値)以上の範囲であるということもでき
る。
り、USBにおける差動信号によるデータ伝送の際、差
動信号の交差電圧が許容範囲を下回らないようにするこ
とにより、データ転送エラーやデータ化けの発生を防止
することを目的とする。
を解決するためになされた請求項1記載のUSBデバイ
スは、2つのデータ入出力端子のいずれか一方がプルア
ップ抵抗を介してプルアップ電源に接続され、該各デー
タ入出力端子間の差動信号によって外部のホストコンピ
ュータとデータ通信を行うように構成されたものであっ
て、交差電圧検出手段が、各データ入出力端子の電圧が
一致したときの交差電圧を検出し、回路定数変化手段
が、その検出された交差電圧が予め設定された交差電圧
許容範囲内となるように当該USBデバイス内の回路定
数を変化させる。
で説明した許容範囲(図7の例では0.8V以上の範
囲、或いは0.8V〜2Vの範囲)のように少なくとも
EOPと判断される電圧範囲より高い範囲に設定するな
ど、交差電圧値に起因する問題が生じることのない範囲
内で適宜設定すればいい。
電圧許容範囲を外れていた場合は、USBデバイス内の
回路定数を変化させることによって、交差電圧許容範囲
内に収まるようにするのである。そのため、ホストコン
ピュータとのデータ通信において、エラー発生頻度を抑
え、データ転送速度の低下を防ぐことができる。また、
エラー発生頻度が抑制されることで、エラー検知すり抜
けによるデータ化けの発生も抑制できる。
電圧が具体的に交差電圧許容範囲内におけるどの程度の
値になるようにするかは、適宜決めることができる。し
かし、ただ単に、交差電圧許容範囲内にありさえすれば
どの値でもよくて、交差電圧許容範囲を外れたときにだ
け、回路定数を変化させて交差電圧が許容範囲内になる
ようにする、というように、いわば「異常が生じた後に
その対策を施す」というのでは、エラー発生を十分に抑
制することはできない。
くは、例えば請求項2に記載したように、交差電圧検出
手段にて検出された交差電圧と交差電圧許容範囲内にお
ける所定の基準電圧とを比較し、該比較結果に基づい
て、交差電圧が基準電圧と一致するように回路定数を変
化させるようにするとよい。
おける任意の値に設定することができるが、例えば各デ
ータ入力端子の電圧振幅の略中間値(図7の例では約
1.5V、つまり正常時の交差電圧値)、換言すれば、
交差電圧許容範囲の上限値或いは下限値からなるべく離
れた値に設定するのが望ましい。
圧がただ単にその許容範囲内にあればそれでいい(許容
範囲を外れたら回路定数を変化させる)というのではな
く、許容範囲内であってもさらにその中の基準電圧に一
致するように回路定数を変化させるのである。そのた
め、エラー発生をより確実に防ぐことができる。
定数としては、その回路定数を変化させることによって
交差電圧が変化するものであれば何でもよいのだが、例
えば請求項3記載したように、プルアップ抵抗の抵抗値
を変化させるようにするとよい。この場合、具体的に
は、交差電圧検出手段にて検出された交差電圧が上記基
準電圧より低いときはプルアップ抵抗の抵抗値を減少さ
せ、交差電圧が基準電圧より高いときは同抵抗値を増加
させる。
ルアップ抵抗での電圧降下も減少するため、プルアップ
抵抗が接続されたデータ入出力端子の電圧はよりプルア
ップ電源電圧に近い値に上昇する。一方、プルアップ抵
抗値が増加すれば、プルアップ抵抗での電圧降下も増加
するため、その分、プルアップ抵抗が接続されたデータ
入出力端子の電圧は減少する。
化させることによって、プルアップ抵抗が接続されたい
ずれか一方のデータ入出力端子の電圧が変化するため、
結果として交差電圧を変化させることができるのであ
る。ところで、上記説明した請求項1〜3記載の発明で
は、交差電圧がその許容範囲内になるようにするための
具体的手法として、USBデバイス内の回路定数を変化
させるようにしたが、回路定数を変化させることに限ら
ず、例えば請求項4に記載したように、プルアップ電源
の電圧を変化させるようにしてもよい。
記載のように、プルアップ電源変化手段が、交差電圧検
出手段にて検出された交差電圧と所定の基準電圧とを比
較し、交差電圧が基準電圧より低いときはプルアップ電
源の電圧を増加させ、交差電圧が基準電圧より高いとき
はプルアップ電源の電圧を減少させるようにすればい
い。
ということは、プルアップ抵抗が接続されたデータ入出
力端子の電圧が変化するということであり、延いては交
差電圧が変化することにつながる。そのため、このよう
にプルアップ電源電圧を変化させる方法によっても、回
路定数を変化させる方法と同様の効果が得られる。
の具体的検出方法としては、種々の方法が考えられる
が、例えば請求項6に記載のように、差動電圧検出手段
にて検出した各データ入出力端子の電位差が略0のとき
の、いずれか一方のデータ入出力端子の電圧を、データ
線電圧検出手段が交差電圧として検出するようにすると
よい。
ことは、即ち、各データ入出力端子の電圧が一致したと
いうことであって、そのことをもって、その電圧を交差
電圧として検出できるのである。但し、各データ入出力
端子の電位差が略0となったからといって、そのときの
電圧が必ずしも交差電圧であるとは限らない。なぜな
ら、各データ入出力端子がいずれもLowとなったとき
にEOPと判断される(図7参照)ことは既に述べた通
りだが、このEOPの場合も、各データ入出力端子の電
位差が略0であるからである。そのため、EOPのよう
に各データ入出力端子がいずれもLowとなる場合につ
いても交差電圧として扱うと、異常でないにも関わらず
回路定数あるいはプルアップ電源電圧が変化してしまう
という誤動作を招くことになる。
ために、例えば請求項7に記載したように、Lレベル判
断手段が、各データ入出力端子の電圧がいずれも、予め
設定された所定のLレベル基準値より低いか否かを判断
して、各データ入出力端子の電圧がいずれもLレベル基
準値より低いと判断されている間は、検出停止手段が、
交差電圧検出手段による交差電圧の検出を停止させるよ
うにするとよい。
圧として検出してしまうといった誤検出を防ぐことがで
き、交差電圧検出手段による検出をより確実に行うこと
ができる。
を図面に基づいて説明する。 [第1実施形態]図1は、本実施形態の、USBデバイ
スとしてのプリンタがPCと接続されたシステムの概略
構成を示すブロック図である。図1のシステムにおい
て、ホストコンピュータとしてのPC52及びUSBケ
ーブル53はいずれも、図5で説明した従来のシステム
と全く同様であるため、これらについては図5と同じ符
号を付し、その説明を省略する。
タ59(データ入出力端子としてのD+端子59a及び
D−端子59bを備える)、USBトランシーバ55、
コントローラ56及びプリンタエンジン57について
は、いずれも図5で説明したプリンタ51と全く同様の
ものであるため、これらについても図5と同じ符号を付
し、その説明を省略する。
プリンタ51と異なるのは、D+ライン63及びD−ラ
イン64の各電圧値に基づいて所定の機能を実行するプ
ルアップ制御装置10が設けられていることと、D+ラ
イン63に接続されたプルアップ抵抗Rpu1が、プルア
ップ制御装置10から出力されるプルアップコントロー
ル信号Vcon に基づいて抵抗値が変化するよう構成され
たものであることである。
るプルアップ電源も、図5と同様、定電圧3.0〜3.
6Vである。また、本実施形態においても、プリンタ1
とPC52との間のデータ送受信は、図7に示したよう
にD+ライン63とD−ライン64との差動信号により
行われる。
pu1及びプルアップ制御装置10の内部構成について説
明する。図2(a)は、プルアップ抵抗Rpu1の概略構
成をを表し、図2(b)は、プルアップ制御装置10の
概略構成を表している。図2(a)に示す如く、本実施
形態のプルアップ抵抗Rpu1は、抵抗R0と、ベースに
プルアップ制御装置10からのプルアップコントロール
信号Vcon が入力され、コレクタがプルアップ電源
(3.0〜3.6V)に接続され、エミッタが抵抗R0
に接続されたNPN型のトランジスタTRとから構成さ
れるものである。そして、このプルアップ抵抗Rpu1の
抵抗値(以下単に「プルアップ抵抗値」という)rpu
は、トランジスタTRのエミッタ−コレクタ間抵抗値r
ceと抵抗R0の抵抗値r0とを合計したものとなる。
装置10からは、交差電圧Vcrが所定の基準電圧(本実
施形態では1.5V)のときに、5Vのプルアップコン
トロール信号Vcon が出力されるよう構成されており、
その場合に、プルアップ抵抗値rpu(=rce+r0 )が
USB規定の1.5kΩとなる。そのため、本実施形態
では、プルアップコントロール信号Vcon を適宜変化さ
せることにより、プルアップ抵抗値rpuを変化させるよ
うにしている。尚、本実施形態でも、交差電圧Vcrの許
容範囲が0.8〜2Vと設定されており、交差電圧Vcr
がこの許容範囲を下回ると、各データライン63,64
が共にLowと判断されてEOPが誤検出される。
0について、図2(b)及び図3に基づいて説明する。
図3は、プルアップ制御装置10内部における各部位の
出力値の変化及びそれに応じてプルアップ抵抗値rpuが
変化することを説明するための説明図である。
アップ制御装置10では、D+ライン63とD−ライン
64の差電圧が第1差動増幅回路11にて増幅・出力
(差動出力)される。この第1差動増幅回路11は、5
V飽和型の差動増幅回路であり、両ライン63,64間
に僅かでも電位差が生じると、差動出力が5V又は−5
Vに飽和する。より具体的には、図3に示すように、D
+ライン63の電圧がD−ライン64の電圧より高いと
きは5Vの差動出力、逆にD−ライン64の電圧がD+
ライン63の電圧より高くなると−5Vの差動出力とな
る。
変化(或いはその逆に変化)するタイミングを、エッジ
検出回路12が差動ゼロタイミングAとして検出する。
この検出は、D+及びD−の両ライン63,64の電圧
が一致して差動出力が0となるタイミングを検出するた
めのものであり、差動出力のエッジ変化を検出すること
により行われる。
+ライン63とD−ライン64の交差電圧Vcrのタイミ
ング(各ライン63,64の電圧が電圧反転時に交差す
るタイミング)を検出するためのものであるが、差動出
力のエッジを検出するという構成上、図3に示すよう
に、両ライン63,64が共に0Vとなったときも差動
ゼロタイミングAとして検出される。また、両ライン6
3,64が共に0Vである間に、ノイズ等の影響により
両ライン63,64間に電位差が生じると、エッジ検出
回路12ではそのタイミングも差動ゼロタイミングAと
して検出されてしまう。
及びD−ライン64が共に0Vとなるタイミング・期間
をマスク信号Bとして検出し、マスク回路13が、この
マスク信号Bに基づいて、エッジ検出回路12からの差
動ゼロタイミングAのうち本来検出すべき交差電圧Vcr
のタイミングのみを、ラッチ信号Cとして出力するよう
にしている。
は以下の通りである。即ち、D+ライン63の電圧がL
owのときにHighレベルの論理出力を行うLow検
出回路14と、同様にD−ライン64の電圧がLowの
ときにHighレベルの論理出力を行うLow検出回路
15とを備えており、各Low検出回路14,15の出
力がANDゲート16に入力される。
ずれもLowとなったときに(図3では時刻t4)、A
NDゲート16の出力(つまりマスク信号B)がHig
hとなってマスク回路13に入力されることになる。
尚、差動ゼロタイミングA、マスク信号B及びラッチ信
号Cの関係を論理演算式で表すと、
2の出力(差動ゼロタイミングA)のうち、時刻t4以
降の出力を除いたものが、ラッチ信号Cとしてラッチ1
7へ出力されることになる。
ばTTLやCMOS等によるインバータにて構成した
り、或いは、コンパレータを用いた構成にするなど、L
ow検出できる限り種々の構成を採りうる。また、これ
らLow検出回路14,15におけるLow検出の基準
となる電圧値(本発明のLレベル基準値に相当)は、例
えば0.5V以下或いはそれより低い範囲に設定するな
ど、USBトランシーバ55内にてLowと検出される
電圧の上限値(本例では0.8V)よりもできる限り低
い値に設定するのが望ましい。
の電圧を、ラッチ信号Cのタイミング毎にラッチし、ラ
ッチ電圧(つまり交差電圧Vcr)として第2差動増幅回
路18へ出力する。そのため、図3に示すように、時刻
t1では交差電圧Vcrとして1.3Vがラッチされ、時
刻t2では交差電圧Vcrとして1.6Vがラッチされ、
時刻t3では交差電圧Vcrとして1.5Vがラッチされ
る。
の各電圧変化が交差するタイミング毎に、そのときの交
差電圧Vcrが第2差動増幅回路18に入力されるのであ
る。尚、ラッチ17としては、例えば、任意のタイミン
グにおけるアナログ電圧を保持するための周知のサンプ
ル・アンド・ホールド回路を用いるなど、ラッチ信号C
のタイミングでD+ライン63の電圧をラッチ・保持で
きるものであれば何でもよい。
のラッチ電圧(交差電圧Vcr)と基準電圧Vref との差
(本実施形態では、Vref −Vcr)を増幅して出力する
ものである。この第2差動増幅回路18は、第1差動増
幅回路11のような飽和型のものではなく、所定の増幅
度にて両者の差に比例した電圧を出力するよう構成され
たものである。そして、基準電圧Vref は、本実施形態
では、各データライン63,64の電圧振幅の中間値で
ある1.5Vとしている。
体的出力例としては、図3に示す如く、交差電圧Vcr=
1.3Vがラッチされた時刻t1以降はVa(ただしV
a>0)、交差電圧Vcr=1.6Vがラッチされた時刻
t2以降はVb(ただしVb<0)、交差電圧Vcr=
1.5Vがラッチされた時刻t3以降は0となる。
は積分器19にて積分され、その積分値が加算回路20
へ入力される。積分器19からの具体的出力例は、図3
に示す通りである。加算回路20では、積分器19の出
力と定電圧5Vとの加算が行われ、その加算結果が、プ
ルアップコントロール信号Vcon としてプルアップ抵抗
Rpu1へ出力される。
定電圧5Vがそのままプルアップコントロール信号Vco
n として出力され、プルアップ抵抗値rpuはUSB規定
の1.5kΩとなるのだが、積分器19から何らかの電
圧出力がなされると、その出力値に応じてプルアップコ
ントロール信号Vcon も変化することになり、プルアッ
プ抵抗値rpuが1.5kΩから増・減することになる。
差電圧Vcrが1.3Vと、基準電圧Vref (1.5V)
より0.2V低くて第2差動増幅回路18からVaの差
動電圧出力があったたため、それが積分器19にて積分
され、プルアップコントロール信号Vcon も5Vより上
昇していく。そのため、トランジスタTRのエミッタ−
コレクタ間抵抗値rceが減少し、プルアップ抵抗値rpu
が1.5kΩより低くなる。そのため、D+ライン63
の電圧が上昇し、結果として交差電圧Vcrが上昇するこ
とになる。
より0.1V高い1.6Vの交差電圧Vcrがラッチさ
れ、第2差動増幅回路18からVbの差動電圧が出力さ
れる。これにより、時刻t2以降、積分器19の出力は
徐々に減少していき、それに伴ってプルアップコントロ
ール信号Vcon も減少していく。そのため、時刻t1〜
t2の間とは逆に、プルアップ抵抗値rpuは増加に転じ
てD+ライン63の電圧が減少していき、結果として交
差電圧Vcrも減少することになる。
と同じ1.5Vがラッチされると、第2差動増幅回路1
8からの差動電圧出力が0となり、積分器19からの出
力が一定となってプルアップ抵抗値rpuも一定となる。
そのため、以後のプルアップ抵抗値rpuは、交差電圧V
crが基準電圧Vref と一致したこの時刻t3における抵
抗値に固定されることになる。そして、何らかの要因で
交差電圧Vcrが基準電圧Vref と一致しなくなった場合
は、再び、上記説明したように基準電圧Vrefに一致す
る方向にプルアップ抵抗値rpuを変化させる。
タ1では、プルアップ制御装置10が、交差電圧Vcrを
検出して基準電圧Vref と比較し、交差電圧Vcrが基準
電圧Vref と一致するようにプルアップコントロール信
号Vcon を出力する。そして、このプルアップコントロ
ール信号Vcon に基づいてプルアップ抵抗値rpuが変化
し、最終的に、交差電圧Vcr=基準電圧Vref (1.5
V)となる抵抗値に収束していく。
f となるようにプルアップ抵抗値rpuをコントロールす
るのである。これにより、交差電圧Vcrが許容範囲(本
実施形態では0.8V〜2V)を下回って誤ってEOP
と判断されてしまうことによるデータ転送エラーの発生
をほぼ完全に防ぐことができる。
データ化けするといった事態の発生も抑制できるため、
PC52からの印字データに基づく印字出力を確実に行
うことができる。更に、本実施形態では、単にD+ライ
ン63とD−ライン64の電圧が一致したことのみをも
ってその電圧を交差電圧Vcrとするのではなく、マスク
回路13を設けることによって、例えば両データライン
63,64が共に0VとなったEOPの状態までを交差
電圧として検出してしまうといった誤検出を防ぎ、真に
検出すべき交差電圧Vcrのみを確実に検出できるように
している。
路11は本発明の差動電圧検出手段に相当し、マスク回
路13は本発明の検出停止手段に相当する。また、エッ
ジ検出回路12及びラッチ17により本発明のデータ線
電圧検出手段が構成され、各Low検出回路14,15
及びANDゲート16により本発明のLレベル判断手段
が構成され、第2差動増幅回路18,積分器19及び加
算回路20により本発明の回路定数変化手段が構成され
る。
リンタ40の概略構成を示す。図4に示す如く、本実施
形態のプリンタ40は、図示は省略したものの、第1実
施形態と同様、PC52とUSBケーブル53を介して
接続されている。そして、USBケーブル53が接続さ
れるUSBコネクタ59、USBトランシーバ55、コ
ントローラ56、プリンタエンジン57及びプルアップ
制御装置10については、図1に示した第1実施形態の
プリンタ1と全く同様である。そのため、これら図1と
同じ構成要素には図1と同じ符号を付し、その説明を省
略する。
る点は主として2つあり、一つは、プルアップ抵抗Rpu
0 が抵抗値固定の固定抵抗であること、もう一つは、プ
ルアップ電源電圧が定電圧(第1実施形態では3.0〜
3.6V固定)ではなく変化可能ということである。
変定電圧電源回路41からの電圧が印加されている。そ
して、この可変定電圧電源回路41からの出力電圧は、
プルアップ制御装置10からのプルアップコントロール
信号Vcon により制御される。
ない定電圧電源装置からの定電圧5Vを、プルアップコ
ントロール信号Vcon に従って所定のプルアップ電源電
圧に変換して出力するものであり、プルアップコントロ
ール信号Vcon が5Vのとき(つまり、積分器19の出
力が0のとき)にUSB規格である3.0〜3.6Vが
出力されるように構成されている。そして、プルアップ
コントロール信号Vcon が5Vから変化すると、その変
化に応じてプルアップ電源も変化する。
Vref より低くなって積分器19の出力が増加すると、
それに伴ってプルアップコントロール信号Vcon (つま
り加算回路20の出力)も5Vから増加していく。これ
を受けて可変定電圧電源回路41では、プルアップ電源
電圧を上昇させる。一方、交差電圧Vcrが基準電圧Vre
f より高くなって積分器19の出力が減少すると、それ
に伴ってプルアップコントロール信号Vcon も減少して
いき、これを受けて可変定電圧電源回路41では、プル
アップ電源電圧を減少させることになる。
値rpuを変化させることで交差電圧Vcrを変化させるよ
うにしたのに対し、本実施形態では、プルアップ抵抗値
自体は変化させず、プルアップ電源電圧を変化させるこ
とによって、交差電圧Vcrを基準電圧Vref に一致させ
るのである。そのため、本実施形態のプリンタ1によっ
ても、第1実施形態とほぼ同等の効果を得ることができ
る。尚、本実施形態では、プルアップ制御装置10内の
第2差動増幅回路、積分器19、加算回路20及び可変
定電圧電源回路41により、本発明のプルアップ電源変
化手段が構成されることになる。
に何ら限定されるものではなく、本発明の技術的範囲に
属する限り種々の形態を採り得ることはいうまでもな
い。例えば、上記第1実施形態では、プルアップ抵抗値
rpuを、プルアップコントロール信号Vcon に基づいて
リニアに変化させるようにしたが、段階的に変化させる
ようにしてもよく、結果的に交差電圧Vcrが基準電圧V
ref に一致すればよい。また、プルアップ抵抗Rpu1に
ついても、上記第1実施形態では、固定抵抗R0とトラ
ンジスタTRとで構成し、トランジスタTRのベース入
力を変化させるることによりプルアップ抵抗値rpuを変
化させるようにしたが、これに限らず、例えば一般的な
可変抵抗器を直接操作して抵抗値を変化させるような構
成にするなど、プルアップ抵抗値を変化できる限り種々
の構成を採りうる。
装置10において、ラッチ17が、D+ライン63の電
圧をラッチするようにしたが、D−ライン64の電圧を
ラッチしてもいいことはいうまでもない。更にまた、上
記第1実施形態では、回路定数としてプルアップ抵抗R
pu1の抵抗値を変化させるようにしたが、これに限ら
ず、例えばUSBトランシーバ55内部の回路定数を変
化させてもよく、結果として交差電圧Vcrを基準電圧V
refに一致するよう変化させることができる回路定数で
ある限り特に限定されない。
タ)がPCと接続されたシステムの概略構成を示すブロ
ック図である。
ップ制御装置を説明するための説明図であり、(a)は
プルアップ抵抗の概略構成、(b)はプルアップ制御装
置10の概略構成を、それぞれ表す。
力値の変化及びそれに応じてプルアップ抵抗値rpuが変
化することを説明するための説明図である。
ロック図である。
と接続されたシステムの概略構成を示すブロック図であ
る。
る。
電圧変化を説明するための説明図である。
置、11…第1差動増幅回路、12…エッジ検出回路、
13…マスク回路、14,15…Low検出回路、16
…ANDゲート、17…ラッチ、18…第2差動増幅回
路、19…積分器、20…加算回路、41…可変定電圧
電源回路、53…USBケーブル、55,58…USB
トランシーバ、56…コントローラ、57…プリンタエ
ンジン、59,60…USBコネクタ、59a,60a
…D+端子、59b,60b…D−端子、61…電源ラ
イン、62…グランドライン、63…D+ライン、64
…D−ライン、Rpu1,Rpu0 …プルアップ抵抗、R0
…抵抗、Rpd…プルダウン抵抗、TR…トランジスタ
Claims (7)
- 【請求項1】 2つのデータ入出力端子を備えると共に
該各データ入出力端子のいずれか一方がプルアップ抵抗
を介してプルアップ電源に接続され、該各データ入出力
端子間の差動信号によって外部のホストコンピュータと
データ通信を行うように構成されたUSBデバイスにお
いて、 前記各データ入出力端子の電圧が一致したときの交差電
圧を検出する交差電圧検出手段と、 前記交差電圧が予め設定された交差電圧許容範囲内とな
るよう、当該USBデバイス内の回路定数を変化させる
回路定数変化手段と、 を備えたことを特徴とするUSBデバイス。 - 【請求項2】 前記回路定数変化手段は、 前記交差電圧検出手段にて検出された交差電圧と前記交
差電圧許容範囲内における所定の基準電圧とを比較し、
該比較結果に基づいて、前記交差電圧が前記基準電圧と
一致するように前記回路定数を変化させることを特徴と
する請求項1記載のUSBデバイス。 - 【請求項3】 前記回路定数は前記プルアップ抵抗の抵
抗値であり、 前記回路定数変化手段は、 前記交差電圧検出手段にて検出された交差電圧が前記基
準電圧より低いときは前記抵抗値を減少させ、該交差電
圧が前記基準電圧より高いときは前記抵抗値を増加させ
ることを特徴とする請求項2記載のUSBデバイス。 - 【請求項4】 2つのデータ入出力端子を備えると共に
該各データ入出力端子のいずれか一方がプルアップ抵抗
を介してプルアップ電源に接続され、該各データ入出力
端子間の差動信号によって外部のホストコンピュータと
データ通信を行うように構成されたUSBデバイスにお
いて、 前記各データ入出力端子の電圧が一致したときの交差電
圧を検出する交差電圧検出手段と、 前記交差電圧が予め設定された交差電圧許容範囲内とな
るよう、前記プルアップ電源の電圧を変化させるプルア
ップ電源変化手段と、 を備えたことを特徴とするUSBデバイス。 - 【請求項5】 前記プルアップ電源変化手段は、 前記交差電圧検出手段にて検出された交差電圧と所定の
基準電圧とを比較し、該検出された交差電圧が前記基準
電圧より低いときは前記プルアップ電源の電圧を増加さ
せ、該交差電圧が前記基準電圧より高いときは前記プル
アップ電源の電圧を減少させることを特徴とする請求項
4記載のUSBデバイス。 - 【請求項6】 前記交差電圧検出手段は、 前記各データ入出力端子の電位差を検出する差動電圧検
出手段と、 該差動電圧検出手段により検出される電位差が略0のと
きの、前記いずれかのデータ入出力端子の電圧を前記交
差電圧として検出するデータ線電圧検出手段と、 を備えたことを特徴とする請求項1〜5いずれかに記載
のUSBデバイス。 - 【請求項7】 前記各データ入出力端子の電圧がいずれ
も、予め設定された所定のLレベル基準値より低いか否
かを判断するLレベル判断手段と、 前記Lレベル判断手段にて前記各データ入出力端子の電
圧がいずれも前記Lレベル基準値より低いと判断されて
いる間は、前記交差電圧検出手段による前記交差電圧の
検出を停止させる検出停止手段と、 を備えたことを特徴とする請求項1〜6いずれかに記載
のUSBデバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002043394A JP4254108B2 (ja) | 2002-02-20 | 2002-02-20 | Usbデバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002043394A JP4254108B2 (ja) | 2002-02-20 | 2002-02-20 | Usbデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003241870A true JP2003241870A (ja) | 2003-08-29 |
JP4254108B2 JP4254108B2 (ja) | 2009-04-15 |
Family
ID=27783200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002043394A Expired - Fee Related JP4254108B2 (ja) | 2002-02-20 | 2002-02-20 | Usbデバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4254108B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197465A (ja) * | 2004-01-07 | 2005-07-21 | Seiko Epson Corp | マクロセル、集積回路装置、及び電子機器 |
JP2007096737A (ja) * | 2005-09-29 | 2007-04-12 | Oki Electric Ind Co Ltd | 通信制御装置およびその制御方法 |
JP2007538303A (ja) * | 2004-02-27 | 2007-12-27 | フリースケール セミコンダクター インコーポレイテッド | ユニバーサル・シリアル・バス送信機 |
KR100822798B1 (ko) * | 2006-01-16 | 2008-04-17 | 삼성전자주식회사 | 유에스비 장치 및 유에스 장치를 포함하는 데이터 처리시스템 |
WO2010002660A2 (en) * | 2008-06-30 | 2010-01-07 | Intel Corporation | Asymmetrical universal serial bus communications |
US7930441B2 (en) | 2007-02-12 | 2011-04-19 | Via Technologies, Inc. | USB device and mode detecting method thereof |
KR20180129999A (ko) * | 2015-06-19 | 2018-12-05 | 사이프레스 세미컨덕터 코포레이션 | 타입-c 연결기 서브시스템의 저전력 구현 |
US10909062B2 (en) | 2019-02-05 | 2021-02-02 | Seiko Epson Corporation | Circuit device and electronic apparatus |
WO2022095606A1 (zh) * | 2020-11-09 | 2022-05-12 | Oppo广东移动通信有限公司 | 信息读取方法、设备、线缆、充电系统及计算机存储介质 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102385565B (zh) * | 2010-08-30 | 2016-02-10 | 深圳艾科创新微电子有限公司 | 一种通用串行接口全速接收方法和装置 |
-
2002
- 2002-02-20 JP JP2002043394A patent/JP4254108B2/ja not_active Expired - Fee Related
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197465A (ja) * | 2004-01-07 | 2005-07-21 | Seiko Epson Corp | マクロセル、集積回路装置、及び電子機器 |
JP2007538303A (ja) * | 2004-02-27 | 2007-12-27 | フリースケール セミコンダクター インコーポレイテッド | ユニバーサル・シリアル・バス送信機 |
JP4722907B2 (ja) * | 2004-02-27 | 2011-07-13 | フリースケール セミコンダクター インコーポレイテッド | ユニバーサル・シリアル・バス送信機 |
JP2007096737A (ja) * | 2005-09-29 | 2007-04-12 | Oki Electric Ind Co Ltd | 通信制御装置およびその制御方法 |
JP4649304B2 (ja) * | 2005-09-29 | 2011-03-09 | Okiセミコンダクタ株式会社 | 通信制御装置およびその制御方法 |
KR100822798B1 (ko) * | 2006-01-16 | 2008-04-17 | 삼성전자주식회사 | 유에스비 장치 및 유에스 장치를 포함하는 데이터 처리시스템 |
US7576559B2 (en) | 2006-01-16 | 2009-08-18 | Samsung Electronics Co., Ltd. | USB device and data processing system having the same |
US7930441B2 (en) | 2007-02-12 | 2011-04-19 | Via Technologies, Inc. | USB device and mode detecting method thereof |
WO2010002660A2 (en) * | 2008-06-30 | 2010-01-07 | Intel Corporation | Asymmetrical universal serial bus communications |
GB2473349A (en) * | 2008-06-30 | 2011-03-09 | Intel Corp | Asymmetrical universal serial bus communications |
WO2010002660A3 (en) * | 2008-06-30 | 2010-03-25 | Intel Corporation | Asymmetrical universal serial bus communications |
US8321600B2 (en) | 2008-06-30 | 2012-11-27 | Intel Corporation | Asymmetrical universal serial bus communications |
US8335866B2 (en) | 2008-06-30 | 2012-12-18 | Intel Corporation | Asymmetrical serial communications |
US8341303B2 (en) | 2008-06-30 | 2012-12-25 | Intel Corporation | Asymmetrical universal serial bus communications |
GB2473349B (en) * | 2008-06-30 | 2013-05-08 | Intel Corp | Asymmetrical universal serial bus communications |
US8762585B2 (en) | 2008-06-30 | 2014-06-24 | Intel Corporation | Asymmetrical Universal Serial Bus communications |
US9069697B2 (en) | 2008-06-30 | 2015-06-30 | Intel Corporation | Asymmetrical universal serial bus communications |
KR20180129999A (ko) * | 2015-06-19 | 2018-12-05 | 사이프레스 세미컨덕터 코포레이션 | 타입-c 연결기 서브시스템의 저전력 구현 |
KR102052190B1 (ko) | 2015-06-19 | 2019-12-04 | 사이프레스 세미컨덕터 코포레이션 | 타입-c 연결기 서브시스템의 저전력 구현 |
US10909062B2 (en) | 2019-02-05 | 2021-02-02 | Seiko Epson Corporation | Circuit device and electronic apparatus |
WO2022095606A1 (zh) * | 2020-11-09 | 2022-05-12 | Oppo广东移动通信有限公司 | 信息读取方法、设备、线缆、充电系统及计算机存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP4254108B2 (ja) | 2009-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4126178B2 (ja) | 周辺装置が接続されているインターフェースのタイプを検出するための方法および装置 | |
US10657089B2 (en) | Embedded universal serial bus 2 repeater | |
US7627845B2 (en) | Macrocell, integrated circuit device, and electronic instrument | |
US7805553B2 (en) | Integrated circuit device and electronic instrument | |
US6833738B2 (en) | Signal reception circuit, data transfer control device and electronic equipment | |
US7383371B2 (en) | Physical layer circuit, data transfer control device, and electronic instrument | |
JP2003241870A (ja) | Usbデバイス | |
JP4722907B2 (ja) | ユニバーサル・シリアル・バス送信機 | |
JP3651410B2 (ja) | 送信回路、データ転送制御装置及び電子機器 | |
US6778930B2 (en) | System for reducing distortion of signals transmitted over a bus | |
US10922255B2 (en) | Embedded universal serial bus 2 repeater | |
US11133802B2 (en) | Repeater for an open-drain communication system using a current detector and a control logic circuit | |
US7711039B2 (en) | System and method for protecting low voltage transceiver | |
US6653870B2 (en) | Signal detection circuit, data transfer control device and electronic equipment | |
KR100659515B1 (ko) | Usb 동작모드의 자동스위칭 방법, 및 이를 이용한단일포트 usb 장치 | |
JP2019061402A (ja) | 電子機器、通信制御方法及びプログラム | |
JP2008015856A (ja) | データ転送制御装置及び電子機器 | |
US20060168364A1 (en) | Method for maintaining register integrity and receive packet protection during ULPI PHY to LINK bus transactions | |
JP2009065235A (ja) | ディスコネクト検出回路と送受信装置 | |
JP2008017250A (ja) | データ転送制御装置及び電子機器 | |
JP2005174147A (ja) | 通信制御装置および通信制御方法 | |
JP2005332269A (ja) | デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4254108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |