KR102052190B1 - 타입-c 연결기 서브시스템의 저전력 구현 - Google Patents

타입-c 연결기 서브시스템의 저전력 구현 Download PDF

Info

Publication number
KR102052190B1
KR102052190B1 KR1020187034416A KR20187034416A KR102052190B1 KR 102052190 B1 KR102052190 B1 KR 102052190B1 KR 1020187034416 A KR1020187034416 A KR 1020187034416A KR 20187034416 A KR20187034416 A KR 20187034416A KR 102052190 B1 KR102052190 B1 KR 102052190B1
Authority
KR
South Korea
Prior art keywords
subsystem
type
usb
coupled
transistor
Prior art date
Application number
KR1020187034416A
Other languages
English (en)
Other versions
KR20180129999A (ko
Inventor
리쉬 아그라왈
니콜라스 알렉산더 보드나룩
파반 쿠마르 쿠치푸디
수레쉬 나이두 레칼라
Original Assignee
사이프레스 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사이프레스 세미컨덕터 코포레이션 filed Critical 사이프레스 세미컨덕터 코포레이션
Publication of KR20180129999A publication Critical patent/KR20180129999A/ko
Application granted granted Critical
Publication of KR102052190B1 publication Critical patent/KR102052190B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y02D10/14—
    • Y02D10/151—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)

Abstract

USB(Universal Serial Bus) 타입-C 연결기 서브시스템의 저전력 구현을 위한 기법들이 본원에 설명된다. 예시적인 실시예에서, 집적 회로(IC) 칩 디바이스는 USB(Universal Serial Bus) 타입-C 서브시스템을 포함한다. 타입-C 서브시스템은, Ra 종단 회로가 타입-C 서브시스템의 Vconn 라인에 적용된 후 100μA 이하의 전류를 소비하는 Ra 종단 회로를 동작시키고, 및/또는 타입-C 서브시스템의 CC(Configuration Channel) 라인 상에서 검출을 수행하도록 디바이스의 딥-슬립 상태에서 하나 또는 그 초과의 대기 기준 회로들을 동작시키도록 구성되고, 디바이스는 딥-슬립 상태에서 100μA 이하의 전류를 소비한다.

Description

타입-C 연결기 서브시스템의 저전력 구현{A LOW-POWER IMPLEMENTATION OF TYPE-C CONNECTOR SUBSYSTEM}
[0001] 본 출원은 2015년 6월 19일에 출원된 미국 가 출원 번호 제 62/182,238호의 우선권 및 이익을 주장하는, 2015년 9월 25일에 출원된 미국 출원 번호 제 14/866,276호의 국제 출원이고, 이의 전체 내용들은 본원에 인용에 의해 통합된다.
[0002] 본 개시내용은 일반적으로 타입-C 연결기 서브시스템들에 관한 것이다.
[0003] 다양한 전자 디바이스들(예컨대, 이를테면 스마트폰들, 셀 폰들, 태블릿들, 노트북 컴퓨터들, 랩톱 컴퓨터들, 데스크톱 컴퓨터들, 허브들 등)은 USB(Universal Serial Bus) 연결기들을 통하여 통신하도록 구성된다. USB 타입-C로 불리는 USB 연결기들에 대한 새로이 나타난 기술은 최근에 USB 타입-C 규격, 릴리스(Release) 1.0(2014년 8월 11일에 릴리스됨)에서 정의되었고 이후 릴리스 1.1(2015년 4월 3일에 릴리스됨)에서 보충되었다. USB 타입-C 규격은 더 이전 USB 프로토콜들(예컨대, 이를테면 2000년 4월 27일에 릴리스된 USB 규격 개정판 2.0, 및 2010년 12월 7일에 릴리스된 USB 배터리 충전 규격, 개정판 1.2)뿐 아니라, 더 새로운 USB 프로토콜들(예컨대, 이를테면 2013년 7월 26일에 릴리스된 USB 3.1 규격, 및 2014년 8월 11일에 릴리스된 USB 전력 전달 규격, 개정판 2.0)을 통해 USB 통신 및/또는 전력 전달을 지원할 수 있는 USB 타입-C 리셉터클(receptacle)들, 플러그 및 케이블들을 정의한다.
[0004] USB 타입-C 규격이 (예컨대, USB 서스펜드 모드(Suspend mode)를 위한) 일부 전력 요건들을 정의하지만, 특정 전자 디바이스들에서 타입-C 서브시스템들의 전체 전력 소비를 관리하는 것은 특정 타입-C 구현들에 맡겨졌다. 그러나, 이런 목적을 위하여, 현재 USB 타입-C 구현들은, 효율적인 전력 소비가 최종-사용자 경험을 향상시킬 수 있고 타입-C 케이블들 및 타입-C 인에이블드 USB 디바이스들 둘 모두에서 타입-C 서브시스템들의 전체 동작을 크기 개선할 수 있지만, 그 전체 전력 소비가 효율적이지 않다.
[0005] 도 1a는 일부 실시예들에 따른 타입-C 서브시스템을 가지는 예시적인 온-다이(on-die) 집적 회로(IC) 제어기를 예시한다.
[0006] 도 1b는 예시적인 실시예들에 따른, 도 1a의 타입-C 서브시스템을 가지는 IC 제어기를 포함하는 예시적인 디바이스들을 예시한다.
[0007] 도 2a는 일부 실시예들에 따른, 예시적인 온-칩 USB 타입-C 서브시스템에서의 Ra 종단(termination) 회로를 예시한다.
[0008] 도 2b는 일부 실시예들에 따른, 예시적인 온-칩 USB 타입-C 서브시스템에서의 대기 기준 회로를 예시한다.
[0009] 도 3은 일부 실시예들에 따른, 타입-C 서브시스템에서 Ra 종단을 디스에이블링하기 위한 예시적인 방법을 예시한다.
[0010] 도 4는 일부 실시예들에 따른, 타입-C 서브시스템에서 대기 기준들을 사용하기 위한 예시적인 방법을 예시한다.
[0011] 도 5a는 일부 실시예들에 따른, 예시적인 온-칩 USB 타입-C 서브시스템에서의 Ra 종단 회로를 예시한다.
[0012] 도 5b는 일부 실시예들에 따른, 예시적인 온-칩 USB 타입-C 서브시스템에서의 정밀 저항기 회로를 예시한다.
[0013] 다음 설명은, 저전력 USB 타입-C 서브시스템들에 대한 본원에 설명된 기법들의 다양한 실시예들의 우수한 이해를 제공하기 위하여, 특정 시스템들, 컴포넌트들, 방법들 등의 예들 같은 다수의 특정 세부사항들을 설명한다. 그러나, 적어도 일부 실시예들이 이들 특정 세부사항들 없이 실시될 수 있다는 것이 당업자에게 자명할 것이다. 다른 경우들에서, 본원에 설명된 기술들을 불필요하게 모호하게 하는 것을 회피하기 위하여 잘-알려진 컴포넌트들, 엘리먼트들 또는 방법들은 상세히 설명되지 않거나 간단한 블록 다이어그램 포맷으로 제시된다. 따라서, 이후 설명되는 특정 세부사항들은 단지 예시적이다. 특정 구현들은 이들 예시적인 세부사항들로부터 가변할 수 있고 본 발명의 사상 및 범위 내에 있는 것으로 여전히 고려될 수 있다.
[0014] "실시예", "일 실시예", "예시적인 실시예", "일부 실시예들" 및 "다양한 실시예들"에 대한 상세한 설명의 참조는, 실시예(들)와 관련되어 설명된 특정 피처, 구조, 또는 특징이 본 발명의 적어도 하나의 실시예에 포함되는 것을 의미한다. 게다가, 상세한 설명의 다양한 장소들에서 어구들 "실시예", "일 실시예", "예시적인 실시예", "일부 실시예들", 및 "다양한 실시예들"의 출현들은 반드시 모두가 동일한 실시예(들)를 지칭하지 않는다.
[0015] 상세한 설명은 상세한 설명의 일부를 형성하는 첨부 도면들에 대한 참조들을 포함한다. 도면들은 예시적인 실시예들에 따른 예시들을 도시한다. 또한 본원에서 "예들"로서 지칭될 수 있는 이들 실시예들은, 당업자들이 본원에 설명된 청구된 청구 대상의 실시예들을 실시할 수 있게 하기 위하여 충분히 상세히 설명된다. 청구된 청구 대상의 범위 및 사상으로부터 벗어남이 없이 실시예들이 조합될 수 있거나, 다른 실시예들이 활용될 수 있거나, 또는 구조적, 논리적 및 전기적 변화들이 이루어질 수 있다. 본원에 설명된 실시예들이 청구 대상의 범위를 제한하는 것으로 의도되는 것이 아니라 오히려 당업자로 하여금 청구 대상을 실시, 제작 및/또는 사용할 수 있게 하도록 의도되는 것으로 이해되어야 한다.
[0016] 본원에는 전자 디바이스들의 저전력 USB 타입-C 서브시스템들에 대한 기법들의 다양한 실시예들이 설명된다. 그런 전자 디바이스들의 예들은 제한 없이, 퍼스널 컴퓨터들(예컨대, 데스크톱 컴퓨터들, 랩톱 컴퓨터들, 노트북 컴퓨터들 등), 모바일 컴퓨팅 디바이스들(예컨대, 태블릿들, 태블릿 컴퓨터들, e-판독기 디바이스들 등), 모바일 통신 디바이스들(예컨대, 스마트폰들, 셀 폰들, 퍼스널 디지털 어시스탄트들, 메시징 디바이스들, 포켓 PC들 등), 연결 디바이스들(예컨대, 케이블들, 어댑터들, 허브들, 도킹 스테이션들 등), 오디오/비디오/데이터 레코딩 및/또는 재생 디바이스들(예컨대, 카메라들, 음성 레코더들, 핸드-헬드 스캐너들, 모니터들 등), 및 통신 및/또는 배터리 충전을 위한 타입-C 연결기들(인터페이스들)을 사용할 수 있는 다른 유사한 전자 디바이스들을 포함한다.
[0017] 본원에 사용된 바와 같이, 전자 디바이스는, 전자 디바이스가 USB(Universal Serial Bus) 규격의 적어도 하나의 릴리스를 따르면, "USB-인에이블드"로서 지칭된다. 그런 USB 규격들의 예들은, 제한 없이, USB 규격 개정판 2.0, USB 3.0 규격, USB 3.1 규격, 및/또는 다양한 보충판들(예컨대, 이를테면 온-더-고(On-The-Go) 또는 OTG), 버전들 및 이의 에러터(errata)들을 포함한다. USB 규격들은 일반적으로 표준 통신 시스템들 및 주변장치들을 설계 및 구축하기 위하여 요구되는 차동 직렬 버스의 특징들(예컨대, 속성들, 프로토콜 정의, 트랜잭션들의 타입들, 버스 관리, 프로그래밍 인터페이스들 등)을 정의한다. 예컨대, 주변 전자 디바이스는 호스트 디바이스의 USB 포트를 통하여 호스트 디바이스에 부착(attach)된다. USB 2.0 포트는 5V의 전력 라인(VBUS로 표시됨), 데이터 라인들의 차동 쌍(D+ 또는 DP, 및 D- 또는 DN으로 표시됨), 및 전력 리턴을 위한 접지 라인(GND로 표시됨)을 포함한다. USB 3.0 포트는 또한 USB 2.0과의 역 호환성을 위한 VBUS, D+, D-, 및 GND 라인들을 제공한다. 게다가, 더 빠른 차동 버스(USB 슈퍼스피드(SuperSpeed) 버스)를 지원하기 위하여, USB 3.0 포트는 또한 송신기 데이터 라인들의 차동 쌍(SSTX+ 및 SSTX-로 표시됨), 수신기 데이터 라인들의 차동 쌍(SSRX+ 및 SSRX-로 표시됨), 전력을 위한 전력 라인(DPWR로 표시됨), 및 전력 리턴을 위한 접지 라인(DGND로 표시됨)을 제공한다. USB 3.1 포트는 USB 2.0 및 USB 3.0 통신들과 역 호환성을 위하여 USB 3.0 포트와 동일한 라인들을 제공하지만, 인핸스드 슈퍼스피드(Enhanced SuperSpeed)로서 지칭되는 피처(feature)들의 컬렉션(collection)에 의해 슈퍼스피드 버스의 성능을 확장시킨다.
[0018] 일부 전자 디바이스들은 주어진 USB 타입-C 규격 또는 이들의 특정 릴리스(예컨대, 그런 USB 타입-C 규격, 릴리스 1.0, USB 타입-C 규격, 릴리스 1.1, 또는 이후 릴리스)에 따를 수 있다. 본원에 사용된 바와 같이, USB "타입-C 서브시스템"은 기능들을 수행하고 USB 타입-C 규격의 적어도 하나의 릴리스에서 특정된 요건들을 만족시키도록 구성 및 동작가능한 집적 회로(IC) 제어기의 하드웨어 회로 및 펌웨어/소프트웨어 로직을 지칭한다. 그런 타입-C 기능들 및 요건들의 예들은, 제한 없이, USB 2.0 및 USB 3.1에 따른 통신들, 타입-C 리셉터클들을 위한 전자-기계적 정의들 및 성능 요건들, 타입-C 플러그들을 위한 전자-기계적 정의들 및 성능 요건들, 레거시 케이블 어셈블리들 및 어댑터들에 대한 타입-C에 대한 요건들, 타입-C 기반 디바이스 검출 및 인터페이스 구성을 위한 요건들, 타입-C 연결기들을 위해 최적화된 전력 전달을 위한 요건들 등을 포함할 수 있다.
[0019] USB 타입-C 규격(들)에 따라, USB 타입-C 케이블은 케이블의 양쪽 단부들에서 USB 타입-C 포트들을 정의하기 위하여 내부에 하나 또는 그 초과의 집적 회로(IC) 디바이스들이 배치된 능동 케이블이다. USB 2.0 및 USB 3.1에 따른 USB 통신들을 지원하기 위하여, 타입-C 포트는 특히 VBUS, D+, D-, GND, SSTX+, SSTX-, SSRX+, 및 SSRX- 라인들을 제공한다. 게다가, 타입-C 포트는 또한 타입-C 케이블을 통한 연결들의 발견, 구성 및 관리를 위해 구성 채널(CC로 표시됨) 라인 및 측파대 기능성의 시그널링을 위한 측파대 유스(Sideband Use)(SNU로 표시됨) 라인을 제공한다. 타입-C 포트는 타입-C 플러그 및 타입-C 리셉터클과 연관될 수 있다. 사용의 용이함을 위하여, 타입-C 플러그 및 타입-C 리셉터클은 플러그-투-리셉터클 방향에 무관하게 동작하는 가역성 쌍으로서 설계된다. 따라서, 표준 타입-C 플러그 또는 리셉터클로서 배치된 표준 타입-C 연결기(인터페이스)는 특히 4개의 VBUS 라인들, 4개의 접지 리턴(GND) 라인들, 2개의 D+ 라인들(DP1 및 DP2), 2개의 D-라인들(DN1 및 DN2), 2개의 SSTX+라인들(SSTXP1 및 SSTXP2), 2개의 SSTX-라인들(SSTXN1 및 SSTXN2), 2개의 SSRX+라인들(SSRXP1 및 SSRXP2), 2개의 SSRX-라인들(SSRXN1 및 SSRXN2), 2개의 CC 라인들(CC1 및 CC2), 및 2개의 SBU 라인들(SBU1 및 SBU2)을 위한 핀들을 제공한다. 케이블의 타입-C 플러그가 타입-C 리셉터클에 부착될 때, CC 라인들 중 하나는 신호 방향을 설정하도록 케이블을 통하여 연결되고 다른 CC 라인은 타입-C 케이블 내에 배치된 집적 회로(IC) 디바이스(들)에 전력을 인가하기 위한 5V 전력 라인(Vconn으로 표시됨)으로서 바뀌어질 수 있다.
[0020] USB 타입-C 규격(들)에 따라, 몇몇 타입들의 종단 회로들은 USB-인에이블드 호스트 디바이스들, USB-인에이블드 주변장치 디바이스들, 및 USB 타입-C 케이블 디바이스들에 의한 식별에 사용된다. 예컨대, 호스트 전자 디바이스(예컨대, 및/또는 이의 USB 제어기)는 어서팅(assert)될 때, 타입-C 케이블을 통하여 호스트 디바이스를 식별하는 풀-업(pull-up) 저항기 엘리먼트(들)를 포함하는 Rp 종단 회로("Rp 종단")를 제공할 필요가 있다. 다른 예에서, 주변 전자 디바이스(예컨대, 및/또는 이의 USB 제어기)는 어서팅될 때, 타입-C 케이블을 통하여 주변 디바이스를 식별하는 풀-다운(pull-down) 저항기 엘리먼트(들)를 포함하는 Rd 종단 회로("Rd 종단")를 제공할 필요가 있다. 다른 예에서, 타입-C 케이블 디바이스(예컨대, 케이블의 플러그에 배치된 IC 제어기)는, 어서팅될 때, 주변장치 및/또는 거기에 연결된 호스트 디바이스에 대한 타입-C 케이블의 IC 제어기를 식별하는 풀-다운 저항기 엘리먼트(들)를 포함하는 Ra 종단 회로("Ra 종단")를 제공할 필요가 있다.
[0021] USB 타입-C 케이블은 내부에 하나 또는 그 초과의 집적 회로(IC) 디바이스(들)가 배치되어 있는 능동 디바이스이다. 따라서, 타입-C 케이블이 사용 중일 때(예컨대, 적어도 하나의 USB-인에이블드 디바이스에 연결될 때), 케이블 내의 IC들은 전력을 소비한다. 그러나, USB 타입-C 규격(들)의 복잡한 요건들 때문에, USB 타입-C 서브시스템들(및 그 내부의 트랜시버들)의 종래의 구현들은 통상적으로 타입-C 케이블 내의 IC들을 활성 상태로 유지하고, 이에 의해 케이블이 비교적 많은 양의 전류(예컨대, 이를테면 5mA 또는 그 초과)를 소모하게 한다. 그러나, 비교적 많은 양의 전류(및 개별적으로, 전력)를 소모하는 것은 일반적으로 단점인데, 특히 배터리-전력구동 디바이스들에 대해 단점이다. 게다가, USB 타입-C 서브시스템들(및 그 내부의 트랜시버들)의 종래의 구현들은 통상적으로 다양한 타입-C-요구 종단 및 송신 회로들을 구현하기 위하여 외부, 오프-칩 컴포넌트들(예컨대, 이를테면 저항기들, 캐패시터들 등)을 사용하는데, 이는 더 큰 칩을 요구하고 사용 중일 때 타입-C 케이블에 의해 사용되는 총 전력을 추가로 증가시킨다.
[0022] 비교적 높은 전력 사용량의 문제 및 다른 문제들을 처리하기 위하여, 본원에 설명된 저전력 USB 타입-C 서브시스템들에 대한 기법들은, IC 제어기가 부착된 상태/분리(detach)된 상태에 있을 때 및 타입-C 서브시스템의 CC 라인 상에서 능동적으로 통신하지 않을 때 IC 제어기(예컨대, 시스템) 전력을 감소시키는 것을 제공한다. 예컨대, 본원에 설명된 기법들은, 케이블이 USB-인에이블드 디바이스에 부착될 때, 타입-C 케이블의 Ra 종단을 제거/디스에이블링하는 것을 제공하고, 이에 의해 일부 실시예들에서 케이블에 의해 사용되는 전력이 감소된다. 게다가, 이들 및/또는 다른 실시예들에서, 본원에 설명된 기법들은 새로운 "부착 대기(waiting-for-attach)" 상태를 제공하고, 부착 대기 상태에서 타입-C 케이블의 IC 제어기는 딥-슬립(deep-sleep) 시스템 리소스들 조차 턴 오프하고 그러므로 매우 작은 전력을 소비한다. 이들 및/또는 다른 실시예들에서, 정확한 전압 및/또는 전류 기준들은 몇몇 타입들의 타입-C 애플리케이션들에서 USB 타입-C 규격(들)의 모든 부착/분리 요건들을 충족하는 딥-슬립 상태에서 IC 제어기에 의해 생성되고, 이에 의해 높은 전력 소비 활성-모드 전압 및 전류 기준들을 터닝(turning)할 필요가 제거된다. 예시적인 타입들의 타입-C 애플리케이션들은: 타입-C 서브시스템을 갖는 IC 제어기가 (예컨대, USB-인에이블드 호스트 디바이스에서) 다운스트림에 면하는 USB 포트를 제공하도록 구성되는 DFP(downstream facing port) USB 애플리케이션; 타입-C 서브시스템을 가지는 IC 제어기가 (예컨대, USB-인에이블드 주변장치 디바이스 또는 어댑터에서) 업스트림에 면하는 USB 포트를 제공하도록 구성되는 UFP(upstream facing port) USB 애플리케이션 타입-C 서브시스템을 가지는 IC 제어기가 동일한 USB 포트 상에서 DFP 및 UFP 애플리케이션들 둘 모두를 지원하도록 구성되는 DRP(dual role port) USB 애플리케이션; 및 타입-C 서브시스템을 가지는 IC 제어기가 케이블 디바이스(예컨대, 능동, 타입-C 케이블, Vconn-전력구동 액세서리 등) 내에 타입-C 포트들을 제공하도록 구성된 EMCA(electronically marked cable application)(그러나 이에 제한되지 않을 수 있음)를 포함한다.
[0023] 예시적인 실시예에서, 디바이스는 USB 타입-C 서브시스템을 포함한다. 본 실시예의 일부 양상들에서, 디바이스는 타입-C 케이블 또는 다른 USB 애플리케이션(예컨대, 이를테면 하이브리드 케이블, USB-투-타입C 어댑터, Vconn-전력구동 액세서리 등)으로 배치될 수 있는 IC 칩이다. 타입-C 서브시스템은 음전하 펌프 및 Ra 종단 회로를 포함하고, 음전하 펌프는 Ra 종단 회로에 커플링되고 Ra 종단 회로는 타입-C 서브시스템의 Vconn 라인에 커플링된다. 본원에 사용된 바와 같이, "음전하 펌프"는 서브-제로 전압 전력 소스(예컨대, 일부 구현들에 대해, -0.7V 내지 -1.95V 범위의 전압 소스)를 생성하도록 구성된 전자 회로를 지칭한다. Ra 종단 회로의 설계는, 타입-C 서브시스템에 전력이 인가되지 않을 때 Ra 종단이 인에이블(예컨대, "온"됨) 되도록 한다. 타입-C 서브시스템은, Vconn 라인 상의 전압이 임계 전압 초과에 도달할 때 음전하 펌프를 인에이블하고, 그리고 음전하 펌프가 인에이블될 때 Ra 종단 회로를 디스에이블하도록 구성되고, Ra 종단 회로는 디스에이블된 후 50μA 이하의 전류를 소비한다. 이 실시예의 예시적인 양상에서, 임계 전압은 2.375V 내지 2.625V 범위이다. 동일하거나 상이한 양상에서, Ra 종단 회로는 하나 또는 그 초과의 N-타입 금속-산화물(NMOS) 트랜지스터들을 포함하는 네이티브(native) 온-칩 디바이스를 포함한다. 네이티브 디바이스의 트랜지스터들은, 네이티브 디바이스가 제로 또는 거의-제로 전압 게이트 임계치(VT)를 가지도록 공핍 도핑을 가진다(예컨대, 다양한 네이티브 디바이스 구현들에 대해, 네이티브 디바이스는, 그의 게이트 전압(VT)이 제로 또는 거의-제로일 때, 예컨대 0V 또는 700mV보다 훨씬 작은 VT 전압일 때, 자신의 채널을 턴 온함). 예시적인 양상에서, 타입-C 서브시스템은, Vconn 라인 상의 전압이 더 이상 인가되지 않을 때를 검출하고, 그리고 Ra 종단 회로를 인에이블하기 위하여 음전하 펌프를 디스에이블하도록 추가로 구성된다.
[0024] 예시적인 실시예에서, 디바이스는 USB 타입-C 서브시스템을 포함한다. 이 실시예의 일부 양상들에서, 디바이스는 타입-C 케이블로 배치되거나 DFP, UFP, 또는 DRP USB 애플리케이션에서 구성될 수 있는 IC 칩이다. 이 실시예에서, 타입-C 서브시스템은, Ra 종단을 제어하도록 구성된 게이트 제어부 및 인에이블/활성화될 때, 음전하 펌프가 Ra 종단을 디스에이블하게 구성되도록 게이트 제어부에 커플링된 음전하 펌프를 포함한다. Ra 종단 회로의 게이트 제어부에 대한 음전하 펌프의 커플링은, (예컨대, 전력 소비를 감소시키기 위하여) 식별을 위해 더 이상 필요하지 않을 때 Ra 종단이 디스에이블되는(예컨대, 턴 "오프") 것을 보장한다. 이 실시예의 예시적인 양상에서, Ra 종단은 하나 또는 그 초과의 N-타입 금속-산화물(NMOS) 트랜지스터들을 포함하는 네이티브 온-칩 디바이스로 구현되고, 네이티브 디바이스는 제로 또는 거의 제로 전압 게이트 임계치를 가진다. 동일하거나 다른 예시적인 양상에서, 타입-C 서브시스템에 의해 소비되는 총 전류는, Ra 종단이 디스에이블될 때 50μA이거나 그 미만이다. 이 실시예의 일부 예시적인 양상들에서, 타입-C 서브시스템은 Rp 종단에 인가하고 그리고 CC 라인 상에서 Ra 종단 및 Rd 종단을 검출하는데 사용하도록 구성된 하나 또는 그 초과의 대기 기준들을 더 포함할 수 있고, 하나 또는 그 초과의 대기 기준들은 10μA 내지 15μA 범위의 전류를 소비한다.
[0025] 예시적인 실시예에서, 장치는 USB 타입-C 서브시스템을 포함한다. 일부 양상들에서, 장치는, 내부에 타입-C 서브시스템이 배치되어 있는 USB 타입-C 플러그를 포함하는 USB 타입-C 케이블이지만, 다른 양상들에서 장치는 타입-C 리셉터클을 포함하고, 타입-C 서브시스템은 리셉터클에 관련하여 구성된다. 이 예시적인 실시예에서, 타입-C 서브시스템은, Ra 종단을 제어하도록 구성된 게이트 제어부 및 인에이블/활성화될 때, 음전하 펌프가 Ra 종단을 디스에이블하게 구성되도록 게이트 제어부에 커플링된 음전하 펌프를 포함한다. 이 실시예의 일부 양상들에서, 타입-C 서브시스템은 Rp 종단에 인가하고 그리고 타입-C 서브시스템의 CC 라인 상에서 Rp 종단 및 Rd 종단을 검출하는데 사용하도록 구성된 하나 또는 그 초과의 대기 기준들을 더 포함할 수 있다.
[0026] 예시적인 실시예에서, 디바이스는 프로세서 및 프로세서에 커플링된 USB 타입-C 서브시스템을 포함하는 집적 회로(IC) 칩이다. 일부 폼 팩터(form factor)들에서, 디바이스는, 내부에 타입-C 서브시스템이 배치되어 있는 USB 타입-C 플러그를 포함하는 USB 타입-C 케이블일 수 있지만, 다른 폼 팩터들에서, 디바이스는 타입-C 리셉터클을 포함하는 장치(예컨대, 이를테면 모바일 디바이스)에 배치될 수 있고, 타입-C 서브시스템은 리셉터클에 관련하여 구성된다. 이 실시예에서, 타입-C 서브시스템은: 타입-C 서브시스템의 Vconn 라인에 커플링된 Ra 종단 회로를 동작시키고 ― Ra 종단 회로가 Vconn 라인에 적용된 후 Ra 종단 회로는 100μA 이하의 전류(또는 보다 바람직하게, 50μA 이하의 전류)를 소비함 ―; 그리고 타입-C 서브시스템의 CC 라인 상에서 검출을 수행하도록 디바이스의 딥-슬립 상태에서 하나 또는 그 초과의 대기 기준 회로들을 동작시키도록 구성되고, 디바이스는 딥-슬립 상태에서 100μA 이하의 전류(또는 보다 바람직하게, 50μA 이하의 전류)를 소비한다. 이 실시예의 예시적인 양상에서, 타입-C 서브시스템에 전력이 인가되지 않는 동안, Ra 종단 회로는 "온"에 남아있도록 구성된다. 동일하거나 상이한 양상에서, Ra 종단 회로를 동작시키기 위하여, 타입-C 서브시스템은: 타입-C 서브시스템에 전력이 공급되지 않는 동안 Ra 종단 회로를 "온"으로 유지하고; Vconn 라인에 전력이 인가될 때를 검출하고; 그리고 Ra 종단 회로를 디스에이블하기 위하여, Vconn 라인이 임계 전압 초과에 도달할 때 음전하 펌프를 인에이블하도록 구성된다. 이 실시예의 예시적인 양상에서, 타입-C 서브시스템은, 통신이 CC 라인 상에서 검출될 때 디바이스의 딥-슬립 상태를 활성 상태로 전이하고, 그리고 CC 라인이 아이들(idle)로 진행할 때 딥-슬립 상태로 되돌아가도록 구성된다. 동일하거나 상이한 양상에서, 타입-C 서브시스템은, 딥-슬립 상태의 CC 라인 상에서 종단의 분리가 검출될 때 디바이스의 딥-슬립 상태를 부착 대기 상태로 전이하도록 구성된다.
[0027] 예시적인 실시예에서, 장치는 프로세서 및 프로세서에 커플링된 USB 타입-C 서브시스템을 포함하고, 타입-C 서브시스템은 집적 회로(IC) 칩에 배치된다. 일부 폼 팩터들에서, 장치는 타입-C 리셉터클을 더 포함할 수 있고, 타입-C 서브시스템은 이 리셉터클에 커플링되고 이 리셉터클에 관련하여 구성된다. 이 실시예에서, 타입-C 서브시스템은: IC 칩의 활성 상태에서 하나 또는 그 초과의 대기 기준 회로들을 인에이블하고, IC 칩의 활성 상태로부터 딥-슬립 상태로 전이하고, 그리고 타입-C 서브시스템의 CC 라인들 상에서 검출을 수행하도록 딥-슬립 상태에서 하나 또는 그 초과의 대기 기준 회로들을 동작시키도록 구성되고, 딥-슬립 상태에서 IC 칩은 50μA 이하의 전류를 소비하고 및/또는 하나 또는 그 초과의 대기 기준 회로들은 10μA 내지 15μA 범위의 전류를 소비한다. 이 실시예의 예시적인 양상에서, 타입-C 서브시스템은, CC 라인들 중 하나의 라인 상에서 종단 부착이 검출될 때 정확한 Rd 종단 검출기 또는 정확한 Ra 종단 검출기를 인에이블하고, 그리고 종단 부착이 검출된 후 하나 또는 그 초과의 대기 기준 회로들을 인에이블하도록 추가로 구성될 수 있다. 동일하거나 상이한 양상에서, 타입-C 서브시스템은, CC 라인들 중 하나의 라인 상에서 통신이 검출될 때 IC 칩을 딥-슬립 상태로부터 다시 활성 상태로 전이하고, 그리고 CC 라인이 아이들로 진행할 때 딥-슬립 상태로 되돌리도록 추가로 구성될 수 있다. 동일하거나 상이한 양상에서, 타입-C 서브시스템은, 딥-슬립 상태의 CC 라인들 중 하나의 라인 상에서 종단의 분리가 검출될 때 IC 칩을 IC 칩의 딥-슬립 상태로부터 부착 대기 상태로 전이하도록 추가로 구성될 수 있다. 부착 대기 상태에서, 타입-C 시스템은 2μA 이하의 전류를 소비하도록 구성될 수 있다. 추가로, 부착 대기 상태에서, 타입-C 서브시스템은 CC 라인들 중 하나의 라인 상에서 Rd 종단 또는 Ra 종단의 부착을 대기하고 그리고 Rd 종단 또는 Ra 종단 중 임의의 것이 검출될 때 IC 칩을 부착 대기 상태로부터 활성 상태로 전이하도록 구성될 수 있다.
[0028] 예시적인 실시예에서, USB 타입-C 서브시스템에 의해 소비되는 전력을 감소시키기 위한 방법은: 타입-C 서브시스템에 전력이 인가되지 않는 동안 Ra 종단을 "온"으로 유지하는 단계; 타입-C 서브시스템의 Vconn 라인에 전력이 인가될 때를 검출하는 단계; 및 Vconn 라인이 임계 전압에 도달할 때 음전하 펌프를 인에이블링함으로써 Ra 종단을 디스에이블링하는 단계를 포함한다. 이 실시예의 예시적인 양상에서, Vconn 라인에 전력이 인가될 때를 검출하는 단계는: Vconn 라인 상에서 부착 이벤트를 검출하는 단계; 부착 이벤트가 검출된 후 그리고 Vconn 라인이 임계 전압에 도달하기 전 타입-C 서브시스템에 의해 요구되는 회로들의 활성화를 연기하는 단계; 및 Vconn 라인이 임계 전압에 도달한 후 타입-C 서브시스템에 의해 요구되는 회로들을 활성화하는 단계를 포함한다. 이 양상에서, 타입-C 서브시스템에 의해 요구되는 회로들의 활성화를 연기하는 단계는 부착 대기 상태에서 수행되고, 부착 대기 상태에서 타입-C 서브시스템은 타입-C 서브시스템의 CC 라인 상에서 Rd 종단 또는 Ra 종단의 부착을 대기한다. 이 실시예의 일부 양상들에서, 전력을 감소시키기 위한 방법은: Rd 종단 또는 Ra 종단의 부착이 검출될 때 개별의 정확한 Rd 종단 검출기 또는 정확한 Ra 종단 검출기를 인에이블링하는 단계; 및 딥-슬립 상태에서 하나 또는 그 초과의 대기 기준들을 인에이블링하는 단계를 더 포함하고, 딥-슬립 상태에서 타입-C 서브시스템에 의해 소비되는 총 전류는 50μA이거나 그 미만이다. 이들 양상들에서, 방법은: CC 라인 상에서 통신이 검출될 때 딥-슬립 상태로부터 활성 상태로 전이하고, CC 라인이 아이들로 진행할 때 딥-슬립 상태로 되돌리는 단계; 및 딥-슬립 상태에서 Rd 종단 또는 Ra 종단의 분리가 검출될 때 딥-슬립 상태로부터 부착 대기 상태로 전이하는 단계를 더 포함할 수 있다. 이 실시예의 일부 양상들에서, Vconn 라인에 대한 임계 전압은 2.375V 내지 2.625V 범위이다. 이들 및/또는 다른 양상들에서, Ra 종단을 디스에이블링하는 것은 타입-C 서브시스템을 활성 상태에 두지 않고 수행되고, 활성 상태에서 타입-C 서브시스템은 적어도 1mA의 총 전류를 소비한다.
[0029] 도 1a는 본원에 설명된 저전력 USB 타입-C 서브시스템들에 대한 기법들에 따라 구성된 예시적인 디바이스(100)를 예시한다. 도 1a에 예시된 실시예에서, 디바이스(100)는 IC 다이 상에 제조된 집적 회로(IC) 제어기 칩이다. 예컨대, IC 제어기(100)는 캘리포니아주, 산호세시 Cypress Semiconductor Corporation에 의해 개발된 USB 제어기들의 패밀리로부터의 단일-칩 IC 디바이스일 수 있다.
[0030] 다른 컴포넌트들 중, IC 제어기(100)는 CPU 서브시스템(102), 주변장치 상호연결부(114), 시스템 리소스들(116), 다양한 입력/출력(I/O) 블록들(예컨대, 118A-118C), 및 USB 서브시스템(120)을 포함한다. 게다가, IC 제어기(100)는 다수의 전력 상태들(122)을 지원하도록 구성되고 동작가능한 회로 및 펌웨어를 제공한다.
[0031] CPU 서브시스템(102)은 시스템 상호연결부(112)에 커플링되는 하나 또는 그 초과의 CPU들(중앙 프로세싱 유닛들)(104), 플래시 메모리(106), SRAM(Static Random Access Memory)(108), 및 ROM(Read Only Memory)(110)을 포함한다. CPU(104)는 시스템-온-칩 디바이스에서 동작할 수 있는 적절한 프로세서이다. 일부 실시예들에서, CPU는 광범위한 클록 게이팅(clock gating)으로 저전력 동작을 위해 최적화될 수 있고 그리고 CPU가 다양한 전력 상태들에서 동작하게 하는 다양한 내부 제어기 회로들을 포함할 수 있다. 예컨대, CPU는 CPU를 딥-슬립 상태로부터 웨이킹(wake)하도록 구성된 웨이크업 인터럽트 제어기를 포함할 수 있고, 이에 의해 IC 칩이 딥-슬립 상태에 있을 때 전력이 스위칭 오프되게 한다. 플래시 메모리(106)는 데이터 및/또는 프로그램들을 저장하도록 구성가능한 임의의 타입의 프로그램 메모리(예컨대, NAND 플래시, NOR 플래시 등)일 수 있다. SRAM(108)은 CPU(104)에 의해 액세스되는 데이터 및 펌웨어/소프트웨어 명령들을 저장하기에 적절한 임의의 타입의 휘발성 또는 비휘발성 메모리일 수 있다. ROM(110)은 부트-업(boot-up) 루틴들, 구성 파라미터들, 및 다른 시스템-온-칩 펌웨어를 저장하도록 구성가능한 임의의 타입의 적절한 스토리지일 수 있다. 시스템 상호연결부(112)는 CPU 서브시스템(102)의 다양한 컴포넌트들을 서로 커플링시키는 인터페이스로서 구성되는 시스템 버스(예컨대, 단일-레벨 또는 다중-레벨 어드밴스드 고성능 버스, 또는 AHB)일뿐 아니라, CPU 서브시스템 및 주변장치 상호연결부(114)의 다양한 컴포넌트들 간의 데이터 및 제어 인터페이스이다.
[0032] 주변장치 상호연결부(114)는 CPU 서브시스템(102) 및 이의 주변장치들과 다른 리소스들, 이를테면 시스템 리소스들(116), I/O 블록들(예컨대, 118A-118C), 및 USB 서브시스템(120) 간의 기본 데이터 및 제어 인터페이스를 제공하는 주변장치 버스(예컨대, 단일-레벨 또는 다중-레벨 AHB)이다. 주변장치 상호연결부는 CPU 서브시스템에 부담을 주지 않고 주변장치 블록들 간에 데이터를 전달하도록 프로그래밍될 수 있는 다양한 제어기 회로들(예컨대, 직접 메모리 액세스, 또는 DMA 제어기들)을 포함할 수 있다. 다양한 실시예들에서, CPU 서브시스템 및 주변장치 상호연결부의 컴포넌트들 각각은 CPU, 시스템 버스 및/또는 주변장치 버스의 각각의 선택 또는 타입에 따라 상이할 수 있다.
[0033] 시스템 리소스들(116)은, 자신의 다양한 상태들 및 모드들에서 IC 제어기(100)의 동작을 지원하는 다양한 전자 회로들을 포함한다. 예컨대, 시스템 리소스들(116)은 각각의 제어기 상태/모드 이를테면, 예컨대 전압 및/또는 전류 기준들, 웨이크업 인터럽트 제어기(WIC: wake-up interrupt), POR(power-on-reset) 등에 요구되는 전력 리소스들을 제공하는 전력 서브시스템을 포함할 수 있다. 일부 실시예들에서, 시스템 리소스들(116)의 전력 서브시스템은 또한 IC 제어기(100)가 몇몇 상이한 전압 레벨들을 가지는 외부 소스들로부터 전력을 인출하는 회로들을 포함할 수 있다. 시스템 리소스들(116)은 또한, IC 제어기(100)에 의해 사용되는 다양한 클록들을 제공하는 클록 서브시스템뿐 아니라, 다양한 제어기 기능들, 이를테면 외부 리셋을 허용하는 회로들을 포함할 수 있다.
[0034] IC 제어기, 이를테면 IC 제어기(100)는 다양한 실시예들 및 구현들에서 다양한 상이한 타입들의 I/O 블록들 및 서브시스템들을 포함할 수 있다. 예컨대, 도 1a에 예시된 실시예에서, IC 제어기(100)는 GPIO(general purpose input output) 블록들(118A), TCPWM(timer/counter/pulse-width-modulation) 블록들(118B), SCB들(serial communication blocks)(118C), 및 USB 서브시스템(120)을 포함한다. GPIO들(118A)은 다양한 기능들, 이를테면 예컨대 풀-업(pull-up)들, 풀-다운(down)들, 입력 임계치 선택, 입력 및 출력 버퍼 인에이블링/디스에이블링, 다양한 I/O 핀들에 연결된 신호들 멀티플렉싱 등을 구현하도록 구성된 회로들을 포함한다. TCPWM들(118B)은 타이머들, 카운터들, 펄스-폭 변조기들, 디코더들 및 입력/출력 신호들에 대해 동작하도록 구성된 다양한 다른 아날로그/혼합 신호 엘리먼트들을 구현하도록 구성된 회로들을 포함한다. SCB들(118C)은 다양한 직렬 통신 인터페이스들, 이를테면 예컨대 I2C, SPI(serial peripheral interface), UART(universal asynchronous receiver/transmitter) 등을 구현하도록 구성된 회로들을 포함한다.
[0035] USB 서브시스템(120)은 본원에 설명된 기법들에 따라 구성된 타입-C 서브시스템이고, 그리고 또한 USB 포트들(예컨대, 이를테면 USB 2.0, USB 3.0, USB 3.1 등)을 통한 USB 통신들에 대한 지원뿐 아니라 다른 USB 기능성, 이를테면 전력 전달 및 배터리 충전을 제공할 수 있다. USB 서브시스템(120)은 타입-C 트랜시버(120A) 및 물리적 계층 로직(120B)을 포함한다. 타입-C 트랜시버(120A) 및 PHY(120B)는 물리적 계층 송신들과 연관된 다양한 디지털 인코딩/디코딩 기능들(예컨대, 특히 BMC(biphase mark coding), CRC(cyclical redundancy checks)) 및 아날로그 신호 프로세싱 기능들을 수행하기 위한 집적된 기저대역 PHY 회로로서 구성된다. USB 서브시스템(120)은 본원에 설명된 기법들에 따라, 타입-C 동작들에서 IC 제어기(100)의 역할을 식별하기 위하여 요구되는 종단 회로들로 구성된다. 예컨대, 일부 실시예들에서, USB 서브시스템(120)은: IC 제어기(100)를 Vconn-전력구동 액세서리 또는 전자적으로 마킹된 케이블로서 식별하도록 구성된 Ra 종단 회로; IC 제어기(100)를 UFP 애플리케이션(예컨대, 하이브리드 케이블 또는 동글(dongle)에서)으로서 식별하도록 구성된 Rd 종단 회로; 및 IC 제어기(100)를 DFP 애플리케이션으로 식별하고 USB 타입-C 규격에서 정의된 VBUS 라인 상에서 전류 용량의 전체 범위를 표시하도록 프로그래밍될 수 있는 전류 소스들을 사용하도록 구성된 Rp 종단 회로를 포함한다. 게다가, 이들 및/또는 다른 실시예들에서, IC 제어기(100)(및/또는 이의 USB 서브시스템(120))는 USB 전력 전달(USB-PD) 규격에서 정의된 통신들, 이를테면 예컨대 SOP, SOP' 및 SOP" 메시징에 응답하도록 구성될 수 있다.
[0036] USB 서브시스템(120)은 본원에 설명된 저전력 기법들에 따라 동작하도록 구성된 회로를 포함한다. 일부 실시예들에서, USB 서브시스템(120)은 Ra 종단 회로를 제어하도록 구성된 게이트 제어부 및 인에이블/활성화될 때, 음전하 펌프가 Ra 종단 회로를 디스에이블하게 구성되도록 게이트 제어부에 커플링된 음전하 펌프를 포함한다. 설계에 의해, Ra 종단 회로는, IC 제어기(100)에 전력이 인가되지 않을 때, 인에이블(예컨대, "온")된다. 전력이 USB 서브시스템(120)의 Vconn 라인 상에 인가될 때, Vconn 라인 상의 전압이 임계 전압(예컨대, 이를테면 2.5V) 미만으로 남아있는 동안 Ra 종단 회로는 인에이블(예컨대, "온")로 남아있는다. Vconn 라인 상의 전압이 임계 전압을 초과할 때, USB 서브시스템(120)의 제어 회로는 음전하 펌프를 인에이블하고, 차례로 음전하 펌프는 게이트 제어부를 통하여 Ra 종단을 디스에이블하고, 이에 의해 USB 서브시스템 및 IC 제어기(100)에 의해 사용되는 전력이 감소된다.
[0037] 이들 및/또는 다른 실시예들에서, USB 서브시스템(120)은 또한 IC 제어기(100)에 대한 몇몇 전력 상태들(122)을 구현하기 위하여 CC/Vconn 라인들 상의 전압 임계치 검출기들에 커플링된 대기 기준 소스들을 포함할 수 있다. 전력 상태들(122)은 활성 상태(예컨대, 이 활성 상태에서 IC 제어기는 적어도 1mA의 전류, 및 종종 거의 5mA의 전류를 소비함) 및 슬립 상태(실행되고 있는 클록들의 수 측면에서 활성 상태와 상이함)를 포함한다. 본원에 설명된 기법들에 따라, 전력 상태들(122)은 또한 다음 저전력 상태들: 딥-슬립 상태(딥-슬립 상태에서 IC 제어기는 50μA 또는 그 미만의 전류를 소비함), 부착 대기 상태(예컨대, 부착 대기 상태에서 IC 제어기는 2μA 또는 그 미만의 전류를 소비함)를 포함한다. 예컨대, USB 서브시스템(120)은, CC 라인들 상에서 부착 이벤트를 대기할 때(또는 Vconn 라인 상의 전압이 임계 레벨에 도달하지 않을 때) IC 제어기(100)를 부착 대기 상태로 유지하고, Ra 또는 Rd 종단 회로가 부착된 종단의 타입을 검출하는 것이 가능해질 때 IC 제어기를 활성/슬립 상태로 전이하고, Ra/Rd 종단 회로에 기반한 검출이 완료된 후 딥-슬립 상태로 전이하고, 그리고 Ra/Rd 종단 회로가 연결해제될 때 부착 대기 상태로 다시 전이하도록 구성된다.
[0038] 도 1b는, 저전력 타입-C 서브시스템들에 대해 설명된 기법들이 구현될 수 있는 예시적인 동작 상황들을 예시한다. 이들 동작 상황들 각각에서, IC 제어기(이를테면 도 1a의 IC 제어기(100))는 본원에 설명된 기법들에 따라 USB-인에이블드 디바이스에 배치되고 구성될 수 있다. 도 1b를 참조하여, 하나의 예시적인 실시예에서, USB 제어기(100A)는 DFP 또는 DRP USB 애플리케이션으로서 컴퓨팅 디바이스(에컨대, 랩톱 컴퓨터(130))에 배치되고 구성될 수 있다. 다른 예시적인 실시예에서, USB 제어기(100B)는 DFP 또는 DRP USB 애플리케이션으로서 전자 디바이스(예컨대, 모니터(140))에 배치되고 구성될 수 있다. 또 다른 예시적인 실시예에서, USB 제어기(100C)는 UFP USB 애플리케이션으로서 네트워킹 디바이스(예컨대, 허브(150))에 배치되고 구성될 수 있다. 또 다른 예시적인 실시예에서, USB 제어기(100D) 및 (가능하게) USB 제어기(100E)는 EMCA 애플리케이션으로서 타입-C 케이블(160)의 하나(또는 둘 모두의) 플러그들 내에 배치되고 구성될 수 있다.
[0039] 도 2a는 USB 제어기, 이를테면 도 1a의 IC 제어기(100)에 배치될 수 있는 예시적인 온-칩 USB 타입-C 서브시스템의 Ra 종단 회로를 예시한다. 도 2a의 예시적인 실시예에서, IC 제어기 및 이의 타입-C 서브시스템(120)은 본원에 설명된 기법들에 따라 케이블 내에 배치되고 EMCA(케이블) 애플리케이션으로서 구성될 수 있다.
[0040] 도 2a에서 USB 타입-C 서브시스템(120)은 IC 다이상에 제조된 IC 제어기 칩의 일부이다. 타입-C 서브시스템(120)은 CC/Vconn 라인에 커플링된 온-칩 Ra 종단 회로를 포함한다. 동작 시, 타입-C 서브시스템(120)의 CC 라인들 중 하나는 신호 방향을 설정하도록 연결되고 다른 CC 라인은 USB 제어기 및 그 내부의 타입-C 서브시스템에 전력을 인가하기 위한 Vconn 라인으로서 바뀌어진다. 따라서, 비록 도 2a에 예시되지 않았지만, 타입-C 서브시스템(120)은 2개의 Ra 종단 회로들을 포함할 수 있고, 각각의 Ra 종단 회로는 CC/Vconn 라인들의 별개의 라인에 커플링된다. 도 2a의 Ra 종단 회로는 네이티브 온-칩 디바이스(206)와 직렬로 커플링된 Ra 저항기 엘리먼트(예컨대, ~1KΩ)를 포함한다. 비교적 높은 임피던스(예컨대, ~1MΩ)를 가지는 저항기 엘리먼트는 CC/Vconn 라인과 네이티브 디바이스(206)의 게이트(들) 간에 커플링된다. 네이티브 디바이스(206)는 하나 또는 그 초과의 네이티브 NMOS 트랜지스터들 및 다른 온-칩 엘리먼트들을 포함할 수 있는 온-칩 전자 회로이다. 네이티브 디바이스(206)는 제로 또는 거의 제로 임계 전압을 가진다 - 예컨대, 네이티브 디바이스는, 자신의 게이트가 접지에 커플링될 때에도 턴 온된다. 본원에 설명된 기법들에 따라, 네이티브 디바이스(206)의 게이트는 게이트 제어부(204)에 커플링되고, 게이트 제어부(204)는 제어 기능을 적용하도록 구성된 전자 엘리먼트들(예컨대, 다이오드들, 트랜지스터들, 스위치들 등)을 포함하는 전자 회로이다. 게이트 제어부(204)는 음전하 펌프(202)에 커플링된다. 음전하 펌프(202)는 서브-제로(예컨대, 네거티브) 전압 전력 소스를 생성하도록 구성된 전자 회로이다.
[0041] 네이티브 디바이스(206)는, 타입-C 서브시스템(120)에 전력이 인가되지 않을 때 Ra 종단 회로가 인에이블("온")되게 유지되도록 구성된다. 고임피던스 저항기 엘리먼트를 통하여 네이티브 디바이스(206)의 게이트를 CC/Vconn 라인에 커플링하는 것은, 타입-C 서브시스템(120)에 전력이 인가되지 않을 때(및/또는 Vconn 라인 상의 전압이 특정 임계치 미만일 때) 게이트 상의 전압이 제로 또는 거의 제로인 것을 보장하고, 이는 네이티브 디바이스(206)가 전도되고 CC/Vconn 라인 상에 Ra 풀-다운 저항을 효과적으로 적용하게 한다. 타입-C 서브시스템(120)이 Vconn 라인을 통하여 전력을 인가받고 그 전압이 임계 전압에 도달할 때, 펌웨어 인터럽트는 음전하 펌프(202)를 인에이블하도록 생성된다. 활성화될 때, 음전하 펌프(202)는 네거티브 전압을 게이트 제어부(204)를 통하여 네이티브 디바이스(206)의 게이트 상에 인가한다. 이의 게이트 상의 네거티브 전압은 네이티브 디바이스(206)를 턴 오프시키고, 이에 의해 Vconn 라인에 커플링된 Ra 종단이 디스에이블링되고 USB 제어기 및 이의 타입-C 서브시스템(120)에 의해 사용되는 전력이 효과적으로 감소된다. Vconn 라인 상의 전력이 제거될 때(예컨대, Vconn 라인이 분리/연결해제될 때), 음전하 펌프(202)는 턴 오프되고 네이티브 디바이스(206)의 게이트 상의 전압은 제로 또는 거의 제로로 리턴하고, 이에 의해 네이티브 디바이스가 턴 온되고 Vconn 라인 상의 Ra 종단이 효과적으로 인이에블링된다.
[0042] 본원에 설명된 저전력 기법들에 따라, 도 2a에서 Ra 종단 회로의 모든 컴포넌트들(예컨대, 음전하 펌프(202), 게이트 제어부(204), 네이티브 디바이스(206), Ra 및 고임피던스 저항기 엘리먼트들 등)은 내부, 온-칩 컴포넌트들인 것이 주목된다. 추가로, 도 2a에서 Ra 종단 회로를 디스에이블링함으로써, 본원에 설명된 기법들은 Ra 종단에 의해 소비되는 전류를 50μA 미만으로 감소시킨다. 이것은, USB 제어기 및 이의 USB 타입-C 서브시스템이 전력을 인가받고 이에 의해 적어도 5mA의 전류를 소비하면서 Ra 종단이 턴 온되게 유지시키는 외부, 오프-칩 컴포넌트들(예컨대, 이를테면 인에이블/디스에이블 핀들, 정확한 저항기들, 캐패시터들 등)을 통상적으로 사용하는 Ra 종단 회로들의 종래 구현들과 대조적이다. 따라서, 본원에 설명된 기법들은 USB 제어기 및 이의 타입-C 시스템에 의한 전류/전력 소비에 대해 약 20배(20x) 개선을 제공한다.
[0043] 도 2b는 도 1a의 IC 제어기(100) 같은 USB 제어기에 배치될 수 있는 예시적인 온-칩 USB 타입-C 서브시스템을 예시한다. 도 2b의 예시적인 실시예에서, IC 제어기 및 이의 타입-C 서브시스템(120)은 본원에 설명된 기법들에 따라 배치되고 DFP 또는 DRP 애플리케이션으로서 구성될 수 있다. 도 2b에서, 타입-C 서브시스템(120)은 IC 다이 상에 제조된 IC 제어기 칩(도시되지 않음)의 일부이다.
[0044] 본원에 설명된 기법들에 따라, 타입-C 서브시스템(120)은 타입-C 서브시스템(120)의 CC 라인들 상에서 검출 및 종단을 구현하기 위하여 사용되는 대기 기준들(210)을 포함한다. 대기 기준들(210)은 10μA 내지 15μA의 전류를 소비할 수 있는 정확한, 저전력 전압 및/또는 전류 기준 소스들이다. 대기 기준들(210)은 전압 임계치 검출기들(212), Rp 종단 회로(214), 및 Rd 종단 회로(216)에 커플링된다. 전압 임계치 검출기들(212)은 타입-C 서브시스템(120)의 CC 라인들(CC1 및 CC2) 상의 전압 레벨들에 커플링되어 전압 레벨들을 검출하도록 구성된 전자 회로들이다. Rp 종단 회로(214)는 타입-C 서브시스템(120)의 CC 라인들에 커플링되고 그리고 타입-C 서브시스템(및 이의 USB 제어기)이 DFP 또는 DRP 애플리케이션으로서 디바이스에 배치될 때 호스트 디바이스 식별에 사용된다. Rp 종단 회로(216)는 타입-C 서브시스템(120)의 CC 라인들에 커플링되고 그리고 타입-C 서브시스템(및 이의 USB 제어기)가 UFP 애플리케이션으로서 디바이스에 배치될 때 주변장치 디바이스 식별에 사용된다. 동작 시, 대기 기준들(210)은, USB 제어기가 딥-슬립 상태에 진입할 때 타입-C 서브시스템(120)에 의해 인에이블된다. 딥-슬립 상태에서, 대기 기준들(210)은 활성 상태로 USB 제어기에 전력을 인가함이 없이 전압/전류 기준들을 전압 임계치 검출기들(212), Rp 종단 회로(214) 및/또는 Rd 종단 회로(216)에 제공하도록 구성된다. 이것은 USB 제어기로 하여금 활성 상태에서 전력을 소비하도록 함이 없이 타입-C 서브시스템(120)으로 하여금 CC 라인들 상에서 Rp 종단 및 부착/분리 검출을 수행하게 한다.
[0045] 본원에 설명된 저전력 기법들에 따라, 도 2b의 대기 기준들(210)이 매우 적은 양의 전류(예컨대, 10μA 내지 15μA 범위)를 소모하는 정확한 전압 및/또는 전류 기준 소스들이라는 것이 주목된다. 이것은 통상적으로 USB 제어기를 활성 상태로 유지시키고(이에 의해 증가된 전력 소비가 유발됨) 그리고 비교적 많은 양의 전류(예컨대, 약 1mA 또는 그 초과)를 소비하는 활성 기준들을 사용하는 타입-C 검출 및 종단의 종래 구현들과 대조적이다.
[0046] 도 3은 본원에 설명된 기법들에 따라, EMCA(케이블) 애플리케이션으로서 구성된 타입-C 서브시스템에서 Ra 종단을 디스에이블링하기 위한 예시적인 방법을 예시하는 흐름도이다. 도 3의 방법의 동작들은 예시적인 실시예에 따라, 제어기(예컨대, USB 제어기) 및/또는 이의 회로들(예컨대, USB 타입-C 서브시스템)에 의해 수행되는 것으로서 설명된다. 그러나, 다양한 구현들 및 실시예들이 도 3의 방법의 동작들을 수행하기 위하여 다양하고, 그리고 가능하게 상이한 컴포넌트들을 사용할 수 있다는 것이 주목된다. 예컨대, 다양한 실시예들에서, 시스템-온-칩 디바이스는, 하나 또는 그 초과의 프로세서들 또는 다른 하드웨어 컴포넌트들(예컨대, 마이크로제어기들, ASIC들 등)에 의해 실행될 때, 도 3의 방법의 동작들을 수행하도록 동작가능한 펌웨어 명령들로 구성될 수 있다. 다른 예에서, 다양한 실시예들에서, IC 디바이스는 도 3의 방법의 동작들을 수행하도록 구성된 단일-칩 또는 다중-칩 제어기를 포함할 수 있다. 따라서, 제어기 및/또는 이의 회로들에 의해 수행되는 도 3의 방법의 이후 설명은 제한적인 의미보다 오히려 예시로 간주될 것이다.
[0047] 동작(302)에서, 제어기(및/또는 이의 타입-C 서브시스템)는 케이블 내에 배치되고 전력이 인가되지 않는다. 이런 전력이 인가되지 않은 상태에서, Ra 종단은 본원에 설명된 기법들에 따라 "온"으로 유지된다. 제어기는, 전력이 인가되지 않는 한 전력이 인가되지 않은 상태(이는 동작(304)에서 결정될 수 있음)에 있는다.
[0048] 동작(304)에서, 제어기는 케이블에 전력이 인가되는지를 (반복적으로) 결정한다. 예컨대, 제어기(및/또는 이의 타입-C 서브시스템)는, 전압이 타입-C 서브시스템의 Vconn 라인 상에 인가되는지를 결정한다. 동작(304)에서, 전압이 Vconn 라인에 인가되지 않는 것이 결정되면, 제어기는 전력이 인가되지 않은 상태로 리턴한다(예컨대, 동작(302)에 따라). 동작(304)에서, 전압이 Vconn 라인에 인가되는 것이 결정되면, 제어기(및/또는 이의 타입-C 서브시스템)는 동작(306)으로 진행한다.
[0049] 동작(306)에서, 제어기(및/또는 이의 타입-C 서브시스템)는, 케이블이 전력 소스에 부착 되었는지(예컨대, 케이블이 리셉터클에 플러깅되었을 때 발생함)를 결정한다. 예컨대, 제어기(및/또는 이의 타입-C 서브시스템)는, 동작(308)이 수행되는 동안 전력이 Vconn 라인에 공급되고 Ra 종단이 여전히 "온"으로 유지되는 것을 결정한다.
[0050] 동작(308)에서, 제어기는, Vconn 라인 상의 전압이 임계 레벨에 도달하였는지를 결정한다. 예컨대, 제어기(및/또는 이의 타입-C 서브시스템)는, Vconn 라인 상의 전압이 2.5V 초과에 도달하였는지를 결정한다. 동작(308)에서, Vconn 라인 상의 전압이 2.5V 초과에 도달하지 않은 것이 결정되면, Ra 종단은 "온"으로 유지되고 제어기(및/또는 이의 타입-C 서브시스템)는 부착된 상태로 리턴한다(예컨대, 동작(306)에 따라). 동작(308)에서, Vconn 라인 상의 전압이 2.5V 초과에 도달하였다는 것이 결정되면, 제어기(및/또는 이의 타입-C 서브시스템)는 동작(310)으로 진행한다.
[0051] 동작(310)에서, Vconn 라인 상의 전압은 2.5V 초과에 도달하였고 제어기(및/또는 이의 타입-C 서브시스템)는 Ra 종단 회로에 커플링된 음전하 펌프를 인에이블하도록 펌웨어 인터럽트를 생성한다. 음전하 펌프를 인에이블링/활성화하는 것은 Ra 종단을 디스에이블하고, 이에 의해 제어기 및 이의 타입-C 서브시스템에 의해 소비되는 전류(및 그러므로 전력)가 감소된다. 일부 실시예들에서, Ra 종단이 턴 "오프"될 때, Vconn에 커플링된 리커(leaker) 회로는 또한 USB 타입-C 규격(들)의 Vconn 방전 요건들을 충족하기 위하여 인에이블/활성화될 수 있다. 그런 실시예들에서, 리커 회로는 부가적인 전력 절약들을 제공하도록 프로그램가능할 수 있다. 예컨대, 리커 회로 레벨은 제어기(시스템) 레벨에서 Vconn 라인 상에 존재하는 디커플링 캐패시턴스의 양에 기반하여 결정되고 동적으로 프로그래밍될 수 있다.
[0052] 동작(310)이 완료된 후, Ra 종단은, 전력이 Vconn 라인 상에 제공되는 한 "오프"로 유지된다. 제어기(및/또는 이의 타입-C 서브시스템)에 대한 전력은, 케이블이 분리되거나 Vconn 라인이 연결해제되거나 그렇지 않으면 제거될 때, 제거된다. 이 경우에, 음전하 펌프는 턴 오프되고, 이는 Ra 종단 및 제어기(및/또는 이의 타입-C 서브시스템)가 전력이 인가되지 않은 상태로 다시 진행하게 한다(예컨대, 동작(302)에 따라).
[0053] 이런 방식에서, 본원에 설명된 저전력을 위한 기법들은, 제어기 및 이의 USB 타입-C 서브시스템이 일부 종래 구현들에 비교하여 적어도 1mA의 전류를 절약하게 한다. 예컨대, 일부 실시예들에서, 제어기(및/또는 이의 타입-C 서브시스템)에 의해 사용되는 전류는 1mA로부터 50μA 미만까지(20x 개선) 진행할 수 있지만, 다른 실시예들에서 사용된 전류는 거의 100x의 개선을 위해 5mA로부터 아래로 50μA까지 또는 그 미만으로 진행할 수 있다.
[0054] 도 4는 본원에 설명된 기법들에 따라, DFP 또는 DRP(예컨대, 호스트-기반) 애플리케이션으로서 구성된 USB 타입-C 서브시스템에서 대기 기준들을 사용하기 위한 예시적인 방법을 예시하는 흐름도이다. 도 4의 방법의 동작들은 예시적인 실시예에 따라, 제어기(예컨대, USB 제어기) 및/또는 이의 회로들(예컨대, USB 타입-C 서브시스템)에 의해 수행되는 것으로서 설명된다. 그러나, 다양한 구현들 및 실시예들이 도 4의 방법의 동작들을 수행하기 위하여 다양하고, 그리고 가능하게 상이한 컴포넌트들을 사용할 수 있다는 것이 주목된다. 예컨대, 다양한 실시예들에서, 시스템-온-칩 디바이스는, 하나 또는 그 초과의 프로세서들 또는 다른 하드웨어 컴포넌트들(예컨대, 마이크로제어기들, ASIC들 등)에 의해 실행될 때, 도 4의 방법의 동작들을 수행하도록 동작가능한 펌웨어 명령들로 구성될 수 있다. 다른 예에서, 다양한 실시예들에서, IC 디바이스는 도 4의 방법의 동작들을 수행하도록 구성된 단일-칩 또는 다중-칩 제어기를 포함할 수 있다. 따라서, 제어기 및/또는 이의 회로들에 의해 수행되는 도 3의 방법의 이후 설명은 제한적인 의미보다 오히려 예시로 간주될 것이다.
[0055] 동작(402)에서, 제어기(및/또는 이의 타입-C 서브시스템)는 USB-인에이블드 호스트 디바이스로 구성되고 전력이 인가되지 않는다. 이런 전력이 인가되지 않은 상태에서, Rd 종단은 존재할 수 있지만 적용되지 않을 수 있다. 제어기(및/또는 이의 타입-C 서브시스템)는, 전력이 거기에 인가되지 않는 한 이런 전력이 인가되지 않은 상태로 남아있고, 이는 동작(404)에서 결정될 수 있다.
[0056] 동작(404)에서, 제어기는, POR(power-on-reset) 신호가 제어기에 인가되는지를 (반복적으로) 결정한다. 동작(404)에서, POR 신호가 인가되지 않은 것이 결정되면, 제어기는 전력이 인가되지 않은 상태(예컨대, 동작(402))로 리턴하고 남아있는다. 동작(404)에서, POR 신호가 인가되는 것이 결정되면, 제어기(및/또는 이의 타입-C 서브시스템)는 동작(406)으로 진행한다.
[0057] 동작(406)에서, POR이 존재하거나 전력이 제어기 및/또는 이의 타입-C 서브시스템에 인가될 때, 제어기는 크루드(crude) Rp 종단 회로들(예컨대, 최소 전력 양을 사용함으로써 맞춤형 미리 결정된 임계치(들)에 기반하여 Rp 종단을 적용하는 회로들)을 인에이블하고, 크루드 Rd/Ra 부착 검출기 회로들(예컨대, 최소 전력 양을 사용함으로써 단일 임계치에 기반하여 Rd/Ra 부착 이벤트들을 검출하는 회로들)을 턴 온하고, 그리고 CC 라인 상에서 Rd 또는 Ra 부착 이벤트를 검출하도록 대기한다. 본원에 설명된 기법들에 따라, 이 상태는 "부착 대기" 상태로 불리고, 이 상태에서, 제어기(및/또는 이의 타입-C 서브시스템)는 CC 라인 상에서 부착 이벤트를 대기한다. 예컨대, 부착 대기 상태에서, 제어기(및/또는 이의 타입-C 서브시스템)는 Rd 종단 또는 Ra 종단의 부착을 검출하기 위한 동작(408)을 반복적으로 수행할 수 있다. 부착 대기 상태는, 제어기가 대략 2μA의 총 전류를 소비하는 저전력 상태이다.
[0058] 동작(408)에서, 제어기(및/또는 이의 타입-C 서브시스템)는, Rd 종단 회로 또는 Ra 종단 회로가 타입-C 서브시스템의 CC 라인 상에 연결/적용되는지를 결정한다. 동작(408)에서, Rd 종단 또는 Ra 종단이 연결/적용되지 않은 것이 결정되면, 제어기(및/또는 이의 타입-C 서브시스템)는 부착 대기 상태(예컨대, 동작(406))로 리턴한다. 동작(408)에서, Rd 종단 또는 Ra 종단이 연결되거나 적용되는 것이 결정되면, 제어기(및/또는 이의 타입-C 서브시스템)는 동작(410)으로 진행한다.
[0059] 동작(410)에서, 제어기(및/또는 이의 타입-C 서브시스템)는 USB 타입-C 규격(들)에 따른 활성 상태에서 정상적으로 수행되는 액션들을 수행한다. 예컨대, Rd 종단 또는 Ra 종단 중 임의의 것이 CC 라인에 연결/적용되면, 제어기(및/또는 이의 타입-C 서브시스템)는 부착 대기 상태로부터 활성 상태로 전이하고 CC 라인 상의 호스트 디바이스를 식별하기 위하여 정확한 Rp 종단을 적용한다. 게다가, 본원에 설명된 기법들에 따라, 제어기(및/또는 이의 타입-C 서브시스템)는 개별 정확한 Rd 종단 또는 Ra 종단 검출기 회로(예컨대, 이를테면 다수의 임계치들에 기반하여 Rd 또는 Ra 부착 이벤트들을 검출하는 회로들)를 인에이블하고, 그 다음 동작(412)으로 진행한다.
[0060] 동작(412)에서, 활성 상태에 있는 동안, 제어기(및/또는 이의 타입-C 서브시스템)는 본원에 설명된 기법들에 따라, 딥-슬립 대기 기준들을 인에이블한다. 예컨대, 예시적인 실시예에서, 정확한 대기 전압 기준은 0.74V의 기준 전압을 생성하도록 구성될 수 있고 정확한 대기 전류 기준은 2.4μA의 기준 전류를 생성하도록 구성될 수 있다. 그 다음으로 제어기는 활성 상태로부터 딥-슬립 상태로 전이하고, 딥-슬립 상태에서, 제어기 및/또는 이의 회로들은 50μA 미만의 전류를 소비한다. 제어기(및/또는 이의 타입-C 서브시스템)는, 동작(414)에서 결정된 바와 같이, 2개의 이벤트들 중 하나가 발생할 때까지, 딥-슬립 상태에 남아있는다.
[0061] 동작(414)에서, 제어기(및/또는 이의 타입-C 서브시스템)는: (1) Rd 종단 또는 Ra 종단이 CC 라인으로부터 연결해제되었는지, 및/또는 (2) 활동(예컨대, 전송 또는 수신 패킷들 형태의 통신)이 CC 라인 상에 존재하는지를 결정한다. 동작(414)에서, (이미 연결된) Rd 종단 또는 Ra 종단이 연결해제된 것(CC 라인 상의 분리 이벤트)이 결정되면, 제어기(및/또는 이의 타입-C 서브시스템)는 딥-슬립 상태로부터 다시 부착 대기 상태로 전이하고 크루드 Rp 종단 회로들 및 크루드 Rd/Ra 부착 검출기 회로들을 인에이블(예컨대, 동작(406))한다. 동작(414)에서, CC 라인 상에 통신 활동이 존재하는 것이 결정되면, 제어기(및/또는 이의 타입-C 서브시스템)는 동작(416)으로 진행한다.
[0062] 동작(416)에서, 제어기(및/또는 이의 타입-C 서브시스템)는 딥-슬립 상태로부터 활성 상태로 전이하고 그리고 동작(418)에서 (반복적으로) 결정될 수 있는 라인 활동이 계속되는 한 CC 라인 상에서 통신하는데 필요한 임의의 액션들을 수행한다. 동작(418)에서, 제어기(및/또는 이의 타입-C 서브시스템)는, CC 라인이 아이들인지를 결정한다. 동작(418)에서, CC 라인이 아이들이 아닌 것이 결정되면, 제어기는 CC 라인 상에서의 통신(예컨대, 동작(416))을 지원하기 위하여 활성 상태로 남아있는다. 동작(418)에서, CC 라인이 아이들로 진행하는 것이 결정되면, 제어기(및/또는 이의 타입-C 서브시스템)는 활성 상태로부터 딥-슬립 상태로 전이하도록 동작(412)으로 진행한다. 예컨대, CC 라인이 아이들로 진행하는 것이 검출될 때, 제어기(및/또는 이의 타입-C 서브시스템)는 대기 기준들을 인에이블하고 딥-슬립 상태로 전이한다.
[0063] 이런 방식에서, 본원에 설명된 저전력을 위한 기법들은 제어기 및 이의 USB 타입-C 서브시스템이 비교적 큰 양의 전류(예컨대, ~1mA)를 소비할 수 있는 활성 전압 및/또는 전류 기준들을 사용하는 것을 회피하게 허용한다. 비교에서, 본원에 설명된 기법들에 따라, 대기 기준들은 딥-슬립 상태에서 15μA 미만의 전류를 소비하고, 이는 전류 소비의 60x 개선에 근접한다. 게다가, 새로운 부착 대기 상태 없이, 제어기에 의한 총 전류 소비는, CC 라인 상에서 부착 이벤트의 검출을 대기하는 동안 50μA 또는 그 초과일 수 있다. 비교에서, 본원에 설명된 기법들에 따라, 부착 대기 상태에서 제어기에 의해 소비되는 총 전류는 거의 2μA이고, 이는 약 25x 개선이다.
[0064] 도 5a는 도 1a의 IC 제어기(100) 같은 USB 제어기에 배치될 수 있는 예시적인 온-칩 USB 타입-C 서브시스템의 Ra 종단 회로를 예시한다. 도 5a의 대안적인 실시예에서 Ra 종단 회로는, 양전하 펌프 및 정규 스위칭 디바이스가 사용되는 것을 제외하고, 도 2a의 Ra 종단 회로와 유사한 디스에이블 기능을 수행한다. 도 5a의 대안적인 실시예에서, IC 제어기 및 이의 타입-C 서브시스템(520)은 본원에 설명된 기법들에 따라 케이블 내에 배치되고 EMCA(케이블) 애플리케이션으로서 구성될 수 있다.
[0065] 도 5a를 참조하여, USB 타입-C 서브시스템(520)은 IC 다이상에 제조된 IC 제어기 칩의 일부이다. 타입-C 서브시스템(520)은 서브시스템의 CC 라인들에 커플링된 온-칩 Ra 종단 회로를 포함한다. 도 5a의 Ra 종단 회로는 디바이스(505)와 직렬로 커플링된 Ra 저항기 엘리먼트(예컨대, ~1KΩ)를 포함한다. 비교적 높은 임피던스(예컨대, ~1MΩ)를 가지는 저항기 엘리먼트는 CC/Vconn 라인들과 디바이스(505)의 게이트 간에 커플링된다. 디바이스(505)는 포지티브 임계 전압을 가지는 스위칭 회로이다. 디바이스(505)의 게이트는 로직(503)에 커플링되고, 로직(503)은 제어 기능 및 양전하 펌프를 제공하도록 구성된 전자 회로들을 포함한다. 양전하 펌프는 포지티브 전압 전력 소스를 생성하도록 구성된 전자 회로이다. 로직(503)은 타입-C 서브시스템(520)의 CC 라인들 및 검출 회로(501)에 커플링된다. 검출 회로(501)는 CC 라인들에 커플링되고 CC 라인들 중 임의의 라인 상에서 부착 이벤트를 검출하도록 구성된다.
[0066] 동작 시, 검출 회로(501)는 CC 라인들 중 하나의 라인 상의 전압 풀-업을 검출하고 로직(503)의 양전하 펌프를 인에이블하고, 양전하 펌프는 CC 라인 상의 전압에 의해 전력을 인가받는다. 인에이블/전력 인가받을 때, 양전하 펌프 및 로직(503)의 제어부는 스위칭 디바이스(505)를 인에이블한다. 디바이스(505)가 인에이블될 때, Ra 종단 회로는 턴 온되고 다른 CC 라인(Vconn 라인으로서 바뀌어짐) 상에서 (예컨대, 호스트 디바이스에 의해) 검출된다. Ra 종단이 인에이블되면, 제 1 CC 라인 상의 전압이 0.2V 미만으로 진행할 수 있고 양전하 펌프가 동작하지 않을 수 있다는 것이 주목된다. 이 문제를 회피하기 위하여, 양전하 펌프에 의해 펌핑된 전압은, CC 라인 상에 커플링된 호스트 디바이스가 Ra 종단을 검출하고 Vconn 라인 상에 전압을 인가할 수 있도록 충분히 길게 저장(예컨대, 버퍼링)될 필요가 있다. Vconn 라인이 인가되고 검출되면, 로직(503)은 양전하 펌프를 디스에이블하고, 이는 디바이스(505)의 게이트를 접지로 끌어당기고, 이에 의해 전력을 절약하기 위하여 디바이스가 턴 오프되고 Ra 종단 회로가 디스에이블된다.
[0067] 도 5b는 도 1a의 IC 제어기(100) 같은 USB 제어기에 배치될 수 있는 예시적인 온-칩 USB 타입-C 서브시스템을 예시한다. 도 5b의 대안적인 실시예에서, IC 제어기 및 이의 타입-C 서브시스템(520)은 본원에 설명된 기법들에 따라 배치되고 DFP 또는 DRP 애플리케이션으로서 구성될 수 있다. 도 5b에서, 타입-C 서브시스템(520)은 IC 다이 상에 제조된 IC 제어기 칩(도시되지 않음)의 일부이다.
[0068] 본원에 설명된 기법들에 따라, 타입-C 서브시스템(520)은 전력 공급부(522)를 포함한다. 전력 공급부(522)는 외부, 오프-칩 고정밀도 저항기들(523)을 통하여 타입-C 서브시스템(520)의 CC 라인들(CC1 및 CC2)에 커플링된다. 전력 공급부(522)는 또한 크루드 부착 검출기들(524)에 커플링된다. 크루드 부착 검출기들(524)은 Rd 종단 회로(526)를 통하여 타입-C 서브시스템(520)의 CC 라인들(CC1 및 CC2)에 커플링되고 CC 라인들 상의 전압 레벨들을 (예컨대, 단일 전압 임계치를 사용함으로써) 검출하도록 구성된다. 동작 시, 도 5b에 예시된 회로들은 지금까지 설명된 부착 대기 상태를 구현함으로써 전류 소비를 감소시키도록 구성된다. 예컨대, 전력 공급부(522), 고정밀도 저항기들(523) 및 크루드 부착 검출기들(524)은 CC 라인들 상에서 부착 이벤트들을 검출하기 위하여 사용될 수 있다.
[0069] 일부 실시예들에서, 본원에 설명된 저전력 USB 타입-C 서브시스템들에 대한 기법들은 음전하 펌프와 함께 네이티브 디바이스를 사용함으로써 Ra 종단을 구현하는 것을 제공한다. 이것은 Ra 종단 회로에 의해 소비되는 총 전류를 약 5mA(예컨대, 종래의 구현들에서 사용될 수 있음)로부터 50μA 미만까지 감소시킬 수 있다. 이들 및/또는 다른 실시예들에서, 본원에 설명된 기법들은 또한 활성 상태에서 USB 제어기가 전력을 소비하게 함이 없이 그러나 여전히 정확한 전압/전류 요건들을 충족하면서 타입-C 서브시스템의 CC 라인들 상의 종단 및 부착/분리 검출을 수행하도록 딥-슬립 상태에서 사용되는 정확한 대기 기준 회로들을 제공할 수 있다. 이것은 딥-슬립 상태에서 IC(제어기)에 의해 소비되는 총 전류를 1mA 초과(예컨대, 종래의 구현들에서 사용될 수 있음)로부터 거의 50μA까지 감소시킬 수 있고, 대기 기준들 자체는 10μA 내지 15μA의 전류를 소비할 수 있다. 이들 및/또는 다른 실시예들에서, 본원에 설명된 기법들은 또한 새로운 부착 대기 상태를 제공할 수 있고, 타입-C 서브시스템은 DFP 또는 DRP 애플리케이션에서 구성될 때 CC 라인 상의 부착 이벤트를 대기한다. 이것은 부착 이벤트를 대기하면서(예컨대, 제어기에 의해 제공된 타입-C 포트가 어디에도 부착되지 않을 때) IC(제어기)에 의해 소비되는 전류를 약 50μA(예컨대, 종래 구현들에서 사용될 수 있음)로부터 거의 2μA까지 감소시킬 수 있다.
[0070] 본원에 설명된 저전력 USB 타입-C 서브시스템들에 대한 기법들의 다양한 실시예들은 다양한 동작들을 포함할 수 있다. 이들 동작들은 하드웨어 컴포넌트들, 디지털 하드웨어 및/또는 펌웨어, 및/또는 이들의 조합들에 의해 수행 및/또는 제어될 수 있다. 본원에 사용된 바와 같이, 용어 "~에 커플링되는"은 직접적으로 또는 하나 또는 그 초과의 개재 컴포넌트들을 통하여 간접적으로 커플링되는 것을 의미할 수 있다. 본원에 설명된 다양한 온-다이 버스들을 통하여 제공된 임의의 신호들은 다른 신호들과 시간 멀티플렉싱되고 하나 또는 그 초과의 공통 온-다이 버스들을 통해 제공된다. 부가적으로, 회로 컴포넌트들 또는 블록들 간의 상호연결은 버스들 또는 단일 신호 라인들로서 도시될 수 있다. 버스들 각각은 대안적으로 하나 또는 그 초과의 단일 신호 라인들일 수 있고 단일 신호 라인들 각각은 대안적으로 버스들일 수 있다.
[0071] 특정 실시예들은 비-일시적 컴퓨터-판독가능 매체, 예컨대 이를테면 휘발성 메모리 및/또는 비휘발성 메모리 상에 저장된 명령들을 포함할 수 있는 컴퓨터 프로그램 제품으로서 구현될 수 있다. 이들 명령들은 하나 또는 그 초과의 일반-목적 또는 특수-목적 프로세서들(예컨대, 이를테면 CPU들) 또는 이들의 등가물들(예컨대, 이를테면 프로세싱 코어들, 프로세싱 엔진들, 마이크로제어기들 등)을 포함하는 하나 또는 그 초과의 디바이스들을 프로그래밍하기 위하여 사용될 수 있어서, 프로세서(들) 또는 이들의 등가물들에 의해 실행될 때, 명령들은 디바이스(들)로 하여금 본원에 설명된 저전력 USB 서브시스템들에 대한 설명된 동작들을 수행하게 한다. 컴퓨터-판독가능 매체는 또한 머신(예컨대, 이를테면 디바이스 또는 컴퓨터)에 의해 판독가능한 형태의 정보(예컨대, 소프트웨어, 프로세싱 애플리케이션 등)를 저장하거나 송신하기 위한 하나 또는 그 초과의 메커니즘들을 포함할 수 있다. 비일시적 컴퓨터-판독가능 스토리지 매체는 전자기 스토리지 매체(예컨대, 플로피 디스크들, 하드 디스크들 등), 광학 스토리지 매체(예컨대, CD-ROM), 자기-광학 스토리지 매체, ROM(read-only memory), RAM(random-access memory), 소거가능 프로그래밍가능 메모리(예컨대, EPROM 및 EEPROM), 플래시 메모리, 또는 정보를 저장하기에 적절한 다른 지금-알려진 또는 이후-개발되는 비일시적 타입의 매체(그러나 이에 제한되지 않음)를 포함할 수 있다.
[0072] 비록 본원의 방법(들)의 동작들이 특정 순서로 도시되고 설명되지만, 일부 실시예들에서 각각의 방법의 동작들의 순서는 변경될 수 있어서, 특정 동작들은 역순으로 수행될 수 있거나 특정 동작은 적어도 부분적으로 다른 동작들과 동시에 및/또는 병렬로 수행될 수 있다. 다른 실시예들에서, 별개의 동작들의 명령들 또는 서브-동작들은 간헐적 및/또는 교번적 방식으로 수행될 수 있다.
[0073] 전술한 설명에서, 본 발명은 본 발명의 특정 예시적인 실시예들을 참조하여 설명되었다. 그러나, 다양한 수정들 및 변화들이 첨부된 청구항들에 설명된 바와 같이 본 발명의 더 넓은 사상 및 범위에서 벗어나지 않고 이루어질 수 있다는 것이 명백할 것이다. 따라서, 명세서 및 도면들은 제한적 의미보다 오히려 예시로 고려된다.

Claims (24)

  1. USB(Universal Serial Bus) 서브시스템으로서,
    제1 상태에서 제1 Ra 저항 및 제2 상태에서 제2 Ra 저항을 제공하도록 Vconn 전압과 접지 전위 사이에 커플링된 저항성 네트워크 ― 상기 제2 Ra 저항은 상기 제1 Ra 저항보다 큼 ―; 및
    상기 저항성 네트워크와 상기 접지 전위 사이에 커플링된 트랜지스터
    를 포함하고,
    상기 트랜지스터는 상기 트랜지스터의 게이트에 커플링된 게이트 제어 신호에 응답하여 상기 저항성 네트워크의 Ra 저항을 디지털적으로 제어하는,
    USB 서브시스템.
  2. 제1항에 있어서,
    상기 저항성 네트워크와 상기 접지 전위 사이에 커플링된 트랜지스터는 상기 게이트 제어 신호가 상기 접지 전위 이상인 경우 턴 온되는(turned on),
    USB 서브시스템.
  3. 제1항에 있어서,
    상기 트랜지스터의 게이트에 커플링된 게이트 제어 신호를 제공하는 음전하 펌프(negative charge pump)를 더 포함하는,
    USB 서브시스템.
  4. 제3항에 있어서,
    상기 음전하 펌프는 상기 트랜지스터의 게이트에 커플링된 게이트 제어 모듈로 서브-제로(sub-zero) 전압을 생성하는,
    USB 서브시스템.
  5. 제1항에 있어서,
    상기 저항성 네트워크가 상기 제2 상태에 있는 경우, 상기 Ra 저항을 포함하는 Ra 종단(termination) 회로를 통해 50μA 이하의 전류가 흐르는,
    USB 서브시스템.
  6. 제1항에 있어서,
    상기 제1 Ra 저항은 상기 Vconn 전압에 커플링된 입력을 문턱 전압 아래로 풀 다운(pull down)하는,
    USB 서브시스템.
  7. 제1항에 있어서,
    상기 제1 Ra 저항을 통해 흐르는 제1 전류는 미리 결정된 범위 밖에 있고; 그리고
    상기 제2 Ra 저항을 통해 흐르는 제2 전류는 상기 미리 결정된 범위 내에 있는,
    USB 서브시스템.
  8. 제1항에 있어서,
    상기 트랜지스터의 게이트에 커플링된 게이트 제어 신호를 제공하는 양전하(positive charge) 펌프를 더 포함하는,
    USB 서브시스템.
  9. 제8항에 있어서,
    상기 양전하 펌프는 상기 트랜지스터의 게이트에 커플링된 게이트 제어 모듈에 0이 아닌 양의 전압을 생성하는,
    USB 서브시스템.
  10. 제8항에 있어서,
    CC 라인들 중 적어도 하나 상에서 전압 풀-업을 검출하는 검출 회로를 더 포함하고, 상기 CC 라인들은 통신 회로에 동작 가능하게 커플링되는,
    USB 서브시스템.
  11. 제1항에 있어서,
    상기 제2 상태에서 상기 제2 Ra 저항을 통해 흐르는 전류는 0 암페어인,
    USB 서브시스템.
  12. 방법으로서,
    검출 회로에 의해, 적어도 하나의 CC 라인 상에서 풀 다운 신호를 검출하는 단계 ― 상기 CC 라인은 통신 회로에 동작 가능하게 커플링됨 ―;
    트랜지스터의 게이트에 게이트 제어 신호를 제공하는 단계 ― 상기 트랜지스터는 저항성 네트워크와 접지 전위 사이에 커플링됨 ―; 및
    상기 게이트 제어 신호를 이용하여 상기 저항성 네트워크의 Ra 저항을 통해 흐르는 전류를 디지털적으로 제어하는 단계
    를 포함하고,
    상기 저항성 네트워크는 제1 상태에서 상기 접지 전위에 제1 Ra 저항을 제공하고 제2 상태에서 상기 접지 전위에 제2 Ra 저항을 제공하도록 선택적으로 동작 가능한,
    방법.
  13. 제12항에 있어서,
    상기 트랜지스터의 게이트에 게이트 제어 신호를 제공하는 단계는 상기 트랜지스터의 게이트에 서브-제로 전압을 제공하는 단계를 포함하는,
    방법.
  14. 제12항에 있어서,
    상기 제1 Ra 저항은 Vconn 전압에 커플링된 입력을 문턱 전압 아래로 풀 다운하는,
    방법.
  15. 제12항에 있어서,
    상기 트랜지스터의 게이트에 게이트 제어 신호를 제공하는 단계는 상기 트랜지스터의 게이트에 커플링된 게이트 제어 모듈에 0이 아닌 양의 전압을 제공하는 단계를 포함하는,
    방법.
  16. 제12항에 있어서,
    상기 제2 상태에서 상기 저항성 네트워크를 통해 흐르는 전류는 0 암페어인,
    방법.
  17. 통신 시스템으로서,
    중앙 처리 유닛(CPU; central processing unit) 서브시스템;
    복수의 범용 입력/출력(GPIO; general purpose input/output);
    적어도 하나의 디지털 리소스(digital resource);
    상기 CPU 서브시스템, 상기 GPIO, 및 상기 적어도 하나의 디지털 리소스에 커플링된 상호연결부; 및
    상기 상호연결부에 커플링된 USB(Universal Serial Bus) 서브시스템
    을 포함하고,
    상기 USB 서브시스템은
    제1 상태에서 제1 Ra 저항 및 제2 상태에서 제2 Ra 저항을 제공하도록 Vconn 전압과 접지 전위 사이에 커플링된 저항성 네트워크 ― 상기 제2 Ra 저항은 상기 제1 Ra 저항보다 큼 ―; 및
    상기 저항성 네트워크와 상기 접지 전위 사이에 커플링된 트랜지스터
    를 포함하고,
    상기 트랜지스터는 상기 트랜지스터의 게이트에 커플링된 게이트 제어 신호에 응답하여 상기 저항성 네트워크의 Ra 저항을 통해 흐르는 전류를 디지털적으로 제어하는,
    통신 시스템.
  18. 제17항에 있어서,
    상기 게이트 제어 신호가 상기 접지 전위보다 큰 경우 상기 저항성 네트워크와 상기 접지 전위 사이에 커플링된 트랜지스터는 폐쇄(closed)되는,
    통신 시스템.
  19. 제17항에 있어서,
    상기 트랜지스터의 게이트에 커플링된 게이트 제어 신호를 제공하는 음전하 펌프를 더 포함하는,
    통신 시스템.
  20. 제19항에 있어서,
    상기 음전하 펌프는 상기 트랜지스터의 게이트에 커플링된 게이트 제어 모듈로 서브-제로 전압을 생성하는,
    통신 시스템.
  21. 제17항에 있어서,
    상기 저항성 네트워크가 상기 제2 상태에 있는 경우, 상기 Ra 저항을 포함하는 Ra 종단 회로를 통해 50μA 이하의 전류가 흐르는,
    통신 시스템.
  22. 제17항에 있어서,
    상기 제1 Ra 저항은 상기 Vconn 전압에 커플링된 입력 상의 전류를 미리 결정된 전류 범위 밖으로 이동시키고; 그리고
    상기 제2 Ra 저항은 상기 Vconn 전압에 커플링된 입력 상의 전류를 미리 결정된 전류 범위 내로 유지하는,
    통신 시스템.
  23. 제17항에 있어서,
    상기 제2 상태에서 상기 저항성 네트워크를 통해 흐르는 전류는 0 암페어인,
    통신 시스템.
  24. 삭제
KR1020187034416A 2015-06-19 2016-03-02 타입-c 연결기 서브시스템의 저전력 구현 KR102052190B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562182238P 2015-06-19 2015-06-19
US62/182,238 2015-06-19
US14/866,276 2015-09-25
US14/866,276 US9400546B1 (en) 2015-06-19 2015-09-25 Low-power implementation of Type-C connector subsystem
PCT/US2016/020505 WO2016204832A1 (en) 2015-06-19 2016-03-02 A low-power implementation of type-c connector subsystem

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177027875A Division KR101924921B1 (ko) 2015-06-19 2016-03-02 타입-c 연결기 서브시스템의 저전력 구현

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197035336A Division KR20190136113A (ko) 2015-06-19 2016-03-02 타입-c 연결기 서브시스템의 저전력 구현

Publications (2)

Publication Number Publication Date
KR20180129999A KR20180129999A (ko) 2018-12-05
KR102052190B1 true KR102052190B1 (ko) 2019-12-04

Family

ID=56411104

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020177027875A KR101924921B1 (ko) 2015-06-19 2016-03-02 타입-c 연결기 서브시스템의 저전력 구현
KR1020187034416A KR102052190B1 (ko) 2015-06-19 2016-03-02 타입-c 연결기 서브시스템의 저전력 구현
KR1020197035336A KR20190136113A (ko) 2015-06-19 2016-03-02 타입-c 연결기 서브시스템의 저전력 구현

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177027875A KR101924921B1 (ko) 2015-06-19 2016-03-02 타입-c 연결기 서브시스템의 저전력 구현

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020197035336A KR20190136113A (ko) 2015-06-19 2016-03-02 타입-c 연결기 서브시스템의 저전력 구현

Country Status (7)

Country Link
US (3) US9400546B1 (ko)
JP (2) JP6397583B2 (ko)
KR (3) KR101924921B1 (ko)
CN (3) CN111858432A (ko)
DE (1) DE112016002768B4 (ko)
GB (2) GB202114929D0 (ko)
WO (1) WO2016204832A1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871524B2 (en) 2015-04-17 2018-01-16 Samsung Electronics Co., Ltd. Integrated circuit and cable assembly including the same
TWI545442B (zh) * 2015-07-14 2016-08-11 聯陽半導體股份有限公司 通用序列匯流排的偵測電路
US10200019B2 (en) * 2015-09-08 2019-02-05 Apple Inc. Power removal monitor circuit for interface disconnect detect
US10148108B2 (en) * 2015-10-29 2018-12-04 Intel Corporation Battery charger with USB type-C adapter
US10579118B2 (en) * 2016-01-06 2020-03-03 Hewlett-Packard Development Company, L.P. Detection circuits
KR102628011B1 (ko) * 2016-01-29 2024-01-22 삼성전자주식회사 Usb 전력 전송 장치와 이를 포함하는 시스템
JP6610303B2 (ja) * 2016-02-02 2019-11-27 セイコーエプソン株式会社 変換装置
KR102544248B1 (ko) * 2016-02-16 2023-06-16 삼성전자주식회사 Usb 인터페이스를 지원하는 전자장치 및 usb 인터페이스 제어방법
US9780783B1 (en) * 2016-03-31 2017-10-03 Intel Corporation Voltage tolerant termination presence detection
US10078616B2 (en) * 2016-05-26 2018-09-18 Silicon Laboratories Inc. System, USB Type-C connector and method to transmit encoded data
US10067554B2 (en) * 2016-05-26 2018-09-04 Silicon Laboratories Inc. VCONN pull-down circuits and related methods for USB type-C connections
US10761553B2 (en) * 2016-06-17 2020-09-01 Qualcomm Incorporated Universal serial bus (USB) cable type detection and control techniques
WO2017222523A1 (en) 2016-06-23 2017-12-28 Avent, Inc. Echogenic coil member for a catheter assembly
CN106059553B (zh) * 2016-07-29 2024-05-03 珠海智融科技股份有限公司 一种USB Type-C EMCA线缆中Ra电阻的实现装置
CN106294244B (zh) * 2016-08-11 2023-08-11 深圳慧能泰半导体科技有限公司 一种USB Type-C接口电路
US10539999B2 (en) 2016-08-25 2020-01-21 Samsung Electronics Co., Ltd. Semiconductor device and method of operating the same
JP6730888B2 (ja) * 2016-09-05 2020-07-29 キヤノン株式会社 電子機器およびその制御方法
TWI639922B (zh) * 2016-09-08 2018-11-01 鈺群科技股份有限公司 通用序列匯流排c型模組
US10114782B2 (en) * 2016-09-27 2018-10-30 Nxp B.V. USB type C dual-role-port unattached duty cycle randomization
JP6752675B2 (ja) * 2016-10-12 2020-09-09 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の制御方法および半導体システム
CN108268403A (zh) * 2016-12-30 2018-07-10 维沃移动通信有限公司 一种Type-C接口保护电路及方法、移动终端
CN107122037B (zh) * 2017-04-21 2023-11-03 三明市脉源数字文化创意有限公司 用于降低Type-C接口功耗的方法及装置和系统
CN107145207B (zh) * 2017-05-06 2020-04-07 湖南融和微电子有限公司 一种待机状态模式下的唤醒电路
US10461555B2 (en) 2017-05-18 2019-10-29 Dialog Semiconductor (Uk) Limited Battery charging for mobile devices
GB2563295A (en) * 2017-05-31 2018-12-12 Cirrus Logic Int Semiconductor Ltd Methods and apparatus for management of data connections to a peripheral device
KR102439078B1 (ko) 2017-06-23 2022-09-01 삼성전자주식회사 전자 장치 및 그의 충전 제어 방법
CN107480084A (zh) * 2017-07-26 2017-12-15 深圳天珑无线科技有限公司 Type‑C移动终端充电和数据传输方法、装置及存储介质
CN111149078A (zh) 2017-09-22 2020-05-12 惠普发展公司，有限责任合伙企业 电源指示
KR102430757B1 (ko) 2017-09-27 2022-08-10 삼성전자주식회사 안테나 연결이 가능한 커넥터 및 이를 구비한 전자 장치
KR102405773B1 (ko) * 2017-09-27 2022-06-08 삼성전자주식회사 Usb 타입 c 인터페이스를 이용한 멀티 디바이스 간의 통신 방법 및 이를 구현한 전자 장치
WO2019061287A1 (zh) * 2017-09-29 2019-04-04 华为技术有限公司 一种电子设备和降低功耗的方法及装置
WO2019061538A1 (zh) * 2017-09-30 2019-04-04 华为技术有限公司 一种Type C USB接口的电子设备、控制方法、以及存储介质
CN111201522A (zh) * 2017-10-13 2020-05-26 华为技术有限公司 通用串行总线设备和通用串行总线设备的省电方法
CN108054541B (zh) 2017-12-05 2020-09-29 捷开通讯(深圳)有限公司 转接装置、多设备检测系统及其检测方法
CN108228488B (zh) 2018-01-02 2020-12-18 联想(北京)有限公司 一种处理方法、装置及电子设备
US10599597B2 (en) * 2018-03-12 2020-03-24 Cypress Semiconductor Corporation Programmable VBUS discharge in USB power delivery
US10338656B1 (en) * 2018-04-11 2019-07-02 Cypress Semiconductor Corporation USB type-C signal interface circuit
US10879686B2 (en) 2018-04-12 2020-12-29 Cypress Semiconductor Corporation Overcurrent protection for universal serial bus Type-C (USB-C) connector systems
US10630028B2 (en) * 2018-04-12 2020-04-21 Cypress Semiconductor Corporation Reverse overcurrent protection for universal serial bus type-C (USB-C) connector systems
US10320180B1 (en) * 2018-04-24 2019-06-11 Cypress Semiconductor Corporation Current control and protection for universal serial bus type-C (USB-C) connector systems
US10317969B1 (en) 2018-04-27 2019-06-11 Cypress Semiconductor Corporation Dynamic VCONN swapping in dual-powered type-C cable applications
US10381787B1 (en) 2018-05-21 2019-08-13 Cypress Semiconductor Corporation Voltage protection for universal serial bus type-C (USB-C) connector systems
US10503240B1 (en) * 2018-05-21 2019-12-10 Cypress Semiconductor Corporation Power supply architecture for USB-C controllers
RU2764146C1 (ru) 2018-07-24 2022-01-13 Хонор Дивайс Ко., Лтд. Терминал и способ защиты от коррозии интерфейса type c
CN108763030A (zh) * 2018-07-26 2018-11-06 珠海市微半导体有限公司 一种Type-C接口的检测电路和检测方法
KR20200022219A (ko) 2018-08-22 2020-03-03 삼성전자주식회사 Usb 인터페이스에서 과전압 보호를 위한 회로 및 방법
CN108984454B (zh) * 2018-09-13 2024-03-22 武汉芯昌科技有限公司 一种基于type-c协议的主从机角色集成接口电路及检测方法
TWI716965B (zh) 2019-08-14 2021-01-21 威鋒電子股份有限公司 Usb連接埠的終端電阻電路及其操作方法
CN110990320B (zh) * 2019-12-09 2021-03-12 无锡睿勤科技有限公司 Type-C接口的识别系统
US11705762B2 (en) 2020-06-25 2023-07-18 Sony Interactive Entertainment LLC Method for game console operation based on detection of change in controller state
US11605840B2 (en) 2021-03-25 2023-03-14 Xentris Wireless Llc Direct or cable connect high power delivery battery
CN113805112A (zh) * 2021-09-17 2021-12-17 环鸿电子（昆山）有限公司 应用于接口转换的扩充接口组的检测电路及其检测方法
CN115422102B (zh) * 2021-10-08 2023-10-27 无锡宇宁智能科技有限公司 USB、type-C接口电路及驱动板
CN114924639A (zh) * 2022-05-12 2022-08-19 芯海科技（深圳）股份有限公司 电子设备以及唤醒微控制单元的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241870A (ja) 2002-02-20 2003-08-29 Brother Ind Ltd Ｕｓｂデバイス
WO2004095250A1 (ja) 2003-04-23 2004-11-04 Fujitsu Limited Usbアップストリームデバイス、usbコネクタ、およびusbケーブル
JP2009302822A (ja) 2008-06-12 2009-12-24 Fujitsu Microelectronics Ltd 終端抵抗調整回路およびバスシステム
US20110019763A1 (en) 2005-07-29 2011-01-27 Synopsys, Inc. USB 2.0 HS Voltage-Mode Transmitter With Tuned Termination Resistance
JP2015505401A (ja) 2012-05-28 2015-02-19 ▲華▼▲為▼▲終▼端有限公司 電流切替のための制御装置及び電子装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792066B2 (ja) * 1999-03-31 2006-06-28 シャープ株式会社 低消費電力周辺機器
US6694517B1 (en) * 1999-08-27 2004-02-17 Diversified Control, Inc. Broadband communication network with low power addressable tap system for controlling subscriber access
US6870686B2 (en) 1999-11-24 2005-03-22 Bart Wilson Stack of clear laminated removable lenses for reducing surface drag on airfioils
US7005933B1 (en) * 2000-10-26 2006-02-28 Cypress Semiconductor Corporation Dual mode relaxation oscillator generating a clock signal operating at a frequency substantially same in both first and second power modes
US6452456B1 (en) * 2000-11-16 2002-09-17 Texas Instruments Incorporated Fast-setting, low power, jammer insensitive, biasing apparatus and method for single-ended circuits
JP4346300B2 (ja) * 2002-10-28 2009-10-21 富士通マイクロエレクトロニクス株式会社 終端制御装置、およびユニバーサルシリアルバスシステム
TWI321732B (en) * 2003-12-12 2010-03-11 Hon Hai Prec Ind Co Ltd Circuit means for transmiting the control signal
US8146142B2 (en) 2004-09-03 2012-03-27 Intel Corporation Device introduction and access control framework
ITMI20051318A1 (it) 2005-07-12 2007-01-13 St Microelectronics Srl Circuito a impedenza variabile ed aparato comprendente detto circuito a impedenza variabile
US7609016B2 (en) * 2006-02-23 2009-10-27 Infineon Technologies Ag Systems and methods for driving a motor
US7586357B2 (en) * 2007-01-12 2009-09-08 Texas Instruments Incorporated Systems for providing a constant resistance
JP2010076910A (ja) 2008-09-26 2010-04-08 Brother Ind Ltd 画像形成装置
JP2010079775A (ja) * 2008-09-29 2010-04-08 Nec Infrontia Corp Ｕｓｂ下位ユニットおよびｕｓｂシステム
CN101876846A (zh) * 2009-04-29 2010-11-03 鸿富锦精密工业（深圳）有限公司 电脑电源及其上的备用电压放电电路
US8575917B2 (en) * 2009-09-24 2013-11-05 Apple Inc. Multirange load detection circuitry
US8830073B2 (en) * 2009-12-01 2014-09-09 Apple Inc. Power converter with reduced power consumption when toggling between sleep and normal modes during device charging
US9570974B2 (en) * 2010-02-12 2017-02-14 Infineon Technologies Ag High-frequency switching circuit
US8922656B2 (en) 2010-06-16 2014-12-30 Ndi Technologies, Inc. USB video interface for ALPR cameras and associated method
GB201010674D0 (en) * 2010-06-24 2010-08-11 Avin Electronics Ltd Power control module
US9385552B2 (en) * 2010-10-25 2016-07-05 Nokia Technologies Oy Method of detecting charger type and estimating remaining recharging time for mobile devices with USB recharging
US8963634B2 (en) * 2012-02-28 2015-02-24 Qualcomm Incorporated Load current sensing
WO2013154333A1 (ko) * 2012-04-09 2013-10-17 Kim Chang-Ho 대기전력을 차단하는 기능을 갖는 전원장치 및 그 제어방법
TWM458687U (zh) * 2013-02-07 2013-08-01 Tuton Technology Co Ltd 具訊號處理ic的usb連接器及usb傳輸線
TWI505700B (zh) * 2014-01-22 2015-10-21 Realtek Semiconductor Corp 可插拔電子裝置及決定可插拔電子裝置所輸出之資料的方法
US10067545B2 (en) * 2014-01-29 2018-09-04 Intel Corporation Universal serial bus active cable power management
US10001799B2 (en) * 2014-03-24 2018-06-19 Nokia Technologies Oy Pull-down circuitry for an apparatus
US9431841B2 (en) * 2014-03-24 2016-08-30 Nokia Technologies Oy Device to device charging via USB type-C interfaces
US9690955B2 (en) * 2014-06-18 2017-06-27 Texas Instruments Incorporated Tunneling messages over an USB to control power delivery
CN104505616A (zh) * 2014-12-11 2015-04-08 连展科技电子（昆山）有限公司 插座电连接器
CN204315764U (zh) * 2014-12-11 2015-05-06 连展科技电子（昆山）有限公司 插座电连接器
CN105990863A (zh) * 2015-02-03 2016-10-05 鸿富锦精密工业(武汉)有限公司 Usb接口充电装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241870A (ja) 2002-02-20 2003-08-29 Brother Ind Ltd Ｕｓｂデバイス
WO2004095250A1 (ja) 2003-04-23 2004-11-04 Fujitsu Limited Usbアップストリームデバイス、usbコネクタ、およびusbケーブル
US20110019763A1 (en) 2005-07-29 2011-01-27 Synopsys, Inc. USB 2.0 HS Voltage-Mode Transmitter With Tuned Termination Resistance
JP2009302822A (ja) 2008-06-12 2009-12-24 Fujitsu Microelectronics Ltd 終端抵抗調整回路およびバスシステム
JP2015505401A (ja) 2012-05-28 2015-02-19 ▲華▼▲為▼▲終▼端有限公司 電流切替のための制御装置及び電子装置

Also Published As

Publication number Publication date
CN107077183B (zh) 2021-02-26
JP6531208B2 (ja) 2019-06-12
KR20170124579A (ko) 2017-11-10
JP2018206425A (ja) 2018-12-27
US9625988B1 (en) 2017-04-18
US20170262035A1 (en) 2017-09-14
KR20190136113A (ko) 2019-12-09
KR20180129999A (ko) 2018-12-05
CN107077183A (zh) 2017-08-18
KR101924921B1 (ko) 2018-12-04
US10866627B2 (en) 2020-12-15
GB2553699A (en) 2018-03-14
CN107491159A (zh) 2017-12-19
JP2018517957A (ja) 2018-07-05
CN111858432A (zh) 2020-10-30
WO2016204832A1 (en) 2016-12-22
US9400546B1 (en) 2016-07-26
GB201715810D0 (en) 2017-11-15
GB202114929D0 (en) 2021-12-01
CN107491159B (zh) 2020-02-21
JP6397583B2 (ja) 2018-09-26
GB2553699B (en) 2021-10-20
DE112016002768T5 (de) 2018-03-29
DE112016002768B4 (de) 2021-08-26

Similar Documents

Publication Publication Date Title
KR102052190B1 (ko) 타입-c 연결기 서브시스템의 저전력 구현
US10890957B2 (en) Low-power type-C receiver with high idle noise and DC-level rejection
US10802571B2 (en) Configurable and power-optimized integrated gate-driver for USB power-delivery and type-C SoCs
US11101673B2 (en) Programmable gate driver control in USB power delivery
US10381787B1 (en) Voltage protection for universal serial bus type-C (USB-C) connector systems
US10901487B2 (en) Power supply architecture for USB-C controllers

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant