KR102628011B1 - Usb 전력 전송 장치와 이를 포함하는 시스템 - Google Patents

Usb 전력 전송 장치와 이를 포함하는 시스템 Download PDF

Info

Publication number
KR102628011B1
KR102628011B1 KR1020160011277A KR20160011277A KR102628011B1 KR 102628011 B1 KR102628011 B1 KR 102628011B1 KR 1020160011277 A KR1020160011277 A KR 1020160011277A KR 20160011277 A KR20160011277 A KR 20160011277A KR 102628011 B1 KR102628011 B1 KR 102628011B1
Authority
KR
South Korea
Prior art keywords
pin
signal
power transmission
usb
clock signal
Prior art date
Application number
KR1020160011277A
Other languages
English (en)
Other versions
KR20170090655A (ko
Inventor
김제국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160011277A priority Critical patent/KR102628011B1/ko
Priority to US15/277,515 priority patent/US10261557B2/en
Priority to TW106101756A priority patent/TWI805543B/zh
Priority to CN201710054395.7A priority patent/CN107038138B/zh
Publication of KR20170090655A publication Critical patent/KR20170090655A/ko
Priority to US16/357,408 priority patent/US10635151B2/en
Application granted granted Critical
Publication of KR102628011B1 publication Critical patent/KR102628011B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22—Means for limiting or controlling the pin/gate ratio
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R31/00—Coupling parts supported only by co-operation with counterpart
    • H01R31/06—Intermediate parts for linking two coupling parts, e.g. adapter
    • H01R31/065—Intermediate parts for linking two coupling parts, e.g. adapter with built-in electric apparatus
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3812—USB port controller
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

USB 전력 전송 장치가 게시된다. 상기 USB 전력 전송 장치는 상기 USB 전력 전송 장치가 저전력 모드로 동작하는 동안 연결 이벤트가 발생할 때까지 듀얼-롤 포트(dual-role port(DRP))를 위한 클락 신호의 생성을 중지하고, 상기 연결 이벤트가 발생한 후 상기 DRP를 위한 상기 클락 신호의 생성을 시작하는 클락 신호 생성기를 포함한다.

Description

USB 전력 전송 장치와 이를 포함하는 시스템{UNIVERSAL SERIAL BUS POWER DELIVERY DEVICE AND SYSTEM INCLUDING THE SAME}
본 발명의 개념에 따른 실시 예는 USB 전력 전송 장치에 관한 것으로, 특히 저전력 모드에서 연결 이벤트가 발생할 때까지 듀얼-롤 포트(dual-role port(DRP))를 위한 클락 신호의 생성을 중지하고, 상기 연결 이벤트가 발생한 후 상기 DRP를 위한 상기 클락 신호의 생성을 시작하는 USB 전력 전송 장치와 이를 포함하는 시스템에 관한 것이다.
USB 전력 전송(universal serial bus(USB) power delivery) 표준을 준수하는 USB 전력 전송 장치는 DRP(dual role port), DFP(downstream facing port), 또는 UFP(upstream facing port)로 사용될 수 있다.
DRP로 사용되는 USB 전력 전송 장치는 연결 이벤트가 발생할 때까지 DFP 상태와 UFP 상태 사이에서 주기적으로 천이를 한다. 예컨대, DRP로 사용되는 제1USB 전력 전송 장치는 풀-업 저항과 풀-다운 저항을 USB 타입-C 리셉터클 인터페이스에 포함된 CC1과 CC2에 번갈아 연결하면서 제2USB 전력 전송 장치가 USB 타입-C 케이블 어셈블리를 통해 상기 USB 타입-C 리셉터클 인터페이스에 연결되었는지는 판단한다. 이에 따라 DRP를 사용하는 USB 전력 전송 장치에서 소모되는 전력은 증가한다.
본 발명이 이루고자 하는 기술적인 과제는 소모 전력을 줄이기 위해 저전력 모드에서 연결 이벤트가 발생할 때까지 듀얼-롤 포트(dual-role port(DRP))를 위한 클락 신호의 생성을 중지하고, 상기 연결 이벤트가 발생한 후 상기 DRP를 위한 상기 클락 신호의 생성을 시작하는 USB 전력 전송 장치와 이를 포함하는 시스템을 제공하는 것이다.
본 발명의 실시 예에 따른 USB 전력 전송(universal serial bus(USB) power-delivery) 장치는 상기 USB 전력 전송 장치가 저전력 모드로 동작하는 동안 연결 이벤트가 발생할 때까지 듀얼-롤 포트(dual-role port(DRP))를 위한 클락 신호의 생성을 중지하고, 상기 연결 이벤트가 발생한 후 상기 DRP를 위한 상기 클락 신호의 생성을 시작하는 클락 신호 생성기를 포함한다.
상기 USB 전력 전송 장치는 상기 연결 이벤트가 발생할 때까지 디스에이블되고 상기 연결 이벤트가 발생한 후 인에이블되는 아날로그 회로를 더 포함한다.
상기 USB 전력 전송 장치는 VBUS 핀, CC1 핀, CC2 핀을 포함하는 USB 타입-C 인터페이스와, 상기 VBUS 핀, 상기 CC1 핀, 상기 CC2 핀 중에서 적어도 하나의 전압의 변화를 검출하고, 검출 결과에 따라 상기 연결 이벤트의 발생 여부를 지시하는 인에이블 신호를 생성하는 인에이블 신호 생성기를 더 포함하고, 상기 클락 신호 생성기는 상기 인에이블 신호에 응답하여 상기 클락 신호의 생성을 중지하거나 상기 클락 신호의 생성을 시작한다.
실시 예들에 따라, 상기 인에이블 신호 생성기는, USB 타입-C 케이블 어셈블리가 상기 USB 타입-C 인터페이스에 연결된 후, 상승하는 상기 VBUS 핀의 전압의 변화를 검출하고 활성화된 인에이블 신호를 생성하고, 상기 클락 신호 생성기는 상기 활성화된 인에이블 신호에 응답하여 상기 클락 신호의 생성을 시작한다.
실시 예들에 따라, 상기 인에이블 신호 생성기는 USB 타입-C 케이블 어셈블리가 상기 USB 타입-C 인터페이스에 연결된 후, 하강하는 상기 CC1 핀 또는 상기 CC2 핀의 전압의 변화를 검출하고 활성화된 인에이블 신호를 생성하고, 상기 클락 신호 생성기는 상기 활성화된 인에이블 신호에 응답하여 상기 클락 신호를 생성한다. 상기 USB 전력 전송 장치는 상기 인에이블 신호에 응답하여 인에이블 또는 디스에이블되는 아날로그 회로를 더 포함한다.
실시 예들에 따라, 상기 인에이블 신호 생성기는 상기 VBUS 핀, 상기 CC1 핀, 상기 CC2 핀 중에서 적어도 하나의 전압 변화를 검출하고 검출 신호를 출력하는 검출 회로와, 상기 검출 신호를 수신하는 클락 단자, 입력 데이터를 수신하는 입력 단자, 래치 데이터를 출력하는 반전 출력 단자, 및 동작 모드 신호를 수신하는 리셋 단자를 포함하는 D-플립플롭과, 상기 동작 모드 신호와 상기 반전 출력 단자의 출력 신호를 NAND 연산하여 상기 인에이블 신호를 생성하는 제1NAND 게이트 회로를 포함한다.
상기 USB 전력 전송 장치는 상기 동작 모드 신호의 값을 저장하는 레지스터를 더 포함한다.
상기 검출 회로는 상기 VBUS 핀의 전압의 변화를 검출하는 제1검출 회로와, 상기 CC1 핀의 전압의 변화를 검출하는 제2검출 회로와, 상기 CC2 핀의 전압의 변화를 검출하는 제3검출 회로와, 상기 제2검출 회로의 출력 신호와 상기 제3검출 회로의 출력 신호를 수신하는 제2NAND 게이트 회로와, 상기 제1검출 회로의 출력 신호와 상기 제2NAND 게이트 회로의 출력 신호를 OR 연산하고 상기 검출 신호를 출력하는 OR 게이트 회로를 포함한다.
상기 USB 전력 전송 장치는 상기 인에이블 신호에 응답하여 상기 클락 신호의 전송을 제어하는 전송 제어 회로와, 상기 전송 제어 회로의 출력 신호에 응답하여 동작하는 로직 회로를 더 포함한다.
본 발명의 실시 예에 따른 모바일 장치는 애플리케이션 프로세서와, 상기 애플리케이션 프로세서와 통신하는 USB 타입-C 인터페이스와, 상기 USB 타입-C 인터페이스에 연결된 제어 회로를 포함하고, 상기 제어 회로는 저전력 모드에서 연결 이벤트가 발생할 때까지 듀얼-롤 포트(dual-role port(DRP))를 위한 클락 신호의 생성을 중지하고, 상기 연결 이벤트가 발생한 후 상기 DRP를 위한 상기 클락 신호의 생성을 시작하는 클락 신호 생성기를 포함한다.
상기 모바일 장치는 상기 USB 타입-C 인터페이스는 VBUS 핀, CC1 핀, 및 CC2 핀을 더 포함하고, 상기 제어 회로는 상기 VBUS 핀, 상기 CC1 핀, 상기 CC2 핀 중에서 적어도 하나의 전압의 변화를 감지하고, 감지 결과에 따라 상기 연결 이벤트의 발생 여부를 지시하는 인에이블 신호를 생성하는 인에이블 신호 생성기를 더 포함하고, 상기 클락 신호 생성기는 상기 인에이블 신호에 응답하여 상기 클락 신호의 생성을 중지하거나 상기 클락 신호의 생성을 시작한다.
실시 예들에 따라, 상기 인에이블 신호 생성기는 USB 타입-C 케이블 어셈블리가 상기 VBUS 핀에 연결된 후 상승하는 상기 VBUS 핀의 전압의 변화를 감지하고 활성화된 인에이블 신호를 생성하고, 상기 클락 신호 생성기는 상기 활성화된 인에이블 신호에 응답하여 상기 클락 신호의 생성을 시작한다.
실시 예들에 따라, 상기 인에이블 신호 생성기는 USB 타입-C 케이블 어셈블리가 상기 CC1 핀과 상기 CC2 핀 중에서 적어도 하나에 연결된 후 하강하는 상기 CC1 핀과 상기 CC2 핀 중에서 적어도 하나의 전압의 변화를 감지하고 활성화된 인에이블 신호를 생성하고, 상기 클락 신호 생성기는 상기 활성화된 인에이블 신호에 응답하여 상기 클락 신호를 생성한다.
상기 인에이블 신호 생성기는 상기 VBUS 핀, 상기 CC1 핀, 상기 CC2 핀 중에서 적어도 하나의 전압의 변화를 검출하고 검출 신호를 출력하는 검출 회로와, 상기 검출 신호를 수신하는 클락 단자, 입력 데이터를 수신하는 입력 단자, 래치 데이터를 출력하는 반전 출력 단자, 및 동작 모드 신호를 수신하는 리셋 단자를 포함하는 D-플립플롭과, 상기 동작 모드 신호와 상기 반전 출력 단자의 출력 신호를 NAND 연산하여 상기 인에이블 신호를 생성하는 NAND 게이트 회로를 포함한다.
본 발명의 실시 예에 따른 USB 전력 전송 장치의 클락 신호 생성기는 저전력 모드에서 연결 이벤트가 발생할 때까지 듀얼-롤 포트(dual-role port(DRP))를 위한 클락 신호의 생성을 중지하고, 상기 연결 이벤트가 발생한 후 상기 DRP를 위한 상기 클락 신호의 생성을 시작할 수 있는 효과가 있다.
또한, 상기 USB 전력 전송 장치는 상기 저전력 모드에서 상기 연결 이벤트가 발생할 때까지 아날로그 회로를 디스에이블하고 상기 연결 이벤트가 발생한 후 상기 아날로그 회로를 인에이블할 수 효과가 있다.
따라서 USB 전력 전송 장치는 상기 저전력 모드에서 상기 연결 이벤트가 발생할 때까지 상기 클락 신호 생성기와 상기 아날로그 회로를 디스에이블할 수 있으므로, 상기 클락 신호 생성기와 상기 아날로그 회로 각각에서 소모되는 정적 전류(static current)를 줄일 수 있으므로, 상기 USB 전력 전송 장치로 전력을 공급하는 배터리의 수명을 연장할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1의 (a)부터 (c)는 USB 전력 전송 장치들을 포함하는 시스템들을 개략적으로 나타낸다.
도 2는 (a)부터 (c)에 도시된 USB 타입-C 리셉터클 인터페이스를 나타낸다.
도 3은 본 발명의 실시 예에 따라 저전력 모드에서 연결 이벤트가 발생할 때까지 듀얼-롤 포트(DRP)를 위한 클락 신호의 생성을 중지하고, 상기 연결 이벤트가 발생한 후 상기 DRP를 위한 상기 클락 신호의 생성을 시작하는 USB 전력 전송 장치의 블록도이다.
도 4는 DRP를 위한 스위치 신호의 파형을 나타낸다.
도 5는 도 3에 도시된 제어 회로의 블록도를 나타낸다.
도 6은 도 5에 도시된 인에이블 신호 생성기의 상세도이다.
도 7은 도 3에 도시된 제1USB 전력 전송 장치의 동작 모드들을 나타낸다.
도 8은 도 3에 도시된 제1USB 전력 전송 장치에서 사용되는 신호들의 동작 타이밍 도를 나타낸다.
도 9는 도 3에 도시된 제1USB 전력 전송 장치의 동작을 설명하는 플로우 차트이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "연결되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 연결되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
본 명세서는 2015.04.03.자로 공개된 Universal Serial Bus Type-C Cable and Connector Specification Revision 1.1에 포함된 내용을 참조로서 포함한다. 따라서, 본 명세서에서 다르게 설명하지 않는 한 상기 Revision 1.1에 포함된 용어 (term)와 이에 대한 설명(description)은 본 명세서에 기재된 용어와 상기 용어에 대한 설명과 동일하다.
본 명세서에서 USB 전력 전송 장치는 USB 전력 전송 소스(source) 장치와 USB 전력 전송 싱크(sink) 장치를 모두 포함하는 개념이다.
도 1의 (a)부터 (c)는 USB 전력 전송 장치들을 포함하는 시스템들을 개략적으로 나타낸다. 도 1의 (a)를 참조하면, 제1USB 전력 전송 장치(100)는 USB 타입-C 케이블 어셈블리(1201)를 통해 제2USB 전력 전송 장치(200)에 연결될 수 있다.
제1USB 전력 전송 장치(100)는 USB 타입-C 리셉터클 인터페이스(또는 USB 타입-C 인터페이스; 101)를 포함하는 USB 장치로서 DFP(downstream facing port), DRP(dual role port), 또는 UFP(upstream facing port)로 사용될 수 있다. 예컨대, 제1USB 전력 전송 장치(100)는 PC(personal computer) 또는 모바일 장치로 구현될 수 있다.
상기 모바일 장치는 랩탑(laptop) 컴퓨터, 이동 전화기, 스마트폰, 태블릿 PC, PDA (personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 모바일 인터넷 장치(mobile internet device(MID)), 웨어러블 컴퓨터, 사물 인터넷(internet of things(IoT)) 장치, 만물 인터넷(internet of everything(IoE)) 장치, 드론(drone), 또는 e-북(e-book)으로 구현될 수 있다.
USB 타입-C 케이블 어셈블리(1201)는 USB 풀-피쳐드 타입-C 표준 케이블 어셈블리(USB Full-Featured Type-C Standard Cable Assembly), USB 2.0 타입-C 케이블 어셈블리(USB 2.0 Type-C Cable Assembly), USB 타입-C 투 USB 3.1 표준-A 케이블 어셈블리(USB Type-C to USB 3.1 Standard-A Cable Assembly), USB 타입-C 투 USB 2.0 표준-A 케이블 어셈블리(USB Type-C to USB 2.0 Standard-A Cable Assembly), USB 타입-C 투 USB 3.1 표준-B 케이블 어셈블리(USB Type-C to USB 3.1 Standard-B Cable Assembly), USB 타입-C 투 USB 2.0 표준-B 케이블 어셈블리(USB Type-C to USB 2.0 Standard-B Cable Assembly), USB 타입-C 투 USB 2.0 미니-B 케이블 어셈블리(USB Type-C to USB 2.0 Mini-B Cable Assembly), USB 타입-C 투 USB 3.1 마이크로-B 케이블 어셈블리(USB Type-C to USB 3.1 Micro-B Cable Assembly), 또는 USB 타입-C 투 USB 2.0 마이크로-B 케이블 어셈블리(USB Type-C to USB 2.0 Micro-B Cable Assembly)로 구현될 수 있으나 이에 한정되는 것은 아니다.
제1USB 전력 전송 장치(100)는 USB 타입-C 리셉터클 인터페이스(101), CPU (103), 배터리(104), 전력 관리 IC(power management IC(PMIC); 105), 제어 회로 (107), 및 메모리 장치(109)를 포함할 수 있다. 실시 예들에 따라, 제1USB 전력 전송 장치(100)는 배터리(104)를 포함하지 않을 수도 있다. 실시 예들에 따라, USB 타입-C 리셉터클 인터페이스(101), CPU(103), 제어 회로(107), 및 메모리 장치 (109)는 시스템 온 칩(system on chip(SoC))에 집적될 수 있고, 상기 SoC는 애플리케이션 프로세서로서 사용될 수 있다.
CPU(103)는 전력 관리 IC(105), 제어 회로(107), 및 메모리 장치(109)를 제어할 수 있다. 실시 예들에 따라, 제어 회로(107)는 USB 타입-C 리셉터클 인터페이스(101)와 함께 집적될 수 있다.
배터리(104)는 재충전 가능한 배터리로서 배터리 전압을 전력 관리 IC(105)로 공급할 수 있다. 예컨대, 배터리는 플랙시블 배터리로 구현될 수 있다.
전력 관리 IC(105)는 USB 타입-C 리셉터클 인터페이스(101), CPU(103), 제어 회로(107), 및 메모리 장치(109) 각각으로 동작 전압(또는 파워)을 공급할 수 있다. 전력 관리 IC(105)는 전압 레귤레이터들(voltage regulators), 예컨대 LDO(low drop out) 전압 레귤레이터들을 포함할 수 있다.
제어 회로(107)는, USB 타입-C 리셉터클 인터페이스(101)를 통해 입력된 적어도 하나의 전압(예컨대, VBUS 전압, CC1의 전압, 및/또는 CC2의 전압)의 변화를 감지하고, 제1USB 전력 전송 장치(100)의 동작 모드가 저전력 모드일 때 연결 이벤트(attach event)가 발생할 때까지 듀얼-롤 포트(dual-role port(DRP))를 위한 클락 신호의 생성을 중지하고, 상기 연결 이벤트가 발생한 후 상기 DRP를 위한 상기 클락 신호의 생성을 시작하는 클락 신호 생성기를 제어할 수 있다. 이에 따라 제1USB 전력 전송 장치(100)의 전력 소모는 감소하는 효과가 있다.
메모리 장치(109)는 휘발성 메모리 장치와 불휘발성 메모리 장치를 집합적으로 또는 개념적으로 나타낸다. 상기 휘발성 메모리 장치는 RAM(random access memory), DRAM(dynamic RAM), 및/또는 SRAM(static RAM)을 포함하고, 상기 불휘발성 메모리 장치는 ROM(read only memory) 및/또는 플래시(flash) 메모리를 포함한다.
USB 타입-C 케이블 어셈블리(1201)는 제1플러그(120), 제1오버몰드(130), 및 전선들(wires)을 포함하는 케이블(140)을 포함할 수 있다. 예컨대, 제2USB 전력 전송 장치(200)는 충전기일 수 있다. 예컨대, 제2USB 전력 전송 장치(200)가 소스 (source)로서 사용될 때, 제1USB 전력 전송 장치(100)는 싱크(sink)로서 사용될 수 있다.
도 1의 (b)를 참조하면, 제1USB 전력 전송 장치(100)는 USB 타입-C 케이블 어셈블리(1201)를 통해 제3USB 전력 전송 장치(300)와 연결될 수 있다. 실시 예들에 따라, 저장 장치로서 사용되는 제3USB 전력 전송 장치(300)는 솔리드 스테이트 드라이브(solid state drive or solid state disk(SSD)), 유니버설 플래시 스토리지(universal flash storage), 또는 하드 디스크 드라이브(hard disk drive(HDD))로 구현될 수 있으나 이에 한정되는 것은 아니다. 예컨대, 제1USB 전력 전송 장치 (100)가 소스로서 사용될 때, 제3USB 전력 전송 장치(300)는 싱크로서 사용될 수 있다.
도 1의 (c)를 참조하면, 제1USB 전력 전송 장치(100)는 USB 타입-C 케이블 어셈블리(1202)를 통해 제4USB 전력 전송 장치(400)와 연결될 수 있다.
USB 타입-C 케이블 어셈블리(1202)는 제1플러그(120), 제1오버몰드(130), 케이블(140), 제2오버몰드(150), 및 제2플러그(160)를 포함할 수 있다. 각 오버몰드 (130과 150)에는 각 USB 타입-C 케이블 어셈블리(1201 및 1202)의 동작에 필요한 IC가 포함될 수 있다.
제4USB 전력 전송 장치(400)는 USB 타입-C 리셉터클 인터페이스(101')를 포함하는 USB 장치로서 DFP, DRP, 또는 UFP로 사용될 수 있다. 예컨대, 제4USB 전력 전송 장치(400)는 PC 또는 상술한 모바일 장치로 구현될 수 있다. 예컨대, 제4USB 전력 전송 장치(400)의 구조는 제1USB 전력 전송 장치(100)의 구조와 동일 또는 유사할 수 있다.
실시 예들에 따라, 제1USB 전력 전송 장치(100)가 DFP로 사용될 때, 제4USB 전력 전송 장치(400)는 UFP로 사용될 수 있다. 제1USB 전력 전송 장치(100)가 DFP로 사용될 때, 제4USB 전력 전송 장치(400)는 DRP로 사용될 수 있다. 제1USB 전력 전송 장치(100)가 DRP로 사용될 때, 제4USB 전력 전송 장치(400)는 UFP로 사용될 수 있다.
실시 예들에 따라, 제1USB 전력 전송 장치(100)가 DFP로 사용되는 제1DRP일 때, 제4USB 전력 전송 장치(400)는 UFP로 사용되는 제2DRP로 사용될 수 있다. 제1USB 전력 전송 장치(100)가 UFP로 사용되는 제1DRP일 때, 제4USB 전력 전송 장치 (400)는 DFP로 사용되는 제2DRP로 사용될 수 있다. 예컨대, 제1USB 전력 전송 장치(100)가 소스와 싱크 중에서 어느 하나로 사용될 때, 제4USB 전력 전송 장치(400)는 상기 소스와 상기 싱크 중에서 다른 하나로 사용될 수 있다.
도 2는 (a)부터 (c)에 도시된 USB 타입-C 리셉터클 인터페이스를 나타낸다. 도 1의 (a)부터 도 2를 참조하면, USB 타입-C 리셉터클 인터페이스(101 또는 101')는 복수의 핀들(A1~A12와 B1~B12)을 포함할 수 있다. 복수의 핀들(A1~A12와 B1~B12) 각각에 대한 신호 이름과 설명은 상기 Revision 1.1에 기재되어 있으므로 이들에 대한 설명은 생략한다.
도 3은 본 발명의 실시 예에 따라 저전력 모드에서 연결 이벤트가 발생할 때까지 듀얼-롤 포트(DRP)를 위한 클락 신호의 생성을 중지하고, 상기 연결 이벤트가 발생한 후 상기 DRP를 위한 상기 클락 신호의 생성을 시작하는 USB 전력 전송 장치의 블록도이다.
도 3에서는 소스로서 사용되는 USB 전력 전송 장치(100 또는 400)와 싱크로서 사용되는 USB 전력 전송 장치(400 또는 100)가 USB 타입-C 케이블 어셈블리 (1201 또는 1202)를 통해 서로 연결되어 있다고 가정한다. USB 타입-C 케이블 어셈블리(1201 또는 1202)는 액티브 케이블 IC와 Ra를 포함한다. Ra는 VCONN를 출력하는 핀(예컨대, CC2 핀(55))과 접지(GND) 사이에 존재하는 저항을 의미한다. VCONN은 USB 타입-C 케이블 어셈블리(1201 또는 1202)로 전력을 공급하기 위해 사용되지 않는 CC 핀(예컨대, CC2 핀(55))으로 공급되는 전압이고, GND는 리턴 전류 패스이고 30은 접지 라인이다.
도 3에서는 복수의 핀들(VBUS, CC1, CC2, 및 GND)이 도시되어 있으나 도시되지 않은 핀들은 제1플러그(120)에 포함된 대응되는 핀들과 연결될 수 있다. VBUS 핀은 상기 Revision 1.1에서 정의된 USB 케이블 버스 파워를 위한 핀이고, 핀들 (CC1과 CC2)은 연결(connections)을 검출하기 위해 사용되고 USB 타입-C 케이블과 커넥터들 사이의 인터페이스를 구성(configure)하기 위해 사용된다. 여기서, CC는 구성 채널(configuration channel)을 의미한다.
USB 타입-C 리셉터클 인터페이스(101 또는 101')는 복수의 MOSFET들(M1과 M2), 제1스위치 회로(103), 및 제2스위치 회로(105)를 포함한다. USB 타입-C 리셉터클 인터페이스(101 또는 101')는 USB 타입-C 인터페이스 또는 커넥터들을 의미할 수 있다.
제1 MOSFET(M1)는 제어 회로(107)로부터 출력된 제1제어 신호(CTR1)에 응답하여 소스 전압(VBUS_SRC)을 VBUS 핀(51)으로 공급할 수 있다. 제2 MOSFET(M2)는, 제어 회로(107)로부터 출력된 제2제어 신호(CTR2)에 응답하여, VBUS 핀(51)을 통해 공급된 싱크 전압(VBUS_SNK)을 내부로 공급할 수 있다. VBUS 핀(51)의 전압(LVBUS)은 제어 회로(107)로 공급될 수 있다. 예컨대, 본 발명의 실시 예에 따른 제어 회로(107)의 일부 또는 전부는 상기 Revision 1.1에 기재된 connection and marked cable detection, cold-socket, & VCONN control에 포함될 수 있다.
제1스위치 회로(103)는 제1스위치(103-1)와 제2스위치(103-2)를 포함할 수 있다. 제1스위치(103-1)는, 제어 회로(107)로부터 출력된 제1스위치 신호(SW1)에 응답하여, VCONN을 CC1 핀(53)으로 공급하거나 CC1 핀(53)을 제2스위치(103-2)에 연결할 수 있다. 제2스위치(103-2)는, 제어 회로(107)로부터 출력된 제3스위치 신호(SW)에 응답하여, 풀-업 저항(Rp)과 풀-다운 저항(Rd) 중에서 어느 하나와 제1스위치(103-1)를 연결할 수 있다. 제3스위치 신호(SW)는 DRP를 위한 스위치 신호로 사용될 수 있다. 제1스위치 회로(103)의 전압(LCC1)은 제어 회로(107)로 공급된다.
제2스위치 회로(105)는 제3스위치(105-1)와 제4스위치(105-2)를 포함할 수 있다. 제3스위치(105-1)는, 제어 회로(107)로부터 출력된 제2스위치 신호(SW2)에 응답하여, VCONN을 CC2 핀(55)으로 공급하거나 CC2 핀(55)을 제4스위치(105-2)에 연결할 수 있다. 제4스위치(105-2)는, 제어 회로(107)로부터 출력된 제3스위치 신호(SW)에 응답하여, 풀-업 저항(Rp)과 풀-다운 저항(Rd) 중에서 어느 하나와 제3스위치(105-1)를 연결할 수 있다. 제2스위치 회로(105)의 전압(LCC2)은 제어 회로 (107)로 공급된다.
제1USB 전력 전송 장치(100)가 소스로서 사용되고, 제4USB 전력 전송 장치 (400)가 싱크로서 사용될 때, 소스 전압(VBUS_SRC)은 제1 MOSFET(M1), VBUS 핀 (51), 제1전선(10)을 통해 제4USB 전력 전송 장치(400)의 VBUS 핀(61)으로 공급된다. 이때, 풀-업 저항(Rp)과 제1USB 전력 전송 장치(100)의 CC1 핀(53)은 제1스위치 회로(103)를 통해 연결되고, CC1 핀(53)은 제2전선(20)을 통해 제4USB 전력 전송 장치(400)의 CC1 핀(63)과 연결되고, 제4USB 전력 전송 장치(400)의 CC1 핀(63)은 풀-다운 저항(Rd)을 통해 접지에 연결된다. 따라서, 제1스위치 회로(103)의 전압(LCC1)은 5V로부터 풀-다운 된다.
이때, VCONN은 제3스위치(105-1)를 통해 케이블에 포함된 저항(Ra)에 연결된 CC2 핀(55)으로 공급된다. 제4스위치(105-2)는 풀-업 저항(Rp)에 연결되므로, 제2스위치 회로(105)의 전압(LCC2)은 5V를 유지한다.
도 4는 DRP를 위한 스위치 신호의 파형을 나타낸다. 도 3과 도 4를 참조하면, 정상 모드에서 각 스위치(SW1-1, SW1-2, SW2-1, 및 SW2-2)는 DRP를 위한 제3스위치 신호(SW)에 응답하여 번갈아가면서 온 상태(ON)와 오프 상태(OFF)로 된다. 제3스위치 신호(SW)가 하이 레벨과 로우 레벨 사이에서 오실레이션(oscillation 또는 토글링(toggling))함에 따라 제1USB 전력 전송 장치(100)에서 전력이 소모된다.
도 5는 도 3에 도시된 제어 회로의 블록도를 나타내고, 도 6은 도 5에 도시된 인에이블 신호 생성기의 상세도이다.
제어 회로(107)는 인에이블 신호 생성기(500), 마스킹 회로(511), 아날로그 회로(513), 내부 클락 소스(515), 및 로직 회로(517)를 포함할 수 있다.
제어 회로(107)는 USB 전력 전송 장치(100)의 저전력 모드에서 연결 이벤트가 발생할 때까지 듀얼-롤 포트(DRP)를 위한 클락 신호(CLK)의 생성을 중지하고, 상기 연결 이벤트의 발생에 따라 USB 전력 전송 장치(100)가 상기 저전력 모드로부터 정상 모드로 복귀한 후 USB 전력 전송 장치(100)는 상기 정상 모드에서 상기 DRP를 위한 클락 신호(CLK)의 생성을 시작한다. 상기 DRP를 위한 제3스위치 신호 (SW)는 클락 신호(CLK)에 기초하여 생성된다.
인에이블 신호 생성기(500)는 VBUS 핀(51), CC1 핀(53), CC2 핀(55) 중에서 적어도 하나의 전압의 변화를 검출하고, 검출 결과에 따라 연결 이벤트의 발생 여부를 지시하는 인에이블 신호(EN)를 생성할 수 있다.
인에이블 신호 생성기(500)는 검출 회로(501), D-플립플롭(505), 및 제1 NAND 게이트 회로(509)를 포함한다.
검출 회로(501)는 VBUS 핀(51), CC1 핀(53), 및 CC2 핀(55) 중에서 적어도 하나의 전압의 변화를 검출하고, 검출 신호(OUT2)를 출력한다.
D-플립플롭(505)은 검출 신호(OUT2)를 수신하는 클락 단자(CK), 입력 데이터를 수신하는 입력 단자(D), 및 반전 래치 데이터를 출력하는 반전 출력 단자(QB), 및 동작 모드 신호(LPM)를 수신하는 리셋 단자(CLR)를 포함한다.
제1 NAND 게이트 회로(509)는 동작 모드 신호(LPM)와 반전 출력 단자(QB)의 출력 신호를 NAND 연산하여 인에이블 신호(EN)를 생성한다.
도 5에 도시된 바와 같이, 검출 회로(501)는 CC1 핀(53)의 전압(LCC1)과 CC2 핀(55)의 전압(LCC2)을 NAND 연산하는 제2 NAND 게이트 회로(502)와, 제2 NAND 게이트 회로(502)의 출력 신호(OUT1)와 VBUS 핀(51)의 전압(LVBUS)을 OR 연산하고 검출 신호(OUT2)를 출력하는 OR 게이트 회로(503)를 포함한다.
도 6에 도시된 바와 같이, 검출 회로(501)는 제1검출 회로(5010), 제2검출 회로(5011), 제3검출 회로(5012), 제2 NAND 게이트 회로(502), 및 OR 게이트 회로 (503)를 포함한다.
제1검출 회로(5010)는 VBUS 핀(51)의 전압(LVBUS)의 변화를 검출하고 제1검출 신호(DET1)를 출력한다. 즉, 제1검출 회로(5010)는 VBUS 핀(51)의 전압(LVBUS)이 로우 레벨로부터 하이 레벨로의 변화를 검출하고 제1검출 신호(DET1)를 출력한다. 예컨대, 제1검출 회로(5010)는 VBUS 핀(51)의 전압(LVBUS)이 제1기준 전압보다 높아질 때, 하이 레벨을 갖는 제1검출 신호(DET1)를 출력한다.
제2검출 회로(5011)는 CC1 핀(53)의 전압(LCC1)의 변화를 검출하고 제2검출 신호(DET2)를 출력한다. 즉, 제2검출 회로(5011)는 CC1 핀(53)의 전압(LCC1)이 하이 레벨로부터 로우 레벨로의 변화를 검출하고 제2검출 신호(DET2)를 출력한다. 예컨대, 제2검출 회로(5011)는 CC1 핀(53)의 전압(LCC1)이 제2기준 전압보다 낮아질 때, 로우 레벨을 갖는 제2검출 신호(DET2)를 출력한다.
제3검출 회로(5013)는 CC2 핀(55)의 전압(LCC2)의 변화를 검출하고 제3검출 신호(DET3)를 출력한다. 즉, 제3검출 회로(5013)는 CC2 핀(55)의 전압(LCC2)이 하이 레벨로부터 로우 레벨로의 변화를 검출하고 제3검출 신호(DET3)를 출력한다. 예컨대, 제33검출 회로(5013)는 CC2 핀(55)의 전압(LCC2)이 상기 제2기준 전압보다 낮아질 때, 로우 레벨을 갖는 제3검출 신호(DET3)를 출력한다.
제2 NAND 게이트 회로(502)는 제2검출 신호(DET2)와 제3검출 신호(DET3)를 NAND 연산한다. OR 게이트 회로(503)는 제1검출 신호(DET1)와 제2 NAND 게이트 회로(502)의 출력 신호(OUT1)를 OR 연산하고 검출 신호(OUT2)를 출력한다.
마스킹 회로(511)는 인에이블 신호(EN)의 레벨(예컨대, 하이 레벨 또는 로우 레벨)에 따라 클락 신호(CLK)를 로직 회로(517)로 전송하거나 DC 신호(또는 고정된 (fixed) 클락 신호)를 로직 회로(517)로 전송할 수 있다.
아날로그 회로(513)는 제1USB 전력 전송 장치(100)의 저전력 모드에서 연결 이벤트가 발생할 때까지 디스에이블되고, 상기 연결 이벤트의 발생에 따라 제1USB 전력 전송 장치(100)가 상기 저전력 모드로부터 정상 모드로 복귀하면, 아날로그 회로(513)는 인에이블된다.
클락 신호 생성기로서 사용되는 내부 클락 소스(515)는 로우 레벨을 갖는 인에이블 신호(EN), 즉 비활성화된 인에이블 신호(EN)에 응답하여 클락 신호(CLK)의 생성을 중지하고 하이 레벨을 갖는 인에이블 신호(EN), 즉 활성화된 인에이블 신호(EN)에 응답하여 클락 신호(CLK)를 생성한다. 즉, 제1USB 전력 전송 장치(100)가 저전력 모드일 때 인에이블 신호(EN)는 비활성화되고, 제1USB 전력 전송 장치(100)가 정상 모드일 때 인에이블 신호(EN)는 활성화된다.
마스킹 회로(511)로부터 클락 신호(CLK)가 로직 회로(517)로 공급될 때, 로직 회로(517)는 제3스위치 신호(SW)를 생성할 수 있다.
도 7은 도 3에 도시된 제1USB 전력 전송 장치의 동작 모드들을 나타내고, 도 8은 도 3에 도시된 제1USB 전력 전송 장치에서 사용되는 신호들의 동작 타이밍 도를 나타낸다.
도 1부터 도 8을 참조하면, 제4USB 전력 전송 장치(400)가 제1USB 전력 전송 장치(100)에 아직 연결되지 않은 상태에서, 동작 모드 신호(LPM)가 로우 레벨(L)일 때, D-플립플롭(505)의 리셋 단자(CLR)는 로우 레벨(L)을 갖는 모드 제어 신호 (LPM)에 따라 로우 레벨을 갖는 출력 신호(Q)와 하이 레벨(H)을 갖는 반전 출력 신호(QB)를 출력한다.
동작 모드 신호(LPM)의 값은 내부 레지스터(507)에 저장될 수 있다. 내부 레지스터(507)에 저장되는 동작 모드 신호(LPM)의 값은 I2C 인터페이스에 의해 결정될 수 있다. 예컨대, 제1핀(507-1)은 SCL(serial clock line)에 연결되는 핀일 수 있고 제2핀(507-2)은 SDA(srial data line)에 연결되는 핀일 수 있다. 비록, 도 5에서는 내부 레지스터(507)가 도시되어 있으나, 내부 레지스터(507)는 상기 SCL을 통해 입력된 시리얼 클락과 상기 SDA를 통해 입력된 시리얼 데이터를 이용하여 동작 모드 신호(LPM)의 값을 결정하고 저장할 수 있다. 동작 모드 신호(LPM)의 값은 디폴트로 로우 레벨(L)로 결정될 수 있다.
동작 모드 신호(LPM)가 로우 레벨(L)일 때, 제1 NAND 게이트 회로(509)는 하이 레벨(H)을 갖는 인에이블 신호(EN)를 생성한다. 따라서, 아날로그 회로(513)는 하이 레벨(H)을 갖는 인에이블 신호(EN)에 응답하여 인에이블된다. 내부 클락 소스 (515)는 하이 레벨(H)을 갖는 인에이블 신호(EN)에 응답하여 인에이블되므로, 내부 클락 신호(CLK)를 생성할 수 있다. 마스킹 회로, 예컨대, AND 게이트 회로(511)는 하이 레벨(H)을 갖는 인에이블 신호(EN)에 응답하여 내부 클락 신호(CLK)를 로직 회로(517)로 공급한다. 따라서, 로직 회로(517)는 내부 클락 신호(CLK)를 이용하여 제3스위치 신호(SW)를 생성할 수 있다. 즉, 제1USB 전력 전송 장치(100)는 DRP를 위한 제3스위치 신호(SW)를 생성할 수 있으므로, 제1USB 전력 전송 장치(100)는 제3스위치 신호(SW)를 이용하여 상기 DRP를 수행할 수 있다.
경우 1(CASE1)은 제1USB 전력 전송 장치(100)가 저전력 모드로 진입하기 이전의 동작 모드를 나타낸다. 즉, 동작 모드 신호(LPM)가 로우 레벨(L)일 때, VBUS 핀(51)의 전압(LVBUS), CC1 핀(53)의 전압(LCC1), 및 CC2 핀(53)의 전압(LCC2)에 무관하게, 인에이블 신호(EN)는 하이 레벨(H)이다. 따라서, 내부 클락 소스(515)는 클락 신호(CLK)를 생성하고, 마스킹 회로(511)는 클락 신호(CLK)를 로직 회로(517)로 공급하므로, 제3스위치 신호(SW)는 하이 레벨과 로우 레벨 사이에서 토글링한다. 따라서 제1USB 전력 전송 장치(100)는 제3스위치 신호(SW)를 이용하여 DRP를 수행할 수 있다.
경우 2(CASE2)에서, 제4USB 전력 전송 장치(400)가 제1USB 전력 전송 장치 (100)에 아직 연결되지 않은 상태에서, 내부 레지스터(507)는 로우 레벨(L)로부터 하이 레벨(H)로 변하는 동작 모드 신호(LPM)를 출력한다.
동작 모드 신호(LPM)가 하이 레벨(H)이므로, D-플립플롭(505)의 리셋은 해제된다. 그러나 제4USB 전력 전송 장치(400)가 제1USB 전력 전송 장치(100)에 아직 연결되지 않은 상태에서 VBUS 핀(51)의 전압(LVBUS)은 로우 레벨(L)이고, CC1 핀 (53)의 전압(LCC1)과 CC2 핀(55)의 전압(LCC2)은 모두 하이 레벨(H)이다. 동일한 조건에서, 제1검출 신호(DET1)는 로우 레벨(L)이고 제2검출 신호(DET2)와 제3검출 신호(DET3)는 모두 하이 레벨(H)이다. 따라서, 제2 NAND 게이트 회로(502)는 로우 레벨(L)을 갖는 출력 신호(OUT1)를 출력하고, OR 게이트 회로(503)는 로우 레벨(L)을 갖는 검출 신호(OUT2)를 출력한다. 로우 레벨(L)을 갖는 검출 신호(OUT2)가 D-플립플롭(505)의 클락 단자(CK)로 입력되므로, D-플립플롭(505)의 출력 신호(Q)는 로우 레벨(L)을 유지하고 D-플립플롭(505)의 반전 출력 신호(QB)는 하이 레벨(H)을 유지한다.
제1 NAND 게이트 회로(509)는, 하이 레벨(H)을 갖는 동작 모드 신호(LPM)와 하이 레벨(H)을 갖는 D-플립플롭(505)의 반전 출력 신호(QB)에 응답하여, 로우 레벨(L)을 갖는 인에이블 신호(EN)를 출력하므로, 아날로그 회로(513)는 디스에이블되고, 내부 클락 소스(515)는 디스에이블된다. 내부 클락 소스(515)는 클락 신호 (CLK)의 생성을 중지한다. 마스킹 회로(511)는 DC 신호(즉, 토글링하지 않는 클락 신호)를 로직 회로(517)로 출력하므로, 로직 회로(517)는 토글링하는 제3스위치 신호(SW)를 생성하지 않는다. 따라서, 제1USB 전력 전송 장치(100)는 저전력 모드로 진입하고, DRP를 위한 동작을 수행하지 않는다.
아날로그 회로(513)와 내부 클락 소스(515)는 디스에이블되고, 마스킹 회로 (511)는 DC 신호를 출력하고, 로직 회로(517)는 DC 신호를 출력하므로, 제1USB 전력 전송 장치(100)에서 소모되는 전력은 감소하는 효과가 있다.
경우 3(CASE3)에서, 제4USB 전력 전송 장치(400)가 제1USB 전력 전송 장치 (100)에 연결되면, 즉 연결 이벤트가 발생하고, 내부 레지스터(507)는 하이 레벨 (H)을 유지하는 동작 모드 신호(LPM)를 출력한다고 가정한다. 이때, 동작 모드 신호(LPM)는 경우 1(CASE1) → 경우 2(CASE2) → 경우 3(CASE3)으로 변한다고 가정한다.
제4USB 전력 전송 장치(400)가 제1USB 전력 전송 장치(100)에 연결됨에 따라 VBUS 핀(51)의 전압(LVBUS) 또는 제1검출 신호(DET1)는 로우 레벨로부터 하이 레벨로 천이(transition)한다.
VBUS 핀(51)의 전압(LVBUS) 또는 제1검출 신호(DET1)가 하이 레벨일 때, CC1 핀(53)의 전압(LCC1)과 CC2 핀(55)의 전압(LCC2)과 무관하게 OR 게이트 회로(503)는 하이 레벨(H)을 갖는 검출 신호(OUT2)를 출력한다. 하이 레벨(H)을 갖는 검출 신호(OUT2)가 D-플립플롭(505)의 클락 단자(CK)로 공급되므로, 하이 레벨(H=1)을 갖는 입력 데이터는 출력 신호(Q)로서 출력되고, 로우 레벨(L)을 갖는 반전 출력 신호(QB)가 출력된다. 제1NAND 게이트 회로(509)는 하이 레벨(H)을 갖는 동작 모드 신호(LPM)와 로우 레벨(L)을 갖는 반전 출력 신호(QB)에 응답하여 하이 레벨(H)을 갖는 인에이블 신호(EN)를 출력한다. 즉, 제1USB 전력 전송 장치(100)는 저전력 모드로부터 정상 모드로 자동으로 복귀한다.
아날로그 회로(513)는 하이 레벨(H)을 갖는 인에이블 신호(EN)에 응답하여 인에이블된다. 또한, 내부 클락 소스(515)는 하이 레벨(H)을 갖는 인에이블 신호 (EN)에 응답하여 클락 신호(CLK)를 생성한다. 마스킹 회로(511)는 클락 신호(CLK)를 로직 회로(517)로 공급한다. 로직 회로(517)는 토글링하는 클락 신호(CLK)에 응답하여 토글링하는 제3스위치 신호(SW)를 생성한다. 제1USB 전력 전송 장치(100)는 제3스위치 신호(SW)에 응답하여 DRP를 위한 동작을 수행할 수 있다.
계속하여, 동작 모드 신호(LPM)는 경우 1(CASE1) → 경우 4(CASE4) → 경우 5(CASE5)으로 변한다고 가정한다. 경우 4(CASE4)에서 제1USB 전력 전송 장치(100)의 동작은 경우 2(CASE2)에서 제1USB 전력 전송 장치(100)의 동작과 같다. 즉, 경우 4(CASE5)에서, D-플립플롭(505)의 반전 출력 신호(QB)는 하이 레벨(H)이므로, 인에이블 신호(EN)는 로우 레벨(L)이다. 따라서, 제1USB 전력 전송 장치(100)의 동작 모드는 저전력 모드이다.
경우 5(CASE5)에서, 제4USB 전력 전송 장치(400)가 저전력 모드로 동작하는 제1USB 전력 전송 장치(100)에 연결되면, 즉 연결 이벤트가 발생하고, 내부 레지스터(507)는 하이 레벨 (H)을 유지하는 동작 모드 신호(LPM)를 출력한다고 가정한다.
제4USB 전력 전송 장치(400)가 제1USB 전력 전송 장치(100)에 연결됨에 따라 CC1 핀(53)과 CC2 핀(55) 중에서 적어도 하나의 전압(LCC1 및/또는 LCC2) 또는 검출 신호들(DET2와 DET3) 중에서 적어도 하나는 하이 레벨로부터 로우 레벨로 천이한다.
CC1 핀(53)과 CC2 핀(55) 중에서 적어도 하나의 전압(LCC1 및/또는 LCC2) 또는 검출 신호들(DET2와 DET3) 중에서 적어도 하나가 로우 레벨(L)일 때, VBUS 핀 (51)의 전압(LVBUS)과 무관하게 OR 게이트 회로(503)는 하이 레벨(H)을 갖는 검출 신호(OUT2)를 출력한다.
하이 레벨(H)을 갖는 검출 신호(OUT2)가 D-플립플롭(505)의 클락 단자(CK)로 공급되므로, 하이 레벨(H=1)을 갖는 입력 데이터는 출력 신호(Q)로서 출력되고, 로우 레벨(L)을 갖는 반전 출력 신호(QB)가 출력된다. 제1NAND 게이트 회로(509)는 하이 레벨(H)을 갖는 동작 모드 신호(LPM)와 로우 레벨(L)을 갖는 반전 출력 신호 (QB)에 응답하여 하이 레벨(H)을 갖는 인에이블 신호(EN)를 출력한다. 즉, 제1USB 전력 전송 장치(100)는 저전력 모드로부터 정상 모드로 자동으로 복귀한다.
아날로그 회로(513)는 하이 레벨(H)을 갖는 인에이블 신호(EN)에 응답하여 인에이블된다. 또한, 내부 클락 소스(515)는 하이 레벨(H)을 갖는 인에이블 신호 (EN)에 응답하여 클락 신호(CLK)를 생성한다. 마스킹 회로(511)는 클락 신호(CLK)를 로직 회로(517)로 공급한다. 로직 회로(517)는 토글링하는 클락 신호(CLK)에 응답하여 토글링하는 제3스위치 신호(SW)를 생성한다. 따라서 제1USB 전력 전송 장치 (100)는 제3스위치 신호(SW)에 응답하여 DRP를 위한 동작을 수행할 수 있다.
도 9는 도 3에 도시된 제1USB 전력 전송 장치의 동작을 설명하는 플로우 차트이다. 도 1부터 도 9를 참조하면, 제1USB 전력 전송 장치(100)는 경우 1(CASE1)로부터 경우 2(CASE2)로, 또는 경우 1(CASE1)로부터 경우 4(CASE4)로 같이 정상 모드(normal mode)에서 저전력 모드(low power mode)로 진입한다(S110).
제1USB 전력 전송 장치(100)의 동작 모드가 저전력 모드일 때, 제어 회로 (107)는 DRP를 위한 토글링, 즉 토글링하는 제3스위치 신호(SW)의 생성을 중지한다 (S120).
제4USB 전력 전송 장치(400)가 저전력 모드로 동작하는 제1USB 전력 전송 장치(100)에 연결되면(S130의 YES), 제어 회로(107)는 DRP를 위한 토글링, 즉 토글링하는 제3스위치 신호(SW)를 생성한다(S140). 제4USB 전력 전송 장치(400)가 저전력 모드로 동작하는 제1USB 전력 전송 장치(100)에 연결되지 않으면(S130의 NO), 제어 회로(107)는 단계(120)를 계속 수행한다.
상술한 바와 같이, 저전력 모드로 진입한(또는 동작하는) USB 전력 전송 장치는 다른 USB 전력 전송 장치와의 연결에 따라 발생하는 연결 이벤트가 발생할 때까지 DRP를 위한 클락 신호(CLK)의 생성을 중지하고, 상기 연결 이벤트의 발생에 따라 상기 USB 전력 전송 장치는 상기 저전력 모드로부터 정상 모드로 자동 복귀하고, 상기 USB 전력 전송 장치는 상기 정상 모드에서 상기 DRP를 위한 클락 신호 (CLK)를 생성한다.
종래의 USB 전력 전송 장치는 연결 이벤트가 발생하기 전까지 DRP를 위한 클락 신호를 지속적으로 생성했다. 따라서 종래의 USB 전력 전송 장치는 많은 전력을 소모한다. 그러나 본 발명의 실시 예에 따라 저전력 모드로 동작하는 USB 전력 전송 장치는 연결 이벤트가 발생할 때까지 DRP를 위한 클락 신호(CLK)의 생성을 중지하므로, 상기 USB 전력 전송 장치에서 소모되는 전력은 감소되는 효과가 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 200, 300, 및 400: USB 전력 전송 장치
101 및 101': USB 타입-C 리셉터클 인터페이스
103: CPU
104: 배터리
105: 전력 관리 IC
107: 제어 회로
109: 메모리 장치
120: 제1플러그
130: 제1오버몰드
140: 케이블
150: 제2오버몰드
160: 제2플러그
1201 및 1202: 케이블 어셈블리
500: 인에이블 신호 생성기
501: 검출 회로
502: 제2NAND 게이트 회로
503: OR 게이트 회로
505: D-플립플롭
509: 제1NAND 게이트 회로
511: NAND 게이트 회로
513: 아날로그 회로
515: 내부 클락 소스
517: 로직 회로

Claims (15)

  1. USB 전력 전송(universal serial bus(USB) power-delivery) 장치에 있어서,
    상기 USB 전력 전송 장치가 저전력 모드로 동작하는 동안 연결 이벤트가 발생할 때까지 듀얼-롤 포트(dual-role port(DRP))를 위한 클락 신호의 생성을 중지하고, 상기 연결 이벤트가 발생한 후 상기 DRP를 위한 상기 클락 신호의 생성을 시작하는 클락 신호 생성기;를 포함하고,
    상기 DRP를 위한 상기 클락 신호는,
    상기 USB 전력 전송 장치를 USB 전력 전송 싱크 장치 및 USB 전력 전송 소스 장치 중 하나로 결정하기 위해 사용되는 신호인 것을 특징으로 하는, USB 전력 전송 장치.
  2. 제1항에 있어서,
    상기 연결 이벤트가 발생할 때까지 디스에이블되고 상기 연결 이벤트가 발생한 후 인에이블되는 아날로그 회로를 더 포함하는 USB 전력 전송 장치.
  3. 제1항에 있어서,
    VBUS 핀, CC1 핀, CC2 핀을 포함하는 USB 타입-C 인터페이스; 및
    상기 VBUS 핀, 상기 CC1 핀, 상기 CC2 핀 중에서 적어도 하나의 전압의 변화를 검출하고, 검출 결과에 따라 상기 연결 이벤트의 발생 여부를 지시하는 인에이블 신호를 생성하는 인에이블 신호 생성기를 더 포함하고,
    상기 클락 신호 생성기는 상기 인에이블 신호에 응답하여 상기 클락 신호의 생성을 중지하거나 상기 클락 신호의 생성을 시작하는 USB 전력 전송 장치.
  4. 제3항에 있어서,
    상기 인에이블 신호 생성기는, USB 타입-C 케이블 어셈블리가 상기 USB 타입-C 인터페이스에 연결된 후, 상승하는 상기 VBUS 핀의 전압의 변화를 검출하고 활성화된 인에이블 신호를 생성하고,
    상기 클락 신호 생성기는 상기 활성화된 인에이블 신호에 응답하여 상기 클락 신호의 생성을 시작하는 USB 전력 전송 장치.
  5. 제3항에 있어서,
    상기 인에이블 신호 생성기는 USB 타입-C 케이블 어셈블리가 상기 USB 타입-C 인터페이스에 연결된 후, 하강하는 상기 CC1 핀 또는 상기 CC2 핀의 전압의 변화를 검출하고 활성화된 인에이블 신호를 생성하고,
    상기 클락 신호 생성기는 상기 활성화된 인에이블 신호에 응답하여 상기 클락 신호를 생성하는 USB 전력 전송 장치.
  6. 제3항에 있어서,
    상기 인에이블 신호에 응답하여 인에이블 또는 디스에이블되는 아날로그 회로를 더 포함하는 USB 전력 전송 장치.
  7. 제3항에 있어서, 상기 인에이블 신호 생성기는,
    상기 VBUS 핀, 상기 CC1 핀, 상기 CC2 핀 중에서 적어도 하나의 전압 변화를 검출하고 검출 신호를 출력하는 검출 회로;
    상기 검출 신호를 수신하는 클락 단자, 입력 데이터를 수신하는 입력 단자, 래치 데이터를 출력하는 반전 출력 단자, 및 동작 모드 신호를 수신하는 리셋 단자를 포함하는 D-플립플롭; 및
    상기 동작 모드 신호와 상기 반전 출력 단자의 출력 신호를 NAND 연산하여 상기 인에이블 신호를 생성하는 제1NAND 게이트 회로를 포함하는 USB 전력 전송 장치.
  8. 제7항에 있어서,
    상기 동작 모드 신호의 값을 저장하는 레지스터를 더 포함하는 USB 전력 전송 장치.
  9. 제7항에 있어서, 상기 검출 회로는,
    상기 VBUS 핀의 전압의 변화를 검출하는 제1검출 회로;
    상기 CC1 핀의 전압의 변화를 검출하는 제2검출 회로;
    상기 CC2 핀의 전압의 변화를 검출하는 제3검출 회로;
    상기 제2검출 회로의 출력 신호와 상기 제3검출 회로의 출력 신호를 수신하는 제2NAND 게이트 회로; 및
    상기 제1검출 회로의 출력 신호와 상기 제2NAND 게이트 회로의 출력 신호를 OR 연산하고 상기 검출 신호를 출력하는 OR 게이트 회로를 포함하는 USB 전력 전송 장치.
  10. 제9항에 있어서,
    상기 인에이블 신호에 응답하여 상기 클락 신호의 전송을 제어하는 전송 제어 회로; 및
    상기 전송 제어 회로의 출력 신호에 응답하여 동작하는 로직 회로를 더 포함하는 USB 전력 전송 장치.
  11. 애플리케이션 프로세서;
    상기 애플리케이션 프로세서와 통신하는 USB 타입-C 인터페이스; 및
    상기 USB 타입-C 인터페이스에 연결된 제어 회로;를 포함하고,
    상기 제어 회로는,
    저전력 모드에서 연결 이벤트가 발생할 때까지 듀얼-롤 포트(dual-role port(DRP))를 위한 클락 신호의 생성을 중지하고, 상기 연결 이벤트가 발생한 후 상기 DRP를 위한 상기 클락 신호의 생성을 시작하는 클락 신호 생성기를 포함하고,
    상기 DRP를 위한 상기 클락 신호는,
    USB 전력 전송 장치를 USB 전력 전송 싱크 장치 및 USB 전력 전송 소스 장치 중 하나로 결정하기 위해 사용되는 신호인 것을 특징으로 하는, 모바일 장치.
  12. 제11항에 있어서,
    상기 USB 타입-C 인터페이스는 VBUS 핀, CC1 핀, 및 CC2 핀을 포함하고,
    상기 제어 회로는,
    상기 VBUS 핀, 상기 CC1 핀, 상기 CC2 핀 중에서 적어도 하나의 전압의 변화를 감지하고, 감지 결과에 따라 상기 연결 이벤트의 발생 여부를 지시하는 인에이블 신호를 생성하는 인에이블 신호 생성기를 더 포함하고,
    상기 클락 신호 생성기는 상기 인에이블 신호에 응답하여 상기 클락 신호의 생성을 중지하거나 상기 클락 신호의 생성을 시작하는 모바일 장치.
  13. 제12항에 있어서,
    상기 인에이블 신호 생성기는 USB 타입-C 케이블 어셈블리가 상기 VBUS 핀에 연결된 후 상승하는 상기 VBUS 핀의 전압의 변화를 감지하고 활성화된 인에이블 신호를 생성하고,
    상기 클락 신호 생성기는 상기 활성화된 인에이블 신호에 응답하여 상기 클락 신호의 생성을 시작하는 모바일 장치.
  14. 제12항에 있어서,
    상기 인에이블 신호 생성기는 USB 타입-C 케이블 어셈블리가 상기 CC1 핀과 상기 CC2 핀 중에서 적어도 하나에 연결된 후 하강하는 상기 CC1 핀과 상기 CC2 핀 중에서 적어도 하나의 전압의 변화를 감지하고 활성화된 인에이블 신호를 생성하고,
    상기 클락 신호 생성기는 상기 활성화된 인에이블 신호에 응답하여 상기 클락 신호를 생성하는 모바일 장치.
  15. 제12항에 있어서, 상기 인에이블 신호 생성기는,
    상기 VBUS 핀, 상기 CC1 핀, 상기 CC2 핀 중에서 적어도 하나의 전압의 변화를 검출하고 검출 신호를 출력하는 검출 회로;
    상기 검출 신호를 수신하는 클락 단자, 입력 데이터를 수신하는 입력 단자, 래치 데이터를 출력하는 반전 출력 단자, 및 동작 모드 신호를 수신하는 리셋 단자를 포함하는 D-플립플롭; 및
    상기 동작 모드 신호와 상기 반전 출력 단자의 출력 신호를 NAND 연산하여 상기 인에이블 신호를 생성하는 NAND 게이트 회로를 포함하는 모바일 장치.
KR1020160011277A 2016-01-29 2016-01-29 Usb 전력 전송 장치와 이를 포함하는 시스템 KR102628011B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160011277A KR102628011B1 (ko) 2016-01-29 2016-01-29 Usb 전력 전송 장치와 이를 포함하는 시스템
US15/277,515 US10261557B2 (en) 2016-01-29 2016-09-27 Method and system of universal serial bus power-delivery which stops clock signal generation until attach event occurs
TW106101756A TWI805543B (zh) 2016-01-29 2017-01-19 泛用型串列匯流排電力傳輸裝置以及包含該裝置的行動裝置及裝置
CN201710054395.7A CN107038138B (zh) 2016-01-29 2017-01-24 通用串行总线功率输送装置和包括其的系统
US16/357,408 US10635151B2 (en) 2016-01-29 2019-03-19 Method and system of universal serial bus power-delivery which stops clock signal generation until attach event occurs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160011277A KR102628011B1 (ko) 2016-01-29 2016-01-29 Usb 전력 전송 장치와 이를 포함하는 시스템

Publications (2)

Publication Number Publication Date
KR20170090655A KR20170090655A (ko) 2017-08-08
KR102628011B1 true KR102628011B1 (ko) 2024-01-22

Family

ID=59386703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160011277A KR102628011B1 (ko) 2016-01-29 2016-01-29 Usb 전력 전송 장치와 이를 포함하는 시스템

Country Status (4)

Country Link
US (2) US10261557B2 (ko)
KR (1) KR102628011B1 (ko)
CN (1) CN107038138B (ko)
TW (1) TWI805543B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871524B2 (en) * 2015-04-17 2018-01-16 Samsung Electronics Co., Ltd. Integrated circuit and cable assembly including the same
FR3051570B1 (fr) * 2016-05-23 2019-11-22 STMicroelectronics (Alps) SAS Dispositif de regulation a faible chute de tension, en particulier capable de supporter des tensions d'alimentation compatibles avec la norme usb type c
JP6730888B2 (ja) * 2016-09-05 2020-07-29 キヤノン株式会社 電子機器およびその制御方法
TWI639922B (zh) * 2016-09-08 2018-11-01 鈺群科技股份有限公司 通用序列匯流排c型模組
TWI618356B (zh) * 2017-03-22 2018-03-11 台達電子工業股份有限公司 上電控制電路及應用其之行動電源裝置
US10466757B2 (en) * 2017-07-12 2019-11-05 Apple Inc. Methods and apparatus for safe negotiation of high current for active cable assemblies
US10535394B2 (en) * 2017-07-20 2020-01-14 Samsung Electronics Co., Ltd. Memory device including dynamic voltage and frequency scaling switch and method of operating the same
KR102358562B1 (ko) 2017-09-12 2022-02-04 삼성전자주식회사 Usb 인터페이스에서 누설 전류 발생 조건의 검출을 위한 장치 및 방법
US10862246B2 (en) 2017-12-13 2020-12-08 Samsung Electronics Co., Ltd. Foreign substance detecting circuit and electronic device including the same
CN109062846B (zh) * 2018-01-29 2020-08-25 威锋电子股份有限公司 通用串行总线装置及其操作方法
US10955888B2 (en) 2018-01-29 2021-03-23 Via Labs, Inc. Universal serial bus device and method for dynamically defining a power source or sink status for downstream facing ports
US10840624B2 (en) * 2018-02-07 2020-11-17 Samsung Electronics Co., Ltd. NGSFF and M.2 differentiation and mutual protection circuit
US20210397234A1 (en) * 2018-02-07 2021-12-23 Hewlett-Packard Development Company, L.P. Sharing power among electronic devices connected by serial bus connections
US11101673B2 (en) 2018-03-13 2021-08-24 Cypress Semiconductor Corporation Programmable gate driver control in USB power delivery
KR102645139B1 (ko) * 2018-03-28 2024-03-08 삼성전자주식회사 수분 검출 회로, 이를 포함하는 전자 장치 및 수분 검출 방법
US10338656B1 (en) * 2018-04-11 2019-07-02 Cypress Semiconductor Corporation USB type-C signal interface circuit
US10381787B1 (en) * 2018-05-21 2019-08-13 Cypress Semiconductor Corporation Voltage protection for universal serial bus type-C (USB-C) connector systems
JP2019213325A (ja) * 2018-06-04 2019-12-12 ルネサスエレクトロニクス株式会社 コントローラ、制御方法、制御プログラム
JP7130463B2 (ja) * 2018-06-25 2022-09-05 キヤノン株式会社 電子機器および電子機器の制御方法
JP7073210B2 (ja) * 2018-06-29 2022-05-23 Ｄｙｎａｂｏｏｋ株式会社 電子機器および充電制御方法
JP2020008897A (ja) * 2018-07-02 2020-01-16 キヤノン株式会社 電子機器、制御方法およびプログラム
EP3812909B1 (en) 2018-07-24 2022-08-31 Honor Device Co., Ltd. Terminal, and type c interface anti-corrosion method
CN111480152B (zh) * 2018-07-31 2022-04-22 华为技术有限公司 一种接口配置方法、终端设备及接口
JP7082926B2 (ja) * 2018-08-27 2022-06-09 ルネサスエレクトロニクス株式会社 コントローラ、制御方法、制御プログラム
JP7348721B2 (ja) * 2018-11-29 2023-09-21 ルネサスエレクトロニクス株式会社 コントローラ、制御方法、制御プログラム
US11101649B2 (en) * 2018-12-12 2021-08-24 Intel Corporation Interface circuitry with multiple direct current power contacts
CN110175144B (zh) * 2019-05-14 2024-01-19 惠州Tcl移动通信有限公司 Usb数据传输控制方法和相关设备
CN110377545B (zh) * 2019-06-12 2023-07-21 苏州佳世达电通有限公司 双重用途埠的判断方法及其系统
US11099623B2 (en) 2019-06-29 2021-08-24 Intel Corporation Power saving for type-C connectors
CN110602503B (zh) * 2019-08-01 2021-10-01 瑞芯微电子股份有限公司 一种适用于usb-pd协议的sop包的解码方法、存储设备及解码器
TWI737002B (zh) * 2019-10-08 2021-08-21 威鋒電子股份有限公司 Usb設備及其操作方法
WO2021076103A1 (en) * 2019-10-15 2021-04-22 Hewlett-Packard Development Company, L.P. Port role assignments
US11495984B2 (en) * 2019-12-31 2022-11-08 Texas Instruments Incorporated Dual role port automatic role reversal prevention
CN114070296A (zh) * 2020-08-03 2022-02-18 长鑫存储技术有限公司 存储系统
TWI757976B (zh) * 2020-11-16 2022-03-11 宏碁股份有限公司 支援Type-C連接的電子裝置及其方法
US20220197364A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Power management for universal serial bus (usb) type-c port
US11927998B2 (en) 2021-06-08 2024-03-12 Dell Products L.P. System performance using optimal adapter efficiency
TWI781847B (zh) * 2021-12-08 2022-10-21 緯穎科技服務股份有限公司 電子裝置、切換供電方法及其相關電子系統
US11588216B1 (en) 2022-05-24 2023-02-21 Inventus Power, Inc. Detecting conducting fluids in external connectors of conformable wearable battery packs using unused pins
US11513158B1 (en) 2022-05-24 2022-11-29 Inventus Power, Inc. Detecting conducting fluids in external connectors of conformable wearable battery packs
US11777237B1 (en) * 2022-05-24 2023-10-03 Inventus Power, Inc. Disconnecting power from external USB connectors of conformable wearable battery packs in the presence of conducting fluids

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150067367A1 (en) * 2013-09-02 2015-03-05 Via Technologies, Inc. Method for reducing power consumption in electronic apparatus
US20150268688A1 (en) * 2014-03-24 2015-09-24 Nokia Corporation Pull-down circuitry for an apparatus
US20150293514A1 (en) * 2014-04-09 2015-10-15 Nokia Technologies Oy Method and apparatus for determining direction of power delivery
US20150362984A1 (en) * 2014-06-13 2015-12-17 Texas Instruments Incorporated Power-saving mode for usb power delivery sourcing device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040063297A (ko) 2003-01-06 2004-07-14 삼성전자주식회사 유에스비 디바이스 검출장치
DE102005009021A1 (de) * 2005-02-28 2006-09-07 Advanced Micro Devices Inc., Sunnyvale Vereinheitliche USB OTG-Steuerungseinheit
US20070055804A1 (en) * 2005-09-07 2007-03-08 Ran Hay Method and apparatus for managing multiple components
US7443627B1 (en) * 2006-03-07 2008-10-28 Marvell International Ltd. Lowest power mode for a mobile drive
CN100552659C (zh) * 2006-05-24 2009-10-21 宏达国际电子股份有限公司 资料传输方法与其传输电路
KR101591489B1 (ko) * 2008-09-15 2016-02-18 삼성전자주식회사 인증된 무선 범용 직렬 버스에서 최적화된 파워 관리와 효용성을 위한 시스템 및 방법
KR20100034926A (ko) * 2008-09-25 2010-04-02 삼성전자주식회사 Ｄｒｄ의 역할 변경 방법과 ｄｒｄ
JP5819678B2 (ja) * 2011-08-30 2015-11-24 ルネサスエレクトロニクス株式会社 Ｕｓｂハブ及びｕｓｂハブの制御方法
US8850252B2 (en) * 2011-11-03 2014-09-30 Nvidia Corporation USB host wake from sleep state for mobile devices
JP2013142908A (ja) 2012-01-06 2013-07-22 Canon Inc 電子機器
KR20130113203A (ko) * 2012-04-05 2013-10-15 삼성전자주식회사 전자 장치 및 전자 장치의 파워 관리 방법
TW201400693A (zh) 2012-06-19 2014-01-01 Tai Mao Ind Corp 鈦合金活塞環之結構
US9400456B2 (en) 2013-05-14 2016-07-26 Canon Kabushiki Kaisha Belt conveyor unit and image forming apparatus
KR20150027463A (ko) 2013-09-04 2015-03-12 삼성전자주식회사 전자 기기, 전자 기기의 제어 방법 및 화상 형성 장치
TWI492044B (zh) 2013-11-21 2015-07-11 Genesys Logic Inc 通用序列匯流排裝置的偵測系統及其方法
US9431841B2 (en) 2014-03-24 2016-08-30 Nokia Technologies Oy Device to device charging via USB type-C interfaces
US9396148B2 (en) 2014-03-24 2016-07-19 Nokia Technologies Oy System method for connecting USB Type-C devices by measuring predetermined test patterns between a plurality of connected accessories
US9842076B2 (en) 2014-05-19 2017-12-12 Microchip Technology Incorporated Switchless USB C-connector hub
US9588560B2 (en) 2014-05-28 2017-03-07 Nokia Technologies Oy Baseband PD communication over USB standard a connector
US9690955B2 (en) * 2014-06-18 2017-06-27 Texas Instruments Incorporated Tunneling messages over an USB to control power delivery
US20150378418A1 (en) * 2014-06-26 2015-12-31 Qualcomm Incorporated Systems and methods for conserving power in a universal serial bus (usb)
CN104035905B (zh) * 2014-07-03 2017-07-21 英特尔公司 通用串行总线装置及通用串行总线装置处理数据的方法
US9710406B2 (en) * 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
US9625980B2 (en) * 2014-12-16 2017-04-18 Nxp Usa, Inc. Low power configuration for USB (Universal Serial Bus) devices
US9559905B2 (en) * 2014-12-24 2017-01-31 Intel Corporation Type-C retimer state machine and a protocol for inband control and configuration
US10148084B2 (en) * 2014-12-24 2018-12-04 Texas Instruments Incorporated Overvoltage protection circuit for USB interface
US10324877B2 (en) * 2014-12-24 2019-06-18 Texas Instruments Incorporated Circuit and method for interfacing universal serial bus
US20160283423A1 (en) * 2015-03-25 2016-09-29 Intel Corporation System and method to enable closed chassis debug control interface using a universal serial bus (usb) type-c connector
US10084698B2 (en) * 2015-03-26 2018-09-25 Intel Corporation Selectively enabling first and second communication paths using a repeater
US9400546B1 (en) * 2015-06-19 2016-07-26 Cypress Semiconductor Corporation Low-power implementation of Type-C connector subsystem
JP6598336B2 (ja) * 2015-10-30 2019-10-30 ホアウェイ・テクノロジーズ・カンパニー・リミテッド ＵＳＢ Ｔｙｐｅ−Ｃプラグおよびケーブル
US9841757B2 (en) * 2015-12-03 2017-12-12 At&T Intellectual Property I, L.P. Drone piggybacking on vehicles
US20170192446A1 (en) * 2016-01-06 2017-07-06 Nxp B.V. Serial bus apparatus with controller circuit and related uses

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150067367A1 (en) * 2013-09-02 2015-03-05 Via Technologies, Inc. Method for reducing power consumption in electronic apparatus
US20150268688A1 (en) * 2014-03-24 2015-09-24 Nokia Corporation Pull-down circuitry for an apparatus
US20150293514A1 (en) * 2014-04-09 2015-10-15 Nokia Technologies Oy Method and apparatus for determining direction of power delivery
US20150362984A1 (en) * 2014-06-13 2015-12-17 Texas Instruments Incorporated Power-saving mode for usb power delivery sourcing device

Also Published As

Publication number Publication date
TWI805543B (zh) 2023-06-21
CN107038138A (zh) 2017-08-11
CN107038138B (zh) 2022-05-13
US10261557B2 (en) 2019-04-16
US20170220090A1 (en) 2017-08-03
US20190220075A1 (en) 2019-07-18
KR20170090655A (ko) 2017-08-08
US10635151B2 (en) 2020-04-28
TW201800957A (zh) 2018-01-01

Similar Documents

Publication Publication Date Title
KR102628011B1 (ko) Usb 전력 전송 장치와 이를 포함하는 시스템
KR102618563B1 (ko) 집적 회로 장치와 이를 포함하는 전자 장치
US10802571B2 (en) Configurable and power-optimized integrated gate-driver for USB power-delivery and type-C SoCs
US10802736B2 (en) Power down mode for universal flash storage (UFS)
US11736023B2 (en) Communicating fault indications between primary and secondary controllers in a secondary-controlled flyback converter
US20180314309A1 (en) Smart usb power management
KR20070096849A (ko) 집적 회로 및 그것을 이용한 신호 처리 장치
TWI712048B (zh) 儲存裝置及其之控制方法
KR100972271B1 (ko) 집적 회로 및 그것을 이용한 신호 처리 장치
US9317092B2 (en) Universal serial bus chargers and charging management methods
JP2011090423A (ja) コンピュータおよび電源装置
CN102750232A (zh) 电子设备系统以及存储器件
KR20220027824A (ko) 억제된 메모리 리프레시들에 기초한 배터리 수명의 개선
CN214674403U (zh) 一种充放电电路与电子设备
TWI792864B (zh) 測試系統以及測試方法
EP2795423A1 (en) Apparatus and method for managing power in a computing system
CN112737057A (zh) 一种充放电电路与电子设备
KR101160054B1 (ko) 소비 전력이 감소된 마이크로 콘트롤러 유닛, 그의 제어 방법 및 이를 구현하기 위한 프로그램이 기록된 기록매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant