KR100972271B1 - 집적 회로 및 그것을 이용한 신호 처리 장치 - Google Patents

집적 회로 및 그것을 이용한 신호 처리 장치 Download PDF

Info

Publication number
KR100972271B1
KR100972271B1 KR1020070027971A KR20070027971A KR100972271B1 KR 100972271 B1 KR100972271 B1 KR 100972271B1 KR 1020070027971 A KR1020070027971 A KR 1020070027971A KR 20070027971 A KR20070027971 A KR 20070027971A KR 100972271 B1 KR100972271 B1 KR 100972271B1
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
clock
supplied
integrated circuit
Prior art date
Application number
KR1020070027971A
Other languages
English (en)
Other versions
KR20070096844A (ko
Inventor
겐이찌 기요자끼
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20070096844A publication Critical patent/KR20070096844A/ko
Application granted granted Critical
Publication of KR100972271B1 publication Critical patent/KR100972271B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209Monitoring remote activity, e.g. over telephone lines or network connections
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

외부 전원의 공급 상황에 따라서 공급하는 전원 전압을 적절하게 제어함으로써, 집적 회로에서의 전력 소비를 저감한다. 제1 전원 전압을 공급하는 외부 전원이 인가되어 동작하는 집적 회로에서, 상기 외부 전원으로부터 공급되는 상기 제1 전원 전압의 레벨을 감시하여 상기 외부 전원으로부터 상기 제1 전원 전압이 공급되고 있는지의 여부를 판정하는 전원 전압 감시부와, 제1 주파수의 제1 클럭 및 상기 제1 주파수보다도 낮은 제2 주파수를 갖는 제2 클럭이 공급되어, 상기 전원 전압 감시부에서, 상기 제1 전원 전압이 공급되고 있다고 하는 취지가 판정된 경우에는 상기 제1 클럭을 선택하고, 상기 제1 전원 전압이 공급되고 있지 않다고 하는 취지가 판정된 경우에는 상기 제2 클럭을 선택하여 출력하는 클럭 선택부와, 상기 클럭 선택부가 출력하는 상기 제1 클럭 또는 상기 제2 클럭 중 어느 한쪽의 공급을 받아 동작하여, 상기 집적 회로의 동작을 제어하는 프로세서를 구비한다.
Figure R1020070027971
전원 전압, USB 인터페이스, 전원 전압 감시부, 외부 전원, 레귤레이트 회로

Description

집적 회로 및 그것을 이용한 신호 처리 장치{INTEGRATED CIRCUIT AND SIGNAL PROCESSING DEVICE USING THE SAME}
도 1은 본 발명에 따른 신호 처리 장치의 외부 접속을 설명하기 위한 도면.
도 2는 본 발명에 따른 신호 처리 장치의 구성을 도시하는 도면.
도 3은 본 발명에 따른 집적 회로의 동작을 설명하기 위한 주요 신호의 파형도.
도 4는 본 발명에 따른 집적 회로의 동작을 설명하기 위한 주요 신호의 파형도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 휴대 오디오 재생 기기
101, 320 : USB 인터페이스
102, 402 : 전원 라인
103 : 레귤레이트 회로
104 : 내부 전원
105 : 전원 전압 선택부
106 : 불휘발성 메모리
107 : 수정 발진기
200: ASIC
201 : D+ 단자
202 : D- 단자
203 : MI 단자
204 : OUT 단자
205 : XTAL 단자
206: VBUS 단자
207 : DET 단자
208 : VDD 단자
210 : 마이크로컴퓨터
220, 310 : USB 컨트롤러
230 : 메모리 인터페이스 회로
240 : DSP
250 : RAM
260 : DA 변환기
270 : 전원 전압 감시부
271 : 2치화 처리부
272 : 판정 처리부
280 : PLL 회로
290 : 클럭 선택부
300 : 퍼스널 컴퓨터
330 : CPU
340 : 메모리
350 : 하드디스크
360 : 전원 어댑터
361 : 전원 플러그
400 : USB 케이블
401 : 데이터 라인
403 : GND 라인
[특허 문헌1] 일본 특개2001-184146호공보
본 발명은, 집적 회로 및 그것을 이용한 신호 처리 장치에 관한 것이다.
최근의 일렉트로닉스 기술의 신장에 수반하여, 휴대 오디오 재생 기기, 휴대 전화, 휴대형 게임, PDA(Personal Digital Assistants) 등과 같은 가지고 다니기 편리한 휴대성을 특징으로 하고 또한 원하는 어플리케이션에 관련되는 신호 처리를 실행하는 신호 처리 장치의 보급이 눈부시다. 이러한 신호 처리 장치는, 2차 전지(니켈 수소 충전지, 리튬 이온 충전지 등)나 1차 전지(알칼리 건전지, 망간 건전 지 등)에 의해 구성된 내부 전원을 탑재함으로써 휴대성을 실현하고 있다(예를 들면, 상술한 특허 문헌1을 참조).
그런데, 내부 전원의 전원 전압만으로 원하는 어플리케이션을 장시간 실행하면, 당연한 결과로서 내부 전원의 전력 소비는 증대된다. 따라서, 신호 처리 장치는, 다종다양한 어플리케이션을 장시간 실행시키는 의미에서, 한층 더한 저소비 전력화의 대책이 필수로 되고 있어, 기존의 대책으로는 불충분하였다.
상술한 과제를 해결하기 위한 주된 본 발명은, 제1 전원 전압을 공급하는 외부 전원이 인가되어 동작하는 집적 회로로서, 상기 외부 전원으로부터 공급되는 상기 제1 전원 전압의 레벨을 감시하여 상기 외부 전원으로부터 상기 제1 전원 전압이 공급되고 있는지의 여부를 판정하는 전원 전압 감시부와, 제1 주파수의 제1 클럭 및 상기 제1 주파수보다도 낮은 제2 주파수를 갖는 제2 클럭이 공급되어, 상기 전원 전압 감시부에서, 상기 제1 전원 전압이 공급되고 있다고 하는 취지가 판정된 경우에는 상기 제1 클럭을 선택하고, 상기 제1 전원 전압이 공급되고 있지 않다고 하는 취지가 판정된 경우에는 상기 제2 클럭을 선택하여 출력하는 클럭 선택부와, 상기 클럭 선택부가 출력하는 상기 제1 클럭 또는 상기 제2 클럭 중 어느 한쪽의 공급을 받아 동작하여, 상기 집적 회로의 동작을 제어하는 프로세서를 구비한다.
<실시예>
<신호 처리 장치의 외부 접속>
도 1은 본 발명에 따른 신호 처리 장치의 외부 접속을 설명하기 위한 도면이다. 이하에서는, 본 발명에 따른 신호 처리 장치의 일례로서, USB(Universal Serial Bus) 인터페이스(101)를 구비하고 있으며, 퍼스널 컴퓨터(300)로부터 USB 케이블(400)의 데이터 라인(401)을 통해서 전송된 압축 오디오 데이터의 디지털 재생을 행하는 휴대 오디오 재생 기기(100)를 예로 들어 설명한다. 또한, 본 발명에 따른 신호 처리 장치로서는, 예를 들면, 휴대 전화, 휴대 게임, PDA 등이어도 된다.
여기서, USB란, 공통의 USB 인터페이스로 다양한 타입의 신호 처리 장치를 USB 호스트 기기에 접속 가능한 시리얼 인터페이스 규격이다. USB의 현시점에서의 최신 버전은 「USB2.0」이며, LS(Low Speed), FS(Full Speed) 및 HS(High Speed)의3종류의 전송 모드를 구비하고 있고, 용도에 따라서 3종류의 전송 모드가 구분되어 사용된다. 또한,USB는, 허브를 이용함으로써 최대 127개의 USB 기기를 트리 형상으로 접속 가능하며, 또한,USB 호스트 기기의 전원을 투입한 상태에서 새로운 USB 기기를 접속 가능한 소위 핫 플러그에 대응하고 있다.
우선, 퍼스널 컴퓨터(300)는, USB 컨트롤러(310) 및 USB 인터페이스(320)를 구비하고 있는 경우로 한다. 이 경우, 퍼스널 컴퓨터(300)의 USB 인터페이스(320)와, 휴대 오디오 재생 기기(100)의 USB 인터페이스(101) 사이를, USB 케이블(400)에 의해 접속함으로써, 퍼스널 컴퓨터(300)와 휴대 오디오 재생 기기(100) 사이가 USB 접속된다. 또한,USB 케이블(400)은, 2개의 데이터 라인(401)과, 전원 라인(402)과, GND 라인(403)에 의해 구성되어 있으며, USB 인터페이스(320, 101)는, 각각, 한 쌍의 데이터 단자 D+ 및 D-와, 전원 단자 VBUS와, GND 단자가 설치된다.
퍼스널 컴퓨터(300)는, 전원 플러그(361)를 통해서 공급되는 AC 전원 전압을 DC 전원 전압으로 변환하는 전원 어댑터(360)를 구비함과 함께, 전체의 제어를 담당하는 CPU(330), 다양한 프로그램을 저장하는 ROM 등의 메모리(340), 음악 파일이나 동화상 파일 등을 저장하는 하드디스크(350)가 상호 통신 가능하게 접속되어 있다. 여기서, 하드디스크(350)에 저장되는 음악 파일은, 예를 들면, MPEG-1 Audio Layer3(MP3) 형식 등의 압축 오디오 데이터이며, 하드디스크(350)에 저장되는 동화상 파일은, 예를 들면, MPEG-2 형식, MPEG-4 형식 등의 압축 무비 데이터이다.
여기서, 퍼스널 컴퓨터(300)로부터 휴대 오디오 재생 기기(100)를 향한 음악 파일의 데이터 전송의 개요를 설명한다. 우선, 퍼스널 컴퓨터(300)는, 메모리(340)에 저장된 프로그램을 기동하고, 폴링 요구 등에 의해 휴대 오디오 재생 기기(100)를 자신에게 접속된 USB 기기로서 인식한다. 그리고, 퍼스널 컴퓨터(300)는, 하드디스크(350)로부터 임의의 음악 파일을 판독하여, USB 컨트롤러(310)에 전송한다. USB 컨트롤러(310)는, 하드디스크(350)로부터 판독된 음악 파일을 패킷 형식으로 변환하여, USB 인터페이스(320) 내지 USB 케이블(400)을 통해서 휴대 오디오 재생 기기(100)에 차동의 반이중 전송을 행하기 위한 USB 규격에 준거한 통신 프로토콜 처리를 행한다. 이 결과, 휴대 오디오 재생 기기(100)는, 퍼스널 컴퓨터(300)로부터 음악 파일을 취득할 수 있다.
한편, 휴대 오디오 재생 기기(100)는, 퍼스널 컴퓨터(300)로부터 음악 파일의 데이터 전송이 완료된 경우, 일반적으로는, USB 인터페이스(101)로부터 USB 케 이블(400)을 뺀 후에, 해당 음악 파일의 재생 처리를 실행하게 된다. 그러나, 음악 파일의 데이터 전송이 완료된 경우에, USB 인터페이스(101)에 USB 케이블(400)을 접속한 그대로의 상태이어도, 휴대 오디오 재생 기기(100)는, 음악 파일의 재생 처리를 실행하는 것이 가능하다.
그런데, 퍼스널 컴퓨터(300)는, USB 케이블(400)이 갖는 전원 라인(402)을 이용하여, 휴대 오디오 재생 기기(100)를 향하여 전원 어댑터(360)에서 생성한 DC 전원 전압(이하, 전원 전압 VBUS라고 함)을 공급할 수 있다. 다시 말하면, 휴대 오디오 재생 기기(100)는, 퍼스널 컴퓨터(300)로부터 음악 파일을 취득하는 것과 아울러 전원 전압 VBUS의 공급을 받을 수 있다.
따라서, 휴대 오디오 재생 기기(100)는, 내부 전원(104)의 전력 소비를 억제하기 위해, 퍼스널 컴퓨터(300)로부터 공급된 전원 전압 VBUS를 동작 전압으로 하여, 퍼스널 컴퓨터(300)와의 사이의 USB 규격에 준거한 통신 프로토콜 처리나 음악 파일의 재생 처리를 행할 수 있다.
<휴대 오디오 재생 기기>
도 2는 휴대 오디오 재생 기기(100)의 구성을 도시하는 도면이다. 도 2에 도시한 바와 같이, 휴대 오디오 재생 기기(100)는, 본 발명에 따른 『집적 회로』의 일 실시 형태인 ASIC(Application Specific Integrated Circuit)(200)와, 그 주변 회로에 의해 구성된다. 또한, 본 실시 형태에서는, 『집적 회로』를 ASIC(200)에 의해 실현하지만, 그 밖에 FPGA(Field Programmable Gate Array)나 PLD(Programmable Logic Device)로 실현해도 된다.
이하에서는, 휴대 오디오 재생 기기(100)의 구성의 설명 시에, ASIC(200)의 주변 회로의 구성과, ASIC(200)의 구성으로 나누어 각각 설명한다.
===ASIC 주변 회로의 구성===
USB 인터페이스(101)는, 전원 라인(402)을 포함한 USB 케이블(400)을 통해서 USB 호스트 기기(300)와 통신 가능하게 접속시키기 위한 인터페이스이다. 상술한 바와 같이,USB 케이블(400)은, 2개의 데이터 라인(401)과, 전원 라인(402)과, GND 라인(403)에 의해 구성되어 있으며, USB 인터페이스(101)는, 한 쌍의 데이터 단자 D+ 및 D-와, 전원 단자 VBUS와, GND 단자가 설치된다.
레귤레이트 회로(103)는, USB 인터페이스(101)로부터 배선된 전원 라인(102)의 전원 전압 VBUS의 레벨을, 고속성이 요구되는 통신 프로토콜 처리(HS 모드나 FS 모드 등)를 ASIC(200)가 행하는 경우에 필요로 되는 전압 레벨(3.3V나 1.5V 등)로 조정한 레귤레이트 전원 전압 VREG(본 발명에 따른 『제1 전원 전압』)을 생성한다. 또한,USB 버스 파워로서 퍼스널 컴퓨터(300)로부터 공급되는 전원 전압은 「+4.75V∼+5.25V」의 범위로 규정되어 있으며, 본 실시 형태에서는, 전원 전압 VBUS의 레벨은 「5V」로 한다. 또한,레귤레이트 전원 전압 VREG의 레벨은 「1.5V」로 한다.
내부 전원(104)은, 1 또는 복수의 2차 전지(니켈 수소 충전지(공칭 전압 1.2V), 리튬 이온 충전지(공칭 전압 3.6V∼3.7V) 등) 혹은 1 또는 복수의 1차 전지(알칼리 건전지(공칭 전압 1.5V), 망간 건전지(공칭 전압 1.5V) 등)에 의해 구성되는 전원으로, 레귤레이트 전원 전압 VREG의 레벨보다도 낮은 레벨의 전원 전압 VDD(본 발명에 따른 『제2 전원 전압』)를 생성한다.
여기서, 본 실시 형태에서는, 내부 전원(104)은, 충전이 가능하고 또한 공칭 전압이 가장 낮은 2차 전지인 니켈 수소 충전지(공칭 전압 1.2V)에 의해 구성되는 경우로 한다. 또한, 전원 전압 VDD는, ASIC(200)의 저소비 전력화를 위해 가능한 한 낮은 레벨로 하는 것이 바람직하지만, ASIC(200)의 정상 동작이 가능한 범위 및ASIC(200)의 반도체 프로세스의 균형에 의해, 공칭 전압(1.2V)의 90% 정도인 「1.1V」로 한다.
전원 전압 선택부(105)는, 후술하는 전원 전압 감시부(270)로부터 DET 단자(207)를 통해서 공급된 선택 신호 DET1에 기초하여, 퍼스널 컴퓨터(200)로부터 휴대 오디오 재생 기기(100)를 향하여 전원 전압 VBUS가 공급되고 있다고 하는 취지가 판정된 경우에는, 레귤레이트 전원 전압 VREG쪽을 선택한다. 또한, 전원 전압 선택부(105)는, 상술한 선택 신호 DET1에 기초하여, 퍼스널 컴퓨터(300)로부터 휴대 오디오 재생 기기(100)를 향하여 전원 전압 VBUS가 공급되고 있지 않다고 하는 취지가 판정된 경우에는 전원 전압 VDD쪽을 선택한다.
불휘발성 메모리(106)는, 퍼스널 컴퓨터(200)로부터 USB 케이블(400)을 통해서 전송된 음악 파일을 저장하는 외부 메모리이다. 불휘발성 메모리(106)는, 예를 들면, 플래시 메모리를 채용한다. 또한, 본 실시 형태 이외에도, 보다 대용량의 데이터를 저장하는 경우에는, 불휘발성 메모리(106) 대신에, 소형 하드디스크(도시 생략)를 채용하여도 된다.
수정 발진기(107)는, PLL 회로(280)에서 기준으로 되는 원클럭 SCK2를 발진 생성하기 위한 외장 발진 소자이다. 또한, 본 실시 형태 이외에도, 휴대 오디오 재생 기기(100)의 외부로부터 자려 클럭의 공급을 받도록 해도 된다.
===ASIC의 구성===
우선,ASIC(200)의 단자로서는, D+ 단자(201), D- 단자(202), MI 단자(203), OUT 단자(204), XTAL 단자(205), VBUS 단자(206), DET 단자(207), VDD 단자(208)가 설치된다.
D+ 단자(201), D- 단자(202)는, USB 인터페이스(101)의 데이터 단자 D+, D-와 각각 접속시키는 입출력 단자이다. MI 단자(203)는, 불휘발성 메모리(106)와 접속시키는 입출력 단자이다. OUT 단자(204)는, 음악 파일의 재생 결과를 출력하기 위한 출력 단자이다. XTAL 단자(205)는, 수정 발진기(107)와 접속시키는 단자이다.
VBUS 단자(206)는, USB 인터페이스(101)의 전원 단자로부터 배선된 전원 라인(102)과 접속시키는 입력 단자이다. DET 단자(207)는, 전원 전압 감시부(270)의 판정 결과인 선택 신호 DET1을 출력하는 출력 단자이다. VDD 단자(208)는, 전원 전압 선택부(105)에서 선택된 레귤레이트 전원 전압 VREG 혹은 전원 전압 VDD 중 한쪽이 인가되는 입력 단자이다.
또한,ASIC(200)는, 마이크로컴퓨터(210), USB 컨트롤러(220), 메모리 인터페이스 회로(230), DSP(Digital Signal Processor)(240), RAM(250), DA 변환기(260) 각각이 내부 버스(209)를 통해서 상호 통신 가능하게 접속되어 있고, 또한, 전원 전압 감시부(270), PLL 회로(280), 클럭 선택부(290)를 갖는다.
마이크로컴퓨터(210)는, ASIC(200) 전체의 제어를 담당하는 『프로세서』이다. 즉, 마이크로컴퓨터(210)는, USB 컨트롤러(220)에서의 통신 프로토콜 처리나, DSP(240)에서의 음악 파일의 재생 처리 등을 통괄 제어한다. 또한, 마이크로컴퓨터(210)는, 후술하는 클럭 선택부(290)로부터 공급되는 체배 클럭 SCK1 또는 원클럭 SCK2에 의해 동작한다.
USB 컨트롤러(220)는, 신호 처리 장치측의 통신 프로토콜 처리를 행하는 것으로, USB 인터페이스(101)로부터 D+ 단자(201) 및 D- 단자(202)에 차동 입력되어 온 데이터를 ASIC(200)의 내부 버스(209)에 중계를 행하는 USB 트랜시버나, 패킷을 디코드하는 디코더, 또한 데이터 버퍼용의 FIFO 등을 구비한다. 예를 들면, USB 컨트롤러(220)는, 마이크로컴퓨터(210)로부터의 명령에 의해, 퍼스널 컴퓨터(300)로부터 전송된 음악 파일을 내부 버스(209)를 통해서 메모리 인터페이스 회로(230)에 전송한다.
메모리 인터페이스 회로(230)는, ASIC(200)로부터 MI 단자(203)에 접속된 불휘발성 메모리(106)에 대한 데이터의 판독·기입을 제어하기 위한 회로이다. 예를 들면, 메모리 인터페이스 회로(230)는, USB 컨트롤러(220)로부터 전송된 음악 파일을 불휘발성 메모리(106)에 기입하는 처리를 행한다.
DSP(240)는, 음악 파일의 재생에 관계되는 디지털 신호 처리를 행하는 회로이다. 예를 들면, 음악 파일의 재생 시에는, 마이크로컴퓨터(210)로부터의 명령에 의해, 불휘발성 메모리(106)에 기입된 음악 파일이 메모리 인터페이스 회로(230)에 의해 판독되어, 작업용 메모리로서의 RAM(250)에 저장된다. DSP(240)는, RAM(250) 에 저장된 음악 파일을 판독하여 그 데이터 형식에 준거한 디코드 처리(예를 들면, MP3 디코드 등)를 행한다. 그리고, 디코드 처리된 디지털량이, DA 변환기(260)에 의해 아날로그량으로 변환된 후에 OUT 단자(204)를 통해서 외부로 출력된다.
전원 전압 감시부(270)는, USB 인터페이스(101)에 USB 케이블(400)이 접속된 경우에 퍼스널 컴퓨터(300)로부터 전원 라인(402)을 통해서 공급될 수 있는 전원 전압 VBUS의 레벨을 감시함으로써, 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS가 공급되고 있는지의 여부를 판정한다.
상술하면, 전원 라인(402)과 USB 인터페이스(101)를 통해서 전기적으로 접속된 전원 라인(102) 상에 풀 다운 저항 Rd를 미리 설정해 둔다. 그 다음에, USB 인터페이스(101)에 USB 케이블(400)이 접속되어 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS의 공급을 받고 있는 경우에는 VBUS 단자(206)에 인가되는 전압 레벨은 「5V」로 된다. 한편,USB 인터페이스(101)로부터 USB 케이블(400)이 떼어내어진 경우에는 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS의 공급을 받을 수 없으므로, VBUS 단자(206)에 인가되는 전압 레벨은 풀 다운 저항 Rd에 의해 「0V」로 된다.
따라서, 전원 전압 감시부(270)는, 2치화 처리부(271) 및 판정 처리부(272)를 구비하고 있으며, 2치화 처리부(271)는, VBUS 단자(206)에 인가되는 전압 레벨을 미리 정해 둔 참조 레벨 Vth(예를 들면, 2.5V)와 비교함으로써, High 레벨 혹은 Low 레벨을 출력한다.
판정 처리부(272)는, 2치화 처리부(271)로부터 출력된 High 레벨 또는 Low 레벨의 기간을 계측함으로써, High 레벨이 일정 기간 Th 계속된 경우에는 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS가 공급되고 있다고 하는 취지를 판정하고, Low 레벨이 일정 기간 Th 계속된 경우에는 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS가 공급되고 있지 않다고 하는 취지를 판정한다. 이와 같이, 2치화 처리부(271)로부터 출력되는 High 레벨 또는 Low 레벨이 일정 기간 Th 계속될 때까지는 판정을 내리지 않도록 함으로써, 예를 들면, 스파이크 형상의 전원 노이즈의 영향을 받아, 잘못된 판정 결과가 야기되는 것을 방지할 수 있다.
또한, 판정 처리부(272)에서의 판정 결과는, 전원 전압 선택부(105)가 레귤레이트 전원 전압 VREG 또는 전원 전압 VDD를 선택하기 위한 선택 신호 DET1과, 클럭 선택부(290)가 체배 클럭 SCK1 또는 원클럭 SCK2를 선택하기 위한 선택 신호 DET2로서 이용된다. 여기서, 전원 전압 선택부(105)는, ASIC(200)의 주변 회로이기 때문에, 선택 신호 DET1쪽은, DET 단자(207)를 통해서 전원 전압 선택부(105)에 출력된다.
PLL 회로(280)는, 수정 발진기(107)로부터 XTAL 단자(205)를 통해서 공급된 원클럭 SCK2(본 발명에 따른 『제2 클럭』)와 동기가 일치한 체배 클럭 SCK1(본 발명에 따른 『제1 클럭』)을 생성하는 회로이다. 또한, 체배 클럭 SCK1의 주파수f1(본 발명에 따른 『제1 주파수』)은, 원클럭 SCK2의 주파수 f2(본 발명에 따른 『제2 주파수』)보다도, PLL 회로(280) 내의 분주 회로(도시 생략)의 분주수의 역수배로 한 주파수이다. 본 실시 형태에서는, 체배 클럭 SCK1의 주파수 f1은 「50㎒」로 하고, 원클럭 SCK2의 주파수 f2는 「12㎒」로 한다.
클럭 선택부(290)는, PLL 회로(280)로부터 출력되는 체배 클럭 SCK1 및 PLL 회로(280)에의 입력되기 전의 원클럭 SCK2를 공급받는다. 그리고, 클럭 선택부(290)는, 전원 전압 감시부(270)로부터 공급된 선택 신호 DET2에 기초하여, 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS가 공급되고 있다고 하는 취지가 판정된 경우에는 체배 클럭 SCK1쪽을 선택하여 마이크로컴퓨터(210)에 공급한다. 또한, 클럭 선택부(290)는, 해당 선택 신호 DET2에 기초하여, 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS가 공급되고 있지 않다고 하는 취지가 판정된 경우에는 원클럭 SCK2쪽을 선택하여 마이크로컴퓨터(210)에 공급한다.
즉, 퍼스널 컴퓨터(300)로부터 휴대 오디오 재생 기기(100)를 향하여 전원 전압 VBUS가 공급된 경우, 내부 전원(104)의 전력을 소비하지 않도록, 전원 전압 VDD보다도 높은 레벨의 레귤레이트 전원 전압 VREG가 선택됨과 함께,레귤레이트 전원 전압 VREG가 선택되어 있는 것을 전제로 하여, 마이크로컴퓨터(210)의 동작이 정지하여 행 업하지 않도록, 원클럭 SCK2보다도 높은 주파수의 체배 클럭 SCK1쪽이 선택된다.
여기서, ASIC(200)의 소비 전력은 동작 클록 주파수에 비례하므로, 높은 주파수의 체배 클럭 SCK1을 선택한 것에 수반하여, ASIC(200)의 소비 전력은 원클럭 SCK2를 선택한 경우와 비교하여 증가하게 된다. 그러나, 이 경우, 퍼스널 컴퓨터(300)로부터 공급된 전원 전압 VBUS에 따른 레귤레이트 전원 전압 VREG쪽을 동작 전압으로서 사용하므로, 내부 전원(104)의 전력 소비를 걱정할 필요가 없다. 이와 같이, 휴대 오디오 재생 기기(100)는, 내부 전원(104)의 전력 소비를 걱정하지 않고, 예를 들면, 고주파수의 체배 클럭 SCK1을 사용 가능하게 되며, 나아가서는, 퍼 스널 컴퓨터(300)로부터 USB 케이블(400)을 통한 음악 파일의 데이터 전송을 고속처리하는 것이 가능하게 된다.
또한, 퍼스널 컴퓨터(300)로부터의 음악 파일의 데이터 전송이 완료된 후라도, USB 인터페이스(101)에 USB 케이블(400)을 접속한 상태 그대로인 경우, 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS의 공급을 받고 있는 상태가 계속되고 있으므로, 계속해서, 내부 전원(104)의 소비 전력을 억제하면서, 레귤레이트 전원 전압 VREG 및 체배 클럭 SCK1을 사용하여, 음악 파일의 재생 처리를 실행할 수 있다.
한편,USB 인터페이스(101)에 USB 케이블(400)이 접속되어 있지 않아, 퍼스널 컴퓨터(300)로부터 휴대 오디오 재생 기기(100)를 향하여 전원 전압 VBUS가 공급되고 있지 않는 경우, 체배 클럭 SCK1보다도 낮은 주파수의 원클럭 SCK2가 선택되므로,ASIC(200)의 소비 전력은 체배 클럭 SCK1을 선택한 경우와 비교하여 억제된다. 또한, 이 경우, 레귤레이트 전원 전압 VREG보다도 레벨이 낮아, ASIC(200)를 동작시키기 위해 최저한 필요한 전원 전압 VDD쪽이 선택되므로,ASIC(200)의 소비 전력이 더욱 억제된다. 또한,ASIC(200)의 소비 전력을 억제할 수 있었던 결과로서, 음악 파일의 재생 시간을 길게 할 수 있다.
<ASIC의 동작>
===USB 케이블을 떼어낸 경우의 동작===
도 3을 이용하여, 음악 파일의 데이터 전송이 완료된 것이나 돌발적인 사고 등에 수반하여, USB 인터페이스(101)에 USB 케이블(400)이 접속된 상황으로부터, USB 케이블(400)이 떼어내어진 상황으로 절환된 경우에서의 ASIC(200)의 동작에 대 해서 설명한다. 또한, 도 3의 (a)는 VBUS 단자(206)에 인가되는 전압 레벨의 파형을 도시하고, 도 3의 (b)는 전원 전압 감시부(270)로부터 출력되는 선택 신호 DET1, 2의 파형을 도시하고, 도 3의 (c)는 VDD 단자(208)에 인가되는 전원 전압의 파형을 도시하고, 도 3의 (d)는 클럭 선택부(290)로부터 마이크로컴퓨터(210)에 공급되는 클럭의 파형을 도시한 도면이다.
우선,USB 인터페이스(101)에 USB 케이블(400)이 접속되어, 퍼스널 컴퓨터(300)로부터 휴대 오디오 재생 기기(100)를 향하여 음악 파일의 데이터 전송 및 전원 전압 VBUS의 공급이 이루어지고 있는 경우로 한다.
따라서, VBUS 단자(206)에 인가되는 전압 레벨은 「5V」이고(도 3의 (a) 참조), 전원 전압 감시부(270)에서 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS가 공급되고 있다고 하는 취지(DET1, DET2가 모두 Low 레벨)가 판정된다(도 3의 (b) 참조). 이 결과, 전원 전압 선택부(105)에서는 Low 레벨의 선택 신호 DET1에 기초하여 레귤레이트 전원 전압 VREG가 선택되며(도 3의 (c) 참조), 또한, 클럭 선택부(290)에서는 Low 레벨의 선택 신호 DET2에 기초하여 체배 클럭 SCK1이 선택된다.
시각 T1에서는,USB 인터페이스(101)로부터 USB 케이블(400)이 떼어내어진다. 이 경우, 시각 T1로부터 시각 T5를 향하여, VBUS 단자(206)에 인가되는 전압 레벨은, 전원 라인(102)에 접속된 풀 다운 저항 Rd에 기초하여 「0V」로 서서히 감쇠해 간다(도 3의 (a) 참조).
다음으로, 시각 T2에서는, 2치화 처리부(271)의 출력은, VBUS 단자(206)에 인가된 전압 레벨이 참조 레벨 Vth를 하회한다(도 3의 (a) 참조). 그러나, 스파이 크 형상의 전원 노이즈에 의한 오판정을 방지하기 위해, 판정 처리부(272)로부터 출력되는 선택 신호 DET1, DET2는, Low 레벨 그대로이다(도 3의 (b)참조).
다음으로, 시각 T2로부터 일정 기간 Tth 경과한 시각 T3에서는, 우선, 선택 신호 DET2를 선택 신호 DET1보다 먼저 Low 레벨로부터 High 레벨로 절환한다(도 3의 (b) 참조). 이 이유는, 2치화 처리부(271)의 출력은 Low 레벨을 계속하고 있으므로, 판정 처리부(272)는, 전원 노이즈에 기인한 레벨 변화로는 간주하지 않기 때문이다. 이 결과, 클럭 선택부(290)에서는 High 레벨의 선택 신호 DET2에 기초하여 원클럭 SCK2가 선택된다(도 3의 (d) 참조).
다음으로, 시각 T5에서 VBUS 단자(206)의 전압 레벨이 「0V」로 완전히 감쇠 하기 전의 시각 T4에서는, 판정 처리부(272)는, 선택 신호 DET1을 Low 레벨로부터 High 레벨로 절환한다. 이 결과, 전원 전압 선택부(105)에서는 High 레벨의 선택 신호 DET1에 기초하여 전원 전압 VDD가 선택된다(도 3의 (c) 참조).
이와 같이, 클럭 선택부(290)는, 전원 전압 감시부(270)에서,퍼스널 컴퓨터(300)로부터 전원 전압 VBUS가 공급되고 있다고 하는 취지의 판정으로부터, 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS가 공급되고 있지 않다고 하는 취지의 판정으로 절환되는 경우, 전원 전압 선택부(105)에서 레귤레이트 전원 전압 VREG의 선택으로부터 전원 전압 VDD의 선택으로 절환되는 것보다도 먼저, 체배 클럭 SCK1의 선택으로부터 원클럭 SCK2의 선택으로 절환한다.
즉, 체배 클럭 SCK1의 사용은, 어디까지나, 레귤레이트 전원 전압 VREG의 공급이 전제 조건이다. 이 때문에, USB 케이블(400)의 떼어냄에 수반하여, 고주파수 의 체배 클럭 SCK1로부터 저주파수의 원클럭 SCK2로 절환한 후에, 고레벨의 레귤레이트 전원 전압 VREG로부터 저레벨의 전원 전압 VDD로 절환한다.
===USB 케이블을 접속한 경우의 동작===
도 4를 이용하여, 음악 파일의 데이터 전송을 행하기 위해, USB 인터페이스(101)로부터 USB 케이블(400)이 떼어내어진 상황으로부터, USB 인터페이스(101)에 USB 케이블(400)을 접속한 상황으로 절환한 경우에서의 ASIC(200)의 동작에 대해서 설명한다. 또한, 도 4의 (a) 내지 (d)는, 도 3의 (a) 내지(d) 각각과 마찬가지의 파형을 도시한 도면이다.
우선,USB 인터페이스(101)로부터 USB 케이블(400)이 떼어내어져 있어, 휴대 오디오 재생 기기(100)는 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS의 공급을 받고 있지 않는 경우로 한다.
따라서, VBUS 단자(206)에 인가되는 전압 레벨은 「0V」로서(도 4의 (a) 참조), 전원 전압 감시부(270)에서 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS가 공급되고 있지 않다고 하는 취지(DET1, DET2가 모두 High 레벨)가 판정된다(도 4의 (b) 참조). 이 결과, 전원 전압 선택부(105)에서는 High 레벨의 선택 신호 DET1에 기초하여 전원 전압 VDD쪽이 선택되고(도 4의 (c) 참조), 또한, 클럭 선택부(290)에서는 High 레벨의 선택 신호 DET2에 기초하여 원클럭 SCK2쪽이 선택된다.
시각 T1에서는,USB 인터페이스(101)에 USB 케이블(400)을 접속한다. 이 경우, 시각 T1로부터 시각 T5를 향하여, VBUS 단자(206)에 인가되는 전압 레벨은, 「0V」로부터 「5V」로 서서히 상승해 간다(도 4의 (a) 참조).
다음으로, 시각 T2에서는, 2치화 처리부(271)의 출력은, VBUS 단자(206)에 인가된 전압 레벨이 참조 레벨 Vth를 상회한다(도 4의 (a) 참조). 그러나, 스파이크 형상의 전원 노이즈에 의한 오판정을 방지하기 위해, 판정 처리부(272)로부터 출력되는 선택 신호 DET1, DET2는, High 레벨 그대로이다(도 4의 (b) 참조).
다음으로, 시각 T2로부터 일정 기간 Tth 경과한 시각 T3에서는, 우선, 선택 신호 DET1을 선택 신호 DET2보다 먼저 High 레벨로부터 Low 레벨로 절환한다(도 4의 (b) 참조). 이 이유는, 2치화 처리부(271)의 출력은 High 레벨을 계속하고 있으므로, 판정 처리부(272)는, 전원 노이즈에 기인한 레벨 변화로는 간주하지 않기 때문이다. 또한, 시각 T1로부터 시각 T3까지의 기간 중에서는,레귤레이트 회로(103)에 의해 레귤레이트 전원 전압 VREG가 생성되어 있다. 이 결과, 전원 전압 선택부(105)에서는 Low 레벨의 선택 신호 DET1에 기초하여 레귤레이트 전원 전압 VREG가 선택된다(도 4의 (c) 참조).
다음으로, 시각 T5에서 VBUS 단자(206)의 전압 레벨이 「5V」로 완전히 상승하기 전의 시각 T4에서는, 판정 처리부(272)는, 선택 신호 DET2를 High 레벨로부터 Low 레벨로 절환한다. 이 결과, 클럭 선택부(290)에서는 Low 레벨의 선택 신호 DET2에 기초하여 체배 클럭 SCK1이 선택된다(도 4의 (d) 참조).
이와 같이, 클럭 선택부(290)는, 전원 전압 감시부(270)에서, 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS가 공급되고 있지 않다고 하는 취지의 판정으로부터, 퍼스널 컴퓨터(300)로부터 전원 전압 VBUS가 공급되고 있다고 하는 취지의 판정으로 절환된 경우, 전원 전압 선택부(105)에서 전원 전압 VDD의 선택으로부터 레귤레 이트 전원 전압 VREG의 선택으로 절환되는 것보다도 후에, 원클럭 SCK2의 선택으로부터 체배 클럭 SCK1의 선택으로 절환한다.
즉, 체배 클럭 SCK1의 사용은, 어디까지나, 레귤레이트 전원 전압 VREG의 공급이 전제 조건이다. 이 때문에, USB 케이블(400)을 접속한 것에 수반하여, 저레벨의 전원 전압 VDD로부터 고레벨의 레귤레이트 전원 전압 VREG로 절환한 후에, 저주파수의 원클럭 SCK2로부터 고주파수의 체배 클럭 SCK1로 절환한다.
이상, 본 발명의 실시 형태에 대해서 설명하였지만, 상술한 실시 형태는, 본 발명의 이해를 용이하게 하기 위한 것으로, 본 발명을 한정하여 해석하기 위한 것은 아니다. 본 발명은, 그 취지를 일탈하지 않고, 변경/개량될 수 있음과 함께, 그 등가물도 포함된다.
본 발명에 따르면, 외부 전원의 공급 상황에 따라서 공급하는 전원 전압을 적절하게 제어함으로써, 집적 회로에서의 전력 소비를 저감할 수 있다.

Claims (8)

  1. 제1 전원 전압을 공급하는 외부 전원이 인가되어 동작하는 집적 회로에 있어서,
    상기 외부 전원으로부터 공급되는 상기 제1 전원 전압의 레벨을 감시하여 상기 외부 전원으로부터 상기 제1 전원 전압이 공급되고 있는지의 여부를 판정하는 전원 전압 감시부와,
    제1 주파수의 제1 클럭 및 상기 제1 주파수보다도 낮은 제2 주파수를 갖는 제2 클럭이 공급되어, 상기 전원 전압 감시부에서, 상기 제1 전원 전압이 공급되고 있다고 하는 취지가 판정된 경우에는 상기 제1 클럭을 선택하고, 상기 제1 전원 전압이 공급되고 있지 않다고 하는 취지가 판정된 경우에는 상기 제2 클럭을 선택하여 출력하는 클럭 선택부와,
    상기 클럭 선택부가 출력하는 상기 제1 클럭 또는 상기 제2 클럭 중 어느 한쪽의 공급을 받아 동작하고, 상기 집적 회로의 동작을 제어하는 프로세서
    를 구비하고,
    상기 집적 회로는,
    상기 외부 전원, 또는, 상기 제1 전원 전압보다도 레벨이 낮은 제2 전원 전압을 공급하는 내부 전원 중 어느 한쪽이 인가되어 동작하는 것이며,
    상기 전원 전압 감시부는,
    상기 제1 전원 전압이 공급되고 있다고 하는 취지가 판정된 경우에는 상기 제1 전원 전압이 인가되고, 상기 제1 전원 전압이 공급되고 있지 않다고 하는 취지가 판정된 경우에는 상기 제2 전원 전압이 인가되도록 제어를 행하는 것을 특징으로 하는 집적 회로.
  2. 제1항에 있어서,
    상기 외부 전원은, 데이터 통신을 행함과 함께 상기 제1 전원 전압을 공급하는 것이 가능한 인터페이스로부터 공급되는 것을 특징으로 하는 집적 회로.
  3. 제1항에 있어서,
    상기 집적 회로는,
    상기 제2 클럭에 기초하여 상기 제1 클럭을 생성하는 PLL 회로를 더 구비하는 것을 특징으로 하는 집적 회로.
  4. 제1항에 있어서,
    상기 전원 전압 감시부는,
    상기 제1 전원 전압의 공급 개시 시에는 전원 전압의 변화 후에 상기 클럭 선택부에서의 선택을 절환하고, 상기 제1 전원 전압의 공급 종료 시에는 전원 전압의 변화에 앞서서 상기 클럭 선택부에서의 선택을 절환하는 것을 특징으로 하는 집적 회로.
  5. 제1항 또는 제3항에 있어서,
    상기 집적 회로는,
    디지털 데이터를 디코드 처리하는 디지털 신호 처리 회로를 더 구비하고,
    상기 디지털 신호 처리 회로는, 상기 전원 전압 감시부가 선택 제어하는 상기 제1 전원 전압 또는 상기 제2 전원 전압 중 어느 한쪽에 따라서 동작하는 것을 특징으로 하는 집적 회로.
  6. 제5항의 집적 회로를 구비한 신호 처리 장치로서,
    상기 외부 전원 및 상기 내부 전원에 접속되며, 상기 전원 전압 감시부의 판정 결과에 따라서 상기 제1 전원 전압 또는 상기 제2 전원 전압 중 어느 한쪽을 출력하는 전원 전압 선택부를 더 구비하고,
    상기 집적 회로는, 상기 전원 전압 선택부가 출력하는 상기 제1 전원 전압 또는 상기 제2 전원 전압 중 어느 한쪽에 따라서 동작하는 것을 특징으로 하는 신호 처리 장치.
  7. 제6항에 있어서,
    상기 디지털 데이터를 저장하는 불휘발성 메모리를 더 구비하고,
    상기 디지털 신호 처리 회로는, 상기 불휘발성 메모리에 저장된 상기 디지털 데이터를 판독하여 디코드 처리를 행하는 것을 특징으로 하는 신호 처리 장치.
  8. 삭제
KR1020070027971A 2006-03-23 2007-03-22 집적 회로 및 그것을 이용한 신호 처리 장치 KR100972271B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00080796 2006-03-23
JP2006080796A JP4669803B2 (ja) 2006-03-23 2006-03-23 集積回路及びそれを用いた信号処理装置

Publications (2)

Publication Number Publication Date
KR20070096844A KR20070096844A (ko) 2007-10-02
KR100972271B1 true KR100972271B1 (ko) 2010-07-23

Family

ID=38557925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070027971A KR100972271B1 (ko) 2006-03-23 2007-03-22 집적 회로 및 그것을 이용한 신호 처리 장치

Country Status (5)

Country Link
US (1) US7664973B2 (ko)
JP (1) JP4669803B2 (ko)
KR (1) KR100972271B1 (ko)
CN (1) CN101042610B (ko)
TW (1) TW200809485A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460889A (zh) * 2009-06-25 2012-05-16 惠普开发有限公司 用于输送功率的系统和方法
TWI428750B (zh) * 2010-12-30 2014-03-01 Via Tech Inc 處理裝置及操作系統
JP2012163446A (ja) * 2011-02-07 2012-08-30 Kawamura Electric Inc 電流測定器
US9037892B2 (en) 2011-04-13 2015-05-19 International Business Machines Corporation System-wide power management control via clock distribution network
US8724281B2 (en) 2012-04-25 2014-05-13 Apple Inc. Techniques for detecting removal of a connector
US8891216B2 (en) 2012-04-25 2014-11-18 Apple Inc. Techniques for detecting removal of a connector
US9032117B2 (en) * 2013-07-10 2015-05-12 Cisco Technology, Inc. Active cable with display
CN104007977A (zh) * 2014-06-09 2014-08-27 威盛电子股份有限公司 电子装置及音频播放方法
KR102576430B1 (ko) * 2016-11-18 2023-09-08 삼성전자주식회사 인터페이스 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184146A (ja) 1999-12-27 2001-07-06 Sanyo Electric Co Ltd 共通シリアルバスコネクターを具えた携帯電子機器
JP2003029885A (ja) 2001-07-17 2003-01-31 Sony Corp 電源供給システム及び電子機器
JP2005250943A (ja) 2004-03-05 2005-09-15 Fujitsu Ltd インタフェース手段を介して電源供給可能な外部接続機器および処理装置
JP2006053748A (ja) 2004-08-11 2006-02-23 Toshiba Corp 情報処理装置およびその電源制御方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0497408A (ja) * 1990-08-15 1992-03-30 Fujitsu Ltd 可搬形情報処理装置
US5524249A (en) * 1994-01-27 1996-06-04 Compaq Computer Corporation Video subsystem power management apparatus and method
US5991883A (en) * 1996-06-03 1999-11-23 Compaq Computer Corporation Power conservation method for a portable computer with LCD display
US6178514B1 (en) * 1998-07-31 2001-01-23 Bradley C. Wood Method and apparatus for connecting a device to a bus carrying power and a signal
JP2000122756A (ja) * 1998-10-19 2000-04-28 Fujitsu Ltd 電子機器
JP2001184147A (ja) * 1999-12-27 2001-07-06 Sanyo Electric Co Ltd 携帯電子機器
US6631474B1 (en) * 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
JP3842609B2 (ja) * 2001-10-22 2006-11-08 株式会社東芝 Icカード用lsi,icカード及びicカードの動作方法
US7076674B2 (en) * 2001-12-19 2006-07-11 Hewlett-Packard Development Company L.P. Portable computer having dual clock mode
JP2003256073A (ja) * 2002-03-04 2003-09-10 Sony Corp 情報処理装置および方法、並びにプログラム
JP2004070805A (ja) * 2002-08-08 2004-03-04 Fujitsu Ltd 内部電源電圧が制御される半導体集積回路
US7013396B2 (en) * 2002-09-26 2006-03-14 Intel Corporation Circuit for enabling dual mode safe power-on sequencing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184146A (ja) 1999-12-27 2001-07-06 Sanyo Electric Co Ltd 共通シリアルバスコネクターを具えた携帯電子機器
JP2003029885A (ja) 2001-07-17 2003-01-31 Sony Corp 電源供給システム及び電子機器
JP2005250943A (ja) 2004-03-05 2005-09-15 Fujitsu Ltd インタフェース手段を介して電源供給可能な外部接続機器および処理装置
JP2006053748A (ja) 2004-08-11 2006-02-23 Toshiba Corp 情報処理装置およびその電源制御方法

Also Published As

Publication number Publication date
JP4669803B2 (ja) 2011-04-13
US20070229122A1 (en) 2007-10-04
CN101042610B (zh) 2010-04-21
US7664973B2 (en) 2010-02-16
CN101042610A (zh) 2007-09-26
TWI338833B (ko) 2011-03-11
TW200809485A (en) 2008-02-16
KR20070096844A (ko) 2007-10-02
JP2007257290A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
KR100972271B1 (ko) 집적 회로 및 그것을 이용한 신호 처리 장치
KR100979845B1 (ko) 집적 회로 및 그것을 이용한 신호 처리 장치
US7882383B2 (en) System on a chip with RTC power supply
US6774604B2 (en) Power control circuit, electronic instrument, and charging method
KR101504104B1 (ko) 역 로컬 데이터 전송 접속을 통하여 전력을 제공하는 시스템 및 방법
KR101682386B1 (ko) 휴대용 충전 장치 및 그의 충전 방법 및 충전 시스템
KR20170090655A (ko) Usb 전력 전송 장치와 이를 포함하는 시스템
US8949631B2 (en) USB power supply method and device, and end device and system using the same
US20060125446A1 (en) Method and system for operating a portable electronic device in a power-limited manner
US20070239924A1 (en) Electronic device transmitting audio-and-video signals with USB connector
US8694803B1 (en) Controlling power received through multiple bus interfaces in a portable computing device
US8941361B2 (en) Computer system and control method thereof
US20080242369A1 (en) Portable electronic apparatus
CN113009995A (zh) 一种供电装置及供电方法
JP2006262610A (ja) 電源回路
EP2784901B1 (en) Universal serial bus chargers and charging management methods
JP2013101520A (ja) 周辺機器及びその電源制御方法
TWI633440B (zh) 電子裝置
JP2013196179A (ja) 充電制御装置及び電子機器
TWI587150B (zh) 具有多個連接介面的可攜式電子裝置
CN214674403U (zh) 一种充放电电路与电子设备
JP2011022669A (ja) 画像形成装置及び情報処理システム
US7768864B2 (en) Non-volatile memory device capable of supplying power
JP2023040804A (ja) ポートコントローラ、電子機器
JP2005339184A (ja) 電子機器および電源切り換え方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee