CN101042610B - 集成电路以及采用该集成电路的信号处理装置 - Google Patents

集成电路以及采用该集成电路的信号处理装置 Download PDF

Info

Publication number
CN101042610B
CN101042610B CN2007100857448A CN200710085744A CN101042610B CN 101042610 B CN101042610 B CN 101042610B CN 2007100857448 A CN2007100857448 A CN 2007100857448A CN 200710085744 A CN200710085744 A CN 200710085744A CN 101042610 B CN101042610 B CN 101042610B
Authority
CN
China
Prior art keywords
mentioned
supply voltage
clock
supply
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100857448A
Other languages
English (en)
Other versions
CN101042610A (zh
Inventor
清崎健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101042610A publication Critical patent/CN101042610A/zh
Application granted granted Critical
Publication of CN101042610B publication Critical patent/CN101042610B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在被施加用于供给第一电源电压的外部电源而进行工作的集成电路中，具备：电源电压监视部，其监视从上述外部电源供给的上述第一电源电压的电平，判定从上述外部电源是否供给上述第一电源电压；时钟选择部，其被供给第一频率的第一时钟以及具有比上述第一频率低的第二频率的第二时钟，当由上述电源电压监视部判定为供给上述第一电源电压的情况下，选择输出上述第一时钟，当由上述电源电压监视部判定为没有供给上述第一电源电压的情况下，选择输出上述第二时钟；和处理器，其接收上述时钟选择部输出的上述第一时钟或上述第二时钟中任一方的供给而进行工作，并且控制上述集成电路的工作。从而通过按照外部电源的供给状况适当地控制所供给的电源电压，能降低集成电路中的耗电。

Description

集成电路以及采用该集成电路的信号处理装置
技术领域
本发明涉及集成电路以及采用该集成电路的信号处理装置。
背景技术
随着近年来的电子学技术的发展，携带音频再生设备、携带电话、携带型游戏机(game)、PDA(Personal Digital Assistants)等的以移动便利的携带性为卖点，并且执行与期望的应用相关的信号处理的信号处理装置的普及非常显著。上述信号处理装置通过搭载由二次电池(镍氢充电器、锂离子充电电池等)或一次电池(碱干电池、锰干电池等)构成的内部电源而实现携带性(例如参照以下所示的专利文献1)。
然而，如果只由内部电源的电源电压长时间执行期望的应用，则结果必然导致内部电源的耗电增大。因此，从长时间执行多种多样的应用的角度来看，信号处理装置必须有更进一步的低耗电化的对策，已有的对策不是很充分。
专利文献1：日本特开2001-184146号公报。
发明内容
用于解决上述课题的第1发明的集成电路，具备：电源电压监视部，其监视从外部电源供给的第一电源电压的电平，判定从上述外部电源是否供给上述第一电源电压；时钟选择部，其被供给第一频率的第一时钟以及具有比上述第一频率低的第二频率的第二时钟，当由上述电源电压监视部判定为供给上述第一电源电压的情况下，选择输出上述第一时钟，当由上述电源电压监视部判定为没有供给上述第一电源电压的情况下，选择输出上述第二时钟；和处理器，其接收上述时钟选择部输出的上述第一时钟或上述第二时钟中任一方的供给而进行工作，控制上述集成电路的工作，该集成电路被施加上述外部电源或用于供给电平比上述第一电源电压低的第二电源电压的内部电源中的任一方而进行工作，上述电源电压监视部，按照当判定为供给上述第一电源电压的情况下，应施加上述第一电源电压，当判定为没有供给上述第一电源电压的情况下，应施加上述第二电源电压的方式进行控制。
第2发明的集成电路在第1发明的集成电路中，上述外部电源由可进行数据通信、且可供给上述第一电源电压的接口来供给。
第3发明的集成电路在第1发明的集成电路中，还具备PLL电路，该PLL电路基于上述第二时钟生成上述第一时钟。
第4发明的集成电路在第1发明的集成电路中，上述电源电压监视部，当开始供给上述第一电源电压时，在电源电压变化后切换上述时钟选择部中的选择，当结束上述第一电源电压的供给时，在电源电压的变化之前切换上述时钟选择部中的选择。
第5发明的集成电路在第1或第3发明的集成电路中，还具备对数字数据进行解码处理的数字信号处理电路，该数字信号处理电路按照上述电源电压监视部所选择控制的上述第一电源电压或上述第二电源电压中的任一方而进行工作。
第6发明的信号处理装置，具备第5发明的集成电路，该信号处理装置还具备电源电压选择部，该电源电压选择部与上述外部电源及上述内部电源连接，根据上述电源电压监视部的判定结果，输出上述第一电源电压或上述第二电源电压中任一方，上述集成电路按照上述电源电压选择部所输出的上述第一电源电压或上述第二电源电压中任一方而进行工作。
第7发明的信号处理装置在第6发明的信号处理装置中，还具备保存上述数字数据的非易失性存储器，上述数字信号处理电路，将保存在上述非易失性存储器中的上述数字数据读出并进行解码处理。
根据本发明，通过按照外部电源的供给状况适当地控制所供给的电源电压，能降低集成电路中的耗电。
附图说明
图1为用于说明本发明相关的信号处理装置的外部连接的图。
图2为表示本发明相关的信号处理装置的结构的图。
图3为用于说明本发明相关的集成电路的动作的主要信号的波形图。
图4为用于说明本发明相关的集成电路的动作的主要信号的波形图。
符号的说明：100-携带音频再生设备；101、320-USB接口；102、402-电源线；103-调节器电路；104-内部电源；105-电源电压选择部；106-非易失性存储器；107-晶振；200-ASIC；201-D+端子；202-D-端子；203-MI端子；204-OUT端子；205-XTAL端子；206-VBUS端子；207-DET端子；208-VDD端子；210-微计算机；220、310-USB控制器；230-存储器接口电路；240-DSP；250-RAM；260-DA转换器；270-电源电压监视部；271-二值化处理部；272-判定处理部；280-PLL电路；290-时钟选择部；300-个人计算机；330-CPU；340-存储器；350-硬盘；360-电源适配器；361-电源插销；400-USB电缆；401-数据线；403-GND线。
具体实施方式
<信号处理装置的外部连接>
图1为用于说明本发明相关的信号处理装置的外部连接的图。以下，采用携带音频再生设备100作为本发明相关的信号处理装置的一例，来进行说明，其中携带音频再生设备100具备USB(Universal Serial Bus)接口101，对从个人计算机300介由USB电缆400的数据线401传输的压缩音频数据进行数字再生。另外，作为本发明相关的信号处理装置，也可为携带电话、携带游戏机、PDA等。
在此，所谓USB，为可采用公共的USB接口将各种类型的信号处理装置与USB主设备连接的串行接口标准。USB当前的最新版本为“USB2.0”，具有LS(Low Speed)、FS(Full Speed)以及HS(High Speed)这三种类型的传输模式，按照用途分开使用三种传输模式。此外，USB通过利用集线器(hub)可以树状连接最多127个USB设备，此外，在接通USB主设备的电源的状态下，与可连接新的USB设备的所谓热插拔(hotplug)对应。
首先，个人计算机300具备USB控制器310和USB接口320。此时，通过由USB电缆400连接个人计算机300的USB接口300和携带音频再生设备100的USB接口101之间，从而个人计算机300和携带音频再生设备100间被USB连接。另外，USB电缆400由两根数据线401、电源线402和GND线403构成，USB接口320、101分别设置有一对数据端子D+以及D-、电源端子VBUS和GND端子。
个人计算机300具备将介由电源插销361供给的AC电源电压转换为DC电源电压的电源适配器360，并且管理整体的控制的CPU330、保存各种程序的ROM等的存储器340、保持音乐文件或动态图像文件等的硬盘350互相可通信地连接。在此，保存在硬盘350中的音乐文件，例如为MPEG-1 Audio Layer3(MP3)形式等的压缩音频数据，保存在硬盘350中的动态图像文件例如为MPEG-2形式、MPEG-4形式等的压缩影像数据(movie data)。
在此，说明从个人计算机300向携带音频再生设备100传输音乐文件的数据的概要。首先，个人计算机300启动保存在存储器340中的程序，根据轮询(polling)请求等识别为自身与携带音频再生设备100连接的USB设备。并且，个人计算机300从硬盘350读出任意的音乐文件，向USB控制器310传输。USB控制器310将从硬盘350读出的音乐文件转换为数据包形式后，进行基于USB标准的通信协议处理，该通信协议处理用于介由USB接口320至USB电缆400向携带音频再生设备100差动的半双重传输。其结果，携带音频再生设备100能够从个人计算机300取入音乐文件。
另一方面，在从个人计算机300音乐文件的数据传输结束的情况下，一般从USB接口101拆卸USB电缆400的基础上，携带音频再生设备100对该音乐文件执行再生处理。但是，在音乐文件的数据传输结束的情况下，即使USB电缆400仍与USB接口101连接的状态下，携带音频再生设备100也能执行音乐文件的再生处理。
然而，个人计算机300可利用USB电缆400所具有的电源线402，向携带音频再生设备100供给在电源适配器360中生成的DC电源电压(以下称作电源电压VBUS)。换句话说，携带音频再生设备100从个人计算机300取入音乐文件，并且可得到电源电压VBUS的供给。
因此，携带音频再生设备100，应抑制内部电源104的耗电，将从个人计算机300供给的电源电压VBUS作为工作电压，进行与个人计算机300之间的基于USB标准的通信协议处理和音乐文件的再生处理。
<携带音频再生设备>
图2为表示携带音频再生设备100的结构的图。如图2所示，携带音频再生设备100，由作为本发明相关的“集成电路”的一实施方式即ASIC(Application Specific Integrated Circuit)200和其周边电路构成。另外，在本实施方式中，通过ASIC200实现“集成电路”，但除此之外也可由FPGA(Field Programmable Gate Array)或PLD(Programmable LogicDevice)来实现。
以下，在对携带音频再生设备100的结构进行说明时，分为ASIC200的周边电路的结构和ASIC200的结构来分别进行说明。
＝＝＝ASIC周边电路的结构＝＝＝
USB接口101为用于介由包括电源线402的USB电缆400与USB主设备300可通信地连接的接口。如上所述，USB电缆400由两根数据线401、电源线402和GND线403构成，USB接口101设置有一对数据端子D+以及D-、电源端子VBUS和GND端子。
调节器电路103，生成调节器电源电压VREG(本发明相关的“第一电源电压”)，该调节器电源电压是将从USB接口101连线的电源线102的电源电压VBUS调整为ASIC200进行高速通信协议处理(HS模式或FS模式等)的情况下所必需的电压电平(3.3V或1.5V等)后的电压。另外，作为USB总线电力即从个人计算机300供给的电源电压被规定为[+4.75V～+5.25V]的范围，在本实施方式中，电源电压VBUS的电平为“5V”。此外，调节器电源电压VREG的电平为“1.5V”。
内部电源104为由一个或多个二次电池(镍氢充电电池(标称电压1.2V)、锂离子充电电池(标称电压3.6V～3.7V)等)或者一个或多个一次电池(碱干电池(标称电压1.5V)、锰干电池(标称电压1.5V)等)构成的电源，生成电平比调节器电源电压VREG的电平低的电源电压VDD(本发明相关的“第二电源电压”)。
在此，在本实施方式中，内部电源104由可充电且标称电压最低的二次电池即镍氢充电电池(标称电压1.2V)构成。此外，为了ASIC200的低耗电化，电源电压VDD优选为尽量低的电平，但由于兼顾ASIC200的可正常工作的范围以及ASIC200的半导体工艺，设为标称电压(1.2V)的90％左右的“1.1V”。
电源电压选择部105，根据从后述的电源电压监视部270介由DET端子207供给的选择信号DET1，判定为从个人计算机200向携带音频再生设备100供给电源电压VBUS时，选择调节器电源电压VREG一方。此外，电源电压选择部105，根据上述的选择信号DET1，判定为从个人计算机300向携带音频再生设备100没有供给电源电压VBUS时，选择电源电压VDD一方。
非易失性存储器106为将从个人计算机200介由USB电缆400传输的音乐文件进行保存的外部存储器。非易失性存储器106采用例如闪存。另外，除了本实施方式以外，在保存更大容量的数据的情况下，也可采用小型硬盘(未图示)来代替非易失性存储器106。
晶振107，为在PLL电路280中振荡生成作为基准的原始时钟SCK2的外带振荡元件。另外，除了本实施方式以外，也可从携带音频再生设备100的外部接收自励时钟的供给。
＝＝＝ASIC的结构＝＝＝
首先，作为ASIC200的端子设置有D+端子201、D-端子202、MI端子203、OUT端子204、XTAL端子205、VBUS端子206、DET端子207和VDD端子208。
D+端子201、D-端子202为分别与USB接口101的数据端子D+、D-连接的输入输出端子。MI端子203为与非易失性存储器106连接的输入输出端子。OUT端子204为用于输出音乐文件的再生结果的输出端子。XTAL端子205为与晶振107连接的端子。
VBUS端子206为与从USB接口101的电源端子开始连线的电源线102连接的输入端子。DET端子207为输出作为电源电压监视部270的判定结果的选择信号DET1的输出端子。VDD端子208为施加在电源电压选择部105中所选择的调节器电源电压VREG或电源电压VDD的一方的输入端子。
此外，ASIC200将微计算机210、USB控制器220、存储器接口电路230、DSP(Digital Signal Processor)240、RAM250和DA转换器260分别介由内部总线209相互可通信地连接，还具有电源电压监视部270、PLL电路280、时钟选择部290。
微计算机210为管理ASIC200整体的控制的“处理器”。即微计算机210对USB控制器220中的通信协议处理和DSP240中的音乐文件的再生处理等进行统管控制。另外，微计算机210根据从后述的时钟选择部290供给的倍频时钟SCK1或原始时钟SCK2而工作。
USB控制器220进行信号处理装置侧的通信协议处理，具备USB收发机(transceiver)、对数据包进行解码的解码器以及数据缓存用的FIFO等，USB收发机将从USB接口101差动输入到D+端子201以及D-端子202的数据向ASIC200的内部总线209进行中继。例如USB控制器220根据来自微计算机210的指令，介由内部总线209将从个人计算机300传输的音乐文件传输到存储器接口电路230。
存储器接口电路230为用于控制从ASIC200对与MI端子203连接的非易失性存储器106读出/写入数据的电路。例如，存储器接口电路230进行将从USB控制器220传输来的音乐文件写入非易失性存储器106的处理。
DSP240为进行与音乐文件的再生相关的数字信号处理的电路。例如在音乐文件的再生时，根据来自微计算机210的指令，写入非易失性存储器106的音乐文件通过存储器接口电路230被读出，存储到作为作业用存储器的RAM250。DSP240读出存储到RAM250的音乐文件而进行基于该数据形式的解码处理(例如MP3解码等)。之后，被解码处理的数字量通过DA转换器260转换为模拟量后，介由OUT端子204向外部输出。
电源电压监视部270，在USB电缆400与USB接口101相连接的情况下，通过监视从个人计算机300介由电源线402可供给的电源电压VBUS的电平，判定是否从个人计算机300供给电源电压VBUS。
如果详细叙述，则在介由USB接口101与电源线402电连接的电源线102上预先设置下拉(pull down)电阻Rd。在该基础之上，USB电缆400与USB接口101连接且从个人计算机300不接收电源电压VBUS的供给的情况下，施加到VBUS端子206的电压电平为“5V”。另一方面，在从USB接口101卸下USB电缆400的情况下，由于从个人计算机300不接收电源电压VBUS的供给，因此施加在VBUS端子206的电压电平通过下拉电阻Rd而成为“0V”。
在此，电源电压监视部270具备二值化处理部271和判定处理部272，二值化处理部271通过将施加在VBUS端子206的电压电平与预定的参考电平Vth(例如2.5V)进行比较，从而输出高电平或低电平。
判定处理部272，通过对从二值化处理部271输出的高电平或低电平的期间进行测量，从而在高电平持续固定期间Th的情况下，判定为从个人计算机300供给电源电压VBUS，在低电平持续固定期间Th的情况下，判定为从个人计算机300没有供给电源电压VBUS。由此，通过在从二值化处理部271输出的高电平或低电平持续固定期间Th之前没有作出判定，从而能够防止例如受到尖峰状的电源噪声的影响并且引起错误的判定结果。
另外，判定处理部272中的判定结果，用作电源电压选择部105用于选择调节器电源电压VREG或电源电压VDD的选择信号DET1、和时钟选择部290用于选择倍频时钟SCK1或原始时钟SCK2的选择信号DET2。在此，电源电压选择部105为ASIC200的周边电路，因此选择信号DET1方介由DET端子207向电源电压选择部105输出。
PLL电路280为生成与原始时钟SCK2(本发明相关的“第二时钟”)同步的倍频时钟SCK1(本发明相关的“第一时钟”)的电路，该原始时钟SCK2由晶振107介由XTAl端子205供给。另外，倍频时钟SCK1的频率f1(本发明相关的“第一频率”)为与原始时钟SCK2的频率f2(本发明相关的“第二频率”)相比，PLL电路280内分频电路(未图示)的分频数的倒数倍的频率。在本实施方式中，设倍频时钟SCK1的频率f1为“50MHz”，原始时钟SCK2的频率f2为“12MHz”。
时钟选择部290供给从PLL电路280输出的倍频时钟SCK1以及向PLL电路280输入之前的原始时钟SCK2。并且，时钟选择部290根据从电源电压监视部270供给的选择信号DET2，判定为从个人计算机300供给电源电压VBUS时，选择倍频时钟SCK1，向微计算机210供给。此外，时钟选择部290根据该选择信号DET2判定为从个人计算机300没有供给电源电压VBUS时，选择原始时钟SCK2一方，向微计算机210供给。
即从个人计算机300向携带音频再生设备100供给电源电压VBUS时，按照不消耗内部电源104的电力的方式，选择电平比电源电压VDD高的调节器电源电压VREG，并且以选择调节器电源电压VREG为前提，选择频率比原始时钟SCK2高的倍频时钟SCK1一方，以防止微计算机210的动作停止而中止。
在此，由于ASIC200的耗电与工作时钟频率成比例，因此随着选择高频率的倍频时钟SCK1，与选择原始时钟SCK2的情况相比ASIC200的耗电增加。但是，此时，由于将与从个人计算机300供给的电源电压VBUS对应的调节器电源电压VREG用作工作电压，从而不必在意内部电源104的耗电。由此，携带音频再生设备100并不在意内部电源104的耗电，例如可使用高频率的倍频时钟SCK1，进而由个人计算机300可对介由USB电缆400的音乐文件的数据传输进行高速处理。
此外，即使在来自个人计算机300的音乐文件的数据传输结束后，在USB电缆400仍与USB接口101连接的状态下，继续从个人计算机300接收电源电压VBUS的供给的状态，因此接下来抑制内部电源104的耗电，并且使用调节器电源电压VREG和倍频时钟SCK1，能够执行音乐文件的再生处理。
另一方面，USB电缆400与USB接口101不连接，从个人计算机300向携带音频再生设备100不供给电源电压VBUS时，选择频率比倍频时钟SCK1低的原始时钟SCK2，因此与选择倍频时钟SCK1的情况相比，ASIC200的耗电被抑制。还有，此时，选择电平比调节器电源电压VREG低、且用于使ASIC200工作的最低限所必需的电源电压VDD方，因此能够进一步抑制ASIC200的耗电。此外，作为抑制ASIC200的耗电的结果，能够加长音乐文件的再生时间。
<ASIC的动作>
＝＝＝取下USB电缆时的动作＝＝＝
采用图3，对随着音乐文件的数据传输结束或突发事故等，从USB电缆400与USB接口101连接的状况，切换到取下USB电缆400的状况时的ASIC200的动作进行说明。另外，图3(a)表示施加到VBUS端子206的电压电平的波形，图3(b)表示由电源电压监视部270输出的选择信号DET1、DET2的波形，图3(c)表示向VDD端子208施加的电源电压的波形，图3(d)表示从时钟选择部290向微计算机210供给的时钟的波形。
首先，为USB电缆400与USB接口101连接，从个人计算机300向携带音频再生设备100进行音乐文件的数据传输以及电源电压VBUS的供给的情况。
从而，施加到VBUS端子206的电压电平为“5V”(参照图3(a))，在电源电压监视部270中判定为从个人计算机300供给电源电压VBUS(DET1、DET2均为低电平)(参照图3(b))。其结果，电源电压选择部105根据低电平的选择信号DET1选择调节器电源电压VREG(参照图3(c))，此外，在时钟选择部290根据低电平的选择信号DET2，选择倍频时钟SCK1。
在时刻T1，从USB接口101取下USB电缆400。此时，从时刻T1到时刻T5，向VBUS端子206施加的电压电平，根据与电源线102连接的下拉电阻Rd，向“0V”逐渐衰减(参照图3(a))。
接下来，在时刻T2，二值化处理部271的输出、即向VBUS端子206施加的电压电平小于参考电平Vth(参照图3(a))。但是，为了防止尖峰状的电源噪声所引起的误判定，从判定处理部272输出的选择信号DET1、DET2仍为低电平(参照图3(b))。
接下来，在从时刻T2经过固定期间Tth的时刻T3，首先使选择信号DET2比选择信号DET1先从低电平切换为高电平(参照图3(b))。其理由在于，由于二值化处理部271的输出继续低电平，因此判定处理部272发现不到因电源噪声引起的电平变化。其结果，时钟选择部290中基于高电平的选择信号DET2，选择原始时钟SCK2(参照图3(d))。
接下来，在VBUS端子206的电压电平完全衰减到“0V”的时刻T5前的时刻T4，判定处理部272将选择信号DET1从低电平切换到高电平。其结果，电源电压选择部105根据高电平的选择信号DET1，选择电源电压VDD(参照图3(c))。
由此，时钟选择部290，在电源电压监视部270中，从自个人计算机300供给电源电压VBUS的判定切换到自个人计算机300没有供给电源电压VBUS的判定时，在电源电压选择部105中从调节器电源电压VREG的选择切换到电源电压VDD的选择之前，从倍频时钟SCK1的选择切换到原始时钟SCK2的选择。
即倍频时钟SCK1的使用，始终以调节器电源电压VREG的供给为前提条件。因此，随着将USB电缆400拆卸，在从高频的倍频时钟SCK1切换为低频的原始时钟SCK2的基础上，从高电平的调节器电源电压VREG切换为低电平的电源电压VDD。
＝＝＝连接USB电缆时的动作＝＝＝
采用图4，对从将USB电缆400从应进行音乐文件的数据传输的USB接口取下这一状况切换到将USB电缆400与USB接口101连接这一状况的情况下的ASIC200的工作进行说明。另外，图4(a)至(d)为表示与图3(a)至(d)分别相同的波形的图。
首先，为将USB电缆400从USB接口101取下，携带音频再生设备100不接收从个人计算机300供给的电源电压VBUS的情况。
从而，施加到VBUS端子206的电压电平为“0V”(参照图4(a))，在电源电压监视部270中判定从个人计算机300不供给电源电压VBUS(DET1、DET2均为低电平)(参照图4(b))。其结果，电源电压选择部105根据高电平的选择信号DET1选择电源电压VDD一方(参照图4(c))，此外，在时钟选择部290根据高电平的选择信号DET2，选择原始时钟SCK2一方。
在时刻T1，将USB电缆400与USB接口101连接。此时，从时刻T1到时刻T5，向VBUS端子206施加的电压电平，从“0V”逐渐上升到“5V”(参照图4(a))。
接下来，在时刻T2，二值化处理部271的输出即向VBUS端子206施加的电压电平大于参考电平Vth(参照图4(a))。但是，为了防止尖峰状的电源噪声所引起的误判定，从判定处理部272输出的选择信号DET1、DET2仍为高电平(参照图4(b))。
接下来，在从时刻T2经过固定期间Tth的时刻T3，首先使选择信号DET2比选择信号DET1先从高电平切换为低电平(参照图4(b))。其理由在于，由于二值化处理部271的输出继续高电平，因此判定处理部272发现不到因电源噪声引起的电平变化。另外，在从时刻T1到时刻T3的期间中，通过调节器电路103生成调节器电源电压VREG。其结果，电源电压选择部105根据低电平的选择信号DET1选择调节器电源电压VREG(参照图4(c))。
接下来，在VBUS端子206的电压电平完全上升到“5V”的时刻T5前的时刻T4，判定处理部272将选择信号DET2从高电平切换到低电平。其结果，时钟选择部290中根据低电平的选择信号DET2选择倍频时钟SCK1(参照图4(d))。
由此，时钟选择部290，在电源电压监视部270中，从自个人计算机300不供给电源电压VBUS的判定切换到自个人计算机300供给电源电压VBUS的判定时，在电源电压选择部105中从电源电压VDD的选择切换到调节器电源电压VREG的选择之后，从倍频时钟SCK2的选择切换到原始时钟SCK1的选择。
即倍频时钟SCK1的使用，始终以调节器电源电压VREG的供给为前提条件。因此，随着连接USB电缆400这一情况，从低电平的电源电压VDD切换为高电平的调节器电源电压VREG的基础上，从低频的原始时钟SCK2切换为高频的倍频时钟SCK1。
以上，对本发明的实施方式进行了说明，但上述的实施方式为了使本发明容易理解，并不解释为限定本发明。本发明在不脱离其主旨的基础上，可变更/改变，并且也包括其等效物。

Claims (7)

1.一种集成电路，具备：
电源电压监视部，其监视从外部电源供给的第一电源电压的电平，判定从上述外部电源是否供给上述第一电源电压；
时钟选择部，其被供给第一频率的第一时钟以及具有比上述第一频率低的第二频率的第二时钟，当由上述电源电压监视部判定为供给上述第一电源电压的情况下，选择输出上述第一时钟，当由上述电源电压监视部判定为没有供给上述第一电源电压的情况下，选择输出上述第二时钟；和
处理器，其接收上述时钟选择部输出的上述第一时钟或上述第二时钟中任一方的供给而进行工作，并且控制上述集成电路的工作，
该集成电路被施加上述外部电源或用于供给电平比上述第一电源电压低的第二电源电压的内部电源中的任一方而进行工作，
上述电源电压监视部，
按照当判定为供给上述第一电源电压的情况下，应施加上述第一电源电压，当判定为没有供给上述第一电源电压的情况下，应施加上述第二电源电压的方式进行控制。
2.根据权利要求1所述的集成电路，其特征在于，
上述外部电源由可进行数据通信、且可供给上述第一电源电压的接口来供给。
3.根据权利要求1所述的集成电路，其特征在于，
该集成电路还具备PLL电路，该PLL电路基于上述第二时钟生成上述第一时钟。
4.根据权利要求1所述的集成电路，其特征在于，
上述电源电压监视部，当开始供给上述第一电源电压时，在电源电压变化后切换上述时钟选择部中的选择，当结束上述第一电源电压的供给时，在电源电压的变化之前切换上述时钟选择部中的选择。
5.根据权利要求1或3所述的集成电路，其特征在于，
该集成电路还具备对数字数据进行解码处理的数字信号处理电路，该数字信号处理电路按照上述电源电压监视部所选择控制的上述第一电源电压或上述第二电源电压中的任一方而进行工作。
6.一种信号处理装置，具备根据权利要求5所述的集成电路，其特征在于，
该信号处理装置还具备电源电压选择部，该电源电压选择部与上述外部电源及上述内部电源连接，根据上述电源电压监视部的判定结果，输出上述第一电源电压或上述第二电源电压中任一方，
上述集成电路按照上述电源电压选择部所输出的上述第一电源电压或上述第二电源电压中任一方而进行工作。
7.根据权利要求6所述的信号处理装置，其特征在于，
该信号处理装置还具备保存上述数字数据的非易失性存储器，
上述数字信号处理电路，将保存在上述非易失性存储器中的上述数字数据读出并进行解码处理。
CN2007100857448A 2006-03-23 2007-03-08 集成电路以及采用该集成电路的信号处理装置 Expired - Fee Related CN101042610B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006080796 2006-03-23
JP2006080796A JP4669803B2 (ja) 2006-03-23 2006-03-23 集積回路及びそれを用いた信号処理装置
JP2006-080796 2006-03-23

Publications (2)

Publication Number Publication Date
CN101042610A CN101042610A (zh) 2007-09-26
CN101042610B true CN101042610B (zh) 2010-04-21

Family

ID=38557925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100857448A Expired - Fee Related CN101042610B (zh) 2006-03-23 2007-03-08 集成电路以及采用该集成电路的信号处理装置

Country Status (5)

Country Link
US (1) US7664973B2 (zh)
JP (1) JP4669803B2 (zh)
KR (1) KR100972271B1 (zh)
CN (1) CN101042610B (zh)
TW (1) TW200809485A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010151261A1 (en) * 2009-06-25 2010-12-29 Hewlett-Packard Development Company, L.P. Systems and methods for delivering power
TWI428750B (zh) * 2010-12-30 2014-03-01 Via Tech Inc 處理裝置及操作系統
JP2012163446A (ja) * 2011-02-07 2012-08-30 Kawamura Electric Inc 電流測定器
US9037892B2 (en) 2011-04-13 2015-05-19 International Business Machines Corporation System-wide power management control via clock distribution network
US8724281B2 (en) * 2012-04-25 2014-05-13 Apple Inc. Techniques for detecting removal of a connector
US8891216B2 (en) 2012-04-25 2014-11-18 Apple Inc. Techniques for detecting removal of a connector
US9032117B2 (en) * 2013-07-10 2015-05-12 Cisco Technology, Inc. Active cable with display
CN110083221A (zh) * 2014-06-09 2019-08-02 威盛电子股份有限公司 电子装置及音频播放方法
KR102576430B1 (ko) * 2016-11-18 2023-09-08 삼성전자주식회사 인터페이스 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0497408A (ja) * 1990-08-15 1992-03-30 Fujitsu Ltd 可搬形情報処理装置
US5524249A (en) * 1994-01-27 1996-06-04 Compaq Computer Corporation Video subsystem power management apparatus and method
US5991883A (en) * 1996-06-03 1999-11-23 Compaq Computer Corporation Power conservation method for a portable computer with LCD display
US6178514B1 (en) * 1998-07-31 2001-01-23 Bradley C. Wood Method and apparatus for connecting a device to a bus carrying power and a signal
JP2000122756A (ja) * 1998-10-19 2000-04-28 Fujitsu Ltd 電子機器
JP2001184147A (ja) * 1999-12-27 2001-07-06 Sanyo Electric Co Ltd 携帯電子機器
JP3819658B2 (ja) 1999-12-27 2006-09-13 三洋電機株式会社 共通シリアルバスコネクターを具えた携帯電子機器
US6631474B1 (en) * 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
JP2003029885A (ja) 2001-07-17 2003-01-31 Sony Corp 電源供給システム及び電子機器
JP3842609B2 (ja) * 2001-10-22 2006-11-08 株式会社東芝 Ｉｃカード用ｌｓｉ，ｉｃカード及びｉｃカードの動作方法
US7076674B2 (en) * 2001-12-19 2006-07-11 Hewlett-Packard Development Company L.P. Portable computer having dual clock mode
JP2003256073A (ja) * 2002-03-04 2003-09-10 Sony Corp 情報処理装置および方法、並びにプログラム
JP2004070805A (ja) * 2002-08-08 2004-03-04 Fujitsu Ltd 内部電源電圧が制御される半導体集積回路
US7013396B2 (en) * 2002-09-26 2006-03-14 Intel Corporation Circuit for enabling dual mode safe power-on sequencing
JP2005250943A (ja) 2004-03-05 2005-09-15 Fujitsu Ltd インタフェース手段を介して電源供給可能な外部接続機器および処理装置
JP5016783B2 (ja) 2004-08-11 2012-09-05 株式会社東芝 情報処理装置およびその電源制御方法

Also Published As

Publication number Publication date
TWI338833B (zh) 2011-03-11
KR100972271B1 (ko) 2010-07-23
US7664973B2 (en) 2010-02-16
US20070229122A1 (en) 2007-10-04
CN101042610A (zh) 2007-09-26
JP4669803B2 (ja) 2011-04-13
KR20070096844A (ko) 2007-10-02
JP2007257290A (ja) 2007-10-04
TW200809485A (en) 2008-02-16

Similar Documents

Publication Publication Date Title
CN101042610B (zh) 集成电路以及采用该集成电路的信号处理装置
CN100593770C (zh) 集成电路以及使用了该集成电路的信号处理装置
KR101504104B1 (ko) 역 로컬 데이터 전송 접속을 통하여 전력을 제공하는 시스템 및 방법
CN101728859B (zh) 移动终端间电池共享的系统、方法及移动终端
KR20120101699A (ko) 장치 충전 동안의 슬리프 모드와 정상 모드 간의 토글링 시에 감소된 전력 소모를 갖는 전력 컨버터
TW201234184A (en) Adaptive USB charging method and system
JP2004192350A (ja) コンピュータ装置、電力管理方法、およびプログラム
CN111338867A (zh) 一种Type-C接口测试系统、方法、装置及介质
CN103247832B (zh) 一种充电方法及电子设备
CN105098890A (zh) 充电数据线及充电器
CN101202458A (zh) 电源供电电路
JP6922291B2 (ja) 制御装置、受電装置、受電用制御システム、電子機器及び無接点電力伝送システム
CN101246735A (zh) 可携式存储装置
CN108767344A (zh) 一种智能音响电池供电的优化方法及装置
CN204858641U (zh) 充电数据线及充电器
JP2018157680A (ja) 制御装置、受電装置、受電用制御システム、電子機器及び無接点電力伝送システム
KR20110015742A (ko) 유에스비 인터페이스를 이용한 전원 공급 방법 및 이를 이용하는 휴대 단말기
JP4407381B2 (ja) 電子機器および電源切り換え方法
JP2011022669A (ja) 画像形成装置及び情報処理システム
JP2023040804A (ja) ポートコントローラ、電子機器
KR20020067733A (ko) 휴대용 단말기를 위한 데이터 로드 및 충전 장치
CN116501155A (zh) 一种供电方法及连接设备
CN113922491A (zh) 一种电子设备及供电方法
CN114204652A (zh) 电源供应装置及其控制方法
KR20060027189A (ko) 배터리의 충전제어회로 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100421

CF01 Termination of patent right due to non-payment of annual fee