JP3842609B2 - Icカード用lsi,icカード及びicカードの動作方法 - Google Patents
Icカード用lsi,icカード及びicカードの動作方法 Download PDFInfo
- Publication number
- JP3842609B2 JP3842609B2 JP2001323881A JP2001323881A JP3842609B2 JP 3842609 B2 JP3842609 B2 JP 3842609B2 JP 2001323881 A JP2001323881 A JP 2001323881A JP 2001323881 A JP2001323881 A JP 2001323881A JP 3842609 B2 JP3842609 B2 JP 3842609B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- power supply
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
- G06K19/0715—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including means to regulate power transfer to the integrated circuit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
Description
【発明の属する技術分野】
本発明は、ICカードやSIMカード等の低電源電圧状態における誤動作を防止するためのICカード用LSI,ICカード及びICカードの動作方法に関する。
【0002】
【従来の技術】
近年、LSIの製造プロセスの微細化(プロセスシュリンク)に伴い、LSIの低電源電圧化が進行している。ICカードやSIMカード(携帯情報端末で使用されるICカード)では、電源電圧が5Vおよび3Vの規格に加え、さらに1.8Vのものが規格化され始めている。このように、外部電源電圧の低下が進むにつれ、ICカードやSIMカード等に使用されるLSIは、幅広い電源電圧への対応が要求されてきている。
【0003】
【発明が解決しようとする課題】
しかしながら、5V、3V、1.8V等の複数の電源電圧の規格に対応した従来のICカードやSIMカード等に内蔵されたLSIは、特定の電源電圧に対して設けられた1つのクロック周波数に対して最適動作するように設計されている。しかし、LSIを構成する半導体論理回路は、一般に電源電圧が低下すれば、その動作速度が遅くなる特性を有している。したがって通常よりも低い電源電圧が外部回路から供給された場合には、ICカードを構成しているLSIの動作速度が低下するのでロジック動作が不安定となり誤動作を生じるという問題があった。
【0004】
また、電源投入後や低消費電力モード(スリープモード)の復帰後などの電源電圧の立ち上がり時においては、特に、外部電源電圧が低い状態(異常時処理系)においては、LSIの内部回路が論理不確定となり動作が不安定となるという問題があった。これは、LSIに集積化されたレギュレータ(一定電圧生成回路)の動作が安定する前に、LSI内部の各回路ブロックが同時に動作し始めるため、急に大きな消費電力が必要となり、レギュレータの出力動作が低下するためである。
【0005】
そこで、本発明は上記問題に鑑みてなされたもので、電源電圧の状態に応じてICの内部回路の動作を安定させることを可能とするICカード用LSI,ICカード及びICカードの動作方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明の第1の特徴は、外部電源電圧の電位レベルを検出し、基準電圧との比較結果を検知信号として出力する電源電圧検出回路、検知信号を検出し、ステータス信号及び割り込み信号を出力し、動作制御信号に応じてクロック選択信号を出力するシステムコントロール回路、ステータス信号及び割り込み信号に応じて動作制御信号をシステムコントロール回路に出力するCPU、原始クロック信号から複数のクロック信号を生成するクロック生成回路、クロック選択信号に応じて複数のクロック信号の中から1つのクロック信号を選択し、システムクロック信号として出力するクロック選択回路を備えるICカード用LSIを提供することである。
【0007】
さらに、本発明の第1の特徴において、ICカード用LSIのクロック選択回路は、外部リセット信号により複数のクロック信号のうち最低周波数のクロック信号を選択し、システムクロック信号としてシステムコントロール回路に出力することが好ましい。
【0008】
本発明の第1の特徴に係るICカード用LSIによれば、電源電圧の状態、すなわち、電源電圧が上がった場合又は下がった場合に応じてその電源電圧に対して最適な周波数のクロック信号を選択し、その最適な周波数のクロック信号によりシステム全体を動作させることができる。また、電源電圧に応じて最適なクロック信号でIC内部を動作させることができるので、IC内部の誤動作を防ぎ、かつ、より低電圧動作を実現することができる。
【0009】
本発明の第2の特徴は、複数の回路ブロック、正規定電圧より高い第1の外部電源電圧が供給された場合、正規定電圧をレギュレータ出力電圧として出力し、正規定電圧より低い第2の外部電源電圧が供給された場合、第2の外部電源電圧をレギュレータ出力電圧として出力するレギュレータ、第2の外部電源電圧が印加された時に、レギュレータ出力電圧が第2の外部電源電圧よりも低いしきい値電圧を超えるまで論理”0”で、しきい値を超えたとき、論理”1”となる内部リセット信号を出力するパワーオンリセット回路、内部リセット信号と外部リセット信号との論理積を演算し、システムリセット信号として出力する論理回路、システムリセット信号を入力し、低消費電力モード信号を出力するCPU、内部リセット信号と低消費電力モード信号を入力し、立ち上がりのタイミングの異なる論理”1”のイネーブル信号を順次出力して複数の回路ブロックを順次起動する順次起動回路を備えるICカード用LSIを提供することである。
【0010】
また、本発明の第2の特徴において、順次起動回路は、内部リセット信号及び低消費電力モード信号が共に論理”1”の場合にイネーブル信号を順次出力することが好ましい。
【0011】
さらに、本発明の第2の特徴において、ICカード用LSIは、レギュレータ出力電圧を検出し、基準電圧との比較結果を検知信号として出力する電源電圧検出回路、検知信号を検出し、ステータス信号及び割り込み信号を出力し、動作制御信号に応じてクロック選択信号を出力するシステムコントロール回路、原始クロック信号から複数のクロック信号を生成するクロック生成回路、クロック選択信号に応じて複数のクロック信号の中から1つのクロック信号を選択し、システムクロック信号としてシステムコントロール回路に出力するクロック選択回路とを更に備え、CPUは更にステータス信号及び割り込み信号に応じて動作制御信号をシステムコントロール回路に出力することが好ましい。そして、クロック選択回路は、外部リセット信号により複数のクロック信号のうち最低周波数のクロック信号を選択し、システムクロック信号として出力することが望ましい。
【0012】
また更に、本発明の第2の特徴において、ICカード用LSIは、外部電源電圧の電位レベルを検出し、基準電圧との比較結果を検知信号として出力する電源電圧検出回路、検知信号を検出し、ステータス信号及び割り込み信号を出力し、動作制御信号に応じてクロック選択信号を出力するシステムコントロール回路、原始クロック信号から複数のクロック信号を生成するクロック生成回路、クロック選択信号に応じて複数のクロック信号の中から1つのクロック信号を選択し、システムクロック信号として出力するクロック選択回路とを更に備え、CPUは更にステータス信号及び割り込み信号に応じて動作制御信号をシステムコントロール回路に出力することが好ましい。そして、クロック選択回路は、外部リセット信号により複数のクロック信号のうち最低周波数のクロック信号を選択し、システムクロック信号として出力することが望ましい。
【0013】
本発明の第2の特徴に係るICカード用LSIによれば、外部電源電圧が低い場合、例えば、電源投入後および低消費電力モード復帰後において、内部回路の動作を安定させることができる。
【0014】
本発明の第3の特徴は、カード基板、このカード基板に搭載された、原始クロック信号から複数のクロック信号を生成する手段、及び複数のクロック信号の中から外部電源電圧の電位レベルに応じて1つのクロック信号を選択する手段とを有するLSI、このカード基板に搭載された外部端子、この外部端子とLSIチップ上のパッドとを接続するカード基板上に設けられた基板配線、LSIチップ、カード基板、基板配線及び外部端子の一部を被覆するカバーフィルムを備えるICカードを提供することである。
【0015】
本発明の第3の特徴に係るICカードによれば、5V、3V、1.8V等の複数の電源電圧の規格に応じて内部回路の動作を安定させることができ、誤動作を回避することが可能となる。
【0016】
本発明の第4の特徴は、カード基板、このカード基板に搭載された、複数の回路ブロックと、正規定電圧より低い外部電源電圧が供給された場合、出力電圧を時間と共に上昇させるレギュレータと、このレギュレータの出力が外部電源電圧よりも低いしきい値電圧に到達すると立ち上がりのタイミングの異なる論理”1”のイネーブル信号を順次出力して複数の回路ブロックを順次起動する手段とを有するLSI、このカード基板に搭載された外部端子、この外部端子とLSIチップ上のパッドとを接続するカード基板上に設けられた基板配線、LSIチップ、カード基板、基板配線及び外部端子の一部を被覆するカバーフィルムを備えるICカードを提供することである。
【0017】
また、本発明の第4の特徴において、ICカードのLSIは、更に原始クロック信号から複数のクロック信号を生成する手段、及び複数のクロック信号の中から外部電源電圧の電位レベルに応じて1つのクロック信号を選択する手段とを備えることが好ましい。
【0018】
本発明の第4の特徴に係るICカードによれば、5V、3V、1.8V等の複数の電源電圧の規格に応じて安定した定電圧を内部回路に供給できるので誤動作を回避することが可能となる。
【0019】
本発明の第5の特徴は、原始クロック信号から複数のクロック信号を生成するステップ、外部回路より供給された外部電源電圧の電位レベルを検出し、基準電圧との比較結果を検知信号として出力するステップ、検知信号を検出し、ステータス信号及び割り込み信号を出力するステップ、ステータス信号及び割り込み信号に応じて動作制御信号を出力するステップ、動作制御信号に応じてクロック選択信号を出力するステップ、クロック選択信号に応じて複数のクロック信号の中から1つのクロック信号を選択し、システムクロック信号として出力するステップを備えるICカードの動作方法を提供することである。
【0020】
本発明の第5の特徴に係るICカードの動作方法によれば、電源電圧の状態に応じて最適な周波数のクロック信号を選択し、その最適な周波数のクロック信号によりシステム全体を動作させることができるので、IC内部の誤動作を防ぎ、かつ、より低消費電力の電圧動作を実現することが可能となる。
【0021】
本発明の第6の特徴は、外部回路から供給された外部電源電圧を正規定電圧と比較するステップ、正規定電圧より低い外部電源電圧が印加された時に、LSIチップ上の複数の回路ブロックを駆動するレギュレータ出力を時間と共に増大させるステップ、レギュレータ出力電圧が外部電源電圧よりも低い所定のしきい値電圧に到達した場合、立ち上がりの異なるイネーブル信号を順次出力して複数の回路ブロックを順次起動するステップを備えるICカードの動作方法を提供することである。
【0022】
また、本発明の第6の特徴において、ICカードの動作方法は、更に、原始クロック信号から複数のクロック信号を生成するステップ、外部回路より供給された外部電源電圧の電位レベルを検出し、基準電圧との比較結果を検知信号として出力するステップ、検知信号を検出し、ステータス信号及び割り込み信号を出力するステップ、ステータス信号及び割り込み信号に応じて動作制御信号を出力するステップ、動作制御信号に応じてクロック選択信号を出力するステップ、クロック選択信号に応じて複数のクロック信号の中から1つのクロック信号を選択し、システムクロック信号として出力するステップを備えることが好ましい。
【0023】
本発明の第6の特徴に係るICカードの動作方法によれば、外部電源電圧が低い場合、安定した定電圧を各回路内部に供給できるので内部回路(回路ブロック)の動作を安定させることが可能となる。
【0024】
【発明の実施の形態】
次に、図面を参照して、本発明の第1乃至第4の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分は同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【0025】
(ICカード)
図9は、本発明の実施の形態に係るICカードの一実施例を示す構成図である。 図9に示すように、カード基板56には、本発明の実施の形態に係るICカード用LSIチップ55が搭載されている。LSIチップ55の周辺部にはクロック(CLOCK)端子パッド1、リセット(RESET)端子パッド2、電源(VDD)端子パッド3、接地(GND)端子パッド4、入出力(I/O)端子パッド5の各端子パッド(ボンディングパッド)が配置されている。これらの各ボンディングパッド1,2,3,4,5は、カード基板50上に設けられた基板配線561,562,・・・,565に、それぞれボンディングワイヤ567,572,・・・,575を介して接続されている。また、LSIチップ55には、クロック生成回路7、クロック選択回路8、電源電圧検出回路9、パワーオンリセット回路10、順次起動回路11、レギュレータ12、論理回路13、CPU20、システムコントロール回路21、ROM40、RAM41、アナログ回路A31、アナログ回路B32、アナログ回路C33、不揮発性メモリ42等の各回路ブロックが集積化されている。なお、LSIチップ55内部の各回路の詳細については後述する。カード基板50には、LSIチップ55の各端子パッドに対応して、クロック(CLOCK)端子581、リセット(RESET)端子582、電源(VDD)端子583、接地(GND)端子584、入出力(I/O)端子585がそれぞれ基板配線561,562,・・・,565の終端部に、リード端子として形成されている。このリード端子581,582,・・・,585を外部装置(リーダ・ライタ)60に直接接触させることによりデータ等の入出力および外部電源電圧の入力などを行う。LSIチップ55の各外部端子パッドと基板配線561,562,・・・,565との接続は、ボンディングワイヤ571,572,・・・,575以外の半田ボールやバンプ等の接続に置き換えることができる。
【0026】
図10は、図9で説明したICカードの断面図の一例を示す。カード基板50の一面側には、スペーサ51が接着されている。スペーサ51は、LSIチップ55の入るくり抜き部を有し、LSIチップ55は、このスペーサ51のくり抜き部の内部においてカード基板50に接着されている。そして、ICカードは、LSIチップ55を搭載したカード基板50にスペーサ51を挟んで、その両面側をそれぞれ上部カバーフィルム52と下部カバーフィルム53により覆われている。図10は一例であり、他の構造でも構わないことは勿論である。
【0027】
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係るICカード用LSIのLSIチップ55の内部の構成を示す図である。図1に示すように、本発明の第1の実施の形態に係るLSIチップ(以下において、単に「LSI」と言う)55は、電源端子パッド3に印加される外部電源電圧の電位レベルを検出し、基準電圧との比較結果を検知信号S1として出力する電源電圧検出回路9、検知信号S1を検出し、ステータス信号S2及び割り込み信号S3を出力し、動作制御信号S4に応じてクロック選択信号S5を出力するシステムコントロール回路21、ステータス信号S2及び割り込み信号S3に応じて動作制御信号S4を出力するCPU(中央処理制御回路)20、原始クロック信号S6から複数のクロック信号S7a,S7b,S7cを生成するクロック生成回路7、クロック選択信号8に応じて複数のクロック信号S7a,S7b,S7cの中から1つのクロック信号を選択し、システムクロック信号S8として出力するクロック選択回路8を少なくとも備えている。
【0028】
さらに、図1に示すように、本発明の第1の実施の形態に係るICカード用LSIには、外部装置との接触インターフェースであるクロック(CLOCK)端子パッド1、リセット(RESET)端子パッド2、電源(VDD)端子パッド3、接地(GND)端子パッド4、入出力(I/O)端子パッド5の各端子パッド(ボンディングパッド)が備えられている。クロック端子パッド1には外部装置60から原始クロック信号S6が供給される。この原始クロック信号S6は、クロック端子パッド1に接続されたクロック生成回路7に送られる。図1においてリセット端子パッド2からの信号径路を省略しているが、リセット端子パッド2からLSI内部の各回路ブロック20,21,40,41,42,30,・・・に接続する表面配線が形成されている。リセット端子パッド2を介して各回路ブロック20,21,・・・のリセットを行うためのリセット信号が送られる。電源端子パッド3と接地端子パッド4との間には、外部電源15からの電圧が供給され、LSI内部に電源電圧を供給する。入出力端子パッド5への接続関係の図示を省略しているが、入出力端子パッド5を介してLSI内部の各回路ブロックに対して、外部装置とのデータの入出力などを行う。クロック生成回路7は、クロック端子パッド1から入力される原始クロック信号S6から複数のクロック信号S7a,S7b,S7cを生成する回路ブロックである。クロック選択回路8は、クロック生成回路7に接続され、クロック生成回路7で生成された複数のクロック信号S7a,S7b,S7cから1つのクロック信号を選択する回路ブロックである。電源電圧検出回路9は、電源端子パッド3に接続され、外部電源から印加された電圧を検出し、検出した電圧を検知信号S1として出力する回路ブロックである。電源電圧検出回路9は、1つ又は複数の電圧を検出することが可能である。システムコントロール回路21は、CPU20、クロック選択回路8、電源電圧検出回路9、アナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックに接続され、各種信号の制御処理を行う回路ブロックである。アナログ回路30は、アンプ(増幅器)等のアナログの回路ブロックである。ROM31は、CPU20において実行されるプログラムを格納しているプログラムメモリ等として機能する。RAM32は、CPU20におけるプログラム実行処理中に利用されるデータ等を格納したり、作業領域として利用されるデータメモリ等として機能する。CPU20は、LSIの処理を実行する処理制御装置であり、ステータス信号S2により電源電圧の状態(ステータス)を検知することが可能である。また、CPU20は、割り込み信号S3により進行中の処理を中断し、割り込み処理を行うことが可能である。さらに、割り込み処理により動作制御信号S4を変更することも可能である。さらに、CPU20は、クロック生成回路7、クロック選択回路8、電源電圧検出回路9、システムコントロール回路21、アナログ回路30、ROM40、RAM41、不揮発性メモリ42等の入出力をそれぞれ制御する制御手段も備える。
【0029】
次に、本発明の第1の実施の形態に係るICカード用LSI55の処理動作について説明する。本発明の第1の実施の形態に係るICカード用LSI55においては、電源電圧をVDDとし、基準電圧をV1、V2(V1<V2)として説明する。
【0030】
(イ)まず、外部装置60の外部電源15からの電源電圧VDDが、VDD端子583、基板配線563,ボンディングワイヤ573を介して電源(VDD)端子パッド3に供給され(図9参照)、電源端子パッド3に電源電圧VDDが印加される。
【0031】
(ロ)次に、電源電圧検出回路9は、電源端子パッド3における電源電圧VDDの電位レベルを検出すると、電源電圧VDDを基準電圧V1、V2と比較し、その比較結果を検知信号S1としてシステムコントロール回路21に対して出力する。ここで出力される検知信号S1は、例えば、V2>VDD>V1であるかを否かを示す信号と、VDD>V2であるか否かを示す信号である。
【0032】
(ハ)一方、クロック生成回路7は、クロック端子パッド1より入力される原始クロック信号S6から複数のクロック信号S7a,S7b,S7cを生成し、そのクロック信号S7a,S7b,S7cをクロック選択回路8に対して出力する。ここで、本発明の第1の実施の形態に係るICカード用LSIにおいては、生成される複数のクロック信号S7a,S7b,S7cの周波数をそれぞれf1、f2、f3とし、周波数の大小関係をf1<f2<f3とする。クロック選択回路8は、クロック生成回路7で生成された複数のクロック信号S7a,S7b,S7c(それぞれ、周波数f1、f2、f3)の中から、システムコントロール回路21から入力されるクロック選択信号S5に応じて、1つのクロック信号を選択する。そして、その選択したクロック信号をシステムクロック信号S8としてCPU20及びシステムコントロール回路21に送り、システムコントロール回路21を経由して更にアナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックに対して出力する。なお、クロック選択回路8は、リセット端子パッド2を介して入力されるリセット信号によりリセットされた場合には最も低い周波数f1のクロック信号S7aを選択し、システムクロック信号S8としてCPU20、システムコントロール回路21に出力し、システムコントロール回路21は更にアナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックに対して出力する。
【0033】
(ニ)CPU20は、クロック選択回路8から入力されるシステムクロック信号S8に応じて、動作制御信号S4をシステムコントロール回路21に対して出力する。システムコントロール回路は、クロック選択回路8から入力されるシステムクロック信号S8に応じて処理動作を行う。
【0034】
(ホ)システムコントロール回路21は、電源電圧回路回路9から入力される検知信号S1により電源電圧の状態(ステータス)を検出し、その電源電圧の状態をステータス信号S2としてCPU20に対して出力する。また、システムコントロール回路21は、ステータスの変化時には、割り込み信号S3をCPU20に対して出力する。
【0035】
(ヘ)CPU20は、システムコントロール回路21から入力されるステータス信号S2により電源電圧の状態を検出すると、その電源電圧の状態に応じて、VDD>V2である場合には周波数f3のクロック信号S7cを、V2>VDD>V1である場合には周波数f2のクロック信号S7bを、VDD<V1である場合には周波数f1のクロック信号S7aを選択するようにシステムコントロール回路21に対して動作制御信号S4を出力する。また、CPU20は、システムコントロール回路21から入力される割り込み信号により電源電圧の変動を検出した場合には、クロック信号S7a(周波数f1)を選択するようにシステムコントロール回路21に対して動作制御信号S4を出力する。ここで、電源電圧が安定し、例えば、電源電圧の状態がV2>VDD>V1になった場合には、CPU20は、周波数f2のクロック信号S7bを選択するようにシステムコントロール回路21に対して動作制御信号S4を出力する。
【0036】
(ト)システムコントロール回路21は、CPU20から入力される動作制御信号S4に応じて、クロック選択信号S5をクロック選択回路8に対して出力する。また、システムコントロール回路21は、動作制御信号S4に応じて、動作状態制御信号S9をアナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックに対して出力する。
【0037】
(チ)アナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックは、システムコントロール回路21が出力する動作状態制御信号S9に応じて処理動作を行う。
【0038】
上記のような本発明の第1の実施の形態に係るICカード用LSIによれば、電源電圧の状態、すなわち、電源電圧が上がった場合又は下がった場合に応じてその電源電圧に対して最適な周波数のクロック信号を選択し、その最適な周波数のクロック信号によりシステム全体を動作させることが可能となる。また、電源電圧に応じて最適なクロック周波数でLSI内部の半導体能動素子を動作させることができるので、IC内部の誤動作を防ぎ、かつ、より低消費電力の電圧動作を実現することが可能となる。
【0039】
(第2の実施の形態)
図2に示すように、本発明の第2の実施の形態に係るICカード用LSI55は、第1の実施の形態において説明した図1と比べて、ICカード用LSI55がパワーオンリセット回路10、順次起動回路11、レギュレータ12を備えている点が異なる。一方、図2に示すICカード用LSI55はクロック生成回路7、クロック選択回路8、電源電圧検出回路9を備えていない点が、第1の実施の形態に係るICカード用LSIとは異なる。
【0040】
詳細には、図2に示すように、第2の実施の形態に係るICカード用LSI55は、半導体基板55及び、この半導体基板55上に配置された複数の回路ブロック20,21,31,32,33,40,41,42,・・・とから構成されている。レギュレータ12は、正規定電圧より高い外部電源電圧が供給された場合、この外部電源電圧から所定の正規定電圧を生成し、レギュレータ出力電圧として出力する。パワーオンリセット回路10は、正規定電圧より低い外部電源電圧が印加された時に、レギュレータ出力電圧が外部電源電圧よりも低い所定のしきい値電圧を超えるまで内部リセット信号S11を出力する。順次起動回路11は、レギュレータ出力電圧が所定のしきい値電圧を超えた場合、イネーブル信号を順次出力して回路ブロックを順次起動する。論理回路13は、内部リセット信号S11とリセット端子パッド2から入力される外部リセット信号S10との論理積をシステムリセット信号S12としてCPU20及びシステムコントロール回路21に出力する。
【0041】
さらに、図2に示すように、第2の実施の形態に係るICカード用LSI55には、外部装置60との信号径路の一部となるクロック(CLOCK)端子パッド1、リセット(RESET)端子パッド2、電源(VDD)端子パッド3、接地(GND)端子パッド4、入出力(I/O)端子パッド5の各端子パッド(ボンディングパッド)が備えられている。クロック端子パッド1は、LSI内部の各回路ブロック20,21,31,32,33,40,41,42,・・・に接続され、クロック信号をLSI内部の各回路ブロック20,21,・・・に供給する。リセット端子パッド2には、論理回路(アンド回路)13が接続されており、リセットを行うためのシステムリセット信号S12を生成する。電源端子パッド3及び接地端子パッド4との間には、外部電源15からの電圧が供給され(図9参照)、LSI内部に電源電圧を供給する。入出力端子パッド5には、LSI内部の各回路ブロックが接続されており、外部装置60とのデータの入出力などを行う。パワーオンリセット回路10は、レギュレータ12に接続されており、外部電源電圧を監視して電源電圧が印加された時(電源投入時)、内部リセット信号S11を発生する回路ブロックである。順次起動回路11は、パワーオンリセット回路10に接続されており、内部にカウンタを有しLSIチップ内部の各回路ブロックの処理動作を制御するロジック回路である。レギュレータ(一定電圧生成回路)12は、電源端子パッド3に接続されており、電源端子パッド3を介して供給された外部電源電圧をLSI55の内部の各回路ブロック20,21,31,32,・・・への電力供給用の定電圧に変換するための回路である。具体的には、入力された外部電源電圧を5Vの正規定電圧、あるいは3Vの正規定電圧等の出力電圧に変換し、これを出力する。論理回路(アンド回路)13は、リセット端子パッド2及びパワーオンリセット回路10に接続されており、リセット端子パッド3から入力される内部リセット信号S11と、パワーオンリセット回路から入力される外部リセット信号S10の論理積を生成する回路ブロックである。システムコントロール回路21は、順次起動回路11、レギュレータ(一定電圧生成回路)12、論理回路(アンド回路)13、CPU(中央処理制御装置)20、アナログ回路A31、アナログ回路B32、アナログ回路C33、ROM40、RAM41、不揮発性メモリ(EEPROMあるいはFRAM等)42の各回路ブロックに接続され、各種信号の制御処理を行う。アナログ回路A31、アナログ回路B32、アナログ回路C33は、アンプ(増幅器)等のアナログの回路ブロックである。ROM31は、CPU20において実行されるプログラムを格納しているプログラムメモリ等として機能する。RAM32は、CPU20におけるプログラム実行処理中に利用されるデータ等を格納したり、作業領域として利用されるデータメモリ等として機能する。CPU20は、LSIの処理を実行する処理制御装置である。CPU20は、パワーオンリセット回路10、順次起動回路11、レギュレータ(一定電圧生成回路)12、論理回路(アンド回路)13、システムコントロール回路21、アナログ回路A31、アナログ回路B32、アナログ回路C33、ROM40、RAM41、不揮発性メモリ42等の入出力をそれぞれ制御する制御手段も備える。
【0042】
次に、本発明の第2の実施の形態に係るICカード用LSI55の処理動作について説明する。ここでは、レギュレータ12が外部電源電圧VDDを受けて3Vの正規定電圧を生成する設計になっているという前提のもとで、異なる複数の電位レベルの外部電源電圧VDDが外部回路から供給された場合について説明する。
【0043】
図3は、レギュレータ12にレギュレータ12の正規定電圧である3V以上の外部電源電圧5Vが供給された場合のレギュレータ特性を示す図である。図3に示すように、レギュレータ12は、外部電源電圧5Vが投入されると、外部電源電圧に追従して(数μs以下)レギュレータ出力として正規定電圧(3V)を生成する。
【0044】
一方、図4は、レギュレータ12に正規定電圧の3V以下の外部電源電圧1.8Vが供給された場合のレギュレータ特性を示す図である。図4に示すように、レギュレータ12は、外部電源電圧1.8Vが投入されると、供給された外部電源電圧を外部依存定電圧(1.8V)として、そのまま出力する。このとき、図4に示すように、レギュレータ出力は時間と共に徐々に増大するが、外部依存定電圧である1.8Vの一定値にレギュレータ出力電圧が安定するまで、若干の時間(数10μs〜1ms)を要する。図3に示す外部電源電圧が正規定電圧(3V)よりも高い場合に比して、正規定電圧(3V)より外部電源電圧(1.8V)が低い場合には、レギュレータ12の出力の立ち上がりが遅い。
【0045】
第2の実施の形態では、このように正規定電圧より低い外部電源電圧が供給されたた場合において、電源投入後および低消費電力モード(スリープモード)復帰後の処理動作について以下にそれぞれ説明する。ここで、低消費電力モード(スリープモード)とは、内部回路の動作を停止状態して低消費電力化を図るようにするものである。
【0046】
(電源投入後の処理動作)
(イ)まず、外部電源15の電源電圧VDDがVDD端子583、基板配線563、ボンディングワイヤ573を介して電源(VDD)端子パッド3に供給され、電源端子パッド3に電源電圧VDDが印加される。
【0047】
(ロ)レギュレータ12は、電源端子パッド3における電源電圧VDDの電位レベルを検出すると、電源電圧VDDから所定の外部依存定電圧を生成するように時間と共に徐々に立ち上がり、レギュレータ出力電圧としてパワーオンリセット回路10に対して出力する。
【0048】
(ハ)パワーオンリセット回路10は、図5に示すように、電源電圧VDDが所定のしきい値電圧を超えるまで論理”0”の内部リセット信号S11を順次起動回路11及び論理回路(アンド回路)13に対して出力し、内部リセットを行う。一方、リセット(RESET)端子パッド2からは論理”1”の外部リセット信号S10が論理回路13に対して出力される。
【0049】
(ニ)論理回路13は、パワーオンリセット回路10より出力される内部リセット信号S11とリセット(RESET)端子パッド2より出力される外部リセット信号S10の論理積を取り、その結果をシステムリセット信号S12としてCPU20及びシステムコントロール回路21に対して出力する。
【0050】
(ホ)パワーオンリセット回路10において、レギュレータ12より出力されるレギュレータ出力電圧が所定のしきい値電圧を超えると、図5に示すように、パワーオンリセット回路10は、論理”1”の内部リセット信号S11を出力する。論理”1”の内部リセット信号S11は論理回路13に入力される。論理回路13は、論理”1”の外部リセット信号S10と論理”1”の内部リセット信号S11との論理積を取り、論理”1”のシステムリセット信号S12を出力する。論理”1”のシステムリセット信号S12は、CPU20およびシステムコントロール回路21に入力される。ここでは、低消費電力モードではないので、CPU20は、論理”1”の低消費電力モード信号S13を順次起動回路11に出力する。
【0051】
(ヘ)順次起動回路11は、低消費電力モード信号S13及び内部リセット信号S11を監視することで内部リセットが解除されたことを検出する。そして、順次起動回路11は、内部カウンタを用いて、図5に示すように、立ち上がりのタイミングの異なる論理”1”のイネーブル信号EN1,EN2,・・・EN5を順にCPU20、システムコントロール回路21、ROM40、RAM41、アナログ回路A31、アナログ回路B32、アナログ回路C33、不揮発性メモリ42等に出力し、各回路ブロックを順に起動していく。この結果、CPU20、システムコントロール回路21、ROM40、RAM41、アナログ回路A31、アナログ回路B32、アナログ回路C33、不揮発性メモリ42等の各回路ブロックは、それぞれ異なるタイミングで処理動作を開始し、電力を消費する。
【0052】
(低消費電力モード(スリープモード)復帰後の処理動作)
(イ)図6に示すように、内部リセット信号S11は論理”1”を維持しているものとする。このため、論理回路13は、論理”1”のシステムリセット信号S12をCPU20およびシステムコントロール回路21に出力している。
【0053】
(ロ)ここで、一定時間の低消費電力モードが解除され、CPU20が論理”1”の低消費電力モード信号S13を順次起動回路11に対して出力したとする。順次起動回路11は、低消費電力モード信号S13および内部リセット信号S11を監視することで低消費電力モードが解除されたことを検出する。
【0054】
(ハ)そして、順次起動回路11は、内部カウンタを用いて、図6に示すように、立ち上がりのタイミングの異なる論理”1”のイネーブル信号EN1,EN2,・・・EN5の順にCPU20、システムコントロール回路21、ROM40、RAM41、アナログ回路A31、アナログ回路B32、アナログ回路C33、不揮発性メモリ42等の各回路ブロックに出力し、各回路ブロックを一定の時間ずつずらしながら順に起動していく。この結果、CPU20、システムコントロール回路21、ROM40、RAM41、アナログ回路A31、アナログ回路B32、アナログ回路C33、不揮発性メモリ42等の各回路ブロックは、それぞれ異なるタイミングで処理動作を開始し、電力を消費する。
【0055】
上記のような本発明の第2の実施の形態に係るICカード用LSIによれば、外部電源電圧が低い場合、例えば、電源投入後および低消費電力モード復帰後において、一度に大消費電力を消費しないので、レギュレータの起動時の負担を低減できる。この結果、安定した定電圧を各回路内部に供給できるので内部回路(回路ブロック)の動作を安定させることが可能となる。
【0056】
(第3の実施の形態)
図7に示すように、本発明の第3の実施の形態に係るICカード用LSI55は、第1の実施の形態に係るICカード用LSI55と、第2の実施の形態に係るICカード用LSI55との組み合わせから構成される。
【0057】
詳細には、図7に示すように、第3の実施の形態に係るICカード用LSI55は、半導体基板55及び、この半導体基板55上に配置された複数の回路ブロック20,21,31,32,33,40,41,42,・・・とから構成されている。レギュレータ12は、正規定電圧より高い外部電源電圧が供給された場合、この外部電源電圧から所定の正規定電圧を生成し、レギュレータ出力電圧として出力する。電源電圧検出回路9は、レギュレータ出力電圧を検出し、基準電圧との比較結果を検知信号S1として出力する。パワーオンリセット回路10は、正規定電圧より低い外部電源電圧が印加された時に、レギュレータ出力電圧が外部電源電圧よりも低い所定のしきい値電圧を超えるまで内部リセット信号S11を出力する。順次起動回路11は、レギュレータ出力電圧が所定のしきい値電圧を超えた場合、イネーブル信号を順次出力して回路ブロックを順次起動する。論理回路13は、内部リセット信号S11とリセット端子パッド2から入力される外部リセット信号S10との論理積をシステムリセット信号S12としてCPU20及びシステムコントロール回路21に出力する。システムコントロール回路21は、検知信号S1を検出し、ステータス信号S2及び割り込み信号S3を出力し、動作制御信号S4に応じてクロック選択信号S5を出力する。CPU20は、ステータス信号S2及び割り込み信号S3に応じて動作制御信号S4を出力する。クロック生成回路7は、原始クロック信号S6から複数のクロック信号S7a,S7b,S7cを生成する。クロック選択回路8は、クロック選択信号S5に応じて複数のクロック信号の中から1つのクロック信号を選択し、システムクロック信号S8として出力する。
【0058】
さらに、図7に示すように、第3の実施の形態に係るICカード用LSI55には、外部装置60との信号径路の一部となるクロック(CLOCK)端子パッド1、リセット(RESET)端子パッド2、電源(VDD)端子パッド3、接地(GND)端子パッド4、入出力(I/O)端子パッド5の各端子パッド(ボンディングパッド)が備えられている。クロック端子パッド1には、クロック生成回路7が接続されており、原始クロック信号S6を生成する。リセット端子パッド2には、論理回路13が接続されており、リセットを行うための外部リセット信号S10を生成する。電源端子パッド3と接地端子パッド4との間には、外部電源15からの電圧が供給され(図9参照)、LSI内部に電源電圧を供給する。入出力端子パッド5への接続関係はの図示を省略しているが、入出力端子パッド5を介してLSI内部の各回路ブロックに対して、外部装置60とのデータの入出力などを行う。クロック選択回路8は、クロック生成回路7に接続され、クロック生成回路7で生成された複数のクロック信号S7a,S7b,S7cから1つのクロック信号を選択する回路ブロックである。電源電圧検出回路9は、レギュレータ12に接続され、外部電源から印加された電圧を検出し、検出した電圧を検知信号S1として出力する回路ブロックである。電源電圧検出回路9は、1つ又は複数の電圧を検出することが可能である。パワーオンリセット回路10は、レギュレータ10に接続されており、外部電源電圧を監視して電源電圧が印加された時(電源投入時)、内部リセット信号S11を発生する回路ブロックである。順次起動回路11は、パワーオンリセット回路10及び論理回路(アンド回路)13に接続されており、内部にカウンタを有しLSIチップ内部の各回路ブロックの処理動作を制御するロジック回路である。レギュレータ(一定電圧生成回路)12は、電源端子パッド3に接続されており、電源端子パッド3を介して供給された外部電源電圧をLSI55の内部の各回路ブロック20,21,31,32,・・・への電力供給用の定電圧に変換するための回路である。具体的には、入力された外部電源電圧を5Vの正規定電圧、あるいは3Vの正規定電圧等の一定電圧の出力電圧に変換し、これを出力する。論理回路(アンド回路)13は、リセット端子パッド2及びパワーオンリセット回路10に接続されており、リセット端子パッド3から入力される内部リセット信号S11と、パワーオンリセット回路から入力される外部リセット信号S10の論理積を生成する回路ブロックである。システムコントロール回路21は、クロック選択回路8、電源電圧検出回路9、順次起動回路11、レギュレータ(一定電圧生成回路)12、論理回路(アンド回路)13、CPU(中央処理制御装置)20、アナログ回路A31、アナログ回路B32、アナログ回路C33、ROM40、RAM41、不揮発性メモリ(EEPROMあるいはFRAM等)42の各回路ブロックに接続され、各種信号の制御処理を行う回路ブロックである。
【0059】
アナログ回路A31、アナログ回路B32、アナログ回路C33は、アンプ(増幅器)等のアナログの回路ブロックである。ROM31は、CPU20において実行されるプログラムを格納しているプログラムメモリ等として機能する。RAM32は、CPU20におけるプログラム実行処理中に利用されるデータ等を格納したり、作業領域として利用されるデータメモリ等として機能する。CPU20は、LSIの処理を実行する処理制御装置であり、ステータス信号S2により電源電圧の状態(ステータス)を検知することが可能である。また、CPU20は、割り込み信号S3により進行中の処理を中断し、割り込み処理を行うことが可能である。さらに、割り込み処理により動作制御信号S4を変更することも可能である。さらに、CPU20は、クロック生成回路7、クロック選択回路8、電源電圧検出回路9、パワーオンリセット回路10、順次起動回路11、レギュレータ(一定電圧生成回路)12、論理回路(アンド回路)13、システムコントロール回路21、アナログ回路A31、アナログ回路B32、アナログ回路C33、ROM40、RAM41、不揮発性メモリ42等の入出力をそれぞれ制御する制御手段も備える。
【0060】
以下、本発明の第3の実施の形態に係るICカード用LSI55の処理動作について説明する。本発明の第3の実施の形態に係るICカード用LSI55においては、電源電圧をVDDとし、基準電圧をV1、V2(V1<V2)として説明する。
【0061】
(イ)まず、外部電源15の電源電圧VDDがVDD端子583、基板配線563、ボンディングワイヤ573を介して電源(VDD)端子パッド3に供給され(図9参照)、電源端子パッド3に電源電圧VDDが印加される。低消費電力モードの復帰後である場合は、CPU20は、低消費電力モード信号S13を順次起動回路11に対して出力し、順次起動回路11を起動する。
【0062】
(ロ)レギュレータ12は、電源端子パッド3における電源電圧VDDの電位レベルを検出すると、電源電圧VDDから所定の外部依存定電圧を生成するように時間と共に徐々に立ち上がり、レギュレータ出力電圧としてパワーオンリセット回路10及び電源電圧検出回路9に対して出力する。
【0063】
(ハ)電源電圧検出回路9は、レギュレータ出力電圧の電位レベルを検出すると、レギュレータ出力電圧を基準電圧V1、V2と比較し、その比較結果を検知信号S1としてシステムコントロール回路21に対して出力する。
【0064】
(ニ)一方、パワーオンリセット回路10は、レギュレータ出力電圧が所定のしきい値電圧を超えるまで論理”0”の内部リセット信号S11を順次起動回路11及び論理回路(アンド回路)13に対して出力し、内部リセットを行う。一方、リセット(RESET)端子パッド2からは論理”1”の外部リセット信号S10が論理回路13に対して出力される。ここで、論理回路13は、パワーオンリセット回路10より出力される内部リセット信号S11とリセット(RESET)端子パッド2より出力される外部リセット信号S10の論理積を取り、その結果をシステムリセット信号S12としてCPU20及びシステムコントロール回路21に対して出力する。
【0065】
(ハ)パワーオンリセット回路10において、レギュレータ12より出力されるレギュレータ出力電圧が所定のしきい値電圧を超えると、論理”1”の内部リセット信号S11を出力する。論理”1”の内部リセット信号S11は論理回路13に入力される。論理回路13は、論理”1”の外部リセット信号S10と論理”1”の内部リセット信号S11との論理積を取り、論理”1”のシステムリセット信号S12を出力する。論理”1”のシステムリセット信号S12は、CPU20およびシステムコントロール回路21に入力される。ここでは、低消費電力モードではないので、CPU20は、論理”1”の低消費電力モード信号S13を順次起動回路11に出力する。
【0066】
(ニ)順次起動回路11は、低消費電力モード信号S13及び内部リセット信号S11を監視することで内部リセットが解除されたことを検出する。
【0067】
そして、順次起動回路11は、内部カウンタを用いて、立ち上がりのタイミングの異なる論理”1”のイネーブル信号EN1,EN2,・・・EN5を順にCPU20、システムコントロール回路21、ROM40、RAM41、アナログ回路A31、アナログ回路B32、アナログ回路C33、不揮発性メモリ42等に出力し、各回路ブロックを順次起動していく。
【0068】
(ホ)一方、クロック生成回路は、クロック(CLOCK)端子パッド1より入力される原始クロック信号S6から複数のクロック信号S7a,S7b,S7cを生成し、そのクロック信号S7a,S7b,S7cをクロック選択回路8に対して出力する。ここで、本発明の第3の実施の形態に係るICカード用LSIにおいては、生成される複数のクロック信号S7a,S7b,S7cの周波数をそれぞれf1、f2、f3とし、周波数の大小関係をf1<f2<f3とする。クロック選択回路8は、クロック生成回路7で生成された複数のクロック信号S7a,S7b,S7c(それぞれ、周波数f1、f2、f3)の中から、システムコントロール回路21から入力されるクロック選択信号S5に応じて、1つのクロック信号を選択する。そして、その選択したクロック信号をシステムクロック信号S8としてCPU20及びシステムコントロール回路21に送り、システムコントロール回路21を経由して更にアナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックに対して出力する。なお、クロック選択回路8は、リセット端子パッド2を介して入力されるリセット信号によりリセットされた場合には最も低い周波数f1のクロック信号S7aを選択し、システムクロック信号S8としてCPU20、システムコントロール回路21に出力し、システムコントロール回路21は更にアナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックに対して出力する。
【0069】
(ヘ)CPU20は、クロック選択回路8から入力されるシステムクロック信号S8に応じて、動作制御信号S4をシステムコントロール回路21に対して出力する。システムコントロール回路は、クロック選択回路8から入力されるシステムクロック信号S8に応じて処理動作を行う。
【0070】
(ト)システムコントロール回路21は、電源電圧回路回路9から入力される検知信号S1により電源電圧の状態(ステータス)を検出し、その電源電圧の状態をステータス信号S2としてCPU20に対して出力する。また、システムコントロール回路21は、ステータスの変化時には、割り込み信号S3をCPU20に対して出力する。
【0071】
(チ)CPU20は、システムコントロール回路21から入力されるステータス信号S2により電源電圧の状態を検出すると、その電源電圧の状態に応じて、VDD>V2である場合には周波数f3のクロック信号S7cを、V2>VDD>V1である場合には周波数f2のクロック信号S7bを、VDD<V1である場合には周波数f1のクロック信号S7aを選択するようにシステムコントロール回路21に対して動作制御信号S4を出力する。また、CPU20は、システムコントロール回路21から入力される割り込み信号により電源電圧の変動を検出した場合には、クロック信号S7a(周波数f1)を選択するようにシステムコントロール回路21に対して動作制御信号S4を出力する。ここで、電源電圧が安定し、例えば、電源電圧の状態がV2>VDD>V1になった場合には、CPU20は、周波数f2のクロック信号S7bを選択するようにシステムコントロール回路21に対して動作制御信号S4を出力する。
【0072】
(リ)システムコントロール回路21は、CPU20から入力される動作制御信号S4に応じて、クロック選択信号S5をクロック選択回路8に対して出力する。また、システムコントロール回路21は、動作制御信号S4に応じて、動作状態制御信号S9をアナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックに対して出力する。
【0073】
(ヌ)アナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックは、システムコントロール回路21が出力する動作状態制御信号S9に応じて処理動作を行う。
【0074】
上記のような本発明の第3の実施の形態に係るICカード用LSIによれば、外部電源電圧が低い場合、例えば、電源投入後および低消費電力モード復帰後において、一度に大消費電力を消費しないので、レギュレータの起動時の負担を低減できる。この結果、安定した定電圧を各回路内部に供給できるので内部回路(回路ブロック)の動作を安定させることができ、さらに、電源電圧の状態に応じて最適な周波数のクロック信号を選択し、その最適な周波数のクロック信号によりシステム全体を動作させることが可能となる。
【0075】
(第4の実施の形態)
図8に示すように、本発明の第4の実施の形態に係るICカード用LSI55は、第3の実施の形態に係るICカード用LSIにおいて説明した図7と比べて、電源電圧検出回路9が、電源(VDD)端子パッド3とレギュレータ12との間に接続されている点が異なる。
【0076】
図8に示すように、第4の実施の形態に係るICカード用LSI55は、半導体基板55、この半導体基板55上に配置された複数の回路ブロック20,21,31,32,33,40,41,42,・・・とから構成されている。電源電圧検出回路9は、電源端子パッド3に印加される外部電源電圧の電位レベルを検出し、基準電圧との比較結果を検知信号S1として出力する。レギュレータ12は、正規定電圧より高い外部電源電圧が供給された場合、この外部電源電圧から所定の正規定電圧を生成し、レギュレータ出力電圧として出力する。パワーオンリセット回路10は、正規定電圧より低い外部電源電圧が印加された時に、レギュレータ出力電圧が外部電源電圧よりも低い所定のしきい値電圧を超えるまで内部リセット信号S11を出力する。順次起動回路11は、レギュレータ出力電圧が所定のしきい値電圧を超えた場合、イネーブル信号を順次出力して回路ブロックを順次起動する。論理回路13は、内部リセット信号S11とリセット端子パッド2から入力される外部リセット信号S10との論理積をシステムリセット信号S8としてCPU20及びシステムコントロール回路21に出力する。システムコントロール回路21は、検知信号S1を検出し、ステータス信号S2及び割り込み信号S8を出力し、動作制御信号S4に応じてクロック選択信号S5を出力する。CPU20は、ステータス信号S2及び割り込み信号S3に応じて動作制御信号S4を出力する。クロック生成回路7は、原始クロック信号S6から複数のクロック信号S7a,S7b,S7cを生成する。クロック選択回路5は、クロック選択信号S5に応じて複数のクロック信号S7a,S7b,S7cの中から1つのクロック信号を選択し、システムクロック信号S8として出力する。
【0077】
以下、本発明の第4の実施の形態に係るICカード用LSIの処理動作について説明する。本発明の第4の実施の形態に係るICカード用LSIにおいては、電源電圧をVDDとし、基準電圧をV1、V2(V1<V2)として説明する。
【0078】
(イ)まず、外部電源15の電源電圧VDDがVDD端子583、基板配線563、ボンディングワイヤ573を介して電源(VDD)端子パッド3に供給され(図9参照)、電源端子パッド3に電源電圧VDDが印加される。低消費電力モードの復帰後である場合は、CPU20は、低消費電力モード信号S13を順次起動回路11に対して出力し、順次起動回路11を起動する。
【0079】
(ロ)次に、電源電圧検出回路9は、電源端子パッド3における電源電圧VDDの電位レベルを検出すると、電源電圧VDDを基準電圧V1、V2と比較し、その比較結果を検知信号S1としてレギュレータ12を介してシステムコントロール回路21に対して出力する。ここで出力される検知信号S1は、例えば、V2>VDD>V1であるかを否かを示す信号と、VDD>V2であるか否かを示す信号である。
【0080】
(ハ)レギュレータ12は、電源電圧VDDを検出すると、電源電圧VDDから所定の外部依存定電圧を生成するように時間と共に徐々に立ち上がり、レギュレータ出力電圧としてパワーオンリセット回路10及び電源電圧検出回路9に対して出力する。
【0081】
(ニ)一方、パワーオンリセット回路10は、レギュレータ出力電圧が所定のしきい値電圧を超えるまで論理”0”の内部リセット信号S11を順次起動回路11及び論理回路(アンド回路)13に対して出力し、内部リセットを行う。一方、リセット(RESET)端子パッド2からは論理”1”の外部リセット信号S10が論理回路13に対して出力される。ここで、論理回路13は、パワーオンリセット回路10より出力される内部リセット信号S11とリセット(RESET)端子パッド2より出力される外部リセット信号S10の論理積を取り、その結果をシステムリセット信号S12としてCPU20及びシステムコントロール回路21に対して出力する。
【0082】
(ホ)パワーオンリセット回路10において、レギュレータ12より出力されるレギュレータ出力電圧が所定のしきい値電圧を超えると、論理”1”の内部リセット信号S11を出力する。論理”1”の内部リセット信号S11は論理回路13に入力される。論理回路13は、論理”1”の外部リセット信号S10と論理”1”の内部リセット信号S11との論理積を取り、論理”1”のシステムリセット信号S12を出力する。論理”1”のシステムリセット信号S12は、CPU20およびシステムコントロール回路21に入力される。ここでは、低消費電力モードではないので、CPU20は、論理”1”の低消費電力モード信号S13を順次起動回路11に出力する。
【0083】
(ヘ)順次起動回路11は、低消費電力モード信号S13及び内部リセット信号S11を監視することで内部リセットが解除されたことを検出する。そして、順次起動回路11は、内部カウンタを用いて、立ち上がりのタイミングの異なる論理”1”のイネーブル信号EN1,EN2,・・・EN5を順にCPU20、システムコントロール回路21、ROM40、RAM41、アナログ回路A31、アナログ回路B32、アナログ回路C33、不揮発性メモリ42等に出力し、各回路ブロックを順に起動していく。
【0084】
(ト)一方、クロック生成回路7は、クロック(CLOCK)端子パッド1より入力される原始クロック信号S6から複数のクロック信号S7a,S7b,S7cを生成し、そのクロック信号S7a,S7b,S7cをクロック選択回路8に対して出力する。ここで、本発明の第3の実施の形態に係るICカード用LSIにおいては、生成される複数のクロック信号S7a,S7b,S7cの周波数をそれぞれf1、f2、f3とし、周波数の大小関係をf1<f2<f3とする。クロック選択回路8は、クロック生成回路7で生成された複数のクロック信号S7a,S7b,S7c(それぞれ、周波数f1、f2、f3)の中から、システムコントロール回路21から入力されるクロック選択信号S5に応じて、1つのクロック信号を選択する。そして、その選択したクロック信号をシステムクロック信号S8としてCPU20及びシステムコントロール回路21に送り、システムコントロール回路21を経由して更にアナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックに対して出力する。なお、クロック選択回路8は、リセット端子パッド2を介して入力されるリセット信号によりリセットされた場合には最も低い周波数f1のクロック信号S7aを選択し、システムクロック信号S8としてCPU20、システムコントロール回路21に出力し、システムコントロール回路21は、アナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックに対して出力する。
【0085】
(チ)CPU20は、クロック選択回路8から入力されるシステムクロック信号S8に応じて、動作制御信号S4をシステムコントロール回路21に対して出力する。システムコントロール回路21及びアナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックは、クロック選択回路8から入力されるシステムクロック信号S8に応じて処理動作を行う。
【0086】
(リ)システムコントロール回路21は、電源電圧回路回路9から入力される検知信号S1により電源電圧の状態(ステータス)を検出し、その電源電圧の状態をステータス信号S2としてCPU20に対して出力する。また、システムコントロール回路21は、ステータスの変化時には、割り込み信号S3をCPU20に対して出力する。
【0087】
(ヌ)CPU20は、システムコントロール回路21から入力されるステータス信号S2により電源電圧の状態を検出すると、その電源電圧の状態に応じて、VDD>V2である場合には周波数f3のクロック信号S7cを、V2>VDD>V1である場合には周波数f2のクロック信号S7bを、VDD<V1である場合には周波数f1のクロック信号S7aを選択するようにシステムコントロール回路21に対して動作制御信号S4を出力する。また、CPU20は、システムコントロール回路21から入力される割り込み信号により電源電圧の変動を検出した場合には、クロック信号S7a(周波数f1)を選択するようにシステムコントロール回路21に対して動作制御信号S4を出力する。ここで、電源電圧が安定し、例えば、電源電圧の状態がV2>VDD>V1になった場合には、CPU20は、周波数f2のクロック信号S7bを選択するようにシステムコントロール回路21に対して動作制御信号S4を出力する。
【0088】
(ル)システムコントロール回路21は、CPU20から入力される動作制御信号S4に応じて、クロック選択信号S5をクロック選択回路8に対して出力する。また、システムコントロール回路21は、動作制御信号S4に応じて、動作状態制御信号S9をアナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックに対して出力する。
【0089】
(ヲ)アナログ回路30、ROM40、RAM41、不揮発性メモリ42等の各回路ブロックは、システムコントロール回路21が出力する動作状態制御信号S9に応じて処理動作を行う。
【0090】
上記のような本発明の第4の実施の形態に係るICカード用LSIによれば、外部電源電圧が低い場合、例えば、電源投入後および低消費電力モード復帰後において、一度に大消費電力を消費しないので、レギュレータの起動時の負担を低減できる。この結果、安定した定電圧を各回路内部に供給できるので内部回路(回路ブロック)の動作を安定させることができ、さらに、電源電圧の状態に応じて最適な周波数のクロック信号を選択し、その最適な周波数のクロック信号によりシステム全体を動作させることが可能となる。
【0091】
【発明の効果】
以上述べてきたように、本発明の実施の形態に係るICカード用LSI,ICカード及びICカードの動作方法によれば、電源電圧の状態に応じて内部回路の動作を安定させることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るICカード用LSIのLSIチップの内部の構成を示す図である。
【図2】本発明の第2の実施の形態に係るICカード用LSIのLSIチップの内部の構成を示す図である。
【図3】外部電源電圧5Vが供給された場合のレギュレータ特性を示す図である。
【図4】外部電源電圧1.8Vが供給された場合のレギュレータ特性を示す図である。
【図5】外部電源電圧1.8Vが供給された場合の電源投入後の処理動作を示す図である。
【図6】外部電源電圧1.8Vが供給された場合の低消費電力モード復帰後の処理動作を示す図である。
【図7】本発明の第3の実施の形態に係るICカード用LSIのLSIチップの内部の構成を示す図である。
【図8】本発明の第4の実施の形態に係るICカード用LSIのLSIチップの内部の構成を示す図である。
【図9】本発明の実施の形態に係るICカードの一実施例を示す構成図である。
【図10】図9で説明したICカードの断面図の一例である。
【符号の説明】
1 クロック(CLOCK)端子パッド
2 リセット(RESET)端子パッド
3 電源(VDD)端子パッド
4 接地(GND)端子パッド
5 入出力(I/O)端子パッド
7 クロック生成回路
8 クロック選択回路
9 電源電圧検出回路
10 パワーオンリセット回路
11 順次起動回路
12 レギュレータ
13 論理回路(アンド回路)
15 外部電源
20 CPU(中央処理制御装置)
21 システムコントロール回路
30 アナログ回路
31 アナログ回路A
32 アナログ回路B
33 アナログ回路C
40 ROM
41 RAM
42 不揮発性メモリ
50 カード基板
51 スペーサ
52 上部カバーフィルム
53 下部カバーフィルム
55 LSIチップ
60 外部装置(リーダ・ライタ)
581 クロック(CLOCK)端子
582 リセット(RESET)端子
583 電源(VDD)端子
584 接地(GND)端子
585 入出力(I/O)端子
561,562,・・・,565 基板配線
571,572,・・・,575 ボンディングワイヤ
EN1 イネーブル信号
EN2 イネーブル信号
EN3 イネーブル信号
EN4 イネーブル信号
EN5 イネーブル信号
S1 検知信号
S2 ステータス信号
S3 割り込み信号
S4 動作制御信号
S5 クロック選択信号
S6 原始クロック信号
S7a クロック信号
S7b クロック信号
S7c クロック信号
S8 システムクロック信号
S9 動作状態制御信号
S10 外部リセット信号
S11 内部リセット信号
S12 システムリセット信号
S13 低消費電力モード信号
Claims (6)
- 複数の回路ブロックと、
正規定電圧より高い第1の外部電源電圧が供給された場合、前記正規定電圧をレギュレータ出力電圧として出力し、前記正規定電圧より低い第2の外部電源電圧が供給された場合、前記第2の外部電源電圧を前記レギュレータ出力電圧として出力するレギュレータと、
前記第2の外部電源電圧が印加された時に、前記レギュレータ出力電圧が前記第2の外部電源電圧よりも低いしきい値電圧を超えるまで論理”0”で、前記しきい値を超えたとき、論理”1”となる内部リセット信号を出力するパワーオンリセット回路と、
前記内部リセット信号と外部リセット信号との論理積を演算し、システムリセット信号として出力する論理回路と、
前記システムリセット信号を入力し、低消費電力モード信号を出力するCPUと、
前記内部リセット信号と前記低消費電力モード信号を入力し、立ち上がりのタイミングの異なる論理”1”のイネーブル信号を順次出力して前記複数の回路ブロックを順次起動する順次起動回路
とを備えることを特徴とするICカード用LSI。 - 前記順次起動回路は、前記内部リセット信号及び前記低消費電力モード信号が共に論理”1”の場合に前記イネーブル信号を順次出力することを特徴とする請求項1に記載のICカード用LSI。
- 前記レギュレータ出力電圧を検出し、基準電圧との比較結果を検知信号として出力する電源電圧検出回路と、
前記検知信号を検出し、ステータス信号及び割り込み信号を出力し、動作制御信号に応じてクロック選択信号を出力するシステムコントロール回路と、
原始クロック信号から複数のクロック信号を生成するクロック生成回路と、
前記クロック選択信号に応じて前記複数のクロック信号の中から1つのクロック信号を選択し、システムクロック信号として前記システムコントロール回路に出力するクロック選択回路
とを更に備え、
前記CPUは更に前記ステータス信号及び前記割り込み信号に応じて前記動作制御信号を前記システムコントロール回路に出力することを特徴とする請求項1に記載のICカード用LSI。 - 前記クロック選択回路は、外部リセット信号により前記複数のクロック信号のうち最低周波数のクロック信号を選択し、システムクロック信号として出力することを特徴とする請求項3に記載のICカード用LSI。
- 外部電源電圧の電位レベルを検出し、基準電圧との比較結果を検知信号として出力する電源電圧検出回路と、
前記検知信号を検出し、ステータス信号及び割り込み信号を出力し、動作制御信号に応じてクロック選択信号を出力するシステムコントロール回路と、
原始クロック信号から複数のクロック信号を生成するクロック生成回路と、
前記クロック選択信号に応じて前記複数のクロック信号の中から1つのクロック信号を選択し、システムクロック信号として出力するクロック選択回路
とを更に備え、
前記CPUは更に前記ステータス信号及び前記割り込み信号に応じて前記動作制御信号を前記システムコントロール回路に出力することを特徴とする請求項1に記載のICカード用LSI。 - 前記クロック選択回路は、外部リセット信号により前記複数のクロック信号のうち最低周波数のクロック信号を選択し、システムクロック信号として出力することを特徴とする請求項5に記載のICカード用LSI。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001323881A JP3842609B2 (ja) | 2001-10-22 | 2001-10-22 | Icカード用lsi,icカード及びicカードの動作方法 |
EP02023676A EP1306740A3 (en) | 2001-10-22 | 2002-10-22 | A semiconductor circuit, and method for operating the same |
US10/277,050 US6735105B2 (en) | 2001-10-22 | 2002-10-22 | Semiconductor circuit supplied with a varying power supply voltage, and method for operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001323881A JP3842609B2 (ja) | 2001-10-22 | 2001-10-22 | Icカード用lsi,icカード及びicカードの動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003132310A JP2003132310A (ja) | 2003-05-09 |
JP3842609B2 true JP3842609B2 (ja) | 2006-11-08 |
Family
ID=19140705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001323881A Expired - Fee Related JP3842609B2 (ja) | 2001-10-22 | 2001-10-22 | Icカード用lsi,icカード及びicカードの動作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6735105B2 (ja) |
EP (1) | EP1306740A3 (ja) |
JP (1) | JP3842609B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11521683B2 (en) * | 2018-05-01 | 2022-12-06 | Silicon Storage Technology, Inc. | Programming analog neural memory cells in deep learning artificial neural network |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4517502B2 (ja) * | 2000-12-12 | 2010-08-04 | ソニー株式会社 | Icカード、icカードシステムおよびデータ処理装置 |
US7299370B2 (en) * | 2003-06-10 | 2007-11-20 | Intel Corporation | Method and apparatus for improved reliability and reduced power in a processor by automatic voltage control during processor idle states |
US7219246B2 (en) | 2004-05-26 | 2007-05-15 | Microchip Technology Inc. | Digital system having selectable clock speed based upon available supply voltage and PLL configuration register settings |
JP4669803B2 (ja) * | 2006-03-23 | 2011-04-13 | 三洋電機株式会社 | 集積回路及びそれを用いた信号処理装置 |
US8806229B1 (en) * | 2008-09-29 | 2014-08-12 | Cypress Semiconductor Corporation | Power reduction circuits and methods |
TW201015282A (en) * | 2008-10-09 | 2010-04-16 | Realtek Semiconductor Corp | Circuit and method of adjusting system clock in low voltage detection, and low voltage reset circuit |
JP5385641B2 (ja) * | 2009-03-16 | 2014-01-08 | 日本電信電話株式会社 | 昇圧制御回路の制御方法および昇圧制御回路 |
CN103119777B (zh) * | 2010-09-20 | 2016-03-09 | 诺基亚技术有限公司 | 向部件提供电力 |
US8867278B2 (en) * | 2011-02-28 | 2014-10-21 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, memory system including the same, and method of operating nonvolatile memory device |
TWI458259B (zh) * | 2013-07-17 | 2014-10-21 | Generalplus Technology Inc | 啓動程序控制方法以及使用其之具有低電流電源的裝置 |
US9312837B2 (en) * | 2014-08-05 | 2016-04-12 | Apple Inc. | Dynamic margin tuning for controlling custom circuits and memories |
CN105892609B (zh) * | 2016-04-06 | 2019-06-04 | 惠州Tcl移动通信有限公司 | 一种终端开机与识别存储卡同步运行的方法及智能终端 |
CN118607569A (zh) * | 2018-02-01 | 2024-09-06 | 华为技术有限公司 | 存储卡和终端 |
JP7228389B2 (ja) * | 2019-01-23 | 2023-02-24 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体システム |
CN114995262A (zh) * | 2022-08-05 | 2022-09-02 | 成都万创科技股份有限公司 | 一种x86平台的电源时序控制方法及系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5329491A (en) * | 1993-06-30 | 1994-07-12 | Intel Corporation | Nonvolatile memory card with automatic power supply configuration |
JPH09231339A (ja) * | 1996-02-27 | 1997-09-05 | Mitsubishi Electric Corp | メモリカード |
JP3493096B2 (ja) | 1996-06-07 | 2004-02-03 | 株式会社東芝 | 半導体集積回路、icカード、及びicカードシステム |
JP2001101364A (ja) * | 1999-10-01 | 2001-04-13 | Fujitsu Ltd | 非接触icカード用lsi |
JP2002373495A (ja) * | 2001-06-14 | 2002-12-26 | Hitachi Ltd | 半導体チップ、半導体集積回路装置及び半導体集積回路装置の製造方法 |
-
2001
- 2001-10-22 JP JP2001323881A patent/JP3842609B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-22 US US10/277,050 patent/US6735105B2/en not_active Expired - Lifetime
- 2002-10-22 EP EP02023676A patent/EP1306740A3/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11521683B2 (en) * | 2018-05-01 | 2022-12-06 | Silicon Storage Technology, Inc. | Programming analog neural memory cells in deep learning artificial neural network |
US11727989B2 (en) | 2018-05-01 | 2023-08-15 | Silicon Storage Technology, Inc. | Programming analog neural memory cells in deep learning artificial neural network |
Also Published As
Publication number | Publication date |
---|---|
JP2003132310A (ja) | 2003-05-09 |
US6735105B2 (en) | 2004-05-11 |
EP1306740A2 (en) | 2003-05-02 |
US20030075735A1 (en) | 2003-04-24 |
EP1306740A3 (en) | 2005-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3842609B2 (ja) | Icカード用lsi,icカード及びicカードの動作方法 | |
US8421527B2 (en) | Semiconductor integrated circuit device | |
JP3477781B2 (ja) | Icカード | |
US7516347B2 (en) | Electronic device having power-down mode and method of reducing power consumption | |
US20070008801A1 (en) | Memory card and control chip capable of supporting various voltage supplies and method of supporting voltages thereof | |
US7408816B2 (en) | Memory voltage generating circuit | |
JP2001085586A (ja) | 電子機器用温度制御回路および電子機器の温度制御方法 | |
US20050185488A1 (en) | Semiconductor data storage apparatus | |
US6472929B2 (en) | Semiconductor device | |
US20080012585A1 (en) | Apparatus and method of adjusting system efficiency | |
JPH10326125A (ja) | 電子機器 | |
US7789312B2 (en) | Multi-chip card | |
KR20080041040A (ko) | 향상된 안정성을 갖는 집적 회로 카드 | |
JP2007334660A (ja) | Icカード用マイクロコンピュータチップ、icカード用マイクロコンピュータ及びicカード | |
KR102244643B1 (ko) | 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법 | |
JP3601423B2 (ja) | 半導体集積回路装置 | |
JP4949653B2 (ja) | 半導体装置 | |
CN107665034B (zh) | 便携式设备及其校准方法 | |
JPH02189614A (ja) | 半導体回路装置 | |
US20220121308A1 (en) | Control chip and touch detection method | |
JP3509009B2 (ja) | 電源装置 | |
CN118173135A (zh) | 存储器装置 | |
EP2821880A2 (en) | Power control system and method thereof | |
JP2003023346A (ja) | ノイズ対策方法及びこれを用いた半導体装置 | |
JP3604468B2 (ja) | 電源異常検出装置及びその検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060810 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |