JP4517502B2 - Ｉｃカード、ｉｃカードシステムおよびデータ処理装置 - Google Patents
Ｉｃカード、ｉｃカードシステムおよびデータ処理装置 Download PDFInfo
- Publication number
- JP4517502B2 JP4517502B2 JP2000377972A JP2000377972A JP4517502B2 JP 4517502 B2 JP4517502 B2 JP 4517502B2 JP 2000377972 A JP2000377972 A JP 2000377972A JP 2000377972 A JP2000377972 A JP 2000377972A JP 4517502 B2 JP4517502 B2 JP 4517502B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- card
- differential signal
- data processing
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 124
- 238000000034 method Methods 0.000 claims description 62
- 230000005540 biological transmission Effects 0.000 claims description 54
- 230000008054 signal transmission Effects 0.000 claims description 41
- 238000013016 damping Methods 0.000 claims description 31
- 230000006854 communication Effects 0.000 claims description 24
- 238000004891 communication Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 description 10
- 230000007175 bidirectional communication Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
- G06K7/0086—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Information Transfer Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、リムーバブルがＩＣカードを使用する場合に、シングルエンド信号と差動信号の混在を実現するようにしたＩＣカード、ＩＣカードシステムおよびデータ処理装置に関する。
【０００２】
【従来の技術】
データ処理装置とＩＣカードとの間のインターフェイスとして、シングルエンド信号を用いる構成と、小振幅の差動信号を用いる構成とが可能である。シングルエンド信号は、例えばＴＴＬレベル（例えば３．３Ｖ）であり、差動信号は例えば±２００ｍＶのレベルの信号である。シングルエンド信号の場合には、差動信号と比して必要な信号伝送線の本数が半分で済むので、信号線を増加させないために、シングルエンド信号を使用することが多かった。一方、差動信号を使用すると、信号レベルが小さくて良いので、消費電力を少なくでき、また、差動信号であるために、ノイズの影響を受けなくできる利点がある。
【０００３】
例えば既存のＩＣカードのインターフェースがシングルエンド信号の場合に、差動信号によるインターフェースをＩＣカードに搭載しようとすると、既存のＩＣカードおよびデータ処理装置との互換性を考慮して、シングルエンド信号による伝送と、差動信号による伝送との両方が可能なことが望ましい。通常は、シングルエンド信号と差動信号のレベルがかなり異なるので、シングルエンド信号のインターフェースと差動信号のインターフェースとで、別々の信号線を使用するのが普通であった。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＩＣカードなどの限られた大きさの中では信号線数を容易に増加させられなかった。そのため、差動信号伝送用の信号線の片側のみを用いてシングルエンド信号を送受信するような構成が考えられる。差動信号線の片側のみを用いて、シングルエンド信号を送受信するような構成をとった場合、シングルエンド信号の送信機や受信機のもつ浮遊容量により差動信号線路が不平衡状態になることがあった。また、シングルエンド信号で高速通信を行う際に、信号のオーバーシュートやアンダーシュートによる誤動作を防止するため、信号線に直列なダンピング抵抗を設け、差動信号の場合でも信号線に並列な終端抵抗を必要とした。そのため両方式の信号を用いたインターフェイスを構成する場合に部品点数の増加が問題となった。
【０００５】
従って、この発明の目的は差動信号線路の平衡状態を保ち、部品点数の増大を抑えることができるデータ処理装置、ＩＣカードおよびＩＣカードシステムを提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明は、データ処理装置に対してリムーバブルなＩＣカードにおいて、
データ処理装置から出力された差動信号を受け取る差動信号受信部と、データ処理装置から出力されたシングルエンド信号を受け取るシングルエンド信号受信部とを有するインターフェイス回路を備え、
データ処理装置と差動信号受信部の２つの入力端とが２本の信号線を介してそれぞれ接続され、
差動信号受信部の２つの入力端の間に終端抵抗が接続され、
２本の信号線のうち、一方の信号線にシングルエンド信号受信部の入力端が接続され、
データ処理装置との間の信号伝送方法として、差動信号による第１の伝送方法と、シングルエンド信号による第２の伝送方法との一方が選択可能とされ、
第１の伝送方法が選択された場合に、データ処理装置から出力された差動信号が２本の信号線および終端抵抗を介して差動信号受信部に供給され、
第２の伝送方法が選択された場合に、終端抵抗がシングルエンド信号の高速時におけるオーバーシュートまたはアンダーシュートを防止するためのダンピング抵抗として用いられ、データ処理装置から出力されたシングルエンド信号が２本の信号線のうち、他方の信号線およびダンピング抵抗を介してシングルエンド信号受信部に供給されるＩＣカードである。
【０００７】
請求項５の発明は、データ処理装置と、データ処理装置に対してリムーバブルなＩＣカードとによって構成されるＩＣカードシステムにおいて、
差動信号を出力する第１の差動信号送信部と、シングルエンド信号を出力する第１のシングルエンド信号送信部とを有する第１のインターフェイス回路を備えるデータ処理装置と、
差動信号を受け取る第１の差動信号受信部と、シングルエンド信号を受け取る第１のシングルエンド信号受信部とを有する第２のインターフェイス回路を備えるＩＣカードと
からなり、
第１の差動信号送信部の２つの出力端と第１の差動信号受信部の２つの入力端とが２本の信号線を介してそれぞれ接続され、
第１の差動信号受信部の２つの入力端の間に第１の終端抵抗が接続され、
２本の信号線のうち、一方の信号線の一端側に第１のシングルエンド信号送信部の出力端が接続され、
他方の信号線の他端側に第１のシングルエンド信号受信部の入力端が接続され、
データ処理装置およびＩＣカードとの間の信号伝送方法として、差動信号による第１の伝送方法と、シングルエンド信号による第２の伝送方法との一方が選択可能とされ、
第１の伝送方法が選択された場合に、第１の差動信号送信部から出力された差動信号が２本の信号線および第１の終端抵抗を介して第１の差動信号受信部に供給され、
第２の伝送方法が選択された場合に、第１の終端抵抗がシングルエンド信号の高速時におけるオーバーシュートまたはアンダーシュートを防止するための第１のダンピング抵抗として用いられ、第１のシングルエンド信号送信部から出力されたシングルエンド信号が一方の信号線および第１のダンピング抵抗を介して第１のシングルエンド信号受信部に供給されるＩＣカードシステムである。
【０００８】
請求項８の発明は、リムーバブルなＩＣカードを使用するデータ処理装置において、
差動信号を出力する差動信号送信部と、シングルエンド信号を出力するシングルエンド信号送信部とを有するインターフェイス回路を備え、
差動信号送信部の２つの出力端とＩＣカードとが２本の信号線を介してそれぞれ接続され、
２本の信号線のうち、一方の信号線にシングルエンド信号送信部の出力端が接続され、
ＩＣカードとの間の信号伝送方法として、差動信号による第１の伝送方法と、シングルエンド信号による第２の伝送方法との一方が選択可能とされ、
第１の伝送方法が選択された場合に、差動信号送信部から出力された差動信号が２本の信号線を介してＩＣカードに供給され、
第２の伝送方法が選択された場合に、シングルエンド信号送信部から出力されたシングルエンド信号が一方の信号線を介してＩＣカードに供給されるデータ処理装置である。
【０００９】
この発明によれば、差動信号とシングルエンド信号の信号線を兼用するので、信号線が増加することを防止できる。また、差動信号の終端抵抗と、シングルエンド信号のダンピング抵抗を兼用することにより、部品点数を減少することができる。
【００１０】
【発明の実施の形態】
以下、この発明の一実施形態について図面を参照しながら説明する。最初に、この発明が適用することができるＩＣカード（メモリ装置）の一例について説明する。
【００１１】
図１は、データ処理装置２１とＩＣカード２６とからなるシステムの構成を示す。データ処理装置２１は、データ処理部２２と、レジスタ２３と、ホスト側シリアルインターフェイス回路２４と、ホスト側コントローラ２５とを備えている。また、ＩＣカード２６は、外観がカード状の記憶媒体であり、データ処理装置２１に接続されて外部記憶装置として用いられる。ＩＣカード２６は、メモリ２７と、レジスタ２８と、カード側シリアルインターフェイス回路２９と、カード側コントローラ３０とを備えている。
【００１２】
データ処理装置２１のデータ処理部２２は、ＩＣカード２６に記憶したデータを読み出して各種データ処理を行い、また、各種データ処理をしてＩＣカード２６に書き込むデータを生成する。すなわち、このデータ処理部２２は、ＩＣカード２６を用いる例えばコンピュータ操作や、デジタルオーディオ信号の記録再生装置、カメラ装置等のオーディオビジュアル機器のデータ処理回路となる。
【００１３】
レジスタ２３は、データ処理部２２とホスト側シリアルインターフェイス２４とのバッファである。つまり、データ処理装置２１は、データ処理部２２からホスト側シリアルインターフェイス回路２４にデータを供給する場合は、データをこのレジスタ２３に一時格納した後にホスト側シリアルインターフェイス回路２４に供給する。同様に、データ処理装置２１は、ホスト側シリアルインターフェイス回路２４からデータ処理部２２にデータを供給する場合は、データを、このレジスタ２３に一時格納した後にデータ処理部２２に供給する。
【００１４】
ホスト側シリアルインターフェイス回路２４は、データ処理部２２からレジスタ２３を介して供給されたデータおよびホスト側コントローラ２５から供給されるコマンドをシリアル信号に変換してＩＣカード２６に供給する。また、ホスト側シリアルインターフェイス回路２４は、ＩＣカード２６から供給されたシリアル信号のデータおよびコマンドをパラレル信号に変換して、データ処理部２２およびホスト側コントローラ２５に供給する。
【００１５】
また、ホスト側シリアルインターフェイス回路２４は、各種データおよびコマンドの同期信号（ＣＬＫ）等をＩＣカード２６に供給する。またホスト側シリアルインターフェイス回路２４は、ＩＣカード２６から供給され、このＩＣカード２６の動作状態を示すステータス（ＳＴＡＴＵＳ）信号を取得する。
【００１６】
ホスト側コントローラ２５は、データ処理部２２のデータ処理動作、ホスト側シリアルインターフェイス回路２４の各データの伝送動作の制御を行う。また、ホスト側コントローラ２５は、ＩＣカード２６への制御命令となるコマンドをレジスタ２８を介してＩＣカード２６に供給する。
【００１７】
一方、ＩＣカード２６のメモリ２７は、例えば、フラッシュメモリ等からなり、データ処理部２２から供給されたデータを記憶する。
【００１８】
レジスタ２８は、メモリ２７とカード側シリアルインターフェイス回路２９とのバッファである。つまり、メモリ２７がデータ処理装置２１からのデータを書き込む場合は、このレジスタ２３に一時データを格納した後に書き込むデータをメモリ２７に供給する。同様に、データ処理装置２１がメモリ２７からデータを読み出す場合は、このレジスタ２３に一時データを格納した後に読み出すデータをカード側シリアルインターフェイス回路２９に供給する。すなわち、このレジスタ２８は、フラッシュメモリのいわゆるページバッファの機能等を果たす回路である。
【００１９】
カード側シリアルインターフェイス回路２９は、カード側コントローラ３０の制御に基づき、メモリ２７から供給されるパラレル信号のデータおよびカード側コントローラ３０から供給されるコマンドをシリアル信号に変換してデータ処理装置２１に供給する。また、カード側シリアルインターフェイス回路２９は、データ処理装置２１から供給されるシリアル信号のデータおよびコマンドをパラレル信号に変換して、メモリ２７およびカード側コントローラ３０に供給する。
【００２０】
また、カード側シリアルインターフェイス回路２９は、各種データおよびコマンドの同期信号（ＣＬＫ）等をデータ処理装置２１から取得する。また、カード側シリアルインターフェイス回路２９は、ステータス信号をデータ処理装置２１に供給する。
【００２１】
カード側コントローラ３０は、メモリ２７のデータの記憶動作、読み出し動作および消去動作等をデータ処理装置２１から供給されるコマンド等に基づき制御する。また、カード側コントローラ３０は、カード側シリアルインターフェイス回路２９の各データの伝送動作の制御を行う。また、ホスト側コントローラ２５は、ＩＣカード２６へのステータス信号をＩＣカード２６に供給する制御を行う。
【００２２】
以上のようなデータ処理装置２１およびＩＣカード２６の間のデータの伝送は、ホスト側シリアルインターフェイス回路２４とカード側シリアルインターフェイス回路２９との間に設けられた伝送ラインを介して行われる。
【００２３】
データ処理装置２１のホスト側シリアルインターフェイス回路２４と、ＩＣカード２６のカード側シリアルインターフェイス回路２９の間には、ＣＬＫライン３１と、コントロールライン３２と、ＤＴライン３３との３本の信号ラインが設けられている。
【００２４】
ＤＴライン３３には、主データ、すなわち、データ処理部２２によりデータ処理をしてメモリ２７に書き込むデータおよびメモリ２７からデータ処理部２２に読み出すデータが伝送される。また、このＤＴライン３３には、データ処理装置２１からＩＣカード２６に供給する制御命令となるコマンドと、ＩＣカード２６からデータ処理装置２１に供給されるコマンドが伝送される。すなわち、このＤＴライン３３には、主データおよびコマンドが、シリアル信号で双方向伝送される。
【００２５】
また、ＤＴライン３３には、一端が接地された抵抗３３ａが取り付けられている。この抵抗３３ａは、いわゆるブルダウン抵抗であり、ホスト側シリアルインターフェイス回路２４とカード側シリアルインターフェイス回路２９との間での、ＤＴライン３３による信号の送受信がなされていないとき、ＤＴライン３３の信号レベルは、ローレベルとなる。換言すれば、ＤＴライン３３による信号の送受信がなされていないとき、ＤＴライン３３の信号レベルは、抵抗３３ａの抵抗値等によって定まる一定のレベルとなる。
【００２６】
なお、ここでは、抵抗３３ａとして、いわゆるプルダウン抵抗を採用し、ＤＴライン３３による信号の送受信がなされていないとき、ＤＴライン３３の信号レベルがローレベルとなるようにしたが、抵抗３３ａとして、いわゆるプルアップ抵抗を採用し、ＤＴライン３３による信号の送受信がなされていないとき、ＤＴライン３３の信号レベルがハイレベルとなるようにしてもよい。
【００２７】
ＣＬＫライン３１には、上述したＤＴライン３３に伝送される主データおよびコマンドの同期信号が、データ処理装置２１からＩＣカード２６に伝送される。
【００２８】
コントロールライン３２には、コントロール信号がデータ処理装置２１からＩＣカード２６に伝送される。このコントロール信号が供給されている期間、例えばハイレベルとなっている期間、上述した主データおよびコマンドが伝送される。
【００２９】
ここで、上述したＤＴライン３３には、主データおよびコマンドに加えて、ＩＣカード２６の動作状態を示すステータス（ＳＴＡＴＵＳ）信号がＩＣカード２６からデータ処理装置２１に供給される。このＩＣカード２６からのステータス信号は、ＤＴライン３３に主データおよびコマンドが伝送されていない期間、すなわち、コントロール信号が供給されていない期間例えば、ローレベルの期間に供給される。
【００３０】
このステータス信号には、ＩＣカード２６が処理を行っていることを示すビジー（ＢＵＳＹ）信号がある。例えば、ＩＣカード２６が書き込み処理をおこなっている場合であって、データ処理装置２１からのアクセスを禁止するときには、このビジー信号がＩＣカード２６からデータ処理装置２１に供給される。また、このステータス信号には、ＩＣカード２６からデータ処理装置２１に対しての割り込みを示すインタラプト（ＩＮＴＥＲＲＵＰＴ）信号がある。例えば、ＩＣカード２６からデータ処理装置２１に対して割り込み命令を要求するときには、このインタラプト信号が供給される。なお、このビジー信号やインタラプト信号は一例であり、ステータス信号としてＩＣカード２６の動作状態を示す信号であればどんな信号であってもよい。
【００３１】
図２は、ＩＣカード２６からデータを読み出す時のタイミングを示す。状態０（初期状態）以外の状態において、ＣＬＫライン３１を介して伝送されるデータと同期したクロックが伝送される。データ処理装置２１とＩＣカード２６との間で、何等データの送受信がされていない状態では、コントロールライン３２がローレベルとなっている。これが状態０（初期状態）である。そして、タイミングｔ３１において、データ処理装置２１がコントロールライン３２をハイレベルとし、状態１となる。
【００３２】
ＩＣカード２６はコントロールライン３２がハイレベルに切り替わったことによって、状態０から状態１へ変化したことを検出する。状態１では、ＤＴライン３３を介してデータ処理装置２１からＩＣカード２６に対して読み出しコマンドが送信され、ＩＣカード２６が読み出しコマンドを受信する。この読み出しコマンドは、シリアルインターフェイス用のＴＰＣと称されるプロトコルコマンドである。後述するように、プロトコルコマンドによって、通信の内容と後続するデータのデータ長が特定される。
【００３３】
コマンドの送信が完了したタイミングｔ３２において、コントロールライン３２がハイレベルからローレベルに切り替えられる。それによって、状態１から状態２へ遷移する。状態２では、ＩＣカード２６が受信したコマンドで指示される処理、具体的には、読み出しコマンドで指定されたアドレスのデータをメモリ２７から読み出す処理を行う。この処理がなされている間、ＤＴライン３３を介してビジー信号（ハイレベル）がデータ処理装置２１に送信される。
【００３４】
そして、メモリ２７からデータの読み出しが完了したタイミングｔ３３において、ビジー信号の出力が停止され、データ処理装置２１に対してＩＣカード２６からデータを送出する準備ができたことを示すレディー信号（ローレベル）の出力が開始される。
【００３５】
データ処理装置２１は、ＩＣカード２６からレディー信号を受信することによって、読み出しコマンドに対応する処理が準備できたことを知り、タイミングｔ３４において、コントロールライン３２をハイレベルに切り替える。すなわち、状態２から状態３へ遷移する。
【００３６】
状態３になると、ＩＣカード２６は、状態２においてレジスタ２８に読み出したデータをＤＴライン３３を介してデータ処理装置２１に対して出力する。読み出しデータの転送が完了したタイミングｔ３５において、データ処理装置２１は、ＣＬＫライン３１を介して伝送されていたクロックの供給を停止すると共に、ステータス線をハイレベルからローレベルへ切り替える。それによって、状態３から初期状態（状態０）に遷移する。
【００３７】
なお、ＩＣカード２６の内部状態に変化が生じて何らかの割り込み処理を行う必要が発生すると、ＩＣカード２６は、タイミングｔ３６で示すように、状態０において、割り込みを示すインタラプト信号をＤＴライン３３を介してデータ処理装置に供給する。データ処理装置２１は、状態０でＩＣカード２６からＤＴライン３３を介して信号が供給された場合、その信号がインタラプト信号であることを認識できるように設定されている。データ処理装置２１がインタラプト信号を受け取ると、そのインタラプト信号に基づいて必要な処理を行う。
【００３８】
図３は、ＩＣカード２６のメモリ２７に対してデータを書き込む時のタイミングチャートである。初期状態（状態０）では、ＣＬＫライン３１の伝送がされない。タイミングｔ４１において、データ処理装置２１がコントロールライン３２をローレベルからハイレベルに切り替える。それによって、ＤＴライン３３を介して書き込みコマンドが伝送される状態１に遷移する。ＩＣカード２６は、状態１において、コマンドを取得するように準備する。タイミングｔ４１からコマンドがＤＴライン３３を介してＩＣカード２６に伝送され、ＩＣカード２６がこの書き込みコマンドを取得する。
【００３９】
書き込みコマンドの送信が完了したタイミングｔ４２において、データ処理装置２１がコントロールライン３２をハイレベルからローレベルに切り替える。それによって、状態１から状態２へ遷移する。状態２では、データ処理装置２１が書き込みデータをＤＴライン３３を介してＩＣカード２６に伝送する。ＩＣカード２６では、受け取った書き込みデータがレジスタ２８に蓄えられる。
【００４０】
書き込みデータの伝送が終了するタイミングｔ４３において、コントロールライン３２がローレベルからハイレベルへ切り替えられ、状態２から状態３へ遷移する。状態３において、ＩＣカード２６は、書き込みデータをメモリ２７へ書き込む処理を行う。状態３において、ＩＣカード２６は、ＤＴライン３３を介してビジー信号（ハイレベル）をデータ処理装置２１に対して送信する。データ処理装置２１は、書き込みコマンドを送信し、且つ現状の状態が状態３であることから、ＩＣカード２６から送信される信号がステータス信号であると判断する。
【００４１】
ＩＣカード２６において、書き込みデータの書き込み処理が終了すると、終了したタイミングｔ４４において、ビジー信号の出力を停止し、レディー信号（ローレベル）をデータ処理装置２１に対して送信する。データ処理装置２１は、レディー信号を受信すると、書き込みコマンドに対応する書き込み処理が完了したものと判断し、クロック信号の送信を止めると共に、タイミングｔ４５においてコントロールライン３２をハイレベルからローレベルへ切り替える。それによって、状態３から状態０（初期状態）に戻る。
【００４２】
さらに、状態０において、ＩＣカード２６からＤＴライン３３を介してハイレベルの信号をデータ処理装置２１が受け取った場合には、データ処理装置２１がこの信号をインタラプト信号と認識する。そして、データ処理装置２１は、受信したインタラプト信号に基づいて必要な処理を行う。例えばＩＣカード２６をデータ処理装置２１から取り外した時に、ＩＣカード２６がインタラプト信号を発生する。
【００４３】
上述した読み出し動作、書き込み動作以外においても、状態１において、コマンドが伝送され、その後の状態２において、コマンドに対応するデータが伝送される。
【００４４】
上述したＩＣカードの外観を図４に示す。また、ＩＣカード４１を図４中Ｈ方向から見た図を図５に示し、ＩＣカード４１を図４中Ｉ方向から見た図を図６に示す。このＩＣカード４１は、平面形状が略長方形をしている。またＩＣカード４１は、長辺方向の第１の側面４２の両側端部に、装着用の切欠部４４ａ、４４ｂが形成されている。また、図５に示すように、第１の側面と平行な第２の側面４３の両側端部にも、装着用の切欠部４４ｃ、４４ｄが形成されている。
【００４５】
この発明は、上述したリムーバブルなＩＣカードおよびデータ処理装置間のインターフェイスに適用されるものである。図７は、この発明の一実施形態の構成を示す。一実施形態は、例えば図１中のコントロールライン３２に対して適用される、シングルエンド信号と差動信号の片方向通信用の回路構成である。図７において、１はシングルエンド信号の送信機、２はシングルエンド信号の受信機であり、３は差動信号の送信機、４は差動信号の受信機である。またＲは差動信号の終端抵抗であり、シングルエンド信号の高速時におけるオーバーシュート／アンダーシュートを防止するためのダンピング抵抗としても用いる。
【００４６】
シングルエンド信号での通信時はシングルエンド信号の送信機１から、ダンピング抵抗Ｒを介してシングルエンド信号の受信機２に信号が供給される。その際に、差動信号の送信機３、差動信号の受信機４をディセーブルにして通信路に対してハイインピーダンスにしておく。
【００４７】
差動信号での通信時は、差動信号の送信機３から終端抵抗Ｒを介して差動信号の受信機４に信号が供給される。その際に、シングルエンド信号の送信機１、シングルエンド信号の受信機２をディセーブルにして通信路に対してハイインピーダンスにしておく。
【００４８】
図８は、この発明の他の実施形態の構成を示す。他の実施形態は、例えば図１中のＤＴライン３３に対して適用される、シングルエンド信号と差動信号の双方向通信用の回路構成である。図８において５、８はシングルエンド信号の送信機であり、６、７はシングルエンド信号の受信機である。９、１２は差動信号の送信機であり、１０、１１は差動信号の受信機である。Ｒ１、Ｒ２は差動信号の終端抵抗であり、２個並列でシングルエンド信号のダンピング抵抗Ｒ１//Ｒ２としても用いる。
【００４９】
シングルエンド信号での一方向の通信時では、シングルエンド信号の送信機５から、ダンピング抵抗Ｒ１//Ｒ２を介してシングルエンド信号の受信機６に信号が供給される。他方向の通信時では、シングルエンド信号の送信機８からダンピング抵抗Ｒ１//Ｒ２を介してシングルエンド信号の受信機７に、信号が供給される。その際に差動信号の送信機９、１２、差動信号の受信機１０、１１をディセーブルにして通信路に対してハイインピーダンスにしておく。
【００５０】
差動信号での一方向の通信時では、差動信号の送信機９から終端抵抗Ｒ１を介して差動信号の受信機１０に信号が供給される。他方向の通信時では、差動信号の送信機１２から終端抵抗Ｒ２を介して、差動信号の受信機１１に信号が供給される。その際にシングルエンド信号の送信機５、８、シングルエンド信号の受信機６、７をディセーブルにして通信路に対してハイインピーダンスにしておく。
【００５１】
図９は、双方向通信用の回路構成に適用できるこの発明のさらに他の実施形態の構成を示す。図９において１３、１６はシングルエンド信号の送信機であり、１４、１５シングルエンド信号の受信機である。１７、２０は差動信号の送信機であり、１８、１９は差動信号の受信機である。Ｒ３、Ｒ４は差動信号の終端抵抗であり、２個並列でシングルエンド信号のダンピング抵抗Ｒ３//Ｒ４としても用いる。
【００５２】
シングルエンド信号での一方向の通信時ではシングルエンド信号の送信機１３から、ダンピング抵抗Ｒ３//Ｒ４を介してシングルエンド信号の受信機１４に信号が供給される。他方向の通信時では、シングルエンド信号の送信機１６からダンピング抵抗Ｒ３//Ｒ４を介してシングルエンド信号の受信機１５に、信号が供給される。その際に差動信号の送信機１７、２０、差動信号の受信機１８、１９をディセーブルにして通信路に対してハイインピーダンスにしておく。
【００５３】
差動信号での一方向の通信時では差動信号の送信機１７から終端抵抗Ｒ３を介して差動信号の受信機１８に信号が供給される。他方向の通信時では、差動信号の送信機２０から終端抵抗Ｒ４を介して、差動信号の受信機１９に信号が供給される。その際にシングルエンド信号の送信機１３、１６、シングルエンド信号の受信機１４、１５をディセーブルにして通信路に対してハイインピーダンスにしておく。
【００５４】
上述したように、この発明が適用されたＩＣカードは、差動信号による第１の伝送方法とシングルエンド信号による第２の伝送方法との両方に対応することができる。また、既存のＩＣカードは、一方のインターフェース例えばシングルエンド信号によるインターフェースのみを搭載している。シングルエンド信号によるインターフェースを従来インターフェースと称する。一方、差動信号によるインターフェースを新インターフェースと称する。図１０および図１１は、従来インターフェースおよび新インターフェースの何れにも対応できる新型データ処理装置（ＩＣカードを使用する機器）が挿入されたＩＣカードのインターフェースを検出するための処理の一例および他の例を表している。
【００５５】
図１０では、ＩＣカード内のコントローラに設けた強誘電体メモリ等の不揮発性メモリにインターフェースモードの値がセットされる。インターフェースモードは、インターフェースモードを記憶するためのコード例えば１ビットのフラグである。データ処理装置の電源がオンされることで処理が開始する。ステップＳ１において、従来インターフェースで動作する。これは、従来インターフェースであれば、ＩＣカードが新旧いずれのタイプであっても、確実に通信を行なうことができるからである。
【００５６】
ステップＳ２において、データ処理装置が、ＩＣカードのブート領域に書いてある属性データを読み込むことにより、ステップＳ３において、挿入されたＩＣカードが新インターフェースであるか否かが決定される。若し、従来インターフェースに対応しているものであれば、ステップＳ４において、従来インターフェースで動作する。ここでの動作には、リセット動作が含まれる。ステップＳ５において、ＩＣカードを除去もしくは、再挿入した場合は、ステップＳ１（従来インターフェースで動作）に戻る。
【００５７】
ステップＳ３において、新インターフェースに対応と決定されると、ステップ６において、ＩＣカードのコントローラ内の不揮発性メモリに新インターフェースの値をセットする。ステップＳ７のリセットコマンドにより、ステップＳ８において、従来インターフェースから新インターフェースへ動作が切り替わる。新インターフェース動作にはリセット動作が含まれる。ステップＳ９において、不揮発性メモリに従来インターフェースをセットする。そして、ステップＳ５において、ＩＣカードを除去もしくは、再挿入した場合は、ステップＳ１（従来インターフェースの動作）に戻る。ステップＳ８およびＳ９が新インターフェースでの動作がなされる部分である。
【００５８】
図１１は、ＩＣカードのインターフェースの検出処理の他の例を示すフローチャートである。データ処理装置の電源がオンされることで処理が開始する。ステップＳ１１において、従来インターフェースで動作する。ステップＳ１２において、データ処理装置が、ＩＣカードのブート領域に書いてある属性データを読み込むことにより、ステップＳ１３において、挿入されたＩＣカードが新インターフェースであるか否かが決定される。若し、従来インターフェースに対応しているものであれば、ステップＳ１４において、従来インターフェースで動作する。ここでの動作には、リセット動作が含まれる。ステップＳ１５において、ＩＣカードを除去もしくは、再挿入した場合は、ステップＳ１１（従来インターフェースで動作）に戻る。
【００５９】
ステップＳ１３において、新インターフェースに対応と決定されると、ステップＳ１６において、データ処理装置からＩＣカードに対してリセットコマンドを送信する。このリセットコマンドにより、不揮発性メモリに書かれている値が従来インターフェースから新インターフェースへ変えられる。それによって動作が新インターフェースへ切り替えられる（ステップＳ１７）。ステップＳ１５において、ＩＣカードを除去もしくは、再挿入した場合は、ステップＳ１１（従来インターフェースで動作）に戻る。
【００６０】
この発明は、上述したこの発明の一実施形態等に限定されるものでは無く、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【００６１】
【発明の効果】
この発明によれば、差動信号とシングルエンド信号の信号線を兼用するとによって、信号線の増加を防止することができる。また、差動信号の終端抵抗と、シングルエンド信号のダンピング抵抗を兼用することにより、部品点数を減少することができる。
【００６２】
また、シングルエンド信号での通信時は、差動信号の送信機、受信機をディセーブルにして通信路に対してハイインピーダンスし、差動信号での通信時は、シングルエンド信号の送信機、受信機をディセーブルにして通信路に対してハイインピーダンスにすることにより、伝送路長が短い場合などは、差動信号の平衡状態が保つことができ、伝送路長が長く平衡状態を保つためにダミーの送信機／受信機に相当する容量を付加しなくてはならない場合でも、その大きさを小さくできる。
【図面の簡単な説明】
【図１】この発明を適用した実施形態のデータ処理装置、ＩＣカードのブロック構成図である。
【図２】データ処理装置と、ＩＣカードの間を伝送するデータのタイミングチャートである。
【図３】データ処理装置と、ＩＣカードの間を伝送するデータのタイミングチャートである。
【図４】この発明を適用したＩＣカードの形状の一例を示す斜視図である。
【図５】図４のＩＣカードを図中Ｈ方向から見た図である。
【図６】図４のＩＣカードを図中Ｉ方向から見た図である。
【図７】片方向通信用のインターフェースに適用されるこの発明の一実施形態の構成を示す接続図である。
【図８】双方向通信用のインターフェースに適用されるこの発明の他の実施形態の構成を示す接続図である。
【図９】双方向通信用のインターフェースに適用されるこの発明のさらに他の実施形態の構成を示す接続図である。
【図１０】ＩＣカードのインターフェース方式を検出する方法の一例を示すフローチャートである。
【図１１】ＩＣカードのインターフェース方式を検出する方法の他の例を示すフローチャートである。
【符号の説明】
１，５，８，１３，１６・・・シングルエンド信号の送信機、２，６，７，１４，１５・・・シングルエンド信号の受信機、３，９，１２，１７，２０・・・差動信号の送信機、４，１０，１１，１８，１９・・・差動信号の受信機、２１・・・データ処理装置、２２・・・データ処理部、２３・・・レジスタ、２４・・・ホスト側シリアルインターフェイス回路、２５・・・ホスト側コントローラ、２６・・・ＩＣカード、２７・・・メモリ、２８・・・レジスタ、２９・・・カード側シリアルインターフェイス回路、３０・・・カード側コントローラ、３３ａ，Ｒ・・・抵抗、４１・・・ＩＣカード、４４ａ，４４ｃ・・・切欠部
【発明の属する技術分野】
この発明は、リムーバブルがＩＣカードを使用する場合に、シングルエンド信号と差動信号の混在を実現するようにしたＩＣカード、ＩＣカードシステムおよびデータ処理装置に関する。
【０００２】
【従来の技術】
データ処理装置とＩＣカードとの間のインターフェイスとして、シングルエンド信号を用いる構成と、小振幅の差動信号を用いる構成とが可能である。シングルエンド信号は、例えばＴＴＬレベル（例えば３．３Ｖ）であり、差動信号は例えば±２００ｍＶのレベルの信号である。シングルエンド信号の場合には、差動信号と比して必要な信号伝送線の本数が半分で済むので、信号線を増加させないために、シングルエンド信号を使用することが多かった。一方、差動信号を使用すると、信号レベルが小さくて良いので、消費電力を少なくでき、また、差動信号であるために、ノイズの影響を受けなくできる利点がある。
【０００３】
例えば既存のＩＣカードのインターフェースがシングルエンド信号の場合に、差動信号によるインターフェースをＩＣカードに搭載しようとすると、既存のＩＣカードおよびデータ処理装置との互換性を考慮して、シングルエンド信号による伝送と、差動信号による伝送との両方が可能なことが望ましい。通常は、シングルエンド信号と差動信号のレベルがかなり異なるので、シングルエンド信号のインターフェースと差動信号のインターフェースとで、別々の信号線を使用するのが普通であった。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＩＣカードなどの限られた大きさの中では信号線数を容易に増加させられなかった。そのため、差動信号伝送用の信号線の片側のみを用いてシングルエンド信号を送受信するような構成が考えられる。差動信号線の片側のみを用いて、シングルエンド信号を送受信するような構成をとった場合、シングルエンド信号の送信機や受信機のもつ浮遊容量により差動信号線路が不平衡状態になることがあった。また、シングルエンド信号で高速通信を行う際に、信号のオーバーシュートやアンダーシュートによる誤動作を防止するため、信号線に直列なダンピング抵抗を設け、差動信号の場合でも信号線に並列な終端抵抗を必要とした。そのため両方式の信号を用いたインターフェイスを構成する場合に部品点数の増加が問題となった。
【０００５】
従って、この発明の目的は差動信号線路の平衡状態を保ち、部品点数の増大を抑えることができるデータ処理装置、ＩＣカードおよびＩＣカードシステムを提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明は、データ処理装置に対してリムーバブルなＩＣカードにおいて、
データ処理装置から出力された差動信号を受け取る差動信号受信部と、データ処理装置から出力されたシングルエンド信号を受け取るシングルエンド信号受信部とを有するインターフェイス回路を備え、
データ処理装置と差動信号受信部の２つの入力端とが２本の信号線を介してそれぞれ接続され、
差動信号受信部の２つの入力端の間に終端抵抗が接続され、
２本の信号線のうち、一方の信号線にシングルエンド信号受信部の入力端が接続され、
データ処理装置との間の信号伝送方法として、差動信号による第１の伝送方法と、シングルエンド信号による第２の伝送方法との一方が選択可能とされ、
第１の伝送方法が選択された場合に、データ処理装置から出力された差動信号が２本の信号線および終端抵抗を介して差動信号受信部に供給され、
第２の伝送方法が選択された場合に、終端抵抗がシングルエンド信号の高速時におけるオーバーシュートまたはアンダーシュートを防止するためのダンピング抵抗として用いられ、データ処理装置から出力されたシングルエンド信号が２本の信号線のうち、他方の信号線およびダンピング抵抗を介してシングルエンド信号受信部に供給されるＩＣカードである。
【０００７】
請求項５の発明は、データ処理装置と、データ処理装置に対してリムーバブルなＩＣカードとによって構成されるＩＣカードシステムにおいて、
差動信号を出力する第１の差動信号送信部と、シングルエンド信号を出力する第１のシングルエンド信号送信部とを有する第１のインターフェイス回路を備えるデータ処理装置と、
差動信号を受け取る第１の差動信号受信部と、シングルエンド信号を受け取る第１のシングルエンド信号受信部とを有する第２のインターフェイス回路を備えるＩＣカードと
からなり、
第１の差動信号送信部の２つの出力端と第１の差動信号受信部の２つの入力端とが２本の信号線を介してそれぞれ接続され、
第１の差動信号受信部の２つの入力端の間に第１の終端抵抗が接続され、
２本の信号線のうち、一方の信号線の一端側に第１のシングルエンド信号送信部の出力端が接続され、
他方の信号線の他端側に第１のシングルエンド信号受信部の入力端が接続され、
データ処理装置およびＩＣカードとの間の信号伝送方法として、差動信号による第１の伝送方法と、シングルエンド信号による第２の伝送方法との一方が選択可能とされ、
第１の伝送方法が選択された場合に、第１の差動信号送信部から出力された差動信号が２本の信号線および第１の終端抵抗を介して第１の差動信号受信部に供給され、
第２の伝送方法が選択された場合に、第１の終端抵抗がシングルエンド信号の高速時におけるオーバーシュートまたはアンダーシュートを防止するための第１のダンピング抵抗として用いられ、第１のシングルエンド信号送信部から出力されたシングルエンド信号が一方の信号線および第１のダンピング抵抗を介して第１のシングルエンド信号受信部に供給されるＩＣカードシステムである。
【０００８】
請求項８の発明は、リムーバブルなＩＣカードを使用するデータ処理装置において、
差動信号を出力する差動信号送信部と、シングルエンド信号を出力するシングルエンド信号送信部とを有するインターフェイス回路を備え、
差動信号送信部の２つの出力端とＩＣカードとが２本の信号線を介してそれぞれ接続され、
２本の信号線のうち、一方の信号線にシングルエンド信号送信部の出力端が接続され、
ＩＣカードとの間の信号伝送方法として、差動信号による第１の伝送方法と、シングルエンド信号による第２の伝送方法との一方が選択可能とされ、
第１の伝送方法が選択された場合に、差動信号送信部から出力された差動信号が２本の信号線を介してＩＣカードに供給され、
第２の伝送方法が選択された場合に、シングルエンド信号送信部から出力されたシングルエンド信号が一方の信号線を介してＩＣカードに供給されるデータ処理装置である。
【０００９】
この発明によれば、差動信号とシングルエンド信号の信号線を兼用するので、信号線が増加することを防止できる。また、差動信号の終端抵抗と、シングルエンド信号のダンピング抵抗を兼用することにより、部品点数を減少することができる。
【００１０】
【発明の実施の形態】
以下、この発明の一実施形態について図面を参照しながら説明する。最初に、この発明が適用することができるＩＣカード（メモリ装置）の一例について説明する。
【００１１】
図１は、データ処理装置２１とＩＣカード２６とからなるシステムの構成を示す。データ処理装置２１は、データ処理部２２と、レジスタ２３と、ホスト側シリアルインターフェイス回路２４と、ホスト側コントローラ２５とを備えている。また、ＩＣカード２６は、外観がカード状の記憶媒体であり、データ処理装置２１に接続されて外部記憶装置として用いられる。ＩＣカード２６は、メモリ２７と、レジスタ２８と、カード側シリアルインターフェイス回路２９と、カード側コントローラ３０とを備えている。
【００１２】
データ処理装置２１のデータ処理部２２は、ＩＣカード２６に記憶したデータを読み出して各種データ処理を行い、また、各種データ処理をしてＩＣカード２６に書き込むデータを生成する。すなわち、このデータ処理部２２は、ＩＣカード２６を用いる例えばコンピュータ操作や、デジタルオーディオ信号の記録再生装置、カメラ装置等のオーディオビジュアル機器のデータ処理回路となる。
【００１３】
レジスタ２３は、データ処理部２２とホスト側シリアルインターフェイス２４とのバッファである。つまり、データ処理装置２１は、データ処理部２２からホスト側シリアルインターフェイス回路２４にデータを供給する場合は、データをこのレジスタ２３に一時格納した後にホスト側シリアルインターフェイス回路２４に供給する。同様に、データ処理装置２１は、ホスト側シリアルインターフェイス回路２４からデータ処理部２２にデータを供給する場合は、データを、このレジスタ２３に一時格納した後にデータ処理部２２に供給する。
【００１４】
ホスト側シリアルインターフェイス回路２４は、データ処理部２２からレジスタ２３を介して供給されたデータおよびホスト側コントローラ２５から供給されるコマンドをシリアル信号に変換してＩＣカード２６に供給する。また、ホスト側シリアルインターフェイス回路２４は、ＩＣカード２６から供給されたシリアル信号のデータおよびコマンドをパラレル信号に変換して、データ処理部２２およびホスト側コントローラ２５に供給する。
【００１５】
また、ホスト側シリアルインターフェイス回路２４は、各種データおよびコマンドの同期信号（ＣＬＫ）等をＩＣカード２６に供給する。またホスト側シリアルインターフェイス回路２４は、ＩＣカード２６から供給され、このＩＣカード２６の動作状態を示すステータス（ＳＴＡＴＵＳ）信号を取得する。
【００１６】
ホスト側コントローラ２５は、データ処理部２２のデータ処理動作、ホスト側シリアルインターフェイス回路２４の各データの伝送動作の制御を行う。また、ホスト側コントローラ２５は、ＩＣカード２６への制御命令となるコマンドをレジスタ２８を介してＩＣカード２６に供給する。
【００１７】
一方、ＩＣカード２６のメモリ２７は、例えば、フラッシュメモリ等からなり、データ処理部２２から供給されたデータを記憶する。
【００１８】
レジスタ２８は、メモリ２７とカード側シリアルインターフェイス回路２９とのバッファである。つまり、メモリ２７がデータ処理装置２１からのデータを書き込む場合は、このレジスタ２３に一時データを格納した後に書き込むデータをメモリ２７に供給する。同様に、データ処理装置２１がメモリ２７からデータを読み出す場合は、このレジスタ２３に一時データを格納した後に読み出すデータをカード側シリアルインターフェイス回路２９に供給する。すなわち、このレジスタ２８は、フラッシュメモリのいわゆるページバッファの機能等を果たす回路である。
【００１９】
カード側シリアルインターフェイス回路２９は、カード側コントローラ３０の制御に基づき、メモリ２７から供給されるパラレル信号のデータおよびカード側コントローラ３０から供給されるコマンドをシリアル信号に変換してデータ処理装置２１に供給する。また、カード側シリアルインターフェイス回路２９は、データ処理装置２１から供給されるシリアル信号のデータおよびコマンドをパラレル信号に変換して、メモリ２７およびカード側コントローラ３０に供給する。
【００２０】
また、カード側シリアルインターフェイス回路２９は、各種データおよびコマンドの同期信号（ＣＬＫ）等をデータ処理装置２１から取得する。また、カード側シリアルインターフェイス回路２９は、ステータス信号をデータ処理装置２１に供給する。
【００２１】
カード側コントローラ３０は、メモリ２７のデータの記憶動作、読み出し動作および消去動作等をデータ処理装置２１から供給されるコマンド等に基づき制御する。また、カード側コントローラ３０は、カード側シリアルインターフェイス回路２９の各データの伝送動作の制御を行う。また、ホスト側コントローラ２５は、ＩＣカード２６へのステータス信号をＩＣカード２６に供給する制御を行う。
【００２２】
以上のようなデータ処理装置２１およびＩＣカード２６の間のデータの伝送は、ホスト側シリアルインターフェイス回路２４とカード側シリアルインターフェイス回路２９との間に設けられた伝送ラインを介して行われる。
【００２３】
データ処理装置２１のホスト側シリアルインターフェイス回路２４と、ＩＣカード２６のカード側シリアルインターフェイス回路２９の間には、ＣＬＫライン３１と、コントロールライン３２と、ＤＴライン３３との３本の信号ラインが設けられている。
【００２４】
ＤＴライン３３には、主データ、すなわち、データ処理部２２によりデータ処理をしてメモリ２７に書き込むデータおよびメモリ２７からデータ処理部２２に読み出すデータが伝送される。また、このＤＴライン３３には、データ処理装置２１からＩＣカード２６に供給する制御命令となるコマンドと、ＩＣカード２６からデータ処理装置２１に供給されるコマンドが伝送される。すなわち、このＤＴライン３３には、主データおよびコマンドが、シリアル信号で双方向伝送される。
【００２５】
また、ＤＴライン３３には、一端が接地された抵抗３３ａが取り付けられている。この抵抗３３ａは、いわゆるブルダウン抵抗であり、ホスト側シリアルインターフェイス回路２４とカード側シリアルインターフェイス回路２９との間での、ＤＴライン３３による信号の送受信がなされていないとき、ＤＴライン３３の信号レベルは、ローレベルとなる。換言すれば、ＤＴライン３３による信号の送受信がなされていないとき、ＤＴライン３３の信号レベルは、抵抗３３ａの抵抗値等によって定まる一定のレベルとなる。
【００２６】
なお、ここでは、抵抗３３ａとして、いわゆるプルダウン抵抗を採用し、ＤＴライン３３による信号の送受信がなされていないとき、ＤＴライン３３の信号レベルがローレベルとなるようにしたが、抵抗３３ａとして、いわゆるプルアップ抵抗を採用し、ＤＴライン３３による信号の送受信がなされていないとき、ＤＴライン３３の信号レベルがハイレベルとなるようにしてもよい。
【００２７】
ＣＬＫライン３１には、上述したＤＴライン３３に伝送される主データおよびコマンドの同期信号が、データ処理装置２１からＩＣカード２６に伝送される。
【００２８】
コントロールライン３２には、コントロール信号がデータ処理装置２１からＩＣカード２６に伝送される。このコントロール信号が供給されている期間、例えばハイレベルとなっている期間、上述した主データおよびコマンドが伝送される。
【００２９】
ここで、上述したＤＴライン３３には、主データおよびコマンドに加えて、ＩＣカード２６の動作状態を示すステータス（ＳＴＡＴＵＳ）信号がＩＣカード２６からデータ処理装置２１に供給される。このＩＣカード２６からのステータス信号は、ＤＴライン３３に主データおよびコマンドが伝送されていない期間、すなわち、コントロール信号が供給されていない期間例えば、ローレベルの期間に供給される。
【００３０】
このステータス信号には、ＩＣカード２６が処理を行っていることを示すビジー（ＢＵＳＹ）信号がある。例えば、ＩＣカード２６が書き込み処理をおこなっている場合であって、データ処理装置２１からのアクセスを禁止するときには、このビジー信号がＩＣカード２６からデータ処理装置２１に供給される。また、このステータス信号には、ＩＣカード２６からデータ処理装置２１に対しての割り込みを示すインタラプト（ＩＮＴＥＲＲＵＰＴ）信号がある。例えば、ＩＣカード２６からデータ処理装置２１に対して割り込み命令を要求するときには、このインタラプト信号が供給される。なお、このビジー信号やインタラプト信号は一例であり、ステータス信号としてＩＣカード２６の動作状態を示す信号であればどんな信号であってもよい。
【００３１】
図２は、ＩＣカード２６からデータを読み出す時のタイミングを示す。状態０（初期状態）以外の状態において、ＣＬＫライン３１を介して伝送されるデータと同期したクロックが伝送される。データ処理装置２１とＩＣカード２６との間で、何等データの送受信がされていない状態では、コントロールライン３２がローレベルとなっている。これが状態０（初期状態）である。そして、タイミングｔ３１において、データ処理装置２１がコントロールライン３２をハイレベルとし、状態１となる。
【００３２】
ＩＣカード２６はコントロールライン３２がハイレベルに切り替わったことによって、状態０から状態１へ変化したことを検出する。状態１では、ＤＴライン３３を介してデータ処理装置２１からＩＣカード２６に対して読み出しコマンドが送信され、ＩＣカード２６が読み出しコマンドを受信する。この読み出しコマンドは、シリアルインターフェイス用のＴＰＣと称されるプロトコルコマンドである。後述するように、プロトコルコマンドによって、通信の内容と後続するデータのデータ長が特定される。
【００３３】
コマンドの送信が完了したタイミングｔ３２において、コントロールライン３２がハイレベルからローレベルに切り替えられる。それによって、状態１から状態２へ遷移する。状態２では、ＩＣカード２６が受信したコマンドで指示される処理、具体的には、読み出しコマンドで指定されたアドレスのデータをメモリ２７から読み出す処理を行う。この処理がなされている間、ＤＴライン３３を介してビジー信号（ハイレベル）がデータ処理装置２１に送信される。
【００３４】
そして、メモリ２７からデータの読み出しが完了したタイミングｔ３３において、ビジー信号の出力が停止され、データ処理装置２１に対してＩＣカード２６からデータを送出する準備ができたことを示すレディー信号（ローレベル）の出力が開始される。
【００３５】
データ処理装置２１は、ＩＣカード２６からレディー信号を受信することによって、読み出しコマンドに対応する処理が準備できたことを知り、タイミングｔ３４において、コントロールライン３２をハイレベルに切り替える。すなわち、状態２から状態３へ遷移する。
【００３６】
状態３になると、ＩＣカード２６は、状態２においてレジスタ２８に読み出したデータをＤＴライン３３を介してデータ処理装置２１に対して出力する。読み出しデータの転送が完了したタイミングｔ３５において、データ処理装置２１は、ＣＬＫライン３１を介して伝送されていたクロックの供給を停止すると共に、ステータス線をハイレベルからローレベルへ切り替える。それによって、状態３から初期状態（状態０）に遷移する。
【００３７】
なお、ＩＣカード２６の内部状態に変化が生じて何らかの割り込み処理を行う必要が発生すると、ＩＣカード２６は、タイミングｔ３６で示すように、状態０において、割り込みを示すインタラプト信号をＤＴライン３３を介してデータ処理装置に供給する。データ処理装置２１は、状態０でＩＣカード２６からＤＴライン３３を介して信号が供給された場合、その信号がインタラプト信号であることを認識できるように設定されている。データ処理装置２１がインタラプト信号を受け取ると、そのインタラプト信号に基づいて必要な処理を行う。
【００３８】
図３は、ＩＣカード２６のメモリ２７に対してデータを書き込む時のタイミングチャートである。初期状態（状態０）では、ＣＬＫライン３１の伝送がされない。タイミングｔ４１において、データ処理装置２１がコントロールライン３２をローレベルからハイレベルに切り替える。それによって、ＤＴライン３３を介して書き込みコマンドが伝送される状態１に遷移する。ＩＣカード２６は、状態１において、コマンドを取得するように準備する。タイミングｔ４１からコマンドがＤＴライン３３を介してＩＣカード２６に伝送され、ＩＣカード２６がこの書き込みコマンドを取得する。
【００３９】
書き込みコマンドの送信が完了したタイミングｔ４２において、データ処理装置２１がコントロールライン３２をハイレベルからローレベルに切り替える。それによって、状態１から状態２へ遷移する。状態２では、データ処理装置２１が書き込みデータをＤＴライン３３を介してＩＣカード２６に伝送する。ＩＣカード２６では、受け取った書き込みデータがレジスタ２８に蓄えられる。
【００４０】
書き込みデータの伝送が終了するタイミングｔ４３において、コントロールライン３２がローレベルからハイレベルへ切り替えられ、状態２から状態３へ遷移する。状態３において、ＩＣカード２６は、書き込みデータをメモリ２７へ書き込む処理を行う。状態３において、ＩＣカード２６は、ＤＴライン３３を介してビジー信号（ハイレベル）をデータ処理装置２１に対して送信する。データ処理装置２１は、書き込みコマンドを送信し、且つ現状の状態が状態３であることから、ＩＣカード２６から送信される信号がステータス信号であると判断する。
【００４１】
ＩＣカード２６において、書き込みデータの書き込み処理が終了すると、終了したタイミングｔ４４において、ビジー信号の出力を停止し、レディー信号（ローレベル）をデータ処理装置２１に対して送信する。データ処理装置２１は、レディー信号を受信すると、書き込みコマンドに対応する書き込み処理が完了したものと判断し、クロック信号の送信を止めると共に、タイミングｔ４５においてコントロールライン３２をハイレベルからローレベルへ切り替える。それによって、状態３から状態０（初期状態）に戻る。
【００４２】
さらに、状態０において、ＩＣカード２６からＤＴライン３３を介してハイレベルの信号をデータ処理装置２１が受け取った場合には、データ処理装置２１がこの信号をインタラプト信号と認識する。そして、データ処理装置２１は、受信したインタラプト信号に基づいて必要な処理を行う。例えばＩＣカード２６をデータ処理装置２１から取り外した時に、ＩＣカード２６がインタラプト信号を発生する。
【００４３】
上述した読み出し動作、書き込み動作以外においても、状態１において、コマンドが伝送され、その後の状態２において、コマンドに対応するデータが伝送される。
【００４４】
上述したＩＣカードの外観を図４に示す。また、ＩＣカード４１を図４中Ｈ方向から見た図を図５に示し、ＩＣカード４１を図４中Ｉ方向から見た図を図６に示す。このＩＣカード４１は、平面形状が略長方形をしている。またＩＣカード４１は、長辺方向の第１の側面４２の両側端部に、装着用の切欠部４４ａ、４４ｂが形成されている。また、図５に示すように、第１の側面と平行な第２の側面４３の両側端部にも、装着用の切欠部４４ｃ、４４ｄが形成されている。
【００４５】
この発明は、上述したリムーバブルなＩＣカードおよびデータ処理装置間のインターフェイスに適用されるものである。図７は、この発明の一実施形態の構成を示す。一実施形態は、例えば図１中のコントロールライン３２に対して適用される、シングルエンド信号と差動信号の片方向通信用の回路構成である。図７において、１はシングルエンド信号の送信機、２はシングルエンド信号の受信機であり、３は差動信号の送信機、４は差動信号の受信機である。またＲは差動信号の終端抵抗であり、シングルエンド信号の高速時におけるオーバーシュート／アンダーシュートを防止するためのダンピング抵抗としても用いる。
【００４６】
シングルエンド信号での通信時はシングルエンド信号の送信機１から、ダンピング抵抗Ｒを介してシングルエンド信号の受信機２に信号が供給される。その際に、差動信号の送信機３、差動信号の受信機４をディセーブルにして通信路に対してハイインピーダンスにしておく。
【００４７】
差動信号での通信時は、差動信号の送信機３から終端抵抗Ｒを介して差動信号の受信機４に信号が供給される。その際に、シングルエンド信号の送信機１、シングルエンド信号の受信機２をディセーブルにして通信路に対してハイインピーダンスにしておく。
【００４８】
図８は、この発明の他の実施形態の構成を示す。他の実施形態は、例えば図１中のＤＴライン３３に対して適用される、シングルエンド信号と差動信号の双方向通信用の回路構成である。図８において５、８はシングルエンド信号の送信機であり、６、７はシングルエンド信号の受信機である。９、１２は差動信号の送信機であり、１０、１１は差動信号の受信機である。Ｒ１、Ｒ２は差動信号の終端抵抗であり、２個並列でシングルエンド信号のダンピング抵抗Ｒ１//Ｒ２としても用いる。
【００４９】
シングルエンド信号での一方向の通信時では、シングルエンド信号の送信機５から、ダンピング抵抗Ｒ１//Ｒ２を介してシングルエンド信号の受信機６に信号が供給される。他方向の通信時では、シングルエンド信号の送信機８からダンピング抵抗Ｒ１//Ｒ２を介してシングルエンド信号の受信機７に、信号が供給される。その際に差動信号の送信機９、１２、差動信号の受信機１０、１１をディセーブルにして通信路に対してハイインピーダンスにしておく。
【００５０】
差動信号での一方向の通信時では、差動信号の送信機９から終端抵抗Ｒ１を介して差動信号の受信機１０に信号が供給される。他方向の通信時では、差動信号の送信機１２から終端抵抗Ｒ２を介して、差動信号の受信機１１に信号が供給される。その際にシングルエンド信号の送信機５、８、シングルエンド信号の受信機６、７をディセーブルにして通信路に対してハイインピーダンスにしておく。
【００５１】
図９は、双方向通信用の回路構成に適用できるこの発明のさらに他の実施形態の構成を示す。図９において１３、１６はシングルエンド信号の送信機であり、１４、１５シングルエンド信号の受信機である。１７、２０は差動信号の送信機であり、１８、１９は差動信号の受信機である。Ｒ３、Ｒ４は差動信号の終端抵抗であり、２個並列でシングルエンド信号のダンピング抵抗Ｒ３//Ｒ４としても用いる。
【００５２】
シングルエンド信号での一方向の通信時ではシングルエンド信号の送信機１３から、ダンピング抵抗Ｒ３//Ｒ４を介してシングルエンド信号の受信機１４に信号が供給される。他方向の通信時では、シングルエンド信号の送信機１６からダンピング抵抗Ｒ３//Ｒ４を介してシングルエンド信号の受信機１５に、信号が供給される。その際に差動信号の送信機１７、２０、差動信号の受信機１８、１９をディセーブルにして通信路に対してハイインピーダンスにしておく。
【００５３】
差動信号での一方向の通信時では差動信号の送信機１７から終端抵抗Ｒ３を介して差動信号の受信機１８に信号が供給される。他方向の通信時では、差動信号の送信機２０から終端抵抗Ｒ４を介して、差動信号の受信機１９に信号が供給される。その際にシングルエンド信号の送信機１３、１６、シングルエンド信号の受信機１４、１５をディセーブルにして通信路に対してハイインピーダンスにしておく。
【００５４】
上述したように、この発明が適用されたＩＣカードは、差動信号による第１の伝送方法とシングルエンド信号による第２の伝送方法との両方に対応することができる。また、既存のＩＣカードは、一方のインターフェース例えばシングルエンド信号によるインターフェースのみを搭載している。シングルエンド信号によるインターフェースを従来インターフェースと称する。一方、差動信号によるインターフェースを新インターフェースと称する。図１０および図１１は、従来インターフェースおよび新インターフェースの何れにも対応できる新型データ処理装置（ＩＣカードを使用する機器）が挿入されたＩＣカードのインターフェースを検出するための処理の一例および他の例を表している。
【００５５】
図１０では、ＩＣカード内のコントローラに設けた強誘電体メモリ等の不揮発性メモリにインターフェースモードの値がセットされる。インターフェースモードは、インターフェースモードを記憶するためのコード例えば１ビットのフラグである。データ処理装置の電源がオンされることで処理が開始する。ステップＳ１において、従来インターフェースで動作する。これは、従来インターフェースであれば、ＩＣカードが新旧いずれのタイプであっても、確実に通信を行なうことができるからである。
【００５６】
ステップＳ２において、データ処理装置が、ＩＣカードのブート領域に書いてある属性データを読み込むことにより、ステップＳ３において、挿入されたＩＣカードが新インターフェースであるか否かが決定される。若し、従来インターフェースに対応しているものであれば、ステップＳ４において、従来インターフェースで動作する。ここでの動作には、リセット動作が含まれる。ステップＳ５において、ＩＣカードを除去もしくは、再挿入した場合は、ステップＳ１（従来インターフェースで動作）に戻る。
【００５７】
ステップＳ３において、新インターフェースに対応と決定されると、ステップ６において、ＩＣカードのコントローラ内の不揮発性メモリに新インターフェースの値をセットする。ステップＳ７のリセットコマンドにより、ステップＳ８において、従来インターフェースから新インターフェースへ動作が切り替わる。新インターフェース動作にはリセット動作が含まれる。ステップＳ９において、不揮発性メモリに従来インターフェースをセットする。そして、ステップＳ５において、ＩＣカードを除去もしくは、再挿入した場合は、ステップＳ１（従来インターフェースの動作）に戻る。ステップＳ８およびＳ９が新インターフェースでの動作がなされる部分である。
【００５８】
図１１は、ＩＣカードのインターフェースの検出処理の他の例を示すフローチャートである。データ処理装置の電源がオンされることで処理が開始する。ステップＳ１１において、従来インターフェースで動作する。ステップＳ１２において、データ処理装置が、ＩＣカードのブート領域に書いてある属性データを読み込むことにより、ステップＳ１３において、挿入されたＩＣカードが新インターフェースであるか否かが決定される。若し、従来インターフェースに対応しているものであれば、ステップＳ１４において、従来インターフェースで動作する。ここでの動作には、リセット動作が含まれる。ステップＳ１５において、ＩＣカードを除去もしくは、再挿入した場合は、ステップＳ１１（従来インターフェースで動作）に戻る。
【００５９】
ステップＳ１３において、新インターフェースに対応と決定されると、ステップＳ１６において、データ処理装置からＩＣカードに対してリセットコマンドを送信する。このリセットコマンドにより、不揮発性メモリに書かれている値が従来インターフェースから新インターフェースへ変えられる。それによって動作が新インターフェースへ切り替えられる（ステップＳ１７）。ステップＳ１５において、ＩＣカードを除去もしくは、再挿入した場合は、ステップＳ１１（従来インターフェースで動作）に戻る。
【００６０】
この発明は、上述したこの発明の一実施形態等に限定されるものでは無く、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【００６１】
【発明の効果】
この発明によれば、差動信号とシングルエンド信号の信号線を兼用するとによって、信号線の増加を防止することができる。また、差動信号の終端抵抗と、シングルエンド信号のダンピング抵抗を兼用することにより、部品点数を減少することができる。
【００６２】
また、シングルエンド信号での通信時は、差動信号の送信機、受信機をディセーブルにして通信路に対してハイインピーダンスし、差動信号での通信時は、シングルエンド信号の送信機、受信機をディセーブルにして通信路に対してハイインピーダンスにすることにより、伝送路長が短い場合などは、差動信号の平衡状態が保つことができ、伝送路長が長く平衡状態を保つためにダミーの送信機／受信機に相当する容量を付加しなくてはならない場合でも、その大きさを小さくできる。
【図面の簡単な説明】
【図１】この発明を適用した実施形態のデータ処理装置、ＩＣカードのブロック構成図である。
【図２】データ処理装置と、ＩＣカードの間を伝送するデータのタイミングチャートである。
【図３】データ処理装置と、ＩＣカードの間を伝送するデータのタイミングチャートである。
【図４】この発明を適用したＩＣカードの形状の一例を示す斜視図である。
【図５】図４のＩＣカードを図中Ｈ方向から見た図である。
【図６】図４のＩＣカードを図中Ｉ方向から見た図である。
【図７】片方向通信用のインターフェースに適用されるこの発明の一実施形態の構成を示す接続図である。
【図８】双方向通信用のインターフェースに適用されるこの発明の他の実施形態の構成を示す接続図である。
【図９】双方向通信用のインターフェースに適用されるこの発明のさらに他の実施形態の構成を示す接続図である。
【図１０】ＩＣカードのインターフェース方式を検出する方法の一例を示すフローチャートである。
【図１１】ＩＣカードのインターフェース方式を検出する方法の他の例を示すフローチャートである。
【符号の説明】
１，５，８，１３，１６・・・シングルエンド信号の送信機、２，６，７，１４，１５・・・シングルエンド信号の受信機、３，９，１２，１７，２０・・・差動信号の送信機、４，１０，１１，１８，１９・・・差動信号の受信機、２１・・・データ処理装置、２２・・・データ処理部、２３・・・レジスタ、２４・・・ホスト側シリアルインターフェイス回路、２５・・・ホスト側コントローラ、２６・・・ＩＣカード、２７・・・メモリ、２８・・・レジスタ、２９・・・カード側シリアルインターフェイス回路、３０・・・カード側コントローラ、３３ａ，Ｒ・・・抵抗、４１・・・ＩＣカード、４４ａ，４４ｃ・・・切欠部
Claims (11)
- データ処理装置に対してリムーバブルなＩＣカードにおいて、
上記データ処理装置から出力された差動信号を受け取る差動信号受信部と、上記データ処理装置から出力されたシングルエンド信号を受け取るシングルエンド信号受信部とを有するインターフェイス回路を備え、
上記データ処理装置と上記差動信号受信部の２つの入力端とが２本の信号線を介してそれぞれ接続され、
上記差動信号受信部の２つの入力端の間に終端抵抗が接続され、
上記２本の信号線のうち、一方の信号線に上記シングルエンド信号受信部の入力端が接続され、
上記データ処理装置との間の信号伝送方法として、差動信号による第１の伝送方法と、シングルエンド信号による第２の伝送方法との一方が選択可能とされ、
上記第１の伝送方法が選択された場合に、上記データ処理装置から出力された差動信号が上記２本の信号線および上記終端抵抗を介して上記差動信号受信部に供給され、
上記第２の伝送方法が選択された場合に、上記終端抵抗がシングルエンド信号の高速時におけるオーバーシュートまたはアンダーシュートを防止するためのダンピング抵抗として用いられ、上記データ処理装置から出力されたシングルエンド信号が上記２本の信号線のうち、他方の信号線および上記ダンピング抵抗を介して上記シングルエンド信号受信部に供給されるＩＣカード。 - 請求項１において、
上記第１および第２の伝送方法が選択可能なことが属性情報として記憶されているＩＣカード。 - 上記インターフェイス回路は、差動信号送信部およびシングルエンド信号送信部をさらに有し、
上記２本の信号線に上記差動信号送信部の２つの出力端がそれぞれ接続され、
上記一方の信号線に上記シングルエンド信号送信部の出力端が接続され、
上記第１の伝送方法が選択された場合に、上記差動信号送信部から出力された差動信号が上記２本の信号線を介して上記データ処理装置に供給され、
上記第２の伝送方法が選択された場合に、上記シングルエンド信号送信部から出力されたシングルエンド信号が上記２本の信号線と、上記ダンピング抵抗とを介して上記データ処理装置に供給される請求項１に記載のＩＣカード。 - 上記インターフェイス回路は、差動信号送信部およびシングルエンド信号送信部をさらに有し、
上記２本の信号線に上記差動信号送信部の２つの出力端がそれぞれ接続され、
上記他方の信号線に上記シングルエンド信号送信部の出力端が接続され、
上記第１の伝送方法が選択された場合に、上記差動信号送信部から出力された差動信号が上記２本の信号線を介して上記データ処理装置に供給され、
上記第２の伝送方法が選択された場合に、上記シングルエンド信号送信部から出力されたシングルエンド信号が上記２本の信号線と、上記ダンピング抵抗とを介して上記データ処理装置に供給される請求項１に記載のＩＣカード。 - データ処理装置と、データ処理装置に対してリムーバブルなＩＣカードとによって構成されるＩＣカードシステムにおいて、
差動信号を出力する第１の差動信号送信部と、シングルエンド信号を出力する第１のシングルエンド信号送信部とを有する第１のインターフェイス回路を備えるデータ処理装置と、
上記差動信号を受け取る第１の差動信号受信部と、上記シングルエンド信号を受け取る第１のシングルエンド信号受信部とを有する第２のインターフェイス回路を備えるＩＣカードと
からなり、
上記第１の差動信号送信部の２つの出力端と上記第１の差動信号受信部の２つの入力端とが２本の信号線を介してそれぞれ接続され、
上記第１の差動信号受信部の２つの入力端の間に第１の終端抵抗が接続され、
上記２本の信号線のうち、一方の信号線の一端側に上記第１のシングルエンド信号送信部の出力端が接続され、
他方の信号線の他端側に上記第１のシングルエンド信号受信部の入力端が接続され、
上記データ処理装置および上記ＩＣカードとの間の信号伝送方法として、差動信号による第１の伝送方法と、シングルエンド信号による第２の伝送方法との一方が選択可能とされ、
上記第１の伝送方法が選択された場合に、上記第１の差動信号送信部から出力された差動信号が上記２本の信号線および上記第１の終端抵抗を介して上記第１の差動信号受信部に供給され、
上記第２の伝送方法が選択された場合に、上記第１の終端抵抗がシングルエンド信号の高速時におけるオーバーシュートまたはアンダーシュートを防止するための第１のダンピング抵抗として用いられ、上記第１のシングルエンド信号送信部から出力されたシングルエンド信号が上記一方の信号線および上記第１のダンピング抵抗を介して上記第１のシングルエンド信号受信部に供給されるＩＣカードシステム。 - 上記第１のインターフェイス回路は、第２の差動信号受信部および第２のシングルエンド信号受信部をさらに有し、
上記第２のインターフェイス回路は、第２の差動信号送信部および第２のシングルエンド信号送信部をさらに有し、
上記２本の信号線の一端側に上記第２の差動信号受信部の２つの入力端がそれぞれ接続され、
上記第２の差動信号受信部の２つの入力端の間に第２の終端抵抗が接続され、
上記一方の信号線の一端側に上記第２のシングルエンド信号受信部の入力端が接続され、
上記２本の信号線の他端側に上記第２の差動信号送信部の２つの出力端がそれぞれ接続され、
上記他方の信号線の他端側に上記第２のシングルエンド信号送信部の出力端が接続され、
上記第１の伝送方法が選択された場合に、上記第２の差動信号送信部から出力された差動信号が上記２本の信号線および上記第２の終端抵抗を介して上記第２の差動信号受信部に供給され、
上記第２の伝送方法が選択された場合に、上記第２の終端抵抗が第２のダンピング抵抗として用いられ、上記第２のシングルエンド信号送信部から出力されたシングルエンド信号が上記２本の信号線と、上記第１のダンピング抵抗および上記第２のダンピング抵抗とを介して上記第２のシングルエンド信号受信部に供給される請求項５に記載のＩＣカードシステム。 - 上記第１のインターフェイス回路は、第３の差動信号受信部および第３のシングルエンド信号受信部をさらに有し、
上記第２のインターフェイス回路は、第３の差動信号送信部および第３のシングルエンド信号送信部をさらに有し、
上記２本の信号線の一端側に上記第３の差動信号受信部の２つの入力端がそれぞれ接続され、
上記第３の差動信号受信部の２つの入力端の間に第３の終端抵抗が接続され、
上記他方の信号線の一端側に上記第３のシングルエンド信号受信部の入力端が接続され、
上記２本の信号線の他端側に上記第３の差動信号送信部の２つの出力端がそれぞれ接続され、
上記一方の信号線の他端側に上記第３のシングルエンド信号送信部の出力端が接続され、
上記第１の伝送方法が選択された場合に、上記第３の差動信号送信部から出力された差動信号が上記２本の信号線および上記第３の終端抵抗を介して上記第３の差動信号受信部に供給され、
上記第２の伝送方法が選択された場合に、上記第３の終端抵抗が第３のダンピング抵抗として用いられ、上記第３のシングルエンド信号送信部から出力されたシングルエンド信号が上記２本の信号線と、上記第１のダンピング抵抗および上記第３のダンピング抵抗とを介して上記第３のシングルエンド信号受信部に供給される請求項５に記載のＩＣカードシステム。 - リムーバブルなＩＣカードを使用するデータ処理装置において、
差動信号を出力する差動信号送信部と、シングルエンド信号を出力するシングルエンド信号送信部とを有するインターフェイス回路を備え、
上記差動信号送信部の２つの出力端と上記ＩＣカードとが２本の信号線を介してそれぞれ接続され、
上記２本の信号線のうち、一方の信号線に上記シングルエンド信号送信部の出力端が接続され、
上記ＩＣカードとの間の信号伝送方法として、差動信号による第１の伝送方法と、シングルエンド信号による第２の伝送方法との一方が選択可能とされ、
上記第１の伝送方法が選択された場合に、上記差動信号送信部から出力された差動信号が上記２本の信号線を介して上記ＩＣカードに供給され、
上記第２の伝送方法が選択された場合に、上記シングルエンド信号送信部から出力されたシングルエンド信号が上記一方の信号線を介して上記ＩＣカードに供給されるデータ処理装置。 - ＩＣカードが挿入された時に、上記ＩＣカードの属性情報を読み取ることによって、挿入されたＩＣカードが上記第１および第２の伝送方法が選択可能とされたものであるか否かを識別し、上記第１および第２の伝送方法の内の識別された伝送方法でもってＩＣカードとの通信を行なうようにした請求項８に記載のデータ処理装置。
- 上記インターフェイス回路は、差動信号受信部およびシングルエンド信号受信部をさらに有し、
上記２本の信号線に上記差動信号受信部の２つの入力端がそれぞれ接続され、
上記差動信号受信部の２つの入力端の間に終端抵抗が接続され、
上記一方の信号線に上記シングルエンド信号受信部の入力端が接続され、
上記第１の伝送方法が選択された場合に、上記ＩＣカードから出力された差動信号が上記２本の信号線および上記終端抵抗を介して上記差動信号受信部に供給され、
上記第２の伝送方法が選択された場合に、上記終端抵抗がダンピング抵抗として用いられ、上記ＩＣカードから出力されたシングルエンド信号が上記２本の信号線と、上記ダンピング抵抗とを介して上記シングルエンド信号受信部に供給される請求項８に記載のデータ処理装置。 - 上記インターフェイス回路は、差動信号受信部およびシングルエンド信号受信部をさらに有し、
上記２本の信号線に上記差動信号受信部の２つの入力端がそれぞれ接続され、
上記差動信号受信部の２つの入力端の間に終端抵抗が接続され、
上記他方の信号線に上記シングルエンド信号受信部の入力端が接続され、
上記第１の伝送方法が選択された場合に、上記ＩＣカードから出力された差動信号が上記２本の信号線および上記終端抵抗を介して上記差動信号受信部に供給され、
上記第２の伝送方法が選択された場合に、上記終端抵抗がダンピング抵抗として用いられ、上記ＩＣカードから出力されたシングルエンド信号が上記２本の信号線と、上記ダンピング抵抗とを介して上記シングルエンド信号受信部に供給される請求項８に記載のデータ処理装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000377972A JP4517502B2 (ja) | 2000-12-12 | 2000-12-12 | Ｉｃカード、ｉｃカードシステムおよびデータ処理装置 |
| US10/182,963 US6941402B2 (en) | 2000-12-12 | 2001-12-11 | IC card, data processing apparatus, and system using common signal lines and common resistor for differential signals and single end signals |
| PCT/JP2001/010839 WO2002048854A1 (fr) | 2000-12-12 | 2001-12-11 | Carte à circuit imprimé, système de carte à circuit imprimé, et processeur de données |
| DE60127709T DE60127709T2 (de) | 2000-12-12 | 2001-12-11 | Ic-karte, ic-kartensystem und datenprozessor |
| KR1020027010156A KR100866444B1 (ko) | 2000-12-12 | 2001-12-11 | Ｉｃ 카드, ｉｃ 카드 시스템 및 데이터 처리 장치 |
| CNB018077234A CN1280703C (zh) | 2000-12-12 | 2001-12-11 | Ic卡、ic卡系统及数据处理装置 |
| EP01270825A EP1343070B1 (en) | 2000-12-12 | 2001-12-11 | Ic card, ic card system, and data processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000377972A JP4517502B2 (ja) | 2000-12-12 | 2000-12-12 | Ｉｃカード、ｉｃカードシステムおよびデータ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002183691A JP2002183691A (ja) | 2002-06-28 |
| JP4517502B2 true JP4517502B2 (ja) | 2010-08-04 |
Family
ID=18846622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000377972A Expired - Fee Related JP4517502B2 (ja) | 2000-12-12 | 2000-12-12 | Ｉｃカード、ｉｃカードシステムおよびデータ処理装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6941402B2 (ja) |
| EP (1) | EP1343070B1 (ja) |
| JP (1) | JP4517502B2 (ja) |
| KR (1) | KR100866444B1 (ja) |
| CN (1) | CN1280703C (ja) |
| DE (1) | DE60127709T2 (ja) |
| WO (1) | WO2002048854A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562505B1 (ko) * | 2003-10-09 | 2006-03-21 | 삼성전자주식회사 | 중앙 처리 장치의 개입없이 널 바이트 정보를 자동적으로전송할 수 있는 집적회로 카드 |
| US7673080B1 (en) * | 2004-02-12 | 2010-03-02 | Super Talent Electronics, Inc. | Differential data transfer for flash memory card |
| KR101051703B1 (ko) | 2004-08-09 | 2011-07-25 | 삼성전자주식회사 | 서스펜드/리쥼 기능을 갖는 집적 회로 카드 및 집적 회로카드 시스템 |
| JP4433311B2 (ja) * | 2005-09-12 | 2010-03-17 | ソニー株式会社 | 半導体記憶装置、電子機器及びモード設定方法 |
| JPWO2007049455A1 (ja) * | 2005-10-28 | 2009-04-30 | パナソニック株式会社 | 半導体メモリカード |
| JP5240491B2 (ja) | 2007-06-26 | 2013-07-17 | ソニー株式会社 | 送信装置および受信装置 |
| EP2383948B1 (en) | 2009-11-13 | 2018-07-11 | Panasonic Intellectual Property Management Co., Ltd. | Interface circuit, and interface system |
| US8548070B2 (en) | 2009-11-13 | 2013-10-01 | Panasonic Corporation | Driver circuit, receiver circuit, and method of controlling a communications system including the circuits |
| TWI401570B (zh) * | 2010-03-30 | 2013-07-11 | Imicro Technology Ltd | 用於差分資料傳輸之快閃記憶卡 |
| US8018250B1 (en) * | 2010-10-19 | 2011-09-13 | Xilinx, Inc. | Input/output block and operation thereof |
| JP5659799B2 (ja) * | 2011-01-06 | 2015-01-28 | 富士ゼロックス株式会社 | 送受信装置及び信号伝送装置 |
| KR102423987B1 (ko) | 2017-09-21 | 2022-07-22 | 삼성전자주식회사 | 터미네이션 회로 및 인터페이스 장치 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03255515A (ja) * | 1990-03-05 | 1991-11-14 | Nippon Purotetsuku Syst:Kk | 信号変換器 |
| JP3477781B2 (ja) * | 1993-03-23 | 2003-12-10 | セイコーエプソン株式会社 | Ｉｃカード |
| JP3375669B2 (ja) * | 1993-03-23 | 2003-02-10 | 富士通株式会社 | Ｉ／ｏメモリカードのアクセス方法およびその運用方法 |
| JPH08123583A (ja) * | 1994-10-27 | 1996-05-17 | Oki Electric Ind Co Ltd | 内部状態確定装置 |
| US5627416A (en) * | 1995-07-21 | 1997-05-06 | Itt Corporation | Multi-voltage IC card host |
| JPH09326193A (ja) * | 1996-06-04 | 1997-12-16 | Citizen Watch Co Ltd | Ｉｃメモリカード |
| JP3493096B2 (ja) * | 1996-06-07 | 2004-02-03 | 株式会社東芝 | 半導体集積回路、ｉｃカード、及びｉｃカードシステム |
| FI104920B (fi) * | 1996-10-31 | 2000-04-28 | Nokia Mobile Phones Ltd | Elektroniikkalaite, korttiliitäntä ja laajennuskortti |
| JP3610424B2 (ja) * | 1997-04-23 | 2005-01-12 | カシオ計算機株式会社 | 電子機器及びインタフェース回路 |
| FR2772535B1 (fr) * | 1997-12-11 | 2000-12-15 | Micropross | Interface de communication avec une carte a puce synchrone et dispositif equipe d'une telle interface |
| JP3484066B2 (ja) * | 1998-02-10 | 2004-01-06 | 松下電器産業株式会社 | データ伝送システム |
| KR100297721B1 (ko) * | 1998-10-29 | 2001-08-07 | 윤종용 | 반도체 장치간 신호 송수신을 위한 송신회로 및 수신회로 |
| JP3795725B2 (ja) * | 2000-04-21 | 2006-07-12 | 株式会社東芝 | 電子機器 |
| JP3842609B2 (ja) * | 2001-10-22 | 2006-11-08 | 株式会社東芝 | Ｉｃカード用ｌｓｉ，ｉｃカード及びｉｃカードの動作方法 |
-
2000
- 2000-12-12 JP JP2000377972A patent/JP4517502B2/ja not_active Expired - Fee Related
-
2001
- 2001-12-11 US US10/182,963 patent/US6941402B2/en not_active Expired - Fee Related
- 2001-12-11 DE DE60127709T patent/DE60127709T2/de not_active Expired - Lifetime
- 2001-12-11 CN CNB018077234A patent/CN1280703C/zh not_active Expired - Fee Related
- 2001-12-11 WO PCT/JP2001/010839 patent/WO2002048854A1/ja active IP Right Grant
- 2001-12-11 EP EP01270825A patent/EP1343070B1/en not_active Expired - Lifetime
- 2001-12-11 KR KR1020027010156A patent/KR100866444B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6941402B2 (en) | 2005-09-06 |
| KR20020081303A (ko) | 2002-10-26 |
| DE60127709D1 (de) | 2007-05-16 |
| KR100866444B1 (ko) | 2008-10-31 |
| DE60127709T2 (de) | 2007-12-13 |
| CN1280703C (zh) | 2006-10-18 |
| WO2002048854A1 (fr) | 2002-06-20 |
| CN1422401A (zh) | 2003-06-04 |
| EP1343070B1 (en) | 2007-04-04 |
| EP1343070A4 (en) | 2006-02-08 |
| EP1343070A1 (en) | 2003-09-10 |
| US20030089785A1 (en) | 2003-05-15 |
| JP2002183691A (ja) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100893428B1 (ko) | 인터페이스 장치 | |
| US7376773B2 (en) | Multi-standard protocol storage devices and methods of operating the same | |
| JP3813849B2 (ja) | カード装置 | |
| JP4517502B2 (ja) | Ｉｃカード、ｉｃカードシステムおよびデータ処理装置 | |
| US6880024B2 (en) | Control system for memory storage device having two different interfaces | |
| EP2226729B1 (en) | Card Identification System | |
| EP0893767A2 (en) | A method for flexible multiple access on a serial bus by a plurality of boards | |
| JP2009176136A (ja) | 半導体記憶装置 | |
| US9104816B2 (en) | Memory card having plurality of interface ports, memory card system, and data communication method for the memory card | |
| US7044385B2 (en) | Apparatus and method for establishing data transfer mode through identification of card insertion | |
| JP5364036B2 (ja) | 接続バス、電子装置及びシステム | |
| US7590011B2 (en) | Memory card, data driving method thereof, and memory card system including the same | |
| US7017810B2 (en) | IC card and IC card system | |
| US20040137805A1 (en) | Method and a system for detecting bus width, an electronic device, and a peripheral device | |
| US20050254276A1 (en) | Interface circuit | |
| JP2006024143A (ja) | 情報処理装置、外部装置、ホスト装置、及び通信方法 | |
| ZA200704397B (en) | Multimedia card interface method, computer program product and apparatus | |
| WO2004102404A1 (ja) | データ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100510 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |