JP3813849B2 - カード装置 - Google Patents
カード装置 Download PDFInfo
- Publication number
- JP3813849B2 JP3813849B2 JP2001280639A JP2001280639A JP3813849B2 JP 3813849 B2 JP3813849 B2 JP 3813849B2 JP 2001280639 A JP2001280639 A JP 2001280639A JP 2001280639 A JP2001280639 A JP 2001280639A JP 3813849 B2 JP3813849 B2 JP 3813849B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- mode
- internal circuit
- pin
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
【０００１】
【発明の属する技術分野】
本発明は各種電子機器に装着して使用可能なカード装置に関し、特にデータ転送に使用されるビット幅の異なる複数の動作モードを有するカード装置に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ、ＰＤＡ、カメラ、携帯電話等の様々な携帯型電子機器が開発されている。これら電子機器においては、リムーバブル記憶デバイスの１つであるメモリカードが多く用いられている。メモリカードとしては、ＰＣＭＣＩＡカード（ＰＣカード）、およびそれよりもさらに小型のＳＤ（Secure Digital）カード、が知られている。
【０００３】
このＳＤカードはフラッシュメモリを内蔵するメモリカードであり、小型化、容量、および高速化の要求に見合うように特に設計されている。ＳＤカード通信は改良された９ピンインタフェースに基づいている。９ピンうちの４ピンは、ホストとの間のデータ転送に使用可能なデータピンとして割り当てられている。ＳＤカードは７ピンインタフェースを使用するマルチメディアカード（ＭＭＣ）を改良したカードであり、そのＭＭＣとの上位互換を維持するため、ＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、およびＳＰＩ（Serial Peripheral Interface）モードの３つの動作モードを有している。
【０００４】
ＳＤ４ビットモードでは、ＤＡＴ０−３の４つのデータピンを用いることによってホストとの間のデータ転送が４ビット幅単位で実行される。ＳＤ１ｂｉｔモードでは、ＤＡＴ０−３の内でホストとの間のデータ転送に使用されるのはＤＡＴ０のみであり、ホストとの間のデータ転送は１ビット幅単位で実行される。ＤＡＴ１，２は一切使用されない。ＳＰＩモードでは、ＤＡＴ０がカードからホストへのデータ転送に使用され、他の１ピンがホストからカードへのデータ転送に使用される。ＳＤ１ｂｉｔモードの場合と同じく、ＤＡＴ１，２は一切使用されない。
【０００５】
【発明が解決しようとする課題】
このようにＳＤカードはＭＭＣの上位互換の位置付けで設計されているため、ＭＭＣ用のホストコントローラに最低限の変更を施すだけで、ＭＭＣのみならず、ＳＤカードをも制御可能なホストコントローラを実現できる。
【０００６】
しかし、もしシステム構築時に従来のＭＭＣ用のホストコントローラをそのまま流用し、且つＳＤカードで増加したデータピンＤＡＴ１，２に対応するデータ線が適切に処理されていないホスト装置に対してＳＤカードを装着した場合には、ホスト装置からＳＤ１ビットモードまたはＳＰＩモードが指定された場合に、そのＳＤカード自体が誤動作したり、あるいは内部回路に無駄な電流が流れてしまい電力が余分に消費されたり、さらには内部回路の電源端子とグランド端子間に大きな貫通電流が流れることによって内部回路自体が破壊される危険もある。これは、ＳＤ１ビットモードまたはＳＰＩモードで非使用となるＳＤカードのデータピンＤＡＴ１，２が、フローティング状態になってしまうことに起因するものである。
【０００７】
よって、より安全性が高くまた無駄な電力消費を出来るだけ抑えることが可能な新たな仕組みを実現する必要性がある。
【０００８】
本発明は上述の事情を考慮してなされたものであり、使用されないピンの電位に内部回路が影響されないようにすることにより、安全性が高くまた無駄な電力消費も抑えることが可能なカード装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明のカード装置の第１の態様は、ホスト装置に取り外し自在に装着可能に構成されたカード装置において、複数のデータピンと、前記ホスト装置からのコマンドに応じて第１の動作モードおよび第２の動作モードの一方に設定され、前記第１の動作モードにおいては前記複数のデータピンそれぞれを使用して前記ホスト装置との間のデータ転送を実行し、前記第２の動作モードにおいては前記ホスト装置との間のデータ転送に前記複数のデータピンの内の特定のデータピンを用いる内部回路と、前記第２の動作モードで使用されないデータピンと前記内部回路との間に設けられ、当該データピンの電位に応じた入力信号を前記内部回路に供給する受信モード、および当該データピンから前記内部回路に供給される前記入力信号の電位を特定の電位に固定する固定モードでそれぞれ動作可能なデータ受信回路と、前記内部回路が前記第１の動作モードである場合は前記データ受信回路を前記受信モードに設定し、前記内部回路が前記第２の動作モードである場合は前記データ受信回路を前記固定モードに設定する制御信号を出力するデータ受信回路制御手段とを具備することを特徴とする。
【００１０】
このカード装置においては、データ転送に使用するデータピンの数が互いに異なる第１および第２の動作モードの一方がホスト装置からのコマンドで指定される。データ転送に使用するデータピンの数が少ない方の第２の動作モードがホストから指定された場合には、その第２の動作モードで使用されないデータピンと内部回路との間に設けられたデータ受信回路は自動的に固定モードに設定される。これにより、たとえホスト装置が第２の動作モードのみに対応しており、且つ第２の動作モードで使用されないデータピンに対する処理がなされていないものであっても、第２の動作モードで使用されないデータピンから内部回路に供給される入力信号の電位は特定の電位に自動的に固定されるので、内部回路をフローティングによる影響から保護することが出来る。一方、ホスト装置によって第１の動作モードが指定された場合には、今度は、第２の動作モードで使用されないデータピンと内部回路との間に設けられたデータ受信回路は自動的に受信モードに設定されるので、本カード装置が第１の動作モードをサポートする正常なホスト装置に装着された場合には、複数のデータピンそれぞれを使用したホスト装置との間のデータ転送を正常に実行することが出来る。
【００１１】
本発明のカード装置の第２の態様は、ホスト装置に取り外し自在に装着可能に構成されたカード装置において、前記ホスト装置との間の通信に使用される複数のピンを有するインターフェースと、不揮発性メモリデバイスと、前記インターフェースを介して入力される前記ホスト装置からのアクセス要求に応じて前記不揮発性メモリデバイスへのデータ書き込みおよび前記不揮発性メモリデバイスからのデータ読み出しを制御する内部回路と、前記複数のピンの内で前記ホスト装置からの信号の受信に使用されるピンそれぞれに接続され、対応するピンの電位に応じた入力信号を前記内部回路に供給する受信モードと前記対応するピンから前記内部回路に供給される前記入力信号の電位を特定の電位に固定する固定モードでそれぞれが動作可能な複数の受信回路と、前記内部回路と前記ホスト装置との間のデータ転送に使用すべきビット幅を指定する前記ホスト装置からのコマンドまたは前記内部回路の現在のステートに応じて、前記複数の受信回路の中から前記ホスト装置との間の通信に必要のない受信回路を選定し、その選定した受信回路を前記固定モードに設定する制御信号を出力する受信回路制御手段とを具備することを特徴とする。
【００１２】
このカード装置においては、データピンのみならず、ホストからの信号を受ける他のピンについても同様のデータ受信回路を設け、対応するピンの非使用時にはデータ受信回路を固定モードに設定するという制御が行われる。これにより、例えば複数のカード装置にホストからの信号が共通に供給されるようなシステム構成においては、非選択のカード装置内のゲートロジックなどが他のカード装置宛の信号によって無駄に駆動されしまうという不具合が無くなり、カード装置の電力消費を低減することが可能となる。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１には、本発明の一実施形態に係るカード装置１２とそれを装着して使用可能な電子機器（ホスト装置）１１との関係が示されている。以下では、カード装置１２としてＳＤメモリカード（Secure Digital Memory Card）を使用する場合を例示して説明する。
【００１４】
ＳＤメモリカード１２は、例えばパーソナルコンピュータ、ＰＤＡ、カメラ、携帯電話等の各種ホスト装置１１に設けられたメモリカード装着スロット（ＳＤカードスロット）１１３に着脱自在に装着して使用される。ホスト装置１１にはホストコントローラ１１１が設けられている。ＳＤメモリカード１２とホストコントローラ１１１との通信は、全てホストコントローラ１１１からのコマンドによって制御される。
【００１５】
ホストコントローラ１１１とＳＤメモリカード１２との間を接続するＳＤバス１１２は、６本の通信線（データＤＡＴ０−３，コマンドＣＭＤ，クロックＣＬＫ）と３本の電源供給線（ＶＤＤ，ＶＳＳ，ＶＳＳ）を含む。これに対応して、ＳＤメモリカード１２には、図示のように、４本のデータピン［ＤＡＴ０−３］、コマンドピン［ＣＭＤ］、クロック信号ピン［ＣＬＫ］、電源ピン［ＶＤＤ］、２つのグランドピン［ＶＳＳ］が設けられている。６本の通信線（データＤＡＴ０−３，コマンドＣＭＤ，クロックＣＬＫ）の機能は次の通りである。
【００１６】
・ＤＡＴ０−３： 各データ線はホストコントローラ１１１とＳＤメモリカード１２との間のデータ転送に使用される双方向信号線である。ホストコントローラ１１１およびＳＤメモリカード１２はそれぞれプッシュプルモードで動作する。
【００１７】
・ＣＭＤ： コマンド信号線は双方向信号線である。ホストコントローラ１１１からＳＤメモリカード１２へのコマンドの転送、およびＳＤメモリカード１２からホストコントローラ１１１へのレスポンスの転送に使用される。
【００１８】
・ＣＬＫ： クロック信号線はホストコントローラ１１１からＳＤメモリカード１２へクロック信号ＣＬＫを送信するための信号線である。ホストコントローラ１１１からＳＤメモリカード１２へのコマンドの転送、およびホストコントローラ１１１とＳＤメモリカード１２との間のデータ転送などは、ホストコントローラ１１１からＳＤメモリカード１２へクロック信号ＣＬＫに同期して実行される。
【００１９】
双方向で使用されるデータ線ＤＡＴ３，ＤＡＴ２，ＤＡＴ１，ＤＡＴ０、およびコマンド信号線ＣＭＤは、図示のように、プルアップ抵抗Ｒ１，Ｒ２，Ｒ３．Ｒ４，Ｒ５によって電源ＶＣＣにプルアップされている。これらプルアップ抵抗Ｒ１，Ｒ２，Ｒ３．Ｒ４，Ｒ５は、ＳＤメモリカード１２が非装着のときに、またはホストコントローラ１１１およびＳＤメモリカード１２のどちらもその信号線を駆動していないときに、データ線ＤＡＴ３，ＤＡＴ２，ＤＡＴ１，ＤＡＴ０、およびコマンド信号線ＣＭＤがフローティング状態になることを防止するために設けられている。
【００２０】
ＳＤバス１１２の内、ＤＡＴ１，ＤＡＴ２はＳＤメモリカード１２をＳＤ１ビットモードまたはＳＰＩモードで使用する場合には使用されない信号線である。このため、ＳＤ４ビットモードをサポートしない従来のＭＭＣ用のホストコントローラをホストコントローラ１１１としてそのまま流用したホスト装置においては、データ線ＤＡＴ１，ＤＡＴ２が配線されていない場合も考えられる。この場合、ＳＤメモリカード１２のデータピンＤＡＴ１，ＤＡＴ２がフローティング状態となってしまう。
【００２１】
これを防止するため、本実施形態のＳＤメモリカード１２においては、データピンＤＡＴ１，ＤＡＴ２に対応するインターフェース部に貫通電流防止機能を持った双方向バッファを使用している。ＳＤメモリカード１２の具体的な構成を図２に示す。
【００２２】
図２に示されているように、ＳＤメモリカード１２には、インタフェースドライバ回路１３、カードインタフェースコントローラ１４、メモリコアインタフェース１５、およびメモリコア１６が内蔵されている。メモリコア１６は例えばフラッシュＥＥＰＲＯＭ等の不揮発性メモリから構成されている。
【００２３】
カードインタフェースコントローラ１４およびメモリコアインタフェース１５は、インタフェースドライバ回路１３を介してホストコントローラ１１１から受信したコマンドに応じた動作（コマンド処理）を実行する内部コア回路である。メモリコアインタフェース１５は、主に、ホストコントローラ１１１からのコマンドに応じて、メモリコア１６へのデータ書き込み及びメモリコア１６からのデータ読み出しを制御する。カードインタフェースコントローラ１４は、主に、ホストコントローラ１１１との間の通信の制御と、ＳＤメモリカード１２の動作モードおよびステートの管理を実行する。カードインタフェースコントローラ１４は、互いに通信プロトコルが異なる３つの動作モード、つまり、ＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、およびＳＰＩモードで動作することが出来る。どの動作モードでホストコントローラ１１１との通信を実行するかは、ホストコントローラ１１１からのコマンドで指定される。
【００２４】
インタフェースドライバ回路１３はＳＤバス１１２への信号送信およびＳＤバス１１２からの信号受信を行うためのドライバ群から構成されている。
【００２５】
データピン［ＤＡＴ３］１２１に対応するドライバ回路は、受信バッファ１３１および送信バッファ１３２を含む双方向バッファから構成されている。受信バッファ１３１はデータピン［ＤＡＴ３］１２１の電位に応じた入力信号ＩＮをカードインタフェースコントローラ１４に供給する。送信バッファ１３２は例えばオープンドレイン型のトライステートバッファであり、送信イネーブル信号ＥＮがアクティブステートのときに、カードインタフェースコントローラ１４からの出力信号ＯＵＴに応じてデータ線ＤＡＴ３を駆動する。送信イネーブル信号ＥＮがインアクティブステートのときは、送信バッファ１３２の出力はハイインピーダンスとなる。
【００２６】
データピン［ＤＡＴ２］１２２に対応するドライバ回路は、貫通電流防止機能付き受信バッファ１３３およびトライステート送信バッファ１３４を含む双方向バッファから構成されている。受信バッファ１３３の貫通電流防止機能は、カードインタフェースコントローラ１４からの制御信号ＣＯＮＴがアクティブステートの時に有効となり、制御信号ＣＯＮＴがインアクティブステートの時に無効となる。
【００２７】
貫通電流防止機能が無効の時（受信モード）は、受信バッファ１３３は、データピン［ＤＡＴ２］１２２の電位に応じた入力信号ＩＮをカードインタフェースコントローラ１４に供給する。一方、貫通電流防止機能が有効の時（固定モード）は、受信バッファ１３３は、データピン［ＤＡＴ２］１２２がフローティングであってもそれによる影響が生じないようにするために、データピン［ＤＡＴ２］１２２の電位とは関係なく、入力信号ＩＮの電位を論理“Ｈ”または論理“Ｌ”に対応する特定の電位に固定する。これにより、不定の電位が内部回路に伝達されることによる不具合を防止できる。もちろん、データピン［ＤＡＴ２］１２２がフローティングになっても、受信バッファ１３３の電源端子とグランド端子間に貫通電流は流れない。
【００２８】
送信バッファ１３４はカードインタフェースコントローラ１４からの送信イネーブル信号ＥＮがアクティブステートのときに、カードインタフェースコントローラ１４からの出力信号ＯＵＴに応じてデータ線ＤＡＴ２を駆動する。送信イネーブル信号ＥＮがインアクティブステートのときは、送信バッファ１３４の出力はハイインピーダンスとなる。
【００２９】
データピン［ＤＡＴ１］１２３に対応するドライバ回路も、データピン［ＤＡＴ２］１２２に対応するドライバ回路と同じく、貫通電流防止機能付き受信バッファ１３５およびトライステート送信バッファ１３６を含む双方向バッファから構成されている。受信バッファ１３５の貫通電流防止機能は、カードインタフェースコントローラ１４からの制御信号ＣＯＮＴがアクティブステートの時に有効となり、制御信号ＣＯＮＴがインアクティブステートの時に無効となる。送信バッファ１３６はカードインタフェースコントローラ１４からの送信イネーブル信号ＥＮがアクティブステートのときに、カードインタフェースコントローラ１４からの出力信号ＯＵＴに応じてデータ線ＤＡＴ１を駆動する。送信イネーブル信号ＥＮがインアクティブステートのときは、送信バッファ１３６の出力はハイインピーダンスとなる。
【００３０】
データピン［ＤＡＴ０］１２４に対応するドライバ回路は、データピン［ＤＡＴ３］１２１に対応するドライバ回路と同じく、受信バッファ１３７およびトライステート送信バッファ１３８を含む双方向バッファから構成されている。
【００３１】
さらに、コマンドピン［ＣＭＤ］１２５に対応するドライバ回路は受信バッファ１３９およびトライステート送信バッファ１４０を含む双方向バッファから構成されており、またクロック信号ＣＬＫピン［ＣＬＫ］１２６に対応するドライバ回路は受信バッファ１４１のみから構成されている。
【００３２】
カードインタフェースコントローラ１４は、データ線ＤＡＴ１，２が使用されないＳＤ１ビットモードまたはＳＰＩモードがホストコントローラ１１１からのコマンドで指定された場合には、受信バッファ１３３，１３５それぞれの貫通電流防止機能を有効にし、またホストコントローラ１１１からのコマンドでＳＤ４ビットモードが指定された場合には、受信バッファ１３３，１３５それぞれの貫通電流防止機能を無効にする。
【００３３】
貫通電流防止機能付き受信バッファそれ自体の回路構成は周知であるが、参考のために図３、図４にその一例を示す。
【００３４】
図３は入力信号ＩＮを“Ｌ”レベルに固定する場合の受信バッファ１３３の回路例を示している。受信バッファ１３３は図示のように２入力を有しており、一方の入力には制御信号ＣＯＮＴが入力され、他方の入力端子はデータピン［ＤＡＴ２］に接続されている。制御信号ＣＯＮＴはインバータ２０２を介して２入力ＡＮＤゲート２０１の第１入力に入力され、その第２入力にはデータピン［ＤＡＴ２］の電位が入力される。制御信号ＣＯＮＴが“Ｌ”レベルのインアクティブステートの時、ＡＮＤゲート２０１の第１入力にはインバータ２０２を介して“Ｈ”レベルの信号が入力されるので、ＡＮＤゲート２０１は、データピン［ＤＡＴ２］の電位に応じた入力信号ＩＮを出力する。一方、制御信号ＣＯＮＴが“Ｈ”レベルのアクティブステートの時、ＡＮＤゲート２０１の第１入力にはインバータ２０２を介して“Ｌ”レベルの信号が入力されるので、ＡＮＤゲート２０１は、データピン［ＤＡＴ２］の電位とは無関係に、常に“Ｌ”レベルの入力信号ＩＮを出力する。これにより、入力信号ＩＮが“Ｌ”レベルに固定されることになる。つまり、制御信号ＣＯＮＴが“Ｈ”レベルのアクティブステートの時は、ＡＮＤゲート２０１の動作は制御信号ＣＯＮＴによって支配されることになり、データピン［ＤＡＴ２］の電位はＡＮＤゲート２０１の動作に影響しなくなる。このことから、制御信号ＣＯＮＴのみで出力を固定できる受信バッファは、その制御信号ＣＯＮＴがアクティブステートの時は、たとえデータピン［ＤＡＴ２］がフローティング状態になっても貫通電流が流れることがないことが理解されよう。
【００３５】
図４は入力信号ＩＮを“Ｈ”レベルに固定する場合の受信バッファ１３３の回路例を示している。受信バッファ１３３は図示のように２入力を有しており、一方の入力には制御信号ＣＯＮＴが入力され、他方の入力端子はデータピン［ＤＡＴ２］に接続されている。制御信号ＣＯＮＴは２入力ＯＲゲート２０３の第１入力に入力され、その第２入力にはデータピン［ＤＡＴ２］の電位が入力される。制御信号ＣＯＮＴが“Ｌ”レベルのインアクティブステートの時、ＯＲゲート２０３は、データピン［ＤＡＴ２］の電位に応じた入力信号ＩＮを出力する。一方、制御信号ＣＯＮＴが“Ｈ”レベルのアクティブステートの時、ＯＲゲート２０３は、データピン［ＤＡＴ２］の電位とは無関係に、常に“Ｈ”レベルの入力信号ＩＮを出力する。これにより、入力信号ＩＮが“Ｈ”レベルに固定されることになる。つまり、制御信号ＣＯＮＴが“Ｈ”レベルのアクティブステートの時は、ＯＲゲート２０３の動作は制御信号ＣＯＮＴによって支配されることになり、データピン［ＤＡＴ２］の電位はＯＲゲート２０３の動作に影響しなくなる。このことから、制御信号ＣＯＮＴのみで出力を固定できる受信バッファは、その制御信号ＣＯＮＴがアクティブステートの時は、たとえデータピン［ＤＡＴ２］がフローティング状態になっても貫通電流が流れることがないことが理解されよう。
【００３６】
なお、以上のような貫通電流防止機能付き受信バッファの構成は、例えば、データピン［ＤＡＴ２］の電位を入力とするＣＭＯＳゲートと電源端子との間、またはそのＣＭＯＳゲートとグランド端子との間に、アクティブステートの制御信号ＣＯＮＴによってオフされるトランジスタを挿入して、ＣＭＯＳゲートを介した電源端子とグランド端子間のパスを遮断すると共に、受信バッファの出力を“Ｌ”または“Ｈ”に固定するために、アクティブステートの制御信号ＣＯＮＴによってオンされるトランジスタを受信バッファの出力端とグランド端子との間、または受信バッファの出力端と電源端子との間に挿入すること等によって実現できる。
【００３７】
次に、図５乃至図７を参照して、３つの動作モード、つまりＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、およびＳＰＩモードそれぞれについて説明する。
【００３８】
図５は、ＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、およびＳＰＩモードそれぞれにおけるピンアサインを示している。ＳＤメモリカード１２の動作モードはＳＤモードとＳＰＩモードに大別される。ＳＤモードにおいては、ＳＤメモリカード１２は、ホストコントローラ１１１からのバス幅変更コマンドによってＳＤ４ｂｉｔモードまたはＳＤ１ｂｉｔモードに設定される。
【００３９】
ここで、４つのデータピンＤＡＴ３−０に着目すると、４ビット幅単位でデータ転送を行うＳＤ４ｂｉｔモードでは、４つのデータピンＤＡＴ３−０が全てデータ転送に用いられるが、１ビット幅単位でデータ転送を行うＳＤ１ｂｉｔモードでは、データピンＤＡＴ０のみがデータ転送に使用され、データピンＤＡＴ１，２については全く使用されない。また、データピンＤＡＴ３は例えばＳＤメモリカード１２からホストコントローラ１１１への非同期割り込み等のために使用される。ＳＰＩモードでは、データピンＤＡＴ０がＳＤメモリカード１２からホストコントローラ１１１へのデータ信号線（ＤＡＴＡ ＯＵＴ）に用いられ、コマンドピンＣＭＤはホストコントローラ１１１からＳＤメモリカード１２へのデータ信号線（ＤＡＴＡ ＩＮ）に用いられる。データピンＤＡＴ１，２については全く使用されない。また、ＳＰＩモードでは、データピンＤＡＴ３は、ホストコントローラ１１１からＳＤメモリカード１２へのチップセレクト信号ＣＳの送信に用いられる。
【００４０】
図６には、ＳＤモード（ＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード）におけるＳＤバスの使用形態が示されている。ＳＤモードでは、単一のホストコントローラ１１１によって複数のＳＤメモリカード１２を制御できるようにするために、図６のような同期型のスター型接続が利用される。クロックＣＬＫ、電源ＶＤＤ、グランドＶＳＳはホストコントローラ１１１から全てのＳＤメモリカード１２Ａ，１２Ｂに共通に供給される。コマンド線ＣＭＤおよびデータ線ＤＡＴ０−３は、ＳＤメモリカード１２Ａ，１２Ｂそれぞれに対して個別に設けられている。ＳＤメモリカード１２Ａ，１２Ｂそれぞれの初期化処理においてはコマンドは各カードに個別に送られるが、初期化処理後は、全てのコマンドはＳＤメモリカード１２Ａ，１２Ｂそれぞれに共通に送られる。カードの選択は、アドレッシング情報を含むコマンドパケットをＳＤメモリカード１２Ａ，１２Ｂにブロードキャストすることによって行われる。アドレッシング情報によって選択されたカードは、ホストコントローラ１１１からの後続するコマンドに応答して動作する必要があるが、非選択のカードはそれに応答する必要はない。
【００４１】
図７には、ＳＰＩモードにおけるＳＤバスの使用形態が示されている。ＳＰＩモードでは、単一のホストコントローラ１１１によって複数のＳＤメモリカード１２を制御できるようにするために、図７のようなバス型接続が利用される。クロックＣＬＫ、ＤＡＴＡ ＩＮ、ＤＡＴＡ ＯＵＴは各カードに共通に接続されており、カードの識別および選択は、カード毎に独立して供給されるチップセレクト信号ＣＳを用いて行われる。
【００４２】
次に、図８のフローチャートを参照して、貫通電流防止機能を持った双方向バッファの制御を中心に本ＳＤメモリカード１２の動作を説明する。
【００４３】
ＳＤメモリカード１２が電源オン状態のホスト装置１１に装着されたとき、あるいはＳＤメモリカード１２が装着されている状態でホスト装置１１が電源オンされたときにＳＤメモリカード１２にはホストコントローラ１１１から電源が供給される。この電源投入時には、ＳＤメモリカード１２はデフォルトのＳＤ１ビットモードに設定されおり、またＤＡＴ１及びＤＡＴ２に対応する受信バッファ１３３，１３５それぞれに対応する制御信号ＣＯＮＴがアクティブとなることにより、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効にした状態で起動される（ステップＳ２０１）。
【００４４】
ＳＰＩモードとＳＤモードの切り替えはＳＤメモリカード１２の初期化処理の最初のステップで行われ、ホストコントローラ１１１がリセットコマンド（ＣＭＤ０）をデータ線ＤＡＴ３を“０”にドライブしながら発行することにより、ＳＰＩモードへの移行が指示される（ステップＳ２０２）。ＳＰＩモードへの移行が指示されない場合は、ＳＤモードでの初期化処理が行われ（ステップＳ２０３）、その初期化処理が終了すると、ＳＤメモリカード１２はコマンド待ち状態（スタンバイステート）となる（ステップＳ２０４）。
【００４５】
もし、ステップ２０４で、バス幅変更コマンドであるＡＣＭＤ６を４ビットモードにするという引数と一緒に受け付けると、ＳＤメモリカード１２はＳＤ４ビットモードとなり（ステップ２０５）、ＤＡＴ１及びＤＡＴ２に対応する受信バッファ１３３，１３５それぞれに対応する制御信号ＣＯＮＴをインアクティブにすることにより、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を無効にする（ステップＳ２０６）。
【００４６】
一方、ＳＤ４ビットモードに設定されている状態で、もしステップ２０４でバス幅変更コマンドであるＡＣＭＤ６を１ビットモードにするという引数と一緒に受け付けると、今度は、ＳＤメモリカード１２はＳＤ１ビットモードとなり（ステップＳ２０７）、ＤＡＴ１及びＤＡＴ２に対応する受信バッファ１３３，１３５それぞれに対応する制御信号ＣＯＮＴをアクティブにすることにより、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効にする（ステップＳ２０８）。ＳＤモードではステップＳ２０４からステップＳ２０６、又はステップＳ２０４からステップＳ２０８を繰り返すことにより、バス幅の切り替えは随時可能であり、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能の有効化／無効化も適宜行われる。
【００４７】
また、ステップＳ２０２においてホストコントローラ１１１がＳＰＩモードの初期化を行うとＳＤメモリカード１２はＳＰＩモードとなり（ステップＳ２０９）、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効に維持したまま（ステップＳ２１０）、ＳＰＩモードで動作する（ステップＳ２１１）。
【００４８】
上記動作によりＳＤバス１１２のＤＡＴ１、ＤＡＴ２が使用されない場合はＳＤメモリカード１２がＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効にするため、データ線を適切に処理していないシステムにおいても、ＤＡＴ１及びＤＡＴ２がフローティングになることによる不具合の発生を防止することが出来る。
【００４９】
なお、ＳＤメモリカード１２の低消費電力化という観点からは、ＤＡＴ１及びＤＡＴ２のみならず、ホストコントローラ１１１からの信号を受ける他の全てのピンについても同様の貫通電流防止機能を設けておき、対応するピンの非使用時にはその貫通電流防止機能を有効して入力信号を“Ｈ”または“Ｌ”に固定することが好ましい。これにより、例えば、本ＳＤメモリカード１２が例えば非選択状態であるにもかかわらず、本ＳＤメモリカード１２内のゲートロジックなどが他のカード宛の信号によって無駄に駆動されてしまうという不具合が無くなり、電力消費を低減することが可能となる。この場合の本ＳＤメモリカード１２の構成を図９に示す。
【００５０】
図９に示されているように、本ＳＤメモリカード１２においては、データピン［ＤＡＴ３−０］１２１〜１２４、コマンドピン［ＣＭＤ］１２５、およびクロック信号ＣＬＫピン［ＣＬＫ］１２６それぞれに対応する全ての受信バッファ１３１，１３３，１３５，１３７，１３９，１４１それぞれに貫通電流防止機能付きのものが使用されている。この場合、図８で説明したようなデータ転送ビット幅に応じてＤＡＴ１及びＤＡＴ２の貫通電流防止機能の有効／無効を切り替えるという制御に加え、本ＳＤメモリカード１２の現在のステートに基づいて、使用する必要のないピンであるかどうかを判別し、その判別結果に応じてピン毎に貫通電流防止機能の有効／無効を切り替えるという制御が実行されることになる。
【００５１】
以下、図１０のフローチャートを参照して、カードのステートに基づいて貫通電流防止機能の有効／無効を切り替えるという制御について説明する。
【００５２】
ＳＤメモリカード１２が電源オン状態のホスト装置１１に装着されたとき、あるいはＳＤメモリカード１２が装着されている状態でホスト装置１１が電源オンされたときにＳＤメモリカード１２にはホストコントローラ１１１から電源が供給される。この電源投入時には、ＳＤメモリカード１２はデフォルトのＳＤ１ビットモードに設定されおり、またＤＡＴ１及びＤＡＴ２に対応する受信バッファ１３３，１３５それぞれに対応する制御信号ＣＯＮＴがアクティブとなることにより、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効にした状態で起動される（ステップＳ３０１）。この場合、ＤＡＴ１及びＤＡＴ２以外の他のピン、つまりＣＬＫ、ＣＭＤ、ＤＡＴ０、ＤＡＴ３の貫通電流防止機能は無効状態としておく。
【００５３】
ＳＰＩモードとＳＤモードの切り替えはＳＤメモリカード１２の初期化処理の最初のステップで行われ、ホストコントローラ１１１がリセットコマンド（ＣＭＤ０）をデータ線ＤＡＴ３を“０”にドライブしながら発行することにより、ＳＰＩモードへの移行が指示される（ステップＳ３０２）。ＳＰＩモードへの移行が指示されない場合は、ＳＤモードでの初期化処理が行われる（ステップＳ３０６）。もしこの初期化処理でホストコントローラ１１１から指定された動作電圧範囲が、ＳＤメモリカード１２の動作電圧範囲とマッチしない場合には初期化失敗となり（ステップＳ３０７）、ＳＤメモリカード１２はインアクティブステートに移行する。インアクティブステートはホストコントローラ１１１からの一切のコマンドに応答する必要がないステートであるので、ＣＬＫ、ＣＭＤ、ＤＡＴ０−３それぞれの貫通電流防止機能を有効にする（ステップＳ３０８）。
【００５４】
また、初期化処理が正常終了すると、ＳＤメモリカード１２はコマンド待ち状態となる（スタンバイステート又はトランスファステート）。ここで、もしインアクティブステートへの移行を示すコマンド（ＣＭＤ１５）を受け付けると（ステップＳ３０９）、ＳＤメモリカード１２はインアクティブステートに移行し、ＣＬＫ、ＣＭＤ、ＤＡＴ０−３それぞれの貫通電流防止機能を有効にする（ステップＳ３０８）。
【００５５】
インアクティブステートへの移行を示すコマンド（ＣＭＤ１５）以外のコマンドについては、ＳＤメモリカード１２はそのコマンドに対応する動作（コマンド処理）を実行し、コマンド処理が完了すると、再びスタンバイステート又はトランスファステートとなる。
【００５６】
ここで、トランスファステートはホストコントローラ１１１によって選択されている状態に対応するステートであり、またスタンバイステートは非選択状態に対応するステートである。スタンバイステートでは、メモリアクセスに関するコマンドについてはホストコントローラ１１１から送信されない。トランスファステートは、ＳＤメモリカード１２がホストコントローラ１１１からのメモリアクセスに関するコマンドを受け付けることが可能なステートであり、メモリアクセスに関するコマンドの受信待ちが行われる。トランスファステートでメモリアクセスに関するコマンドを受信すると、ＳＤメモリカード１２は、そのコマンドの種類に応じてデータ送信ステートまたはデータ受信ステートに遷移する。
【００５７】
ＳＤメモリカード１２がスタンバイステートである間は（ステップＳ３１０）、ホストコントローラ１１１との間のデータ転送は実行されないので、ＤＡＴ０−３それぞれの貫通電流防止機能を有効にする（ステップＳ３１１）。もし、コマンドを受け、ＳＤメモリカード１２がスタンバイステートを抜ける場合は、ホストコントローラ１１１との間のデータ転送に備えてＤＡＴ０−３それぞれの貫通電流防止機能を無効にする。なお、ＳＤ１ｂｉｔモードにおいては、スタンバイステートであるかどうかに関係なくＤＡＴ１及びＤＡＴ２の貫通電流防止機能は常に有効にしておき、ＤＡＴ０及びＤＡＴ３の貫通電流防止機能の有効／無効のみを切り替えればよい。
【００５８】
また、ステップＳ３０２においてホストコントローラ１１１がＳＰＩモードの初期化を行うとＳＤメモリカード１２はＳＰＩモードとなる（ステップＳ３０３）。ＤＡＴ３に入力されるチップセレクト信号ＣＳが“１”の場合は（ステップＳ３０４）、本ＳＤメモリカード１２は非選択状態であるので、ＣＭＤ、ＤＡＴ０−２の貫通電流防止機能を有効にする（ステップＳ３０５）。そして。この状態で、チップセレクト信号ＣＳが“０”になった場合には、ＣＭＤ、ＤＡＴ０の貫通電流防止機能を無効にする。
【００５９】
以上の処理により、使用されないピンからの信号によって無駄に電力が消費されるのを防止することが可能となる。また、ホストからのコマンド待ちを条件に各データピンの貫通電流防止機能を有効にするようにしてもよい。
【００６０】
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００６１】
【発明の効果】
以上詳述した如く本発明によれば、安全性が高くまた無駄な電力消費も抑えることが可能なカード装置を実現することが出来る。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るカード装置とホストとの関係を示すブロック図。
【図２】同実施形態のカード装置の構成を示すブロック図。
【図３】同実施形態のカード装置で使用される受信バッファの一例を示す回路図。
【図４】同実施形態のカード装置で使用される受信バッファの他の一例を示す回路図。
【図５】同実施形態のカード装置の動作モードとピン割り当てとの関係を示す図。
【図６】同実施形態のカード装置とホストとの間の接続形態の一例を示すブロック図。
【図７】同実施形態のカード装置とホストとの間の接続形態の他の例を示すブロック図。
【図８】同実施形態のカード装置の動作を説明するフローチャート。
【図９】同実施形態のカード装置の他の構成を示すブロック図。
【図１０】図９のカード装置の動作を説明するフローチャート。
【符号の説明】
１２…ＳＤメモリカード
１３…インタフェースドライバ
１４…カードインタフェース
１５…メモリコアインタフェース
１６…メモリコア
１１１…ホストコントローラ
１１２…ＳＤバス
１１３…ＳＤカードスロット
１３１，１３３，１３５，１３７，１３９，１４１…受信バッファ
１３２，１３４，１３６，１３８，１４０…送信バッファ
【発明の属する技術分野】
本発明は各種電子機器に装着して使用可能なカード装置に関し、特にデータ転送に使用されるビット幅の異なる複数の動作モードを有するカード装置に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ、ＰＤＡ、カメラ、携帯電話等の様々な携帯型電子機器が開発されている。これら電子機器においては、リムーバブル記憶デバイスの１つであるメモリカードが多く用いられている。メモリカードとしては、ＰＣＭＣＩＡカード（ＰＣカード）、およびそれよりもさらに小型のＳＤ（Secure Digital）カード、が知られている。
【０００３】
このＳＤカードはフラッシュメモリを内蔵するメモリカードであり、小型化、容量、および高速化の要求に見合うように特に設計されている。ＳＤカード通信は改良された９ピンインタフェースに基づいている。９ピンうちの４ピンは、ホストとの間のデータ転送に使用可能なデータピンとして割り当てられている。ＳＤカードは７ピンインタフェースを使用するマルチメディアカード（ＭＭＣ）を改良したカードであり、そのＭＭＣとの上位互換を維持するため、ＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、およびＳＰＩ（Serial Peripheral Interface）モードの３つの動作モードを有している。
【０００４】
ＳＤ４ビットモードでは、ＤＡＴ０−３の４つのデータピンを用いることによってホストとの間のデータ転送が４ビット幅単位で実行される。ＳＤ１ｂｉｔモードでは、ＤＡＴ０−３の内でホストとの間のデータ転送に使用されるのはＤＡＴ０のみであり、ホストとの間のデータ転送は１ビット幅単位で実行される。ＤＡＴ１，２は一切使用されない。ＳＰＩモードでは、ＤＡＴ０がカードからホストへのデータ転送に使用され、他の１ピンがホストからカードへのデータ転送に使用される。ＳＤ１ｂｉｔモードの場合と同じく、ＤＡＴ１，２は一切使用されない。
【０００５】
【発明が解決しようとする課題】
このようにＳＤカードはＭＭＣの上位互換の位置付けで設計されているため、ＭＭＣ用のホストコントローラに最低限の変更を施すだけで、ＭＭＣのみならず、ＳＤカードをも制御可能なホストコントローラを実現できる。
【０００６】
しかし、もしシステム構築時に従来のＭＭＣ用のホストコントローラをそのまま流用し、且つＳＤカードで増加したデータピンＤＡＴ１，２に対応するデータ線が適切に処理されていないホスト装置に対してＳＤカードを装着した場合には、ホスト装置からＳＤ１ビットモードまたはＳＰＩモードが指定された場合に、そのＳＤカード自体が誤動作したり、あるいは内部回路に無駄な電流が流れてしまい電力が余分に消費されたり、さらには内部回路の電源端子とグランド端子間に大きな貫通電流が流れることによって内部回路自体が破壊される危険もある。これは、ＳＤ１ビットモードまたはＳＰＩモードで非使用となるＳＤカードのデータピンＤＡＴ１，２が、フローティング状態になってしまうことに起因するものである。
【０００７】
よって、より安全性が高くまた無駄な電力消費を出来るだけ抑えることが可能な新たな仕組みを実現する必要性がある。
【０００８】
本発明は上述の事情を考慮してなされたものであり、使用されないピンの電位に内部回路が影響されないようにすることにより、安全性が高くまた無駄な電力消費も抑えることが可能なカード装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明のカード装置の第１の態様は、ホスト装置に取り外し自在に装着可能に構成されたカード装置において、複数のデータピンと、前記ホスト装置からのコマンドに応じて第１の動作モードおよび第２の動作モードの一方に設定され、前記第１の動作モードにおいては前記複数のデータピンそれぞれを使用して前記ホスト装置との間のデータ転送を実行し、前記第２の動作モードにおいては前記ホスト装置との間のデータ転送に前記複数のデータピンの内の特定のデータピンを用いる内部回路と、前記第２の動作モードで使用されないデータピンと前記内部回路との間に設けられ、当該データピンの電位に応じた入力信号を前記内部回路に供給する受信モード、および当該データピンから前記内部回路に供給される前記入力信号の電位を特定の電位に固定する固定モードでそれぞれ動作可能なデータ受信回路と、前記内部回路が前記第１の動作モードである場合は前記データ受信回路を前記受信モードに設定し、前記内部回路が前記第２の動作モードである場合は前記データ受信回路を前記固定モードに設定する制御信号を出力するデータ受信回路制御手段とを具備することを特徴とする。
【００１０】
このカード装置においては、データ転送に使用するデータピンの数が互いに異なる第１および第２の動作モードの一方がホスト装置からのコマンドで指定される。データ転送に使用するデータピンの数が少ない方の第２の動作モードがホストから指定された場合には、その第２の動作モードで使用されないデータピンと内部回路との間に設けられたデータ受信回路は自動的に固定モードに設定される。これにより、たとえホスト装置が第２の動作モードのみに対応しており、且つ第２の動作モードで使用されないデータピンに対する処理がなされていないものであっても、第２の動作モードで使用されないデータピンから内部回路に供給される入力信号の電位は特定の電位に自動的に固定されるので、内部回路をフローティングによる影響から保護することが出来る。一方、ホスト装置によって第１の動作モードが指定された場合には、今度は、第２の動作モードで使用されないデータピンと内部回路との間に設けられたデータ受信回路は自動的に受信モードに設定されるので、本カード装置が第１の動作モードをサポートする正常なホスト装置に装着された場合には、複数のデータピンそれぞれを使用したホスト装置との間のデータ転送を正常に実行することが出来る。
【００１１】
本発明のカード装置の第２の態様は、ホスト装置に取り外し自在に装着可能に構成されたカード装置において、前記ホスト装置との間の通信に使用される複数のピンを有するインターフェースと、不揮発性メモリデバイスと、前記インターフェースを介して入力される前記ホスト装置からのアクセス要求に応じて前記不揮発性メモリデバイスへのデータ書き込みおよび前記不揮発性メモリデバイスからのデータ読み出しを制御する内部回路と、前記複数のピンの内で前記ホスト装置からの信号の受信に使用されるピンそれぞれに接続され、対応するピンの電位に応じた入力信号を前記内部回路に供給する受信モードと前記対応するピンから前記内部回路に供給される前記入力信号の電位を特定の電位に固定する固定モードでそれぞれが動作可能な複数の受信回路と、前記内部回路と前記ホスト装置との間のデータ転送に使用すべきビット幅を指定する前記ホスト装置からのコマンドまたは前記内部回路の現在のステートに応じて、前記複数の受信回路の中から前記ホスト装置との間の通信に必要のない受信回路を選定し、その選定した受信回路を前記固定モードに設定する制御信号を出力する受信回路制御手段とを具備することを特徴とする。
【００１２】
このカード装置においては、データピンのみならず、ホストからの信号を受ける他のピンについても同様のデータ受信回路を設け、対応するピンの非使用時にはデータ受信回路を固定モードに設定するという制御が行われる。これにより、例えば複数のカード装置にホストからの信号が共通に供給されるようなシステム構成においては、非選択のカード装置内のゲートロジックなどが他のカード装置宛の信号によって無駄に駆動されしまうという不具合が無くなり、カード装置の電力消費を低減することが可能となる。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１には、本発明の一実施形態に係るカード装置１２とそれを装着して使用可能な電子機器（ホスト装置）１１との関係が示されている。以下では、カード装置１２としてＳＤメモリカード（Secure Digital Memory Card）を使用する場合を例示して説明する。
【００１４】
ＳＤメモリカード１２は、例えばパーソナルコンピュータ、ＰＤＡ、カメラ、携帯電話等の各種ホスト装置１１に設けられたメモリカード装着スロット（ＳＤカードスロット）１１３に着脱自在に装着して使用される。ホスト装置１１にはホストコントローラ１１１が設けられている。ＳＤメモリカード１２とホストコントローラ１１１との通信は、全てホストコントローラ１１１からのコマンドによって制御される。
【００１５】
ホストコントローラ１１１とＳＤメモリカード１２との間を接続するＳＤバス１１２は、６本の通信線（データＤＡＴ０−３，コマンドＣＭＤ，クロックＣＬＫ）と３本の電源供給線（ＶＤＤ，ＶＳＳ，ＶＳＳ）を含む。これに対応して、ＳＤメモリカード１２には、図示のように、４本のデータピン［ＤＡＴ０−３］、コマンドピン［ＣＭＤ］、クロック信号ピン［ＣＬＫ］、電源ピン［ＶＤＤ］、２つのグランドピン［ＶＳＳ］が設けられている。６本の通信線（データＤＡＴ０−３，コマンドＣＭＤ，クロックＣＬＫ）の機能は次の通りである。
【００１６】
・ＤＡＴ０−３： 各データ線はホストコントローラ１１１とＳＤメモリカード１２との間のデータ転送に使用される双方向信号線である。ホストコントローラ１１１およびＳＤメモリカード１２はそれぞれプッシュプルモードで動作する。
【００１７】
・ＣＭＤ： コマンド信号線は双方向信号線である。ホストコントローラ１１１からＳＤメモリカード１２へのコマンドの転送、およびＳＤメモリカード１２からホストコントローラ１１１へのレスポンスの転送に使用される。
【００１８】
・ＣＬＫ： クロック信号線はホストコントローラ１１１からＳＤメモリカード１２へクロック信号ＣＬＫを送信するための信号線である。ホストコントローラ１１１からＳＤメモリカード１２へのコマンドの転送、およびホストコントローラ１１１とＳＤメモリカード１２との間のデータ転送などは、ホストコントローラ１１１からＳＤメモリカード１２へクロック信号ＣＬＫに同期して実行される。
【００１９】
双方向で使用されるデータ線ＤＡＴ３，ＤＡＴ２，ＤＡＴ１，ＤＡＴ０、およびコマンド信号線ＣＭＤは、図示のように、プルアップ抵抗Ｒ１，Ｒ２，Ｒ３．Ｒ４，Ｒ５によって電源ＶＣＣにプルアップされている。これらプルアップ抵抗Ｒ１，Ｒ２，Ｒ３．Ｒ４，Ｒ５は、ＳＤメモリカード１２が非装着のときに、またはホストコントローラ１１１およびＳＤメモリカード１２のどちらもその信号線を駆動していないときに、データ線ＤＡＴ３，ＤＡＴ２，ＤＡＴ１，ＤＡＴ０、およびコマンド信号線ＣＭＤがフローティング状態になることを防止するために設けられている。
【００２０】
ＳＤバス１１２の内、ＤＡＴ１，ＤＡＴ２はＳＤメモリカード１２をＳＤ１ビットモードまたはＳＰＩモードで使用する場合には使用されない信号線である。このため、ＳＤ４ビットモードをサポートしない従来のＭＭＣ用のホストコントローラをホストコントローラ１１１としてそのまま流用したホスト装置においては、データ線ＤＡＴ１，ＤＡＴ２が配線されていない場合も考えられる。この場合、ＳＤメモリカード１２のデータピンＤＡＴ１，ＤＡＴ２がフローティング状態となってしまう。
【００２１】
これを防止するため、本実施形態のＳＤメモリカード１２においては、データピンＤＡＴ１，ＤＡＴ２に対応するインターフェース部に貫通電流防止機能を持った双方向バッファを使用している。ＳＤメモリカード１２の具体的な構成を図２に示す。
【００２２】
図２に示されているように、ＳＤメモリカード１２には、インタフェースドライバ回路１３、カードインタフェースコントローラ１４、メモリコアインタフェース１５、およびメモリコア１６が内蔵されている。メモリコア１６は例えばフラッシュＥＥＰＲＯＭ等の不揮発性メモリから構成されている。
【００２３】
カードインタフェースコントローラ１４およびメモリコアインタフェース１５は、インタフェースドライバ回路１３を介してホストコントローラ１１１から受信したコマンドに応じた動作（コマンド処理）を実行する内部コア回路である。メモリコアインタフェース１５は、主に、ホストコントローラ１１１からのコマンドに応じて、メモリコア１６へのデータ書き込み及びメモリコア１６からのデータ読み出しを制御する。カードインタフェースコントローラ１４は、主に、ホストコントローラ１１１との間の通信の制御と、ＳＤメモリカード１２の動作モードおよびステートの管理を実行する。カードインタフェースコントローラ１４は、互いに通信プロトコルが異なる３つの動作モード、つまり、ＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、およびＳＰＩモードで動作することが出来る。どの動作モードでホストコントローラ１１１との通信を実行するかは、ホストコントローラ１１１からのコマンドで指定される。
【００２４】
インタフェースドライバ回路１３はＳＤバス１１２への信号送信およびＳＤバス１１２からの信号受信を行うためのドライバ群から構成されている。
【００２５】
データピン［ＤＡＴ３］１２１に対応するドライバ回路は、受信バッファ１３１および送信バッファ１３２を含む双方向バッファから構成されている。受信バッファ１３１はデータピン［ＤＡＴ３］１２１の電位に応じた入力信号ＩＮをカードインタフェースコントローラ１４に供給する。送信バッファ１３２は例えばオープンドレイン型のトライステートバッファであり、送信イネーブル信号ＥＮがアクティブステートのときに、カードインタフェースコントローラ１４からの出力信号ＯＵＴに応じてデータ線ＤＡＴ３を駆動する。送信イネーブル信号ＥＮがインアクティブステートのときは、送信バッファ１３２の出力はハイインピーダンスとなる。
【００２６】
データピン［ＤＡＴ２］１２２に対応するドライバ回路は、貫通電流防止機能付き受信バッファ１３３およびトライステート送信バッファ１３４を含む双方向バッファから構成されている。受信バッファ１３３の貫通電流防止機能は、カードインタフェースコントローラ１４からの制御信号ＣＯＮＴがアクティブステートの時に有効となり、制御信号ＣＯＮＴがインアクティブステートの時に無効となる。
【００２７】
貫通電流防止機能が無効の時（受信モード）は、受信バッファ１３３は、データピン［ＤＡＴ２］１２２の電位に応じた入力信号ＩＮをカードインタフェースコントローラ１４に供給する。一方、貫通電流防止機能が有効の時（固定モード）は、受信バッファ１３３は、データピン［ＤＡＴ２］１２２がフローティングであってもそれによる影響が生じないようにするために、データピン［ＤＡＴ２］１２２の電位とは関係なく、入力信号ＩＮの電位を論理“Ｈ”または論理“Ｌ”に対応する特定の電位に固定する。これにより、不定の電位が内部回路に伝達されることによる不具合を防止できる。もちろん、データピン［ＤＡＴ２］１２２がフローティングになっても、受信バッファ１３３の電源端子とグランド端子間に貫通電流は流れない。
【００２８】
送信バッファ１３４はカードインタフェースコントローラ１４からの送信イネーブル信号ＥＮがアクティブステートのときに、カードインタフェースコントローラ１４からの出力信号ＯＵＴに応じてデータ線ＤＡＴ２を駆動する。送信イネーブル信号ＥＮがインアクティブステートのときは、送信バッファ１３４の出力はハイインピーダンスとなる。
【００２９】
データピン［ＤＡＴ１］１２３に対応するドライバ回路も、データピン［ＤＡＴ２］１２２に対応するドライバ回路と同じく、貫通電流防止機能付き受信バッファ１３５およびトライステート送信バッファ１３６を含む双方向バッファから構成されている。受信バッファ１３５の貫通電流防止機能は、カードインタフェースコントローラ１４からの制御信号ＣＯＮＴがアクティブステートの時に有効となり、制御信号ＣＯＮＴがインアクティブステートの時に無効となる。送信バッファ１３６はカードインタフェースコントローラ１４からの送信イネーブル信号ＥＮがアクティブステートのときに、カードインタフェースコントローラ１４からの出力信号ＯＵＴに応じてデータ線ＤＡＴ１を駆動する。送信イネーブル信号ＥＮがインアクティブステートのときは、送信バッファ１３６の出力はハイインピーダンスとなる。
【００３０】
データピン［ＤＡＴ０］１２４に対応するドライバ回路は、データピン［ＤＡＴ３］１２１に対応するドライバ回路と同じく、受信バッファ１３７およびトライステート送信バッファ１３８を含む双方向バッファから構成されている。
【００３１】
さらに、コマンドピン［ＣＭＤ］１２５に対応するドライバ回路は受信バッファ１３９およびトライステート送信バッファ１４０を含む双方向バッファから構成されており、またクロック信号ＣＬＫピン［ＣＬＫ］１２６に対応するドライバ回路は受信バッファ１４１のみから構成されている。
【００３２】
カードインタフェースコントローラ１４は、データ線ＤＡＴ１，２が使用されないＳＤ１ビットモードまたはＳＰＩモードがホストコントローラ１１１からのコマンドで指定された場合には、受信バッファ１３３，１３５それぞれの貫通電流防止機能を有効にし、またホストコントローラ１１１からのコマンドでＳＤ４ビットモードが指定された場合には、受信バッファ１３３，１３５それぞれの貫通電流防止機能を無効にする。
【００３３】
貫通電流防止機能付き受信バッファそれ自体の回路構成は周知であるが、参考のために図３、図４にその一例を示す。
【００３４】
図３は入力信号ＩＮを“Ｌ”レベルに固定する場合の受信バッファ１３３の回路例を示している。受信バッファ１３３は図示のように２入力を有しており、一方の入力には制御信号ＣＯＮＴが入力され、他方の入力端子はデータピン［ＤＡＴ２］に接続されている。制御信号ＣＯＮＴはインバータ２０２を介して２入力ＡＮＤゲート２０１の第１入力に入力され、その第２入力にはデータピン［ＤＡＴ２］の電位が入力される。制御信号ＣＯＮＴが“Ｌ”レベルのインアクティブステートの時、ＡＮＤゲート２０１の第１入力にはインバータ２０２を介して“Ｈ”レベルの信号が入力されるので、ＡＮＤゲート２０１は、データピン［ＤＡＴ２］の電位に応じた入力信号ＩＮを出力する。一方、制御信号ＣＯＮＴが“Ｈ”レベルのアクティブステートの時、ＡＮＤゲート２０１の第１入力にはインバータ２０２を介して“Ｌ”レベルの信号が入力されるので、ＡＮＤゲート２０１は、データピン［ＤＡＴ２］の電位とは無関係に、常に“Ｌ”レベルの入力信号ＩＮを出力する。これにより、入力信号ＩＮが“Ｌ”レベルに固定されることになる。つまり、制御信号ＣＯＮＴが“Ｈ”レベルのアクティブステートの時は、ＡＮＤゲート２０１の動作は制御信号ＣＯＮＴによって支配されることになり、データピン［ＤＡＴ２］の電位はＡＮＤゲート２０１の動作に影響しなくなる。このことから、制御信号ＣＯＮＴのみで出力を固定できる受信バッファは、その制御信号ＣＯＮＴがアクティブステートの時は、たとえデータピン［ＤＡＴ２］がフローティング状態になっても貫通電流が流れることがないことが理解されよう。
【００３５】
図４は入力信号ＩＮを“Ｈ”レベルに固定する場合の受信バッファ１３３の回路例を示している。受信バッファ１３３は図示のように２入力を有しており、一方の入力には制御信号ＣＯＮＴが入力され、他方の入力端子はデータピン［ＤＡＴ２］に接続されている。制御信号ＣＯＮＴは２入力ＯＲゲート２０３の第１入力に入力され、その第２入力にはデータピン［ＤＡＴ２］の電位が入力される。制御信号ＣＯＮＴが“Ｌ”レベルのインアクティブステートの時、ＯＲゲート２０３は、データピン［ＤＡＴ２］の電位に応じた入力信号ＩＮを出力する。一方、制御信号ＣＯＮＴが“Ｈ”レベルのアクティブステートの時、ＯＲゲート２０３は、データピン［ＤＡＴ２］の電位とは無関係に、常に“Ｈ”レベルの入力信号ＩＮを出力する。これにより、入力信号ＩＮが“Ｈ”レベルに固定されることになる。つまり、制御信号ＣＯＮＴが“Ｈ”レベルのアクティブステートの時は、ＯＲゲート２０３の動作は制御信号ＣＯＮＴによって支配されることになり、データピン［ＤＡＴ２］の電位はＯＲゲート２０３の動作に影響しなくなる。このことから、制御信号ＣＯＮＴのみで出力を固定できる受信バッファは、その制御信号ＣＯＮＴがアクティブステートの時は、たとえデータピン［ＤＡＴ２］がフローティング状態になっても貫通電流が流れることがないことが理解されよう。
【００３６】
なお、以上のような貫通電流防止機能付き受信バッファの構成は、例えば、データピン［ＤＡＴ２］の電位を入力とするＣＭＯＳゲートと電源端子との間、またはそのＣＭＯＳゲートとグランド端子との間に、アクティブステートの制御信号ＣＯＮＴによってオフされるトランジスタを挿入して、ＣＭＯＳゲートを介した電源端子とグランド端子間のパスを遮断すると共に、受信バッファの出力を“Ｌ”または“Ｈ”に固定するために、アクティブステートの制御信号ＣＯＮＴによってオンされるトランジスタを受信バッファの出力端とグランド端子との間、または受信バッファの出力端と電源端子との間に挿入すること等によって実現できる。
【００３７】
次に、図５乃至図７を参照して、３つの動作モード、つまりＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、およびＳＰＩモードそれぞれについて説明する。
【００３８】
図５は、ＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、およびＳＰＩモードそれぞれにおけるピンアサインを示している。ＳＤメモリカード１２の動作モードはＳＤモードとＳＰＩモードに大別される。ＳＤモードにおいては、ＳＤメモリカード１２は、ホストコントローラ１１１からのバス幅変更コマンドによってＳＤ４ｂｉｔモードまたはＳＤ１ｂｉｔモードに設定される。
【００３９】
ここで、４つのデータピンＤＡＴ３−０に着目すると、４ビット幅単位でデータ転送を行うＳＤ４ｂｉｔモードでは、４つのデータピンＤＡＴ３−０が全てデータ転送に用いられるが、１ビット幅単位でデータ転送を行うＳＤ１ｂｉｔモードでは、データピンＤＡＴ０のみがデータ転送に使用され、データピンＤＡＴ１，２については全く使用されない。また、データピンＤＡＴ３は例えばＳＤメモリカード１２からホストコントローラ１１１への非同期割り込み等のために使用される。ＳＰＩモードでは、データピンＤＡＴ０がＳＤメモリカード１２からホストコントローラ１１１へのデータ信号線（ＤＡＴＡ ＯＵＴ）に用いられ、コマンドピンＣＭＤはホストコントローラ１１１からＳＤメモリカード１２へのデータ信号線（ＤＡＴＡ ＩＮ）に用いられる。データピンＤＡＴ１，２については全く使用されない。また、ＳＰＩモードでは、データピンＤＡＴ３は、ホストコントローラ１１１からＳＤメモリカード１２へのチップセレクト信号ＣＳの送信に用いられる。
【００４０】
図６には、ＳＤモード（ＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード）におけるＳＤバスの使用形態が示されている。ＳＤモードでは、単一のホストコントローラ１１１によって複数のＳＤメモリカード１２を制御できるようにするために、図６のような同期型のスター型接続が利用される。クロックＣＬＫ、電源ＶＤＤ、グランドＶＳＳはホストコントローラ１１１から全てのＳＤメモリカード１２Ａ，１２Ｂに共通に供給される。コマンド線ＣＭＤおよびデータ線ＤＡＴ０−３は、ＳＤメモリカード１２Ａ，１２Ｂそれぞれに対して個別に設けられている。ＳＤメモリカード１２Ａ，１２Ｂそれぞれの初期化処理においてはコマンドは各カードに個別に送られるが、初期化処理後は、全てのコマンドはＳＤメモリカード１２Ａ，１２Ｂそれぞれに共通に送られる。カードの選択は、アドレッシング情報を含むコマンドパケットをＳＤメモリカード１２Ａ，１２Ｂにブロードキャストすることによって行われる。アドレッシング情報によって選択されたカードは、ホストコントローラ１１１からの後続するコマンドに応答して動作する必要があるが、非選択のカードはそれに応答する必要はない。
【００４１】
図７には、ＳＰＩモードにおけるＳＤバスの使用形態が示されている。ＳＰＩモードでは、単一のホストコントローラ１１１によって複数のＳＤメモリカード１２を制御できるようにするために、図７のようなバス型接続が利用される。クロックＣＬＫ、ＤＡＴＡ ＩＮ、ＤＡＴＡ ＯＵＴは各カードに共通に接続されており、カードの識別および選択は、カード毎に独立して供給されるチップセレクト信号ＣＳを用いて行われる。
【００４２】
次に、図８のフローチャートを参照して、貫通電流防止機能を持った双方向バッファの制御を中心に本ＳＤメモリカード１２の動作を説明する。
【００４３】
ＳＤメモリカード１２が電源オン状態のホスト装置１１に装着されたとき、あるいはＳＤメモリカード１２が装着されている状態でホスト装置１１が電源オンされたときにＳＤメモリカード１２にはホストコントローラ１１１から電源が供給される。この電源投入時には、ＳＤメモリカード１２はデフォルトのＳＤ１ビットモードに設定されおり、またＤＡＴ１及びＤＡＴ２に対応する受信バッファ１３３，１３５それぞれに対応する制御信号ＣＯＮＴがアクティブとなることにより、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効にした状態で起動される（ステップＳ２０１）。
【００４４】
ＳＰＩモードとＳＤモードの切り替えはＳＤメモリカード１２の初期化処理の最初のステップで行われ、ホストコントローラ１１１がリセットコマンド（ＣＭＤ０）をデータ線ＤＡＴ３を“０”にドライブしながら発行することにより、ＳＰＩモードへの移行が指示される（ステップＳ２０２）。ＳＰＩモードへの移行が指示されない場合は、ＳＤモードでの初期化処理が行われ（ステップＳ２０３）、その初期化処理が終了すると、ＳＤメモリカード１２はコマンド待ち状態（スタンバイステート）となる（ステップＳ２０４）。
【００４５】
もし、ステップ２０４で、バス幅変更コマンドであるＡＣＭＤ６を４ビットモードにするという引数と一緒に受け付けると、ＳＤメモリカード１２はＳＤ４ビットモードとなり（ステップ２０５）、ＤＡＴ１及びＤＡＴ２に対応する受信バッファ１３３，１３５それぞれに対応する制御信号ＣＯＮＴをインアクティブにすることにより、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を無効にする（ステップＳ２０６）。
【００４６】
一方、ＳＤ４ビットモードに設定されている状態で、もしステップ２０４でバス幅変更コマンドであるＡＣＭＤ６を１ビットモードにするという引数と一緒に受け付けると、今度は、ＳＤメモリカード１２はＳＤ１ビットモードとなり（ステップＳ２０７）、ＤＡＴ１及びＤＡＴ２に対応する受信バッファ１３３，１３５それぞれに対応する制御信号ＣＯＮＴをアクティブにすることにより、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効にする（ステップＳ２０８）。ＳＤモードではステップＳ２０４からステップＳ２０６、又はステップＳ２０４からステップＳ２０８を繰り返すことにより、バス幅の切り替えは随時可能であり、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能の有効化／無効化も適宜行われる。
【００４７】
また、ステップＳ２０２においてホストコントローラ１１１がＳＰＩモードの初期化を行うとＳＤメモリカード１２はＳＰＩモードとなり（ステップＳ２０９）、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効に維持したまま（ステップＳ２１０）、ＳＰＩモードで動作する（ステップＳ２１１）。
【００４８】
上記動作によりＳＤバス１１２のＤＡＴ１、ＤＡＴ２が使用されない場合はＳＤメモリカード１２がＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効にするため、データ線を適切に処理していないシステムにおいても、ＤＡＴ１及びＤＡＴ２がフローティングになることによる不具合の発生を防止することが出来る。
【００４９】
なお、ＳＤメモリカード１２の低消費電力化という観点からは、ＤＡＴ１及びＤＡＴ２のみならず、ホストコントローラ１１１からの信号を受ける他の全てのピンについても同様の貫通電流防止機能を設けておき、対応するピンの非使用時にはその貫通電流防止機能を有効して入力信号を“Ｈ”または“Ｌ”に固定することが好ましい。これにより、例えば、本ＳＤメモリカード１２が例えば非選択状態であるにもかかわらず、本ＳＤメモリカード１２内のゲートロジックなどが他のカード宛の信号によって無駄に駆動されてしまうという不具合が無くなり、電力消費を低減することが可能となる。この場合の本ＳＤメモリカード１２の構成を図９に示す。
【００５０】
図９に示されているように、本ＳＤメモリカード１２においては、データピン［ＤＡＴ３−０］１２１〜１２４、コマンドピン［ＣＭＤ］１２５、およびクロック信号ＣＬＫピン［ＣＬＫ］１２６それぞれに対応する全ての受信バッファ１３１，１３３，１３５，１３７，１３９，１４１それぞれに貫通電流防止機能付きのものが使用されている。この場合、図８で説明したようなデータ転送ビット幅に応じてＤＡＴ１及びＤＡＴ２の貫通電流防止機能の有効／無効を切り替えるという制御に加え、本ＳＤメモリカード１２の現在のステートに基づいて、使用する必要のないピンであるかどうかを判別し、その判別結果に応じてピン毎に貫通電流防止機能の有効／無効を切り替えるという制御が実行されることになる。
【００５１】
以下、図１０のフローチャートを参照して、カードのステートに基づいて貫通電流防止機能の有効／無効を切り替えるという制御について説明する。
【００５２】
ＳＤメモリカード１２が電源オン状態のホスト装置１１に装着されたとき、あるいはＳＤメモリカード１２が装着されている状態でホスト装置１１が電源オンされたときにＳＤメモリカード１２にはホストコントローラ１１１から電源が供給される。この電源投入時には、ＳＤメモリカード１２はデフォルトのＳＤ１ビットモードに設定されおり、またＤＡＴ１及びＤＡＴ２に対応する受信バッファ１３３，１３５それぞれに対応する制御信号ＣＯＮＴがアクティブとなることにより、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効にした状態で起動される（ステップＳ３０１）。この場合、ＤＡＴ１及びＤＡＴ２以外の他のピン、つまりＣＬＫ、ＣＭＤ、ＤＡＴ０、ＤＡＴ３の貫通電流防止機能は無効状態としておく。
【００５３】
ＳＰＩモードとＳＤモードの切り替えはＳＤメモリカード１２の初期化処理の最初のステップで行われ、ホストコントローラ１１１がリセットコマンド（ＣＭＤ０）をデータ線ＤＡＴ３を“０”にドライブしながら発行することにより、ＳＰＩモードへの移行が指示される（ステップＳ３０２）。ＳＰＩモードへの移行が指示されない場合は、ＳＤモードでの初期化処理が行われる（ステップＳ３０６）。もしこの初期化処理でホストコントローラ１１１から指定された動作電圧範囲が、ＳＤメモリカード１２の動作電圧範囲とマッチしない場合には初期化失敗となり（ステップＳ３０７）、ＳＤメモリカード１２はインアクティブステートに移行する。インアクティブステートはホストコントローラ１１１からの一切のコマンドに応答する必要がないステートであるので、ＣＬＫ、ＣＭＤ、ＤＡＴ０−３それぞれの貫通電流防止機能を有効にする（ステップＳ３０８）。
【００５４】
また、初期化処理が正常終了すると、ＳＤメモリカード１２はコマンド待ち状態となる（スタンバイステート又はトランスファステート）。ここで、もしインアクティブステートへの移行を示すコマンド（ＣＭＤ１５）を受け付けると（ステップＳ３０９）、ＳＤメモリカード１２はインアクティブステートに移行し、ＣＬＫ、ＣＭＤ、ＤＡＴ０−３それぞれの貫通電流防止機能を有効にする（ステップＳ３０８）。
【００５５】
インアクティブステートへの移行を示すコマンド（ＣＭＤ１５）以外のコマンドについては、ＳＤメモリカード１２はそのコマンドに対応する動作（コマンド処理）を実行し、コマンド処理が完了すると、再びスタンバイステート又はトランスファステートとなる。
【００５６】
ここで、トランスファステートはホストコントローラ１１１によって選択されている状態に対応するステートであり、またスタンバイステートは非選択状態に対応するステートである。スタンバイステートでは、メモリアクセスに関するコマンドについてはホストコントローラ１１１から送信されない。トランスファステートは、ＳＤメモリカード１２がホストコントローラ１１１からのメモリアクセスに関するコマンドを受け付けることが可能なステートであり、メモリアクセスに関するコマンドの受信待ちが行われる。トランスファステートでメモリアクセスに関するコマンドを受信すると、ＳＤメモリカード１２は、そのコマンドの種類に応じてデータ送信ステートまたはデータ受信ステートに遷移する。
【００５７】
ＳＤメモリカード１２がスタンバイステートである間は（ステップＳ３１０）、ホストコントローラ１１１との間のデータ転送は実行されないので、ＤＡＴ０−３それぞれの貫通電流防止機能を有効にする（ステップＳ３１１）。もし、コマンドを受け、ＳＤメモリカード１２がスタンバイステートを抜ける場合は、ホストコントローラ１１１との間のデータ転送に備えてＤＡＴ０−３それぞれの貫通電流防止機能を無効にする。なお、ＳＤ１ｂｉｔモードにおいては、スタンバイステートであるかどうかに関係なくＤＡＴ１及びＤＡＴ２の貫通電流防止機能は常に有効にしておき、ＤＡＴ０及びＤＡＴ３の貫通電流防止機能の有効／無効のみを切り替えればよい。
【００５８】
また、ステップＳ３０２においてホストコントローラ１１１がＳＰＩモードの初期化を行うとＳＤメモリカード１２はＳＰＩモードとなる（ステップＳ３０３）。ＤＡＴ３に入力されるチップセレクト信号ＣＳが“１”の場合は（ステップＳ３０４）、本ＳＤメモリカード１２は非選択状態であるので、ＣＭＤ、ＤＡＴ０−２の貫通電流防止機能を有効にする（ステップＳ３０５）。そして。この状態で、チップセレクト信号ＣＳが“０”になった場合には、ＣＭＤ、ＤＡＴ０の貫通電流防止機能を無効にする。
【００５９】
以上の処理により、使用されないピンからの信号によって無駄に電力が消費されるのを防止することが可能となる。また、ホストからのコマンド待ちを条件に各データピンの貫通電流防止機能を有効にするようにしてもよい。
【００６０】
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００６１】
【発明の効果】
以上詳述した如く本発明によれば、安全性が高くまた無駄な電力消費も抑えることが可能なカード装置を実現することが出来る。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るカード装置とホストとの関係を示すブロック図。
【図２】同実施形態のカード装置の構成を示すブロック図。
【図３】同実施形態のカード装置で使用される受信バッファの一例を示す回路図。
【図４】同実施形態のカード装置で使用される受信バッファの他の一例を示す回路図。
【図５】同実施形態のカード装置の動作モードとピン割り当てとの関係を示す図。
【図６】同実施形態のカード装置とホストとの間の接続形態の一例を示すブロック図。
【図７】同実施形態のカード装置とホストとの間の接続形態の他の例を示すブロック図。
【図８】同実施形態のカード装置の動作を説明するフローチャート。
【図９】同実施形態のカード装置の他の構成を示すブロック図。
【図１０】図９のカード装置の動作を説明するフローチャート。
【符号の説明】
１２…ＳＤメモリカード
１３…インタフェースドライバ
１４…カードインタフェース
１５…メモリコアインタフェース
１６…メモリコア
１１１…ホストコントローラ
１１２…ＳＤバス
１１３…ＳＤカードスロット
１３１，１３３，１３５，１３７，１３９，１４１…受信バッファ
１３２，１３４，１３６，１３８，１４０…送信バッファ
Claims (12)
- ホスト装置に取り外し自在に装着可能に構成されたカード装置において、
複数のデータピンと、
前記ホスト装置からのコマンドに応じて第１の動作モードおよび第２の動作モードの一方に設定され、前記第１の動作モードにおいては前記複数のデータピンそれぞれを使用して前記ホスト装置との間のデータ転送を実行し、前記第２の動作モードにおいては前記ホスト装置との間のデータ転送に前記複数のデータピンの内の特定のデータピンを用いる内部回路と、
前記第２の動作モードで使用されないデータピンと前記内部回路との間に設けられ、当該データピンの電位に応じた入力信号を前記内部回路に供給する受信モード、および当該データピンから前記内部回路に供給される前記入力信号の電位を特定の電位に固定する固定モードでそれぞれ動作可能なデータ受信回路と、
前記内部回路が前記第１の動作モードである場合は前記データ受信回路を前記受信モードに設定し、前記内部回路が前記第２の動作モードである場合は前記データ受信回路を前記固定モードに設定する制御信号を出力するデータ受信回路制御手段とを具備することを特徴とするカード装置。 - 前記データ受信回路は、
前記制御信号を入力する制御信号入力端子と、
前記第２動作モードで使用されないデータピンの電位が入力される入力端子と、
前記内部回路に接続された出力端子と、
前記入力端子と前記制御信号入力端子とが接続され、前記制御信号がアクティブステートの時に前記出力端子の電位を“１”および“０”のいずれか一方の論理レベルに固定し、前記制御信号がインアクティブステートの時に前記入力端子の論理レベルに応じた論理レベルの信号を前記出力端子から出力する論理ゲートとを含み、
前記データ受信回路制御手段は、
前記内部回路が前記第２の動作モードである場合は前記制御信号をアクティブステートに設定し、前記内部回路が前記第１の動作モードである場合は前記制御信号をインアクティブステートに設定する手段を含むことを特徴とする請求項１記載のカード装置。 - 前記データ受信回路制御手段は、
前記ホスト装置から前記メモリカードへの電源供給に応答して前記データ受信回路を前記固定モードに設定する手段と、
前記ホストからのコマンドによって前記第１の動作モードが指定された場合、前記データ受信回路を前記固定モードから前記受信モードに切り替え、前記ホストからのコマンドによって前記第２の動作モードが指定された場合、前記データ受信回路を前記固定モードに維持する手段とを含むことを特徴とする請求項１記載のカード装置。 - 前記内部回路は、前記ホスト装置との間のデータ転送に使用すべきビット幅を指定する前記ホスト装置からのバス幅変更コマンドに応じて前記第１および第２の動作モードの一方に設定され、
前記データ受信回路制御手段は、
前記バス幅変更コマンドで指定されるビット幅に応じて前記データ受信回路を前記受信モードおよび前記固定モードのどちらに設定すべきかを判別する手段を含むことを特徴とする請求項１記載のカード装置。 - 前記ホストからのコマンドの受信に使用されるコマンドピンと、
前記コマンドピンと前記内部回路との間に設けられ、当該コマンドピンの電位に応じた入力信号を前記内部回路に供給する受信モード、および当該コマンドピンから前記内部回路に供給される前記入力信号の電位を特定の電位に固定する固定モードでそれぞれ動作可能なコマンド受信回路と、
前記内部回路の現在のステートに応じて、前記コマンド受信回路を前記受信モードおよび前記固定モードの一方に設定するコマンド受信回路制御手段とをさらに具備することを特徴とする請求項１記載のカード装置。 - 前記ホストからのクロック信号の受信に使用されるクロックピンと、
前記クロックピンと前記内部回路との間に設けられ、当該クロックピンの電位に応じた入力信号を前記内部回路に供給する受信モード、および当該クロックピンから前記内部回路に供給される前記入力信号の電位を特定の電位に固定する固定モードでそれぞれ動作可能なクロック受信回路と、
前記内部回路の現在のステートに応じて、前記クロック受信回路を前記受信モードおよび前記固定モードの一方に設定するクロック受信回路制御手段とをさらに具備することを特徴とする請求項１記載のカード装置。 - 前記複数のデータピンの内、前記第２動作モードで使用されないデータピン以外の他のデータピンと前記内部回路との間に設けられ、当該他のデータピンの電位に応じた入力信号を前記内部回路に供給する受信モード、および当該他のデータピンから前記内部回路に供給される前記入力信号の電位を特定の電位に固定する固定モードでそれぞれ動作可能な他のデータ受信回路と、
前記内部回路の現在のステートに応じて、前記他のデータ受信回路を前記受信モードおよび前記固定モードの一方に設定する手段をさらに具備することを特徴とする請求項１記載のカード装置。 - ホスト装置に取り外し自在に装着可能に構成されたカード装置において、
前記ホスト装置との間の通信に使用される複数のピンを有するインターフェースと、
不揮発性メモリデバイスと、
前記インターフェースを介して入力される前記ホスト装置からのアクセス要求に応じて前記不揮発性メモリデバイスへのデータ書き込みおよび前記不揮発性メモリデバイスからのデータ読み出しを制御する内部回路と、
前記複数のピンの内で前記ホスト装置からの信号の受信に使用されるピンそれぞれに接続され、対応するピンの電位に応じた入力信号を前記内部回路に供給する受信モードと前記対応するピンから前記内部回路に供給される前記入力信号の電位を特定の電位に固定する固定モードでそれぞれが動作可能な複数の受信回路と、
前記内部回路と前記ホスト装置との間のデータ転送に使用すべきビット幅を指定する前記ホスト装置からのコマンドまたは前記内部回路の現在のステートに応じて、前記複数の受信回路の中から前記ホスト装置との間の通信に必要のない受信回路を選定し、その選定した受信回路を前記固定モードに設定する制御信号を出力する受信回路制御手段とを具備することを特徴とするカード装置。 - 前記複数のピンには、前記ホスト装置との間のデータ入出力にそれぞれ使用される複数のデータピンが含まれており、
前記受信回路制御手段は、
前記ホスト装置からのコマンドで指定された前記ビット幅に応じて、前記複数のデータピンの中から前記ホスト装置との間の通信に必要のないデータピンを選定し、その選定したデータピンに対応する受信回路に前記制御信号を供給して前記固定モードに設定する手段を含むことを特徴とする請求項８記載のカード装置。 - 前記複数のピンには、前記ホスト装置との間のデータ入出力にそれぞれ使用される複数のデータピンが含まれており、
前記受信回路制御手段は、
前記内部回路の現在のステートが、前記データピンを介した前記ホスト装置との間のデータ転送が行われないスタンバイステートであるか否かを判別する手段と、
前記内部回路の現在のステートが前記スタンバイステートである場合、前記複数のデータピンそれぞれに対応する受信回路を前記固定モードに設定する手段とを含むことを請求項８記載のカード装置。 - 前記受信回路制御手段は、
前記内部回路の現在のステートが前記ホスト装置からの一切のコマンドに応答する必要がないインアクティブステートであるか否かを判別する手段と、
前記内部回路の現在のステートが前記インアクティブステートである場合、前記複数の受信回路の全てを前記固定モードに設定する手段を含むことを特徴とする請求項８記載のカード装置。 - 前記複数のピンには、前記ホスト装置との間のデータ入出力にそれぞれ使用される複数のデータピンと、前記ホストからのチップセレクト信号の受信に使用されるチップセレクト信号ピンが含まれており、
前記受信回路制御手段は、
前記チップセレクト信号が前記カード装置の選択を示すアクティブステートである場合、前記複数のデータピンそれぞれに対応する受信回路を前記受信モードに設定する手段とを含むことを特徴とする請求項８記載のカード装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001280639A JP3813849B2 (ja) | 2001-09-14 | 2001-09-14 | カード装置 |
| DE60221328T DE60221328T2 (de) | 2001-09-14 | 2002-09-03 | Speicherkarte |
| EP02019658A EP1293931B1 (en) | 2001-09-14 | 2002-09-03 | Memory card device |
| US10/234,114 US20030056050A1 (en) | 2001-09-14 | 2002-09-05 | Card device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001280639A JP3813849B2 (ja) | 2001-09-14 | 2001-09-14 | カード装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006128400A Division JP4364211B2 (ja) | 2006-05-02 | 2006-05-02 | カード装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003091703A JP2003091703A (ja) | 2003-03-28 |
| JP3813849B2 true JP3813849B2 (ja) | 2006-08-23 |
Family
ID=19104597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001280639A Expired - Fee Related JP3813849B2 (ja) | 2001-09-14 | 2001-09-14 | カード装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20030056050A1 (ja) |
| EP (1) | EP1293931B1 (ja) |
| JP (1) | JP3813849B2 (ja) |
| DE (1) | DE60221328T2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6438638B1 (en) * | 2000-07-06 | 2002-08-20 | Onspec Electronic, Inc. | Flashtoaster for reading several types of flash-memory cards with or without a PC |
| US7295443B2 (en) | 2000-07-06 | 2007-11-13 | Onspec Electronic, Inc. | Smartconnect universal flash media card adapters |
| US7107378B1 (en) * | 2000-09-01 | 2006-09-12 | Sandisk Corporation | Cooperative interconnection and operation of a non-volatile memory card and an input-output card |
| EP1540448A2 (en) * | 2002-04-08 | 2005-06-15 | Socket Communications, Inc. | Wireless enabled memory module |
| US7367503B2 (en) * | 2002-11-13 | 2008-05-06 | Sandisk Corporation | Universal non-volatile memory card used with various different standard cards containing a memory controller |
| US8037229B2 (en) | 2002-11-21 | 2011-10-11 | Sandisk Technologies Inc. | Combination non-volatile memory and input-output card with direct memory access |
| US7305535B2 (en) | 2003-04-17 | 2007-12-04 | Sandisk Corporation | Memory cards including a standard security function |
| US6973519B1 (en) * | 2003-06-03 | 2005-12-06 | Lexar Media, Inc. | Card identification compatibility |
| KR100475125B1 (ko) * | 2003-06-21 | 2005-03-14 | 삼성전자주식회사 | 데이터 버스 폭 변경이 자유로운 이동형 저장 장치 및이에 대한 데이터 버스 폭 설정 방법 |
| US7209995B2 (en) | 2003-12-09 | 2007-04-24 | Sandisk Corporation | Efficient connection between modules of removable electronic circuit cards |
| US7159064B2 (en) * | 2003-12-11 | 2007-01-02 | Nokia Corporation | Method and device for increasing data transfer in multi-media card |
| US8234421B2 (en) * | 2004-04-21 | 2012-07-31 | Stmicroelectronics, Inc. | Smart card with selectively allocatable data buffers and associated methods |
| JP2006048369A (ja) * | 2004-08-04 | 2006-02-16 | Ricoh Co Ltd | カード型メモリのインターフェイス回路、その回路を搭載したａｓｉｃ、及びそのａｓｉｃを搭載した画像形成装置 |
| US7831748B2 (en) * | 2004-08-10 | 2010-11-09 | Microsoft Corporation | Extended USB protocol with selective broadcast mechanism |
| EP1630657A1 (en) * | 2004-08-30 | 2006-03-01 | STMicroelectronics S.r.l. | Embedded storage device with integrated data-management functions and storage system incorporating it |
| JP2006139556A (ja) * | 2004-11-12 | 2006-06-01 | Toshiba Corp | メモリカード及びそのカードコントローラ |
| JP2007034540A (ja) * | 2005-07-26 | 2007-02-08 | Renesas Technology Corp | 情報処理システム |
| JP2007065956A (ja) * | 2005-08-31 | 2007-03-15 | Renesas Technology Corp | メモリカード |
| JP2007179110A (ja) * | 2005-12-26 | 2007-07-12 | Toshiba Corp | コマンド判定制御装置と装置制御方法 |
| JP4956143B2 (ja) * | 2006-11-02 | 2012-06-20 | 株式会社東芝 | 半導体メモリカード、ホスト装置、及びデータ転送方法 |
| US8006044B2 (en) * | 2006-12-21 | 2011-08-23 | Intel Corporation | Flexible selection command for non-volatile memory |
| US7865212B2 (en) * | 2007-01-17 | 2011-01-04 | Research In Motion Limited | Methods and apparatus for use in transferring user data between two different mobile communication devices using a removable memory card |
| US8160494B2 (en) * | 2007-01-17 | 2012-04-17 | Research In Motion Limited | Methods and apparatus for use in switching user account data and operations between two different mobile communication devices |
| US7734247B2 (en) | 2007-01-25 | 2010-06-08 | Sony Ericsson Mobile Communications Ab | Configurable serial memory interface |
| US7624211B2 (en) * | 2007-06-27 | 2009-11-24 | Micron Technology, Inc. | Method for bus width negotiation of data storage devices |
| US20090177816A1 (en) * | 2008-01-04 | 2009-07-09 | Gerald Marx | Method and system for communication with sd memory and sdio devices |
| US8516185B2 (en) * | 2009-07-16 | 2013-08-20 | Netlist, Inc. | System and method utilizing distributed byte-wise buffers on a memory module |
| KR100936252B1 (ko) | 2008-07-24 | 2010-01-12 | 주식회사 드리머아이 | Ｓｄ메모리 카드 및 그 ｓｄ 메모리 카드에서의 스마트카드 기능 제공 방법 |
| WO2010067243A1 (en) * | 2008-12-10 | 2010-06-17 | Nxp B.V. | Automatic data transfer mode detection |
| JP5341503B2 (ja) * | 2008-12-26 | 2013-11-13 | 株式会社東芝 | メモリデバイス、ホストデバイスおよびサンプリングクロックの調整方法 |
| US8881305B2 (en) * | 2009-07-13 | 2014-11-04 | Blackberry Limited | Methods and apparatus for maintaining secure connections in a wireless communication network |
| US9098259B1 (en) * | 2011-05-26 | 2015-08-04 | Amazon Technologies, Inc. | Secure digital input/output low-power mode |
| US9471484B2 (en) * | 2012-09-19 | 2016-10-18 | Novachips Canada Inc. | Flash memory controller having dual mode pin-out |
| US20190179540A1 (en) * | 2017-12-11 | 2019-06-13 | Qualcomm Incorporated | Concurrent access for multiple storage devices |
| CN109948767A (zh) | 2018-02-01 | 2019-06-28 | 华为技术有限公司 | 存储卡和终端 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4305106A (en) * | 1980-01-18 | 1981-12-08 | Harris Corporation | System for short circuit protection using electronic logic in a feedback arrangement |
| FR2483713A1 (fr) * | 1980-05-30 | 1981-12-04 | Cii Honeywell Bull | Dispositif pour la transmission de signaux entre deux stations de traitement de l'information |
| JPS63244191A (ja) * | 1987-03-30 | 1988-10-11 | Hitachi Maxell Ltd | Ｉｃカ−ドに対する送受信回路 |
| US5202852A (en) * | 1989-02-09 | 1993-04-13 | Mitsubishi Denki Kabushiki Kaisha | Programmable read only memory card with improved buffer circuit |
| JP2862177B2 (ja) * | 1989-07-19 | 1999-02-24 | 株式会社東芝 | Ｉｃカードおよびｉｃカードの制御方法 |
| JP2824871B2 (ja) * | 1990-12-05 | 1998-11-18 | 日立マクセル株式会社 | Ｉｃカード |
| JP2824872B2 (ja) * | 1990-12-06 | 1998-11-18 | 日立マクセル株式会社 | Ｉｃカードリーダ・ライタ |
| JP3024262B2 (ja) * | 1991-05-28 | 2000-03-21 | 凸版印刷株式会社 | Ｉｃカード |
| JPH07135513A (ja) * | 1993-09-17 | 1995-05-23 | Fujitsu Ltd | 電流駆動型回路の終端制御方法および装置 |
| FI94680C (fi) * | 1993-11-26 | 1995-10-10 | Nokia Mobile Phones Ltd | Laajennettu PCMCIA-liitäntä ja menetelmä sen tunnistamiseksi |
| US5469473A (en) * | 1994-04-15 | 1995-11-21 | Texas Instruments Incorporated | Transceiver circuit with transition detection |
| US5561614A (en) * | 1995-01-30 | 1996-10-01 | Motorola Inc. | Method and apparatus for testing pin isolation for an integrated circuit in a low power mode of operation |
| JPH08305814A (ja) * | 1995-04-27 | 1996-11-22 | Mitsubishi Electric Corp | Ｐｃカード |
| IT1277386B1 (it) * | 1995-07-28 | 1997-11-10 | Alcatel Italia | Apparato per lo scambio di informazioni tra carte di identificazione a circuiti integrati e un dispositivo terminale |
| US5802553A (en) * | 1995-12-19 | 1998-09-01 | Intel Corporation | File system configured to support variable density storage and data compression within a nonvolatile memory |
| US5864243A (en) * | 1996-09-18 | 1999-01-26 | Vlsi Technology, Inc. | Buffer and method for transferring data therein |
| US5986471A (en) * | 1997-10-15 | 1999-11-16 | Lucent Technologies Inc. | Bi-directional buffers and supplemental logic and interconnect cells for programmable logic devices |
| US6037674A (en) * | 1998-06-26 | 2000-03-14 | Motorola, Inc. | Circuit and method of current limiting a half-bridge driver |
| EP0982665A3 (en) * | 1998-08-21 | 2004-02-04 | Matsushita Electronics Corporation | A bus system and a master device that stabilizes bus electric potential during non-access periods |
| US6901457B1 (en) * | 1998-11-04 | 2005-05-31 | Sandisk Corporation | Multiple mode communications system |
| US6279114B1 (en) * | 1998-11-04 | 2001-08-21 | Sandisk Corporation | Voltage negotiation in a single host multiple cards system |
| US6323701B1 (en) * | 1998-12-28 | 2001-11-27 | Cypress Semiconductor Corporation | Scheme for reducing leakage current in an input buffer |
| JP2000250665A (ja) * | 1999-02-26 | 2000-09-14 | Hitachi Ltd | 半導体集積回路及びメモリカード |
| US6397269B1 (en) * | 1999-03-11 | 2002-05-28 | Ericsson Inc. | Multiplexing pins of a PC card for providing audio communication between the PC card and host computer |
| JP2001188638A (ja) * | 2000-01-05 | 2001-07-10 | Mitsubishi Electric Corp | 双方向バス回路 |
| KR100367588B1 (ko) * | 2000-01-24 | 2003-01-10 | 엘지전자 주식회사 | 디지털데이터 플레이어의 상대주소 할당 장치 및 방법 |
| JP3815936B2 (ja) * | 2000-01-25 | 2006-08-30 | 株式会社ルネサステクノロジ | Ｉｃカード |
| JP3556913B2 (ja) * | 2000-03-01 | 2004-08-25 | 株式会社ソニー・コンピュータエンタテインメント | Ｐｃカード入出力制御装置 |
| TW497030B (en) * | 2000-09-20 | 2002-08-01 | Winbond Electronics Corp | Apparatus and method for reading set value of peripheral device |
| WO2003010939A1 (fr) * | 2001-07-25 | 2003-02-06 | Sony Corporation | Appareil d'interface |
-
2001
- 2001-09-14 JP JP2001280639A patent/JP3813849B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-03 EP EP02019658A patent/EP1293931B1/en not_active Expired - Lifetime
- 2002-09-03 DE DE60221328T patent/DE60221328T2/de not_active Expired - Lifetime
- 2002-09-05 US US10/234,114 patent/US20030056050A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| DE60221328D1 (de) | 2007-09-06 |
| US20030056050A1 (en) | 2003-03-20 |
| EP1293931A2 (en) | 2003-03-19 |
| JP2003091703A (ja) | 2003-03-28 |
| DE60221328T2 (de) | 2008-04-17 |
| EP1293931B1 (en) | 2007-07-25 |
| EP1293931A3 (en) | 2003-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3813849B2 (ja) | カード装置 | |
| JP4649009B2 (ja) | カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法 | |
| EP1359510B1 (en) | Data processing system and data processor | |
| JP4896450B2 (ja) | 記憶装置 | |
| US20080228973A1 (en) | Memory card having plurality of interface ports, memory card system, and data communication method for the memory card | |
| JP2006209744A (ja) | カードおよびホスト機器 | |
| JP2002109490A (ja) | メモリカードおよびクロック制御回路 | |
| CN116450549A (zh) | 安全数字卡的方法、闪存控制器以及电子装置 | |
| JP5364036B2 (ja) | 接続バス、電子装置及びシステム | |
| EP1763036A1 (en) | Semiconductor storage device, electronic apparatus, and mode setting method | |
| JP4364211B2 (ja) | カード装置 | |
| JP4158935B2 (ja) | メモリカード用入出力装置及びその制御方法 | |
| WO2002048854A1 (fr) | Carte à circuit imprimé, système de carte à circuit imprimé, et processeur de données | |
| JP2009252109A (ja) | メモリカード制御装置 | |
| JP2003030127A (ja) | Ｓｄｉｏホストコントローラ | |
| JP4057360B2 (ja) | 多機能ｉｃカード及びその制御方法 | |
| JP4784006B2 (ja) | 電子機器 | |
| JP3718764B2 (ja) | コンピュータ装置、回路基板およびコンピュータにおける拡張デバイスの選択方法 | |
| JP2601248B2 (ja) | Ｉｃカ−ドシステムの通信方法 | |
| JP2003099389A (ja) | 情報処理装置 | |
| JPH05334464A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060601 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |