JP4364211B2

JP4364211B2 - カード装置

Info

Publication number: JP4364211B2
Application number: JP2006128400A
Authority: JP
Inventors: 祐行茂呂
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-05-02
Filing date: 2006-05-02
Publication date: 2009-11-11
Anticipated expiration: 2021-09-14
Also published as: JP2006221670A

Description

本発明は各種電子機器に装着して使用可能なカード装置に関し、特にデータ転送に使用されるビット幅の異なる複数の動作モードを有するカード装置に関する。

近年、パーソナルコンピュータ、ＰＤＡ、カメラ、携帯電話等の様々な携帯型電子機器が開発されている。これら電子機器においては、リムーバブル記憶デバイスの１つであるメモリカードが多く用いられている。メモリカードとしては、ＰＣＭＣＩＡカード（ＰＣカード）、およびそれよりもさらに小型のＳＤ（Secure Digital）カード、が知られている。

このＳＤカードはフラッシュメモリを内蔵するメモリカードであり、小型化、容量、および高速化の要求に見合うように特に設計されている。ＳＤカード通信は改良された９ピンインタフェースに基づいている。９ピンうちの４ピンは、ホストとの間のデータ転送に使用可能なデータピンとして割り当てられている。ＳＤカードは７ピンインタフェースを使用するマルチメディアカード（ＭＭＣ）を改良したカードであり、そのＭＭＣとの上位互換を維持するため、ＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、およびＳＰＩ（Serial Peripheral Interface）モードの３つの動作モードを有している。

ＳＤ４ビットモードでは、ＤＡＴ０−３の４つのデータピンを用いることによってホストとの間のデータ転送が４ビット幅単位で実行される。ＳＤ１ｂｉｔモードでは、ＤＡＴ０−３の内でホストとの間のデータ転送に使用されるのはＤＡＴ０のみであり、ホストとの間のデータ転送は１ビット幅単位で実行される。ＤＡＴ１，２は一切使用されない。ＳＰＩモードでは、ＤＡＴ０がカードからホストへのデータ転送に使用され、他の１ピンがホストからカードへのデータ転送に使用される。ＳＤ１ｂｉｔモードの場合と同じく、ＤＡＴ１，２は一切使用されない。

このようにＳＤカードはＭＭＣの上位互換の位置付けで設計されているため、ＭＭＣ用のホストコントローラに最低限の変更を施すだけで、ＭＭＣのみならず、ＳＤカードをも制御可能なホストコントローラを実現できる。

しかし、もしシステム構築時に従来のＭＭＣ用のホストコントローラをそのまま流用し、且つＳＤカードで増加したデータピンＤＡＴ１，２に対応するデータ線が適切に処理されていないホスト装置に対してＳＤカードを装着した場合には、ホスト装置からＳＤ１ビットモードまたはＳＰＩモードが指定された場合に、そのＳＤカード自体が誤動作したり、あるいは内部回路に無駄な電流が流れてしまい電力が余分に消費されたり、さらには内部回路の電源端子とグランド端子間に大きな貫通電流が流れることによって内部回路自体が破壊される危険もある。これは、ＳＤ１ビットモードまたはＳＰＩモードで非使用となるＳＤカードのデータピンＤＡＴ１，２が、フローティング状態になってしまうことに起因するものである。

よって、より安全性が高くまた無駄な電力消費を出来るだけ抑えることが可能な新たな仕組みを実現する必要性がある。

尚、関連技術として、ホスト機器とリムーバルな外部接続機器との間のインターフェース装置であって、データ転送レートを高速化することが可能なインターフェース装置が開発されている（例えば特許文献１参照）。また、コネクタ端子の配列や機能に関する互換性の実現が容易なＩＣカードが開発されている（例えば特許文献２参照）。コンタクトピン数の異なるピンコネクタを有するパーソナルコンピュータ等の電子機器で使用可能なＰＣカードが開発されている（例えば特許文献３参照）。ＩＣカード内部のＣＰＵの機能を十分に発揮できるようにしたＩＣカードの接続端子増設方式及び増設されたＩＣカードの制御方法が開発されている（例えば特許文献４参照）。
国際公開第０３／０１０９３９号パンフレット特開２００１−２０９７７３号公報特開平０８−３０５８１４号公報特開平０３−０４９９９６号公報

本発明は、使用されないピンの電位に内部回路が影響されないようにすることにより、安全性が高くまた無駄な電力消費も抑えることが可能なカード装置を提供しようとするものである。

本発明のカード装置の態様は、ホスト装置に取り外し自在に装着可能に構成されたカード装置であって、複数のコマンドピンと複数のデータピンを有するインターフェースと、不揮発性メモリデバイスと、前記インターフェースを介して入力される前記ホスト装置からのアクセス要求に応じて前記不揮発性メモリデバイスへのデータ書き込みおよび前記不揮発性メモリデバイスからのデータ読み出しを制御し、前記データピンの一部を用いて前記ホスト装置とのデータ転送が実行され、残りのデータピンは使用されない第１の動作モードと、前記データピンの一部を介して前記カード装置から前記ホスト装置にデータが転送され、残りのデータピンは使用されず、前記コマンドピンを介して前記ホスト装置から前記カード装置にデータが転送される第２の動作モードと、前記データピンを使用して前記データ転送が実行される第３の動作モードのうちの１つで動作可能で、前記カード装置に電源が投入された時前記第１の動作モードが設定され、前記第１の動作モードが動作されている間に、前記残りのデータピンの内の１つが所定のレベルに設定された状態でコマンドが発行されることにより前記第２の動作モードが設定され、前記第１の動作モードと第３の動作モードがホスト装置のデータ転送に使用されるビット幅を指定するホスト装置からのバス幅変更コマンドに応じて切り換えられる内部回路と、前記内部回路と前記データピンの間に選択的に接続され、複数のピンの電位に応じた入力信号を前記内部回路に供給する受信モードと前記入力信号を特定の電位に固定する固定モードの一方で動作可能な複数の受信回路と、前記内部回路の現在のステートに応じて、前記複数の受信回路の中から前記ホスト装置との間の通信に必要のない受信回路、又は前記内部回路と前記ホスト装置との間のデータ転送に使用すべきビット幅を指定する前記ホスト装置からのコマンドを受けるとデータ転送に使用されない受信回路を選択し、その選択した受信回路を前記固定モードに設定する受信制御回路とを具備し、前記受信制御回路は、前記内部回路の現在のステートが前記ホスト装置からの一切のコマンドに応答する必要がないインアクティブステートに設定されているか否かを判別し、前記内部回路が前記インアクティブステートに設定されている場合、前記複数の受信回路を前記固定モードに設定することを特徴とする。

本発明によれば、使用されないピンの電位に内部回路が影響されないようにすることにより、安全性が高くまた無駄な電力消費も抑えることが可能なカード装置を提供できる。

以下、本発明の実施の形態について、図面を参照して説明する。

図１には、本発明の一実施形態に係るカード装置１２とそれを装着して使用可能な電子機器（ホスト装置）１１との関係が示されている。以下では、カード装置１２としてＳＤメモリカード（Secure Digital Memory Card）を使用する場合を例示して説明する。

ＳＤメモリカード１２は、例えばパーソナルコンピュータ、ＰＤＡ、カメラ、携帯電話等の各種ホスト装置１１に設けられたメモリカード装着スロット（ＳＤカードスロット）１１３に着脱自在に装着して使用される。ホスト装置１１にはホストコントローラ１１１が設けられている。ＳＤメモリカード１２とホストコントローラ１１１との通信は、全てホストコントローラ１１１からのコマンドによって制御される。

ホストコントローラ１１１とＳＤメモリカード１２との間を接続するＳＤバス１１２は、６本の通信線（データＤＡＴ０−３，コマンドＣＭＤ，クロックＣＬＫ）と３本の電源供給線（ＶＤＤ，ＶＳＳ，ＶＳＳ）を含む。これに対応して、ＳＤメモリカード１２には、図示のように、４本のデータピン［ＤＡＴ０−３］、コマンドピン［ＣＭＤ］、クロック信号ピン［ＣＬＫ］、電源ピン［ＶＤＤ］、２つのグランドピン［ＶＳＳ］が設けられている。６本の通信線（データＤＡＴ０−３，コマンドＣＭＤ，クロックＣＬＫ）の機能は次の通りである。

・ＤＡＴ０−３：各データ線はホストコントローラ１１１とＳＤメモリカード１２との間のデータ転送に使用される双方向信号線である。ホストコントローラ１１１およびＳＤメモリカード１２はそれぞれプッシュプルモードで動作する。

・ＣＭＤ：コマンド信号線は双方向信号線である。ホストコントローラ１１１からＳＤメモリカード１２へのコマンドの転送、およびＳＤメモリカード１２からホストコントローラ１１１へのレスポンスの転送に使用される。

・ＣＬＫ：クロック信号線はホストコントローラ１１１からＳＤメモリカード１２へクロック信号ＣＬＫを送信するための信号線である。ホストコントローラ１１１からＳＤメモリカード１２へのコマンドの転送、およびホストコントローラ１１１とＳＤメモリカード１２との間のデータ転送などは、ホストコントローラ１１１からＳＤメモリカード１２へクロック信号ＣＬＫに同期して実行される。

双方向で使用されるデータ線ＤＡＴ３，ＤＡＴ２，ＤＡＴ１，ＤＡＴ０、およびコマンド信号線ＣＭＤは、図示のように、プルアップ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５によって電源ＶＣＣにプルアップされている。これらプルアップ抵抗Ｒ１，Ｒ２，Ｒ３．Ｒ４，Ｒ５は、ＳＤメモリカード１２が非装着のときに、またはホストコントローラ１１１およびＳＤメモリカード１２のどちらもその信号線を駆動していないときに、データ線ＤＡＴ３，ＤＡＴ２，ＤＡＴ１，ＤＡＴ０、およびコマンド信号線ＣＭＤがフローティング状態になることを防止するために設けられている。

ＳＤバス１１２の内、ＤＡＴ１，ＤＡＴ２はＳＤメモリカード１２をＳＤ１ビットモードまたはＳＰＩモードで使用する場合には使用されない信号線である。このため、ＳＤ４ビットモードをサポートしない従来のＭＭＣ用のホストコントローラをホストコントローラ１１１としてそのまま流用したホスト装置においては、データ線ＤＡＴ１，ＤＡＴ２が配線されていない場合も考えられる。この場合、ＳＤメモリカード１２のデータピンＤＡＴ１，ＤＡＴ２がフローティング状態となってしまう。

これを防止するため、本実施形態のＳＤメモリカード１２においては、データピンＤＡＴ１，ＤＡＴ２に対応するインターフェース部に貫通電流防止機能を持った双方向バッファを使用している。ＳＤメモリカード１２の具体的な構成を図２に示す。

図２に示されているように、ＳＤメモリカード１２には、インタフェースドライバ回路１３、カードインタフェースコントローラ１４、メモリコアインタフェース１５、およびメモリコア１６が内蔵されている。メモリコア１６は例えばフラッシュＥＥＰＲＯＭ等の不揮発性メモリから構成されている。

カードインタフェースコントローラ１４およびメモリコアインタフェース１５は、インタフェースドライバ回路１３を介してホストコントローラ１１１から受信したコマンドに応じた動作（コマンド処理）を実行する内部コア回路である。メモリコアインタフェース１５は、主に、ホストコントローラ１１１からのコマンドに応じて、メモリコア１６へのデータ書き込み及びメモリコア１６からのデータ読み出しを制御する。カードインタフェースコントローラ１４は、主に、ホストコントローラ１１１との間の通信の制御と、ＳＤメモリカード１２の動作モードおよびステートの管理を実行する。カードインタフェースコントローラ１４は、互いに通信プロトコルが異なる３つの動作モード、つまり、ＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、およびＳＰＩモードで動作することが出来る。どの動作モードでホストコントローラ１１１との通信を実行するかは、ホストコントローラ１１１からのコマンドで指定される。

インタフェースドライバ回路１３はＳＤバス１１２への信号送信およびＳＤバス１１２からの信号受信を行うためのドライバ群から構成されている。

データピン［ＤＡＴ３］１２１に対応するドライバ回路は、受信バッファ１３１および送信バッファ１３２を含む双方向バッファから構成されている。受信バッファ１３１はデータピン［ＤＡＴ３］１２１の電位に応じた入力信号ＩＮをカードインタフェースコントローラ１４に供給する。送信バッファ１３２は例えばオープンドレイン型のトライステートバッファであり、送信イネーブル信号ＥＮがアクティブステートのときに、カードインタフェースコントローラ１４からの出力信号ＯＵＴに応じてデータ線ＤＡＴ３を駆動する。送信イネーブル信号ＥＮがインアクティブステートのときは、送信バッファ１３２の出力はハイインピーダンスとなる。

データピン［ＤＡＴ２］１２２に対応するドライバ回路は、貫通電流防止機能付き受信バッファ１３３およびトライステート送信バッファ１３４を含む双方向バッファから構成されている。受信バッファ１３３の貫通電流防止機能は、カードインタフェースコントローラ１４からの制御信号ＣＯＮＴがアクティブステートの時に有効となり、制御信号ＣＯＮＴがインアクティブステートの時に無効となる。

貫通電流防止機能が無効の時（受信モード）は、受信バッファ１３３は、データピン［ＤＡＴ２］１２２の電位に応じた入力信号ＩＮをカードインタフェースコントローラ１４に供給する。一方、貫通電流防止機能が有効の時（固定モード）は、受信バッファ１３３は、データピン［ＤＡＴ２］１２２がフローティングであってもそれによる影響が生じないようにするために、データピン［ＤＡＴ２］１２２の電位とは関係なく、入力信号ＩＮの電位を論理“Ｈ”または論理“Ｌ”に対応する特定の電位に固定する。これにより、不定の電位が内部回路に伝達されることによる不具合を防止できる。もちろん、データピン［ＤＡＴ２］１２２がフローティングになっても、受信バッファ１３３の電源端子とグランド端子間に貫通電流は流れない。

送信バッファ１３４はカードインタフェースコントローラ１４からの送信イネーブル信号ＥＮがアクティブステートのときに、カードインタフェースコントローラ１４からの出力信号ＯＵＴに応じてデータ線ＤＡＴ２を駆動する。送信イネーブル信号ＥＮがインアクティブステートのときは、送信バッファ１３４の出力はハイインピーダンスとなる。

データピン［ＤＡＴ１］１２３に対応するドライバ回路も、データピン［ＤＡＴ２］１２２に対応するドライバ回路と同じく、貫通電流防止機能付き受信バッファ１３５およびトライステート送信バッファ１３６を含む双方向バッファから構成されている。受信バッファ１３５の貫通電流防止機能は、カードインタフェースコントローラ１４からの制御信号ＣＯＮＴがアクティブステートの時に有効となり、制御信号ＣＯＮＴがインアクティブステートの時に無効となる。送信バッファ１３６はカードインタフェースコントローラ１４からの送信イネーブル信号ＥＮがアクティブステートのときに、カードインタフェースコントローラ１４からの出力信号ＯＵＴに応じてデータ線ＤＡＴ１を駆動する。送信イネーブル信号ＥＮがインアクティブステートのときは、送信バッファ１３６の出力はハイインピーダンスとなる。

データピン［ＤＡＴ０］１２４に対応するドライバ回路は、データピン［ＤＡＴ３］１２１に対応するドライバ回路と同じく、受信バッファ１３７およびトライステート送信バッファ１３８を含む双方向バッファから構成されている。

さらに、コマンドピン［ＣＭＤ］１２５に対応するドライバ回路は受信バッファ１３９およびトライステート送信バッファ１４０を含む双方向バッファから構成されており、またクロック信号ＣＬＫピン［ＣＬＫ］１２６に対応するドライバ回路は受信バッファ１４１のみから構成されている。

カードインタフェースコントローラ１４は、データ線ＤＡＴ１，２が使用されないＳＤ１ビットモードまたはＳＰＩモードがホストコントローラ１１１からのコマンドで指定された場合には、受信バッファ１３３，１３５それぞれの貫通電流防止機能を有効にし、またホストコントローラ１１１からのコマンドでＳＤ４ビットモードが指定された場合には、受信バッファ１３３，１３５それぞれの貫通電流防止機能を無効にする。

貫通電流防止機能付き受信バッファそれ自体の回路構成は周知であるが、参考のために図３、図４にその一例を示す。

図３は入力信号ＩＮを“Ｌ”レベルに固定する場合の受信バッファ１３３の回路例を示している。受信バッファ１３３は図示のように２入力を有しており、一方の入力には制御信号ＣＯＮＴが入力され、他方の入力端子はデータピン［ＤＡＴ２］に接続されている。制御信号ＣＯＮＴはインバータ２０２を介して２入力ＡＮＤゲート２０１の第１入力に入力され、その第２入力にはデータピン［ＤＡＴ２］の電位が入力される。制御信号ＣＯＮＴが“Ｌ”レベルのインアクティブステートの時、ＡＮＤゲート２０１の第１入力にはインバータ２０２を介して“Ｈ”レベルの信号が入力されるので、ＡＮＤゲート２０１は、データピン［ＤＡＴ２］の電位に応じた入力信号ＩＮを出力する。一方、制御信号ＣＯＮＴが“Ｈ”レベルのアクティブステートの時、ＡＮＤゲート２０１の第１入力にはインバータ２０２を介して“Ｌ”レベルの信号が入力されるので、ＡＮＤゲート２０１は、データピン［ＤＡＴ２］の電位とは無関係に、常に“Ｌ”レベルの入力信号ＩＮを出力する。これにより、入力信号ＩＮが“Ｌ”レベルに固定されることになる。つまり、制御信号ＣＯＮＴが“Ｈ”レベルのアクティブステートの時は、ＡＮＤゲート２０１の動作は制御信号ＣＯＮＴによって支配されることになり、データピン［ＤＡＴ２］の電位はＡＮＤゲート２０１の動作に影響しなくなる。このことから、制御信号ＣＯＮＴのみで出力を固定できる受信バッファは、その制御信号ＣＯＮＴがアクティブステートの時は、たとえデータピン［ＤＡＴ２］がフローティング状態になっても貫通電流が流れることがないことが理解されよう。

図４は入力信号ＩＮを“Ｈ”レベルに固定する場合の受信バッファ１３３の回路例を示している。受信バッファ１３３は図示のように２入力を有しており、一方の入力には制御信号ＣＯＮＴが入力され、他方の入力端子はデータピン［ＤＡＴ２］に接続されている。制御信号ＣＯＮＴは２入力ＯＲゲート２０３の第１入力に入力され、その第２入力にはデータピン［ＤＡＴ２］の電位が入力される。制御信号ＣＯＮＴが“Ｌ”レベルのインアクティブステートの時、ＯＲゲート２０３は、データピン［ＤＡＴ２］の電位に応じた入力信号ＩＮを出力する。一方、制御信号ＣＯＮＴが“Ｈ”レベルのアクティブステートの時、ＯＲゲート２０３は、データピン［ＤＡＴ２］の電位とは無関係に、常に“Ｈ”レベルの入力信号ＩＮを出力する。これにより、入力信号ＩＮが“Ｈ”レベルに固定されることになる。つまり、制御信号ＣＯＮＴが“Ｈ”レベルのアクティブステートの時は、ＯＲゲート２０３の動作は制御信号ＣＯＮＴによって支配されることになり、データピン［ＤＡＴ２］の電位はＯＲゲート２０３の動作に影響しなくなる。このことから、制御信号ＣＯＮＴのみで出力を固定できる受信バッファは、その制御信号ＣＯＮＴがアクティブステートの時は、たとえデータピン［ＤＡＴ２］がフローティング状態になっても貫通電流が流れることがないことが理解されよう。

なお、以上のような貫通電流防止機能付き受信バッファの構成は、例えば、データピン［ＤＡＴ２］の電位を入力とするＣＭＯＳゲートと電源端子との間、またはそのＣＭＯＳゲートとグランド端子との間に、アクティブステートの制御信号ＣＯＮＴによってオフされるトランジスタを挿入して、ＣＭＯＳゲートを介した電源端子とグランド端子間のパスを遮断すると共に、受信バッファの出力を“Ｌ”または“Ｈ”に固定するために、アクティブステートの制御信号ＣＯＮＴによってオンされるトランジスタを受信バッファの出力端とグランド端子との間、または受信バッファの出力端と電源端子との間に挿入すること等によって実現できる。

次に、図５乃至図７を参照して、３つの動作モード、つまりＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、およびＳＰＩモードそれぞれについて説明する。

図５は、ＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、およびＳＰＩモードそれぞれにおけるピンアサインを示している。ＳＤメモリカード１２の動作モードはＳＤモードとＳＰＩモードに大別される。ＳＤモードにおいては、ＳＤメモリカード１２は、ホストコントローラ１１１からのバス幅変更コマンドによってＳＤ４ｂｉｔモードまたはＳＤ１ｂｉｔモードに設定される。

ここで、４つのデータピンＤＡＴ３−０に着目すると、４ビット幅単位でデータ転送を行うＳＤ４ｂｉｔモードでは、４つのデータピンＤＡＴ３−０が全てデータ転送に用いられるが、１ビット幅単位でデータ転送を行うＳＤ１ｂｉｔモードでは、データピンＤＡＴ０のみがデータ転送に使用され、データピンＤＡＴ１，２については全く使用されない。また、データピンＤＡＴ３は例えばＳＤメモリカード１２からホストコントローラ１１１への非同期割り込み等のために使用される。ＳＰＩモードでは、データピンＤＡＴ０がＳＤメモリカード１２からホストコントローラ１１１へのデータ信号線（ＤＡＴＡＯＵＴ）に用いられ、コマンドピンＣＭＤはホストコントローラ１１１からＳＤメモリカード１２へのデータ信号線（ＤＡＴＡＩＮ）に用いられる。データピンＤＡＴ１，２については全く使用されない。また、ＳＰＩモードでは、データピンＤＡＴ３は、ホストコントローラ１１１からＳＤメモリカード１２へのチップセレクト信号ＣＳの送信に用いられる。

図６には、ＳＤモード（ＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード）におけるＳＤバスの使用形態が示されている。ＳＤモードでは、単一のホストコントローラ１１１によって複数のＳＤメモリカード１２を制御できるようにするために、図６のような同期型のスター型接続が利用される。クロックＣＬＫ、電源ＶＤＤ、グランドＶＳＳはホストコントローラ１１１から全てのＳＤメモリカード１２Ａ，１２Ｂに共通に供給される。コマンド線ＣＭＤおよびデータ線ＤＡＴ０−３は、ＳＤメモリカード１２Ａ，１２Ｂそれぞれに対して個別に設けられている。ＳＤメモリカード１２Ａ，１２Ｂそれぞれの初期化処理においてはコマンドは各カードに個別に送られるが、初期化処理後は、全てのコマンドはＳＤメモリカード１２Ａ，１２Ｂそれぞれに共通に送られる。カードの選択は、アドレッシング情報を含むコマンドパケットをＳＤメモリカード１２Ａ，１２Ｂにブロードキャストすることによって行われる。アドレッシング情報によって選択されたカードは、ホストコントローラ１１１からの後続するコマンドに応答して動作する必要があるが、非選択のカードはそれに応答する必要はない。

図７には、ＳＰＩモードにおけるＳＤバスの使用形態が示されている。ＳＰＩモードでは、単一のホストコントローラ１１１によって複数のＳＤメモリカード１２を制御できるようにするために、図７のようなバス型接続が利用される。クロックＣＬＫ、ＤＡＴＡＩＮ、ＤＡＴＡＯＵＴは各カードに共通に接続されており、カードの識別および選択は、カード毎に独立して供給されるチップセレクト信号ＣＳを用いて行われる。

次に、図８のフローチャートを参照して、貫通電流防止機能を持った双方向バッファの制御を中心に本ＳＤメモリカード１２の動作を説明する。

ＳＤメモリカード１２が電源オン状態のホスト装置１１に装着されたとき、あるいはＳＤメモリカード１２が装着されている状態でホスト装置１１が電源オンされたときにＳＤメモリカード１２にはホストコントローラ１１１から電源が供給される。この電源投入時には、ＳＤメモリカード１２はデフォルトのＳＤ１ビットモードに設定されおり、またＤＡＴ１及びＤＡＴ２に対応する受信バッファ１３３，１３５それぞれに対応する制御信号ＣＯＮＴがアクティブとなることにより、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効にした状態で起動される（ステップＳ２０１）。

ＳＰＩモードとＳＤモードの切り替えはＳＤメモリカード１２の初期化処理の最初のステップで行われ、ホストコントローラ１１１がリセットコマンド（ＣＭＤ０）をデータ線ＤＡＴ３を“０”にドライブしながら発行することにより、ＳＰＩモードへの移行が指示される（ステップＳ２０２）。ＳＰＩモードへの移行が指示されない場合は、ＳＤモードでの初期化処理が行われ（ステップＳ２０３）、その初期化処理が終了すると、ＳＤメモリカード１２はコマンド待ち状態（スタンバイステート）となる（ステップＳ２０４）。

もし、ステップ２０４で、バス幅変更コマンドであるＡＣＭＤ６を４ビットモードにするという引数と一緒に受け付けると、ＳＤメモリカード１２はＳＤ４ビットモードとなり（ステップ２０５）、ＤＡＴ１及びＤＡＴ２に対応する受信バッファ１３３，１３５それぞれに対応する制御信号ＣＯＮＴをインアクティブにすることにより、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を無効にする（ステップＳ２０６）。

一方、ＳＤ４ビットモードに設定されている状態で、もしステップ２０４でバス幅変更コマンドであるＡＣＭＤ６を１ビットモードにするという引数と一緒に受け付けると、今度は、ＳＤメモリカード１２はＳＤ１ビットモードとなり（ステップＳ２０７）、ＤＡＴ１及びＤＡＴ２に対応する受信バッファ１３３，１３５それぞれに対応する制御信号ＣＯＮＴをアクティブにすることにより、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効にする（ステップＳ２０８）。ＳＤモードではステップＳ２０４からステップＳ２０６、又はステップＳ２０４からステップＳ２０８を繰り返すことにより、バス幅の切り替えは随時可能であり、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能の有効化／無効化も適宜行われる。

また、ステップＳ２０２においてホストコントローラ１１１がＳＰＩモードの初期化を行うとＳＤメモリカード１２はＳＰＩモードとなり（ステップＳ２０９）、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効に維持したまま（ステップＳ２１０）、ＳＰＩモードで動作する（ステップＳ２１１）。

上記動作によりＳＤバス１１２のＤＡＴ１、ＤＡＴ２が使用されない場合はＳＤメモリカード１２がＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効にするため、データ線を適切に処理していないシステムにおいても、ＤＡＴ１及びＤＡＴ２がフローティングになることによる不具合の発生を防止することが出来る。

なお、ＳＤメモリカード１２の低消費電力化という観点からは、ＤＡＴ１及びＤＡＴ２のみならず、ホストコントローラ１１１からの信号を受ける他の全てのピンについても同様の貫通電流防止機能を設けておき、対応するピンの非使用時にはその貫通電流防止機能を有効して入力信号を“Ｈ”または“Ｌ”に固定することが好ましい。これにより、例えば、本ＳＤメモリカード１２が例えば非選択状態であるにもかかわらず、本ＳＤメモリカード１２内のゲートロジックなどが他のカード宛の信号によって無駄に駆動されてしまうという不具合が無くなり、電力消費を低減することが可能となる。この場合の本ＳＤメモリカード１２の構成を図９に示す。

図９に示されているように、本ＳＤメモリカード１２においては、データピン［ＤＡＴ３−０］１２１〜１２４、コマンドピン［ＣＭＤ］１２５、およびクロック信号ＣＬＫピン［ＣＬＫ］１２６それぞれに対応する全ての受信バッファ１３１，１３３，１３５，１３７，１３９，１４１それぞれに貫通電流防止機能付きのものが使用されている。この場合、図８で説明したようなデータ転送ビット幅に応じてＤＡＴ１及びＤＡＴ２の貫通電流防止機能の有効／無効を切り替えるという制御に加え、本ＳＤメモリカード１２の現在のステートに基づいて、使用する必要のないピンであるかどうかを判別し、その判別結果に応じてピン毎に貫通電流防止機能の有効／無効を切り替えるという制御が実行されることになる。

以下、図１０のフローチャートを参照して、カードのステートに基づいて貫通電流防止機能の有効／無効を切り替えるという制御について説明する。

ＳＤメモリカード１２が電源オン状態のホスト装置１１に装着されたとき、あるいはＳＤメモリカード１２が装着されている状態でホスト装置１１が電源オンされたときにＳＤメモリカード１２にはホストコントローラ１１１から電源が供給される。この電源投入時には、ＳＤメモリカード１２はデフォルトのＳＤ１ビットモードに設定されおり、またＤＡＴ１及びＤＡＴ２に対応する受信バッファ１３３，１３５それぞれに対応する制御信号ＣＯＮＴがアクティブとなることにより、ＤＡＴ１及びＤＡＴ２の貫通電流防止機能を有効にした状態で起動される（ステップＳ３０１）。この場合、ＤＡＴ１及びＤＡＴ２以外の他のピン、つまりＣＬＫ、ＣＭＤ、ＤＡＴ０、ＤＡＴ３の貫通電流防止機能は無効状態としておく。

ＳＰＩモードとＳＤモードの切り替えはＳＤメモリカード１２の初期化処理の最初のステップで行われ、ホストコントローラ１１１がリセットコマンド（ＣＭＤ０）をデータ線ＤＡＴ３を“０”にドライブしながら発行することにより、ＳＰＩモードへの移行が指示される（ステップＳ３０２）。ＳＰＩモードへの移行が指示されない場合は、ＳＤモードでの初期化処理が行われる（ステップＳ３０６）。もしこの初期化処理でホストコントローラ１１１から指定された動作電圧範囲が、ＳＤメモリカード１２の動作電圧範囲とマッチしない場合には初期化失敗となり（ステップＳ３０７）、ＳＤメモリカード１２はインアクティブステートに移行する。インアクティブステートはホストコントローラ１１１からの一切のコマンドに応答する必要がないステートであるので、ＣＬＫ、ＣＭＤ、ＤＡＴ０−３それぞれの貫通電流防止機能を有効にする（ステップＳ３０８）。

また、初期化処理が正常終了すると、ＳＤメモリカード１２はコマンド待ち状態となる（スタンバイステート又はトランスファステート）。ここで、もしインアクティブステートへの移行を示すコマンド（ＣＭＤ１５）を受け付けると（ステップＳ３０９）、ＳＤメモリカード１２はインアクティブステートに移行し、ＣＬＫ、ＣＭＤ、ＤＡＴ０−３それぞれの貫通電流防止機能を有効にする（ステップＳ３０８）。

インアクティブステートへの移行を示すコマンド（ＣＭＤ１５）以外のコマンドについては、ＳＤメモリカード１２はそのコマンドに対応する動作（コマンド処理）を実行し、コマンド処理が完了すると、再びスタンバイステート又はトランスファステートとなる。

ここで、トランスファステートはホストコントローラ１１１によって選択されている状態に対応するステートであり、またスタンバイステートは非選択状態に対応するステートである。スタンバイステートでは、メモリアクセスに関するコマンドについてはホストコントローラ１１１から送信されない。トランスファステートは、ＳＤメモリカード１２がホストコントローラ１１１からのメモリアクセスに関するコマンドを受け付けることが可能なステートであり、メモリアクセスに関するコマンドの受信待ちが行われる。トランスファステートでメモリアクセスに関するコマンドを受信すると、ＳＤメモリカード１２は、そのコマンドの種類に応じてデータ送信ステートまたはデータ受信ステートに遷移する。

ＳＤメモリカード１２がスタンバイステートである間は（ステップＳ３１０）、ホストコントローラ１１１との間のデータ転送は実行されないので、ＤＡＴ０−３それぞれの貫通電流防止機能を有効にする（ステップＳ３１１）。もし、コマンドを受け、ＳＤメモリカード１２がスタンバイステートを抜ける場合は、ホストコントローラ１１１との間のデータ転送に備えてＤＡＴ０−３それぞれの貫通電流防止機能を無効にする。なお、ＳＤ１ｂｉｔモードにおいては、スタンバイステートであるかどうかに関係なくＤＡＴ１及びＤＡＴ２の貫通電流防止機能は常に有効にしておき、ＤＡＴ０及びＤＡＴ３の貫通電流防止機能の有効／無効のみを切り替えればよい。

また、ステップＳ３０２においてホストコントローラ１１１がＳＰＩモードの初期化を行うとＳＤメモリカード１２はＳＰＩモードとなる（ステップＳ３０３）。ＤＡＴ３に入力されるチップセレクト信号ＣＳが“１”の場合は（ステップＳ３０４）、本ＳＤメモリカード１２は非選択状態であるので、ＣＭＤ、ＤＡＴ０−２の貫通電流防止機能を有効にする（ステップＳ３０５）。そして。この状態で、チップセレクト信号ＣＳが“０”になった場合には、ＣＭＤ、ＤＡＴ０の貫通電流防止機能を無効にする。

以上の処理により、使用されないピンからの信号によって無駄に電力が消費されるのを防止することが可能となる。また、ホストからのコマンド待ちを条件に各データピンの貫通電流防止機能を有効にするようにしてもよい。

なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

本発明の一実施形態に係るカード装置とホストとの関係を示すブロック図。同実施形態のカード装置の構成を示すブロック図。同実施形態のカード装置で使用される受信バッファの一例を示す回路図。同実施形態のカード装置で使用される受信バッファの他の一例を示す回路図。同実施形態のカード装置の動作モードとピン割り当てとの関係を示す図。同実施形態のカード装置とホストとの間の接続形態の一例を示すブロック図。同実施形態のカード装置とホストとの間の接続形態の他の例を示すブロック図。同実施形態のカード装置の動作を説明するフローチャート。同実施形態のカード装置の他の構成を示すブロック図。図９のカード装置の動作を説明するフローチャート。

符号の説明

１２…ＳＤメモリカード、１３…インタフェースドライバ、１４…カードインタフェース、１５…メモリコアインタフェース、１６…メモリコア、１１１…ホストコントローラ、１１２…ＳＤバス、１１３…ＳＤカードスロット、１３１，１３３，１３５，１３７，１３９，１４１…受信バッファ、１３２，１３４，１３６，１３８，１４０…送信バッファ。

Claims

ホスト装置に取り外し自在に装着可能に構成されたカード装置であって、
複数のコマンドピンと複数のデータピンを有するインターフェースと、
不揮発性メモリデバイスと、
前記インターフェースを介して入力される前記ホスト装置からのアクセス要求に応じて前記不揮発性メモリデバイスへのデータ書き込みおよび前記不揮発性メモリデバイスからのデータ読み出しを制御し、前記データピンの一部を用いて前記ホスト装置とのデータ転送が実行され、残りのデータピンは使用されない第１の動作モードと、前記データピンの一部を介して前記カード装置から前記ホスト装置にデータが転送され、残りのデータピンは使用されず、前記コマンドピンを介して前記ホスト装置から前記カード装置にデータが転送される第２の動作モードと、前記データピンを使用して前記データ転送が実行される第３の動作モードのうちの１つで動作可能で、前記カード装置に電源が投入された時前記第１の動作モードが設定され、前記第１の動作モードが動作されている間に、前記残りのデータピンの内の１つが所定のレベルに設定された状態でコマンドが発行されることにより前記第２の動作モードが設定され、前記第１の動作モードと第３の動作モードがホスト装置のデータ転送に使用されるビット幅を指定するホスト装置からのバス幅変更コマンドに応じて切り換えられる内部回路と、
前記内部回路と前記データピンの間に選択的に接続され、複数のピンの電位に応じた入力信号を前記内部回路に供給する受信モードと前記入力信号を特定の電位に固定する固定モードの一方で動作可能な複数の受信回路と、
前記内部回路の現在のステートに応じて、前記複数の受信回路の中から前記ホスト装置との間の通信に必要のない受信回路、又は前記内部回路と前記ホスト装置との間のデータ転送に使用すべきビット幅を指定する前記ホスト装置からのコマンドを受けるとデータ転送に使用されない受信回路を選択し、その選択した受信回路を前記固定モードに設定する受信制御回路と
を具備し、
前記受信制御回路は、前記内部回路の現在のステートが前記ホスト装置からの一切のコマンドに応答する必要がないインアクティブステートに設定されているか否かを判別し、前記内部回路が前記インアクティブステートに設定されている場合、前記複数の受信回路を前記固定モードに設定することを特徴とするカード装置。
前記受信制御回路は、前記ビット幅に応じて、前記複数のデータピンの中から前記ホスト装置との間の通信に必要のないデータピンを選定し、その選定したデータピンに対応する受信回路を前記固定モードに設定することを特徴とする請求項１記載のカード装置。
前記受信制御回路は、前記内部回路の現在のステートが、前記データピンを介した前記ホスト装置との間のデータ転送が行われないスタンバイステートであるか否かを判別し、前記内部回路が前記スタンバイステートに設定されている場合、前記複数のデータピンそれぞれに対応する受信回路を前記固定モードに設定することを特徴とする請求項１記載のカード装置。
前記ホスト装置からのチップセレクト信号を受信するチップセレクト信号ピンをさらに具備し、
前記受信制御回路は、前記チップセレクト信号が前記カード装置の選択を示すアクティブステートであるか、前記カード装置の非選択を示すインアクティブステートであるかを判別し、前記チップセレクト信号が前記インアクティブステートである場合、前記複数のデータピンそれぞれに対応する受信回路を前記固定モードに設定することを特徴とする請求項１記載のカード装置。
前記カード装置がオンしたとき前記不揮発性メモリデバイスを初期化する手段と、前記不揮発性メモリデバイスが正常に初期化されたか否かを判別する手段とを具備し、前記受信制御回路は前記不揮発性メモリデバイスが正常に初期化されていないとき前記受信回路を前記固定モードに設定することを特徴とする請求項１記載のカード装置。
前記受信回路は、
前記受信制御回路からの制御信号を受ける制御信号入力端子と、
使用されないデータピンの電位が入力される電位入力端子と、
前記内部回路に接続された出力端子と、
を有し、前記制御信号がアクティブステートに設定された時、前記出力端子の電位を“１”および“０”のいずれか一方の論理レベルに固定し、前記制御信号がインアクティブステートに設定された時、前記電位入力端子の電位に応じて前記出力端子の電位を設定する論理ゲートとを含み、
前記受信制御回路は、
前記内部回路が前記第１の動作モードと前記第２の動作モードに設定された場合は前記制御信号をアクティブステートに設定し、前記内部回路が前記第３の動作モードに設定された場合は前記制御信号をインアクティブステートに設定する手段を含むことを特徴とする請求項５記載のカード装置。
前記受信制御回路は、
前記ホスト装置から前記メモリカードへの電源供給に応答して前記データ受信回路を前記固定モードに設定する設定回路と、
前記第３の動作モードが指定された場合、前記データ受信回路を前記固定モードから前記受信モードに切り替え、前記第１の動作モードと前記第２の動作モードが指定された場合、前記受信回路を前記固定モードに保持するコントローラとを含むことを特徴とする請求項５記載のカード装置。
前記コマンドピンと前記内部回路との間に設けられ、当該コマンドピンの電位に応じた入力信号を前記内部回路に供給する受信モード、および前記入力コマンド信号を特定の電位に固定する固定モードの一方で動作可能なコマンド受信回路と、
前記内部回路の動作モードに応じて、前記コマンド受信回路をコマンド受信モードおよびコマンド固定モードの一方に設定するコマンド受信制御回路とをさらに具備することを特徴とする請求項５記載のカード装置。
前記ホストからのクロック信号を受信するクロックピンと、
前記クロックピンと前記内部回路との間に設けられ、当該クロックピンの電位に応じた入力信号を前記内部回路に供給する受信モード、および前記入力クロック信号を特定の電位に固定するクロック固定モードの一方で動作可能なクロック受信回路と、
前記内部回路の動作モードに応じて、前記クロック受信回路を前記クロック受信モードおよび前記クロック固定モードの一方に設定するクロック受信制御回路と
をさらに具備することを特徴とする請求項５記載のカード装置。
前記複数のデータピンの内、前記第２の動作モードで使用されるデータピンの一部と前記内部回路との間に設けられ、前記内部回路の特定のデータピンの電位に応じた入力信号を前記内部回路に供給する第２の受信モード、および入力信号を第２の特定の電位に固定する第２の固定モードの一方で動作可能な第２の受信回路と、
前記内部回路の動作モードに応じて、前記第２の受信回路を前記第２の受信モードおよび前記第２の固定モードの一方に設定する第２の受信制御回路をさらに具備することを特徴とする請求項５記載のカード装置。