JP4433311B2 - 半導体記憶装置、電子機器及びモード設定方法 - Google Patents

半導体記憶装置、電子機器及びモード設定方法 Download PDF

Info

Publication number
JP4433311B2
JP4433311B2 JP2005264256A JP2005264256A JP4433311B2 JP 4433311 B2 JP4433311 B2 JP 4433311B2 JP 2005264256 A JP2005264256 A JP 2005264256A JP 2005264256 A JP2005264256 A JP 2005264256A JP 4433311 B2 JP4433311 B2 JP 4433311B2
Authority
JP
Japan
Prior art keywords
mode
communication
semiconductor memory
memory device
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005264256A
Other languages
English (en)
Other versions
JP2007079724A (ja
Inventor
健一 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005264256A priority Critical patent/JP4433311B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to EP06019007A priority patent/EP1763036B1/en
Priority to KR1020060087275A priority patent/KR101295476B1/ko
Priority to US11/519,251 priority patent/US7769916B2/en
Priority to EP10006296A priority patent/EP2234113B1/en
Priority to DE602006015750T priority patent/DE602006015750D1/de
Priority to CNB2006101539128A priority patent/CN100541647C/zh
Publication of JP2007079724A publication Critical patent/JP2007079724A/ja
Application granted granted Critical
Publication of JP4433311B2 publication Critical patent/JP4433311B2/ja
Priority to US12/822,028 priority patent/US8341307B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045Read-write mode select circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus

Description

本発明は半導体記憶装置、電子機器及びモード設定方法に関し、例えば半導体記憶装置が装着される電子機器により当該半導体記憶装置に対し動作時のモードを設定する場合に適用して好適なものである。
従来のデータ転送装置は、シリアル信号及びパラレル信号の双方を送受信していた(例えば、特許文献1参照)。そして近年、半導体記憶装置として普及しているカード型の形状に構成されたカード型半導体記憶装置においても、当該カード型半導体記憶装置が装着されるパーソナルコンピュータ等の電子機器との間でシリアル通信及びパラレル通信の双方を実現し得るものがある。
特開平7−131504号公報(第1頁、第1図)
ところでかかる構成のカード型半導体記憶装置としては、電子機器との間でシリアル通信して動作するときの最大消費電流値と、パラレル通信して動作するときの最大消費電流値とがそれぞれ予め一意に決められているものがある。このため、このようなカード型半導体記憶装置が装着される電子機器は、そのカード型半導体記憶装置とシリアル通信する場合、当該カード型半導体記憶装置に対し、シリアル通信に応じて一意に決められた最大消費電流値に見合う唯一の動作電流を供給する。これにより電子機器は、かかるカード型半導体記憶装置をその動作電流により動作させる。また電子機器は、カード型半導体記憶装置とパラレル通信する場合、当該カード型半導体記憶装置に対し、パラレル通信に応じて一意に決められた最大消費電流値に見合う唯一の動作電流を供給する。これにより電子機器は、かかるカード型半導体記憶装置をその動作電流により動作させる。
ところが、このようなカード型半導体記憶装置は、規格変更等に伴い、シリアル通信やパラレル通信に応じた最大消費電流値が変更されると、電子機器に対し装着可能でもその電子機器が変更前の最大消費電流値に見合う唯一の動作電流のみを供給可能であり、変更後の最大消費電流値に見合う唯一の動作電流の供給能力を有していなければ、動作することができない。従ってかかるカード型半導体記憶装置は、近年著しく普及してきてはいるものの、未だ利用し易いとは言い難いという問題があった。
本発明は以上の点を考慮してなされたもので、格段的に利用し易くし得る半導体記憶装置、当該半導体記憶装置を格段的に利用し易くし得る電子機器及びモード設定方法を提案しようとするものである。
かかる課題を解決するため本発明においては、最大消費電流値の異なる複数の動作モードで動作可能であり、かつ複数の通信モードでデータ通信可能な半導体記憶装置が装着され電子機器において、当該半導体記憶装置から送信された、複数の動作モード及び複数の通信モードを示す属性情報を受信し、当該受信した属性情報が示す複数の動作モード及び複数の通信モードの中から本機器の機器能力に応じて動作モード及び通信モードを任意に組み合せて選択し、半導体記憶装置を、その選択した動作モード及び通信モードに設定するように命令するモード設定命令を当該半導体記憶装置に送信し、当該モード設定命令を半導体記憶装置に送信した後、属性情報が示す複数の動作モード及び複数の通信モードの中から本機器による半導体記憶装置を利用した処理の処理負荷及び本機器固有の処理の処理負荷の変化に応じて新たに動作モード及び又は通信モードを選択し、半導体記憶装置を、その新たに選択した動作モード及び又は通信モードに設定変更するように命令するモード設定変更命令を当該半導体記憶装置に送信するようにした。
従って本発明では、半導体記憶装置が装着可能でも当該半導体記憶装置を動作させ得ない電子機器を大幅に低減させることができ、また電子機器が実際に半導体記憶装置を動作させる場合も、当該電子機器において半導体記憶装置を制御しきれずに当該半導体記憶装置を利用した処理が中断することを防止し得ると共に、半導体記憶装置を処理能力が比較的高いにもかかわらずに当該半導体記憶装置を十分に活用し得なくなることも防止することができる。
本発明、最大消費電流値の異なる複数の動作モードで動作可能であり、かつ複数の通信モードでデータ通信可能な半導体記憶装置が装着され電子機器において、当該半導体記憶装置から送信された、複数の動作モード及び複数の通信モードを示す属性情報を受信し、当該受信した属性情報が示す複数の動作モード及び複数の通信モードの中から本機器の機器能力に応じて動作モード及び通信モードを任意に組み合せて選択し、半導体記憶装置を、その選択した動作モード及び通信モードに設定するように命令するモード設定命令を当該半導体記憶装置に送信し、当該モード設定命令を半導体記憶装置に送信した後、属性情報が示す複数の動作モード及び複数の通信モードの中から本機器による半導体記憶装置を利用した処理の処理負荷及び本機器固有の処理の処理負荷の変化に応じて新たに動作モード及び又は通信モードを選択し、半導体記憶装置を、その新たに選択した動作モード及び又は通信モードに設定変更するように命令するモード設定変更命令を当該半導体記憶装置に送信するようにしたことにより、半導体記憶装置が装着可能でも当該半導体記憶装置を動作させ得ない電子機器を大幅に低減させることができ、また電子機器が実際に半導体記憶装置を動作させる場合も、当該電子機器において半導体記憶装置を制御しきれずに当該半導体記憶装置を利用した処理が中断することを防止し得ると共に、半導体記憶装置を処理能力が比較的高いにもかかわらずに当該半導体記憶装置を十分に活用し得なくなることも防止することができ、かくして格段的に利用し易くし得る半導体記憶装置、当該半導体記憶装置を格段的に利用し易くし得る電子機器及びモード設定方法を実現することができる。
以下図面について、本発明の一実施の形態を詳述する。
図1において、1は全体として本発明を適用したデータ通信システムを示し、パーソナルコンピュータ等の電子機器2に対しカード型半導体記憶装置3が着脱可能に装着されて構成されている。この場合、電子機器2は、CPU(Central Processing Unit )5に対しバス6を介してROM(Read Only Memory)7やRAM(Random Access Memory)8等の各種ハードウェアが接続されて構成されている。そしてCPU5は、ROM7からこれに予め記憶している各種プログラムを読み出しRAM8で展開して実行することにより当該電子機器2全体を統括的に制御すると共に各種処理を行う。
これによりCPU5は、図示しない外部機器等から供給される各種データを、I/O(Input/Output)等の外部入出力部9を介して取りこみ、当該取り込んだ各種データをハードディスクドライブや半導体メモリ等のデータ蓄積部10に記憶蓄積する。またCPU5は、データ蓄積部10から各種データを読み出し外部入出力部9を介して外部機器等に出力することもできる。さらにCPU5は、電子機器2に対しカード型半導体記憶装置3が装着された場合、ホストインタフェース11を介して当該カード型半導体記憶装置3に対し動作電流を供給しながら種々の命令(以下、これをコマンドと呼ぶ)を適宜送信して動作させる。これによりCPU5は、例えばデータ蓄積部10に記憶蓄積している各種データを読み出しホストインタフェース11を介してカード型半導体記憶装置3に送信して記憶させることができる。またCPU5は、カード型半導体記憶装置3に記憶されている各種データを、ホストインタフェース11を介して取り込みデータ蓄積部10に記憶蓄積することもできる。
一方、カード型半導体記憶装置3は、コントロール部15に対しバス16を介してフラッシュメモリ(Flash Memory)等の複数の半導体メモリSM1乃至SMnが接続されている。そしてコントロール部15は、電子機器2から与えられるコマンドに基づいて当該カード型半導体記憶装置3全体を制御する。これによりコントロール部15は、電子機器2から送信される各種データを取り込んで半導体メモリSM1乃至SMnに記憶することができる。またコントロール部15は、導体メモリSM1乃至SMnから各種データを読み出して電子機器2に送信することもできる。
ここで図2に示すように、カード型半導体記憶装置3は、複数の外部接続端子T1乃至T8を有し、電子機器2に装着された場合、当該電子機器2から供給される動作電流を電源取込用の外部接続端子T1を介して取り込み、当該取り込んだ動作電流により起動する。またカード型半導体記憶装置3は、着脱検出用の外部接続端子T2及びT3を介して電子機器2に対し、当該カード型半導体記憶装置3の着脱の有無を検出させることができる。さらにカード型半導体記憶装置3は、例えばIC(Integrated Circuit)チップ構成のコントロール部15内に発振回路20が設けられると共に、当該コントロール部15の外部に水晶発振子21が設けられ、かかる発振回路20及び水晶発振子21により所定の発振周波数を発振させる。またコントロール部15は、電子機器2から与えられるクロック信号をコントロール信号入出力用の外部接続端子T4及T5から外部インタフェース回路22及びレジスタ23を順次介してシーケンサ等の制御回路25に取り込む。そして制御回路25は、発振回路20及び水晶発振子21により発振させた発振周波数に基づき、かかるクロック信号に同期した動作クロックを生成し、その動作クロックに同期して各種処理を実行する。
これにより制御回路25は、電子機器2から当該電子機器2との通信状態を確認するバスステートと呼ばれる信号等のような種々のコントロール信号が送信されると、そのコントロール信号を外部接続端子T4及びT5から外部インタフェース回路22を介してレジスタ23に取り込んで書き込む。そして制御回路25は、レジスタ23に書き込んだコントロール信号に応じた種々の信号をデータバッファ回路26及び外部インタフェース回路22を順次介して外部接続端子T4及びT5から電子機器2に送信する。このようにして制御回路25は、電子機器2に対し例えばカード型半導体記憶装置3の種々の状態を通知することができる。
また制御回路25は、電子機器2から書込コマンドや読出コマンド等の種々のコマンドが送信されると、そのコマンドをデータ入出力用の外部接続端子T6乃至T8から外部インタフェース回路22を介してレジスタ23に取り込んで書き込む。ここで制御回路25は、レジスタ23内のコマンドが書込コマンドの場合、当該書込コマンドと共に電子機器2から送信されたデータを外部接続端子T6乃至T8から外部インタフェース回路22を介してデータバッファ回路26に一旦取り込む。そして制御回路25は、データバッファ回路26からデータを、メモリインタフェース回路27に取り込みながら当該データに対し誤り訂正回路28により誤り訂正符号を付加して半導体メモリSM1乃至SMnに送出する。
半導体メモリSM1乃至SMnには、それぞれ冗長部ED1乃至EDnを有する複数のセルSD1乃至SDnをデータ記録用としてまとめた記録ブロック30と、冗長部EBを有するバッファ用のセル(以下、これをバッファ用セルと呼ぶ)SBとが設けられている。従って制御回路25は、半導体メモリSM1乃至SMnにおいて、データをバッファ用セルSBを介して記録ブロック30内のセルSD1乃至SDnに書き込む。
また制御回路25は、レジスタ23内のコマンドが読出コマンドの場合、半導体メモリSM1乃至SMnにおいて記録ブロック30内の各セルSD1乃至SDnからデータを読み出すと共に、当該読み出したデータをバッファ用セルSBを介してメモリインタフェース回路27に取り込む。そして制御回路25は、メモリインタフェース回路27において、そのデータに対し誤り訂正回路28により誤り訂正処理を施し、その結果得られたデータをデータバッファ回路26及び外部インタフェース回路22を順次介して外部接続端子T6乃至T8から電子機器2に送信する。このようにして制御回路25は、電子機器2との間でデータ通信することができる。
かかる構成に加えてカード型半導体記憶装置3は、電子機器2との間でデータ通信する際の通信モードが1〔bit〕シリアル通信や4〔bit〕パラレル通信、8〔bit〕パラレル通信等のように予め複数用意されている。そしてカード型半導体記憶装置3は、これら複数の通信モードの何れでもデータ通信可能なように構成されている。
また図3(A)乃至(C)に示すように、カード型半導体記憶装置3は、データの書き込み及び読み出し用に動作させる半導体メモリSM1乃至SMnの個数を変更し得るようにも構成されている。実際にカード型半導体記憶装置3は、例えば、1〔bit〕シリアル通信では1個の半導体メモリSM1乃至SMnを動作させ、4〔bit〕パラレル通信では4個の半導体メモリSM1乃至SMnを同時並行で動作させ、さらに8〔bit〕パラレル通信では4個又は4個よりも多い個数の半導体メモリSM1乃至SMnを同時並行で動作させる等のように、データ通信時の通信モードに応じて、データの書き込み及び読み出し用に動作させる半導体メモリSM1乃至SMnの個数を変更するように構成されている。
従ってカード型半導体記憶装置3は、通信モードに応じて単位時間当たりのデータ転送量が比較的少ないときには、これに応じてデータの書き込み及び読み出し用に動作させる半導体メモリSM1乃至SMnの個数を減らすことで、当該半導体メモリSM1乃至SMnが無駄に動作することを回避している。またカード型半導体記憶装置3は、通信モードに応じて単位時間当たりのデータ転送量が比較的多いときには、これに応じてデータの書き込み及び読み出し用に動作させる半導体メモリSM1乃至SMnの個数を増やすことで、複数の半導体メモリSM1乃至SMnに対しデータの書き込み及び読み出しを比較的高速に効率良く行うことができる。
ところでカード型半導体記憶装置3では、データの書き込み及び読み出し用に少ない個数の半導体メモリSM1乃至SMnを動作させたときには、かかる動作に応じて当該カード型半導体記憶装置3で消費する消費電流値が比較的小さくなる。これに対してカード型半導体記憶装置3では、データの書き込み及び読み出し用に動作させる半導体メモリSM1乃至SMnの個数を増やすと、かかる動作に応じて当該カード型半導体記憶装置3で消費する消費電流値が増加する。またカード型半導体記憶装置3では、電子機器2とのデータ通信や、同一個数の半導体メモリSM1乃至SMnに対するデータの書き込み及び読み出しでのデータ処理速度を遅くすると、そのときの動作で消費する消費電流値は小さくなる傾向にある。これに対してカード型半導体記憶装置3では、データ処理速度を比較的速くすると、そのときの動作で消費する消費電流値は大きくなる傾向にある。
このためカード型半導体記憶装置3は、動作時に消費する最大消費電流値が65〔mA〕や 100〔mA〕、 150〔mA〕、 250〔mA〕等のように異なる値に選定された複数の動作モードが予め用意されている。そしてカード型半導体記憶装置3は、これら複数の動作モードではそれぞれ選定された最大消費電流値に見合う動作電流(すなわち、最大消費電流値に近い又はほぼ等しい電流値の動作電流)で動作するように構成されている。
このため図4に示すように、カード型半導体記憶装置3は、コントロール部15内に設けられたROM等の属性情報記憶部31に対し、予め用意された複数の通信モードを示す通信モード情報33と、同様に予め用意された複数の動作モードを示す動作モード情報34とからなる属性情報35を記憶している。因みに通信モード情報33は、複数の通信モードとして1〔bit〕シリアル通信や4〔bit〕パラレル通信、8〔bit〕パラレル通信等を示している。ただし、かかる通信モード情報33は、各通信モードのうち最も通信能力の低い例えば1〔bit〕シリアル通信を示す通信モードを、カード型半導体記憶装置3の起動時に自動的に初期設定するための初期通信モードとして示している。また動作モード情報34は、複数の動作モードとして65〔mA〕や 100〔mA〕、 150〔mA〕、 250〔mA〕等の最大消費電流値を示している。ただし、かかる動作モード情報34は、各動作モードのうち最も動作能力の低い例えば65〔mA〕の最大消費電流値を示す動作モードを、カード型半導体記憶装置3に対し起動時に自動的に初期設定するための初期動作モードとして示している。
そして制御回路25は、カード型半導体記憶装置3が電子機器2に装着されたとき、当該電子機器2の要求に応じて属性情報記憶部31から属性情報35を読み出し、当該読み出した属性情報35をデータバッファ回路26及び外部インタフェース回路22を順次介して例えば外部接続端子T6乃至T8から電子機器2に送信する。これにより電子機器2のCPU5は、かかる属性情報35と、自己の電子機器2が有する通信能力及び動作電流の供給能力(以下、これら通信能力及び動作電流の供給能力をまとめて機器能力と呼ぶ)とに応じて、当該属性情報35内の通信モード情報33が示す複数の通信モードの中からカード型半導体記憶装置3を動作させる際の1つの通信モードを任意に選択すると共に、その属性情報35内の動作モード情報34が示す複数の動作モードの中からカード型半導体記憶装置3を動作させる際の1つの動作モードを任意に選択する。そしてCPU5は、カード型半導体記憶装置3に対し、その選択した通信モード及び動作モードで動作するように設定する。これにより電子機器2のCPU5は、カード型半導体記憶装置3に対しデータ通信処理やデータの書き込み及び読み出し処理等のデータ処理の環境(以下、これをデータ処理環境と呼ぶ)を設定することができる。
ただし電子機器2のCPU5は、属性情報35内の通信モード情報33が示す初期通信モードでカード型半導体記憶装置3と通信し得る通信能力を有している。またCPU5は、属性情報35内の動作モード情報34が示す所期動作モードの最大消費電流値に見合う動作電流をカード型半導体記憶装置3に供給し得る供給能力も有している。そしてCPU5は、電子機器2に対しカード型半導体記憶装置3が装着されたとき、自己を、当該カード型半導体記憶装置3に対し初期動作モードが示す最大消費電流値に見合う動作電流を供給するように設定すると共に、そのカード型半導体記憶装置3と初期通信モードで通信するように設定する。またカード型半導体記憶装置3の制御回路25も、電子機器2に装着されたとき、自己のカード型半導体記憶装置3を初期動作モード及び初期通信モードでデータ処理するように自動的にデータ処理環境を初期設定する。これにより制御回路25は、カード型半導体記憶装置3が電子機器2に装着されたとき、互いの能力を合わせて当該電子機器2から供給される動作電流で動作し得ると共に、電子機器2との間で滞りなく通信することができる。
実際上CPU5は、電子機器2に対しカード型半導体記憶装置3が装着され互いの能力を合わせた状態で通信が確立すると、ROM7に予め記憶しているモード設定プログラムに従い図5に示すモード設定処理における電子機器2側の処理手順RT1を開始する。因みに電子機器2のCPU5は、カード型半導体記憶装置3に対し主従関係の主体として機能する。そしてカード型半導体記憶装置3の制御回路25は、電子機器2に対して従属的に機能する。従ってカード型半導体記憶装置3の制御回路25は、当該カード型半導体記憶装置3が電子機器2に装着され互いの能力を合わせた状態で通信が確立すると、電子機器2のCPU5から送信されるコントロール信号やコマンドの受信を待ち受けつつ、当該コントロール信号やコマンドを受信したときに、これらコントロール信号やコマンドに従い処理を実行するようなカード型半導体記憶装置3側の処理手順RT2を開始している。
このような状態で電子機器2のCPU5は、当該電子機器2側の処理手順RT1を開始すると、ステップSP1に移り、カード型半導体記憶装置3と連携して属性情報取得処理を実行する。このとき電子機器2のCPU5は、図6に示す属性情報取得処理の当該電子機器2側の処理手順RT11を開始する。そしてCPU5は、かかる処理手順RT11を開始すると、ステップSP101に移り、属性情報要求コマンドを、ホストインタフェース11を介してカード型半導体記憶装置3に送信して、次のステップSP102に移る。このとき属性情報取得処理のカード型半導体記憶装置3側の処理手順RT21を開始していた制御回路25は、ステップSP111において電子機器2から送信された属性情報要求コマンドを例えば外部接続端子T6乃至T8から外部インタフェース回路22を介してレジスタ23に取り込んで書き込む。そしてステップSP112において制御回路25は、そのレジスタ23に書き込んだ属性情報要求コマンドに応じて属性情報記憶部31から属性情報35を読み出してデータバッファ回路26に展開し、電子機器2により読出可能な状態にして、次のステップSP113に移る。ステップSP113において制御回路25は、属性情報35の読み出しが可能になったことを電子機器2に通知して、次のステップSP114に移る。
このときステップSP102においてCPU5は、カード型半導体記憶装置3から属性情報35の読み出しが可能になったことが通知されることを待ち受けており、当該属性情報35の読み出しが可能になったことが通知されると、次のステップSP103に移る。ステップSP103においてCPU5は、属性情報読出コマンドを、ホストインタフェース11を介してカード型半導体記憶装置3に送信して、次のステップSP104に移る。このときステップSP114において制御回路25は、電子機器2から送信された属性情報読出コマンドを例えば外部接続端子T6乃至T8から外部インタフェース回路22を介してレジスタ23に取り込んで書き込む。そしてステップSP115において制御回路25は、そのレジスタ23に書き込んだ属性情報読出コマンドに応じてデータバッファ回路26内の属性情報35を、外部インタフェース回路22を介して例えば外部接続端子T6乃至T8から電子機器2に送信した後、次のステップSP116に移って、属性情報取得処理におけるカード型半導体記憶装置3側の処理手順RT21を終了する。
またこのときステップSP104においてCPU5は、カード型半導体記憶装置3から送信される属性情報35の受信を待ち受けており、かかる属性情報35を受信すると、例えば、その属性情報35をRAM8に一旦格納して、次のステップSP105に移る。これによりCPU5は、電子機器2側の処理手順RT11を終了して属性情報取得処理から抜け、図5に示すモード設定処理における電子機器2側の処理手順RT1のステップSP2に移る。
ステップSP2においてCPU5は、カード型半導体記憶装置3から取得した属性情報35と、機器能力とに基づいて、当該属性情報35内の通信モード情報33が示す複数の通信モードと、動作モード情報34が示す複数の動作モードとの中から、カード型半導体記憶装置3を動作させる際の通信モード及び動作モードを任意に組み合せて選択して、次のステップSP3に移る。そしてステップSP3においてCPU5は、この時点にカード型半導体記憶装置3で初期設定されている初期通信モードを設定変更するか否かを判別する。このステップSP3において肯定結果が得られると、このことは電子機器2が比較的高い通信能力を有しており、初期通信モードとは異なる通信モードでカード型半導体記憶装置3と通信し得ること(すなわち、ステップSP2で初期通信モードとは異なる通信モードを選択したこと)を表している。従ってCPU5は、かかる肯定結果を得ると、次のステップSP4に移り、カード型半導体記憶装置3と連携して通信モード設定処理を実行する。
このとき電子機器2のCPU5は、図7に示す通信モード設定処理の当該電子機器2側の処理手順RT12を開始する。そしてCPU5は、かかる処理手順RT12を開始すると、ステップSP401に移り、自己の選択した通信モードを示す通信モード設定情報を、ホストインタフェース11を介してカード型半導体記憶装置3に送信して、次のステップSP402に移る。引き続きステップSP402においてCPU5は、カード型半導体記憶装置3に対し通信モードを設定するように命令するための通信モード設定コマンドを、ホストインタフェース11を介して当該カード型半導体記憶装置3に送信して、次のステップSP403に移る。このとき通信モード設定処理のカード型半導体記憶装置3側の処理手順RT22を開始していた制御回路25は、ステップSP411において電子機器2から送信された通信モード設定情報を例えば外部接続端子T6乃至T8から外部インタフェース回路22を介してレジスタ23に取り込んで書き込む。引き続きステップSP412において制御回路25は、電子機器2から送信された通信モード設定コマンドを例えば外部接続端子T6乃至T8から外部インタフェース回路22を介してレジスタ23に取り込んで書き込む。これによりステップSP413において制御回路25は、そのレジスタ23に書き込んだ通信モード設定コマンドに応じて、当該レジスタ23に書き込んでいた通信モード設定情報が示す通信モードでデータ通信するように設定する。
そしてステップSP414において制御回路25は、通信モードの設定が完了したことを電子機器2に通知した後、次のステップSP415に移って、通信モード設定処理におけるカード型半導体記憶装置3側の処理手順RT22を終了する。またこのときステップSP403においてCPU5は、カード型半導体記憶装置3から通信モードの設定完了が通知されることを待ち受けており、当該通信モードの設定完了が通知されると、次のステップSP404に移る。これによりCPU5は、電子機器2側の処理手順RT12を終了して通信モード設定処理から抜け、図5に示すモード設定処理における電子機器2側の処理手順RT1のステップSP5に移る。
ステップSP5においてCPU5は、この時点にカード型半導体記憶装置3で初期設定されている初期動作モードを設定変更するか否かを判別する。このステップSP5において肯定結果が得られると、このことは電子機器2が動作電流に対する比較的高い供給能力を有しており、初期動作モードとは異なる動作モードでカード型半導体記憶装置3を動作させ得ること(すなわち、ステップSP2で初期動作モードとは異なる動作モードを選択したこと)を表している。従ってCPU5は、かかる肯定結果を得ると、次のステップSP6に移り、カード型半導体記憶装置3と連携して動作モード設定処理を実行する。
このとき電子機器2のCPU5は、図8に示す動作モード設定処理の当該電子機器2側の処理手順RT13を開始する。そしてCPU5は、かかる処理手順RT13を開始すると、ステップSP601に移り、自己の選択した動作モードを示す動作モード設定情報を、ホストインタフェース11を介してカード型半導体記憶装置3に送信して、次のステップSP602に移る。引き続きステップSP602においてCPU5は、カード型半導体記憶装置3に対し動作モードを設定するように命令するための動作モード設定コマンドを、ホストインタフェース11を介して当該カード型半導体記憶装置3に送信して、次のステップSP603に移る。このとき動作モード設定処理のカード型半導体記憶装置3側の処理手順RT23を開始していた制御回路25は、ステップSP611において電子機器2から送信された動作モード設定情報を例えば外部接続端子T6乃至T8から外部インタフェース回路22を介してレジスタ23に取り込んで書き込む。引き続きステップSP612において制御回路25は、電子機器2から送信された動作モード設定コマンドを例えば外部接続端子T6乃至T8から外部インタフェース回路22を介してレジスタ23に取り込んで書き込む。これによりステップSP613において制御回路25は、そのレジスタ23に書き込んだ動作モード設定コマンドに応じて、当該レジスタ23に書き込んでいた動作モード設定情報が示す動作モードでデータ通信するように設定する。
そしてステップSP614において制御回路25は、動作モードの設定が完了したことを電子機器2に通知した後、次のステップSP615に移る。これにより制御回路25は、動作モード設定処理におけるカード型半導体記憶装置3側の処理手順RT23を終了した後、図5に示すモード設定処理におけるカード型半導体記憶装置3側の処理手順RT2のステップSP7に移り、かかる処理手順RT2も終了する。またこのときステップSP603においてCPU5は、カード型半導体記憶装置3から動作モードの設定完了が通知されることを待ち受けており、当該動作モードの設定完了が通知されると、次のステップSP604に移る。これによりCPU5は、電子機器2側の処理手順RT13を終了して動作モード設定処理から抜け、図5に示すモード設定処理における電子機器2側の処理手順RT1のステップSP8に移り、かかる処理手順RT1も終了する。このようにして電子機器2のCPU5は、カード型半導体記憶装置3の制御回路25と連携して当該カード型半導体記憶装置3に対するデータ処理環境を設定する。
因みに上述したステップSP3において否定結果が得られると、このことは電子機器2の通信能力がもともと低いため、又は電子機器2におけるこの時点の処理負荷が比較的大きいために、初期通信モードのままカード型半導体記憶装置3とデータ通信すること(すなわち、ステップSP2で初期通信モードを選択したこと)を表している。従ってCPU5は、かかる否定結果を得ると、このときにはステップSP5に移る。また上述したステップSP5において否定結果が得られると、このことは電子機器2の動作電流の供給能力がもともと低いため、又は電子機器2におけるこの時点の処理負荷が比較的大きい等のために、初期動作モードのままカード型半導体記憶装置3を動作させること(すなわち、ステップSP2で初期動作モードを選択したこと)を表している。従ってCPU5は、かかる否定結果を得ると、このときにはステップSP8に移る。
ところで電子機器2のCPU5は、当該電子機器2に対しカード型半導体記憶装置3が装着されたときに当該カード型半導体記憶装置3に対するデータ処理環境を設定すると、引き続きモード設定プログラムに従い図9に示すモード設定変更処理における電子機器2側の処理手順RT3を開始する。そしてCPU5は、電子機器2側の処理手順RT3を開始すると、ステップSP11に移り、カード型半導体記憶装置3に対して設定した通信モード及び動作モードの少なくとも一方を変更するか否かを判断する。
すなわちCPU5は、電子機器2にカード型半導体記憶装置3が装着されている間、当該カード型半導体記憶装置3と連携したデータ通信やデータの書き込み及び読み出し等の処理(以下、これを半導体記憶装置利用処理と呼ぶ)以外の電子機器2固有の処理(以下、これを機器固有処理と呼ぶ)を実行している場合がある。このためCPU5は、電子機器2にカード型半導体記憶装置3が装着されている間、半導体記憶装置利用処理の処理負荷と共に機器固有処理の処理負荷を監視している。そしてCPU5は、機器固有処理の処理負荷が著しく増加し、半導体記憶装置利用処理を維持し難いときには、カード型半導体記憶装置3に設定していた通信モードや動作モードの少なくとも一方を通信能力や動作能力の低い通信モードや動作モードに変更するように判断する。またCPU5は、機器固有処理の処理負荷が著しく大きいために、カード型半導体記憶装置3を通信能力や動作能力の低い通信モードや動作モードに設定していたものの、かかる機器固有処理の処理負荷が低減したときには、カード型半導体記憶装置3に設定していた通信モードや動作モードの少なくとも一方を通信能力や動作能力の高い通信モードや動作モードに変更するように判断する。
これに加えてCPU5は、例えば電子機器2がバッテリで駆動しているような場合、かかるバッテリの残量を監視している。そしてCPU5は、バッテリの残量が減り、カード型半導体記憶装置3に対し、それまで供給していた動作電流の電流値を維持し難くなる(すなわち、それまでとほぼ等しい電流値の動作電流の供給が困難になる)と、当該カード型半導体記憶装置3に設定していた通信モードや動作モードの少なくとも一方を通信能力や動作能力の低い通信モードや動作モードに変更するように判断する。これに対しCPU5は、例えばバッテリの残量が残り少ないためにカード型半導体記憶装置3を通信能力や動作能力の低い通信モードや動作モードに設定していたものの、バッテリが充電され残量が増えたときには、カード型半導体記憶装置3に設定していた通信モードや動作モードの少なくとも一方を通信能力や動作能力の高い通信モードや動作モードに変更するように判断する。
このようにしてステップSP11においてCPU5は、通信モード及び動作モードの少なくとも一方を変更するように判断すると、次のステップSP12に移る。そしてステップSP12においてCPU5は、RAM8に一旦格納していた属性情報35を読み出し、当該読み出した属性情報35と、機器能力と、さらには、その時点の半導体記憶装置利用処理の処理負荷や機器固有処理の処理負荷、バッテリの残量等とを適宜用いて、当該属性情報35内の通信モード情報33が示す複数の通信モードと、動作モード情報34が示す複数の動作モードとの中から、カード型半導体記憶装置3を動作させる際の通信モード及び動作モードの少なくとも一方を任意に選択し直して、次のステップSP13に移る。
そしてステップSP13においてCPU5は、この時点にカード型半導体記憶装置3で設定して通信モードを設定変更するか否かを判別する。このステップSP13において肯定結果が得られると、このことは電子機器2が新たな通信モードを選択し直したことを表している。従ってCPU5は、かかる肯定結果を得ると、次のステップSP4に移り、上述と同様にカード型半導体記憶装置3と連携して通信モード設定処理を実行する。ただしCPU5は、このとき通信モード設定処理のステップSP402では、通信モードの設定を変更するように命令する通信モード設定変更コマンドをカード型半導体記憶装置3に送信する。そしてCPU5は、かかる通信モード設定処理を抜けると、ステップSP14に移る。
そしてステップSP14においてCPU5は、この時点にカード型半導体記憶装置3で設定している動作モードを変更するか否かを判別する。このステップSP14において肯定結果が得られると、このことは電子機器2が新たな動作モードを選択し直したことを表している。従ってCPU5は、かかる肯定結果を得ると、次のステップSP6に移り、上述と同様にカード型半導体記憶装置3と連携して動作モード設定処理を実行する。ただしCPU5は、このとき動作モード設定処理のステップSP602では、動作モードの設定を変更するように命令する動作モード設定変更コマンドをカード型半導体記憶装置3に送信する。そしてCPU5は、かかる動作モード設定処理を抜けると、ステップSP15に移る。またこのときカード型半導体記憶装置3の制御回路25も動作モード設定処理を抜けてステップSP21に移る。これによりCPU5は、制御回路25と共にモード設定変更処理を終了する。
因みに上述したステップSP13において否定結果が得られると、このことは電子機器2が新たな通信モードを選択しなかったことを表している。従ってCPU5は、かかる否定結果を得ると、このときにはステップSP14に移る。また上述したステップSP14において否定結果が得られると、このことは電子機器2が新たな動作モードを選択しなかったことを表している。従ってCPU5は、かかる否定結果を得ると、このときにはステップSP15に移る。
このようにしてCPU5は、カード型半導体記憶装置3に対し通信モード及び動作モードを設定しても、これらを適宜変更して設定し直すことができる。すなわち図10に示すように、カード型半導体記憶装置3の制御回路25は、電子機器2に対し当該カード型半導体記憶装置3が装着されて起動したとき、初期通信モード及び初期動作モードに設定しこれらに応じてデータ処理するようにデータ処理環境を初期設定する。しかしながらCPU5は、機器能力や、半導体記憶装置利用処理及び機器固有処理の処理負荷、バッテリの残量等に応じてカード型半導体記憶装置3の通信モード及び又は動作モードを設定し直すことで、カード型半導体記憶装置3に対し初期設定していたデータ処理環境(以下、これを初期データ処理環境と呼ぶ)を、当該初期データ処理環境よりもデータ処理能力の高い第1のデータ処理環境やさらにデータ処理能力の高い第2のデータ処理環境に段階的又は直接遷移させることができる。またCPU5は、カード型半導体記憶装置3を一旦はデータ処理能力の高い第1又は第2のデータ処理環境に設定しても、かかる第1又は第2のデータ処理環境をデータ処理能力の低い初期データ処理環境又は第1のデータ処理環境に段階的又は直接遷移させることもできる。
以上の構成において、カード型半導体記憶装置3は、複数の通信モードでデータ通信可能に構成されると共に、最大消費電流値の異なる複数の動作モードで動作可能に構成され、これら複数の通信モード及び複数の動作モードを示す属性情報35を予め属性情報記憶部31に記憶している。そして電子機器2は、カード型半導体記憶装置3が装着され通信が確立されると、カード型半導体記憶装置3から属性情報記憶部31内の属性情報35を読み出し、当該読み出した属性情報35が示す複数の通信モード及び複数の動作モードの中から、自己の機器能力に応じてそれぞれ1つの通信モード及び動作モードを任意に組み合せて選択する。そして電子機器2は、カード型半導体記憶装置3を、その選択した通信モード及び動作モードに設定するための通信モード設定コマンド及び動作モード設定コマンド(以下、これらをまとめてモード設定コマンドと呼ぶ)を当該カード型半導体記憶装置3に送信する。
その結果、カード型半導体記憶装置3は、電子機器2により任意に組み合せて選択された通信モード及び動作モードに設定する。これによりカード型半導体記憶装置3は、個々の通信モードと、当該個々の通信モードに対しそれぞれ一意的に対応付けられた動作モードとに応じてのみ動作するわけではなく、複数の通信モード及び複数の動作モードの中から任意に組み合せて選択された動作モード及び通信モードで動作する。
従ってカード型半導体記憶装置3は、データ通信可能な通信モードが一致し、かつ当該通信モードに応じた唯一の動作電流の供給能力を有する電子機器2に対してのみ装着されなければ動作し得ないわけではなく、複数の通信モードのうち少なくとも何れか1つの通信モードを有すると共に、複数の動作モードのうち少なくとも何れか1つの動作モードを有する電子機器2であれば、これに装着されたとき、何ら問題なく動作することができる。よってカード型半導体記憶装置3は、当該カード型半導体記憶装置3が装着可能でもこれを動作させ得ない電子機器2を大幅に低減させることができる。
以上の構成によれば、最大消費電流値の異なる複数の動作モードで動作可能であり、かつ複数の通信モードでデータ通信可能なカード型半導体記憶装置3が装着された電子機器2において、当該カード型半導体記憶装置3から複数の動作モード及び複数の通信モードを示す属性情報35を受信し、当該受信した属性情報35が示す複数の動作モード及び複数の通信モードの中から動作モード及び通信モードを任意に組み合せて選択し、カード型半導体記憶装置3を、その選択した動作モード及び通信モードに設定するためのモード設定コマンドを当該カード型半導体記憶装置3に送信するようにした。これにより電子機器2は、カード型半導体記憶装置3を、複数の通信モード及び複数の動作モードの中から任意に組み合せて選択した動作モード及び通信モードに設定して動作させることができる。その結果、カード型半導体記憶装置3は、当該カード型半導体記憶装置3が装着可能でもこれを動作させ得ない電子機器2を大幅に低減させることができる。よってカード型半導体記憶装置3は、電子機器2に対し格段的に利用し易くすることができる。
またカード型半導体記憶装置3は、設定した通信モードに応じて半導体メモリSM1乃至SMnの動作個数を変更するようにした。そして電子機器2は、カード型半導体記憶装置3を自己が選択した動作モードに設定し得るようにしている。従って電子機器2は、カード型半導体記憶装置3において、任意に選択して設定する通信モードに対し、動作能力を極力高めるように動作モードを選択して設定して、当該カード型半導体記憶装置3のデータ処理能力を最大限、発揮させるように動作させることができる。
さらに電子機器2は、機器固有処理の処理負荷が著しく増大したときや、バッテリの残量が低下したときには、通信モード及び又は動作モードを選択し直し、カード型半導体記憶装置3を、その選択し直した通信モード及び又は動作モードに設定変更することができる。また電子機器2は、カード型半導体記憶装置3の通信モード及び又は動作モードを設定変更しても、その後、機器固有処理の処理負荷が低減したときや、バッテリが充電されて残量が増えたときには、再び通信モード及び又は動作モードを選択し直し、カード型半導体記憶装置3を、その選択し直した新たな通信モード及び又は動作モードに設定変更することもできる。すなわち電子機器2は、自己の状態の変化に応じて、カード型半導体記憶装置3のデータ処理環境を適宜変更することができる。従って電子機器2は、カード型半導体記憶装置3を制御しきれずに当該カード型半導体記憶装置3を用いたデータ処理が中断することを防止し得ると共に、カード型半導体記憶装置3を比較的高いデータ処理能力でデータ処理させることができるにもかかわらずに、比較的低いデータ処理能力でデータ処理させてカード型半導体記憶装置3を十分に活用しなくなることも防止することができる。
ところで従来のカード型半導体記憶装置に対する規格は、通信モードに対し最大消費電流値を一意に決めるようにして当該1つの通信モードと1つの動作モードのみとを対応させるようなものとされていた。このため従来のカード型半導体記憶装置に対する規格については、通信モードが同じでも、これに対応する動作モードが異なるだけで、互いに異なる規格として扱われていた。これに対して本実施の形態によるカード型半導体記憶装置3によれば、個々の通信モードと、複数の動作モードの何れをも自由に組み合せて設定し得るため、通信モードと組み合せ可能な新たな動作モードを用意するようなときでも、これら通信モードと新たな動作モードとを組み合せた全く新しい規格を作る必要はなく、すでに存在する規格に当該新たな動作モードを追加して当該規格を更新することで、これら通信モードと新たな動作モードとを組み合せた設定を用意に実現させることができる。従って本実施の形態によるカード型半導体記憶装置3の規格は、従来のカード型半導体記憶装置の規格に比べて、更新前と後とで互換性を有していることにより、規格の寿命に拡張性を持たせる(すなわち、かかる規格をより長く存続させる)ことができる。
なお上述した実施の形態においては、カード型半導体記憶装置3が電子機器2の要求に応じて属性情報35を提供するようにした場合について述べたが、本発明はこれに限らず、カード型半導体記憶装置3が起動して電子機器2との通信が確立した時点に当該電子機器2に対し属性情報35を自動的に提供するようにしても良い。
また上述した実施の形態においては、電子機器2がカード型半導体記憶装置3に対し通信モードを設定した後、動作モードを設定するようにした場合について述べたが、本発明はこれに限らず、動作モードを設定した後に通信モードを設定するようにしても良い。
さらに上述した実施の形態においては、本発明による半導体記憶装置を、図1乃至図10について上述したカード型半導体記憶装置3に適用するようにした場合について述べたが、本発明はこれに限らず、電子機器に装着可能なものであれば、スティック型の半導体記憶装置等のように、この他種々の半導体記憶装置に広く適用することができる。
さらに上述した実施の形態においては、本発明による電子機器を、図1乃至図10について上述したパーソナルコンピュータ等の電子機器2に適用するようにした場合について述べたが、本発明はこれに限らず、半導体記憶装置が装着されるものであれば、デジタルスチルカメラや携帯型音楽再生装置、電子辞書等のように、この他種々の電子機器に広く適用することができる。
さらに上述した実施の形態においては、複数の通信モードで外部とデータ通信可能なデータ通信部として、図1乃至図10について上述したカード型半導体記憶装置3の外部インタフェース回路22、レジスタ23、データバッファ回路26及び制御回路25を適用するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成のデータ通信部を広く適用することができる。
さらに上述した実施の形態においては、属性情報記憶部に記憶された属性情報が示す複数の動作モード及び複数の通信モードの中の動作モード及び通信モードに設定するモード設定部として、図1乃至図10について上述したカード型半導体記憶装置3のシーケンサでなる制御回路25を適用するようにした場合について述べたが、本発明はこれに限らず、CPUやマイクロプロセッサ等のように、この他種々のモード設定部を広く適用することができる。
さらに上述した実施の形態においては、半導体記憶装置から送信された、複数の動作モード及び複数の通信モードを示す属性情報を受信する受信部として、図1乃至図10について上述した電子機器2のホストインタフェース11を適用するようにした場合について述べたが、本発明はこれに限らず、この他種々の受信部を広く適用することができる。
さらに上述した実施の形態においては、受信部により受信された属性情報が示す複数の動作モード及び複数の通信モードの中から動作モード及び通信モードを任意に組み合せて選択するモード選択部として、図1乃至図10について上述した電子機器2のCPU5を適用するようにした場合について述べたが、本発明はこれに限らず、ハードウェア回路構成のモード設定回路等のように、この他種々のモード設定部を広く適用することができる。
さらに上述した実施の形態においては、半導体記憶装置を、モード選択部により選択された動作モード及び通信モードに設定するように命令するモード設定命令を当該半導体記憶装置に送信する送信部として、図1乃至図10について上述した電子機器2のホストインタフェース11を適用するようにした場合について述べたが、本発明はこれに限らず、この他種々の送信部を広く適用することができる。
本発明は、カード型半導体記憶装置等の半導体記憶装置や当該半導体記憶装置が装着されるパーソナルコンピュータ、デジタルスチルカメラ等の電子機器に利用することができる。
本発明によるデータ通信システムの回路構成の一実施の形態を示すブロック図である。 カード型半導体記憶装置の回路構成を示すブロック図である。 カード型半導体記憶装置における通信モードに応じた半導体メモリの動作個数の変更の説明に供する略線図である。 属性情報の構成を示す略線図である。 モード設定処理を示すフローチャートである。 属性情報取得処理を示すフローチャートである。 通信モード設定処理を示すフローチャートである。 動作モード設定処理を示すフローチャートである。 モード設定変更処理を示すフローチャートである。 カード型半導体記憶装置におけるデータ処理環境の遷移の説明に供する略線図である。
符号の説明
2……電子機器、3……カード型半導体記憶装置、5……CPU、11……ホストインタフェース、15……コントロール部、22……外部インタフェース回路、23……レジスタ、25……制御回路、26……データバッファ回路、31……属性情報記憶部、33……通信モード情報、34……動作モード情報、35……属性情報。

Claims (7)

  1. 数の通信モードで外部とデータ通信可能なデータ通信部と、
    最大消費電流値の異なる複数の動作モードで動作可能な本装置の当該複数の上記動作モード及び複数の上記通信モードを示す属性情報を記憶する属性情報記憶部と、
    上記属性情報記憶部に記憶された上記属性情報が示す複数の上記動作モード及び複数の上記通信モードの中の上記動作モード及び上記通信モードに設定するモード設定部と
    を具え、
    上記データ通信部は、
    上記装置が装着された電子機器に対し、上記属性情報記憶部から読み出した上記属性情報を送信し、当該電子機器から、上記属性情報が示す複数の上記動作モード及び複数の上記通信モードの中から上記電子機器の機器能力に応じて上記動作モード及び上記通信モードを任意に組み合せて選択することにより送信された、当該選択された上記動作モード及び上記通信モードに設定するように命令するモード設定命令を受信し、
    上記モード設定部は、
    上記データ通信部により受信された上記モード設定命令に応じて、上記電子機器で選択された上記動作モード及び上記通信モードに設定し、
    上記データ通信部は、
    上記モード設定部により、上記電子機器で選択された上記動作モード及び上記通信モードに設定された後、当該電子機器から、上記属性情報が示す複数の上記動作モード及び複数の上記通信モードの中から上記電子機器による上記本装置を利用した処理の処理負荷及び上記電子機器固有の処理の処理負荷の変化に応じて新たに上記動作モード及び又は上記通信モードを選択することにより送信された、当該新たに選択された上記動作モード及び又は上記通信モードに設定変更するように命令するモード設定変更命令を受信し、
    上記モード設定部は、
    上記データ通信部により受信された上記モード設定変更命令に応じて、上記電子機器で新たに選択された上記動作モード及び又は上記通信モードに設定変更する
    導体記憶装置。
  2. 上記データ通信部は、
    上記モード設定部により、上記電子機器で選択された上記動作モード及び上記通信モードに設定された後、当該電子機器から、上記属性情報が示す複数の上記動作モード及び複数の上記通信モードの中から上記電子機器による上記本装置を利用した処理の処理負荷及び上記電子機器固有の処理の処理負荷の変化と、上記電子機器駆動用のバッテリの残量とに応じて新たに上記動作モード及び又は上記通信モードを選択することにより送信された上記モード設定変更命令を受信し、
    上記モード設定部は、
    上記データ通信部により受信された上記モード設定変更命令に応じて、上記電子機器で新たに選択された上記動作モード及び又は上記通信モードに設定変更す
    求項に記載の半導体記憶装置。
  3. 複数の半導体メモリと、
    上記モード設定部により設定された上記通信モードに応じて、動作させる上記半導体メモリの個数を変更する個数変更部と
    を具える請求項1に記載の半導体記憶装置。
  4. 本機器に装着された、最大消費電流値の異なる複数の動作モードで動作可能であり、かつ複数の通信モードでデータ通信可能な半導体記憶装置から送信された、複数の上記動作モード及び複数の上記通信モードを示す属性情報を受信する受信部と、
    上記受信部により受信された上記属性情報が示す複数の上記動作モード及び複数の上記通信モードの中から上記本機器の機器能力に応じて上記動作モード及び上記通信モードを任意に組み合せて選択するモード選択部と、
    上記半導体記憶装置を、上記モード選択部により選択された上記動作モード及び上記通信モードに設定するように命令するモード設定命令を当該半導体記憶装置に送信する送信部と
    を具え
    上記モード選択部は、
    上記送信部により上記モード設定命令が上記半導体記憶装置に送信された後、上記属性情報が示す複数の上記動作モード及び複数の上記通信モードの中から上記本機器による上記半導体記憶装置を利用した処理の処理負荷及び上記本機器固有の処理の処理負荷の変化に応じて新たに上記動作モード及び又は上記通信モードを選択し、
    上記送信部は、
    上記半導体記憶装置を、上記モード選択部により新たに選択された上記動作モード及び又は上記通信モードに設定変更するように命令するモード設定変更命令を当該半導体記憶装置に送信する
    子機器。
  5. 上記モード選択部は、
    上記送信部により上記モード設定命令が上記半導体記憶装置に送信された後、上記属性情報が示す複数の上記動作モード及び複数の上記通信モードの中から上記本機器による上記半導体記憶装置を利用した処理の処理負荷及び上記機器固有の処理の処理負荷の変化と、上記本機器駆動用のバッテリの残量とに応じて新たに上記動作モード及び又は上記通信モードを選択す
    求項に記載の電子機器。
  6. 上記受信部は、
    複数の半導体メモリを有し、設定した上記通信モードに応じて、動作させる上記半導体メモリの個数を変更する上記半導体記憶装置から送信された上記属性情報を受信する
    請求項4に記載の電子機器。
  7. 本機器に装着された、最大消費電流値の異なる複数の動作モードで動作可能であり、かつ複数の通信モードでデータ通信可能な半導体記憶装置から送信された、複数の上記動作モード及び複数の上記通信モードを示す属性情報を受信する受信ステップと、
    上記受信ステップで受信した上記属性情報が示す複数の上記動作モード及び複数の上記通信モードの中から上記本機器の機器能力に応じて上記動作モード及び上記通信モードを任意に組み合せて選択するモード選択ステップと、
    上記半導体記憶装置を、上記モード選択ステップで選択した上記動作モード及び上記通信モードに設定するように命令するモード設定命令を当該半導体記憶装置に送信する送信ステップと
    上記送信ステップで上記モード設定命令を上記半導体記憶装置に送信した後、上記属性情報が示す複数の上記動作モード及び複数の上記通信モードの中から上記本機器による上記半導体記憶装置を利用した処理の処理負荷及び上記本機器固有の処理の処理負荷の変化に応じて新たに上記動作モード及び又は上記通信モードを選択するモード再選択ステップと、
    上記半導体記憶装置を、上記モード再選択ステップで新たに選択した上記動作モード及び又は上記通信モードに設定変更するように命令するモード設定変更命令を当該半導体記憶装置に送信する再送信ステップと
    を具えるモード設定方法。
JP2005264256A 2005-09-12 2005-09-12 半導体記憶装置、電子機器及びモード設定方法 Expired - Fee Related JP4433311B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005264256A JP4433311B2 (ja) 2005-09-12 2005-09-12 半導体記憶装置、電子機器及びモード設定方法
KR1020060087275A KR101295476B1 (ko) 2005-09-12 2006-09-11 반도체 기억장치, 전자기기 및 모드 설정 방법
US11/519,251 US7769916B2 (en) 2005-09-12 2006-09-11 Semiconductor storage device, electronic apparatus, and mode setting method
EP10006296A EP2234113B1 (en) 2005-09-12 2006-09-11 Semiconductor storage device, electronic apparatus, and mode setting method
EP06019007A EP1763036B1 (en) 2005-09-12 2006-09-11 Semiconductor storage device, electronic apparatus, and mode setting method
DE602006015750T DE602006015750D1 (de) 2005-09-12 2006-09-11 Halbleiterspeichervorrichtung, elektronische Vorrichtung, und Betriebsmoduseinstellverfahren
CNB2006101539128A CN100541647C (zh) 2005-09-12 2006-09-12 半导体存储器件、电子装置以及模式设置方法
US12/822,028 US8341307B2 (en) 2005-09-12 2010-06-23 Semiconductor storage device, electronic apparatus, and mode setting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005264256A JP4433311B2 (ja) 2005-09-12 2005-09-12 半導体記憶装置、電子機器及びモード設定方法

Publications (2)

Publication Number Publication Date
JP2007079724A JP2007079724A (ja) 2007-03-29
JP4433311B2 true JP4433311B2 (ja) 2010-03-17

Family

ID=37603107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005264256A Expired - Fee Related JP4433311B2 (ja) 2005-09-12 2005-09-12 半導体記憶装置、電子機器及びモード設定方法

Country Status (6)

Country Link
US (2) US7769916B2 (ja)
EP (2) EP1763036B1 (ja)
JP (1) JP4433311B2 (ja)
KR (1) KR101295476B1 (ja)
CN (1) CN100541647C (ja)
DE (1) DE602006015750D1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US8250247B2 (en) * 2008-08-06 2012-08-21 Sandisk Il Ltd. Storage device for mounting to a host
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
US8904085B2 (en) * 2010-01-14 2014-12-02 Lenovo (Singapore) Pte. Ltd. Solid-state memory management
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US9116820B2 (en) 2012-08-28 2015-08-25 Memory Technologies Llc Dynamic central cache memory
JP6099958B2 (ja) * 2012-12-10 2017-03-22 キヤノン株式会社 画像形成装置及びその制御方法とプログラム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2467202A1 (fr) 1979-10-09 1981-04-17 Nativelle Sa Ets Nouveaux derives spiranniques, procede pour leur preparation, et medicaments les contenant
JP3375669B2 (ja) * 1993-03-23 2003-02-10 富士通株式会社 I/oメモリカードのアクセス方法およびその運用方法
JPH07131504A (ja) 1993-11-02 1995-05-19 Oki Electric Ind Co Ltd データ転送装置
DE69525284T2 (de) * 1994-06-07 2002-10-24 Hitachi Ltd Informationsaufzeichnungsgerät und Verfahren zu dessen Steuerung zur Aufzeichnung/Wiedergabe von Information durch Auswahl eines Betriebsmodus
JP3540414B2 (ja) * 1995-02-20 2004-07-07 株式会社東芝 Icカードリーダライタ
US5889721A (en) * 1997-08-21 1999-03-30 Integrated Silicon Solution, Inc. Method and apparatus for operating functions relating to memory and/or applications that employ memory in accordance with available power
JP2000243085A (ja) * 1999-02-22 2000-09-08 Hitachi Ltd 半導体装置
US6470284B1 (en) * 1999-08-05 2002-10-22 02 Micro International Limited Integrated PC card host controller for the detection and operation of a plurality of expansion cards
JP4348790B2 (ja) 1999-09-20 2009-10-21 ソニー株式会社 半導体記憶装置及び半導体記憶装置の動作設定方法
US6622252B1 (en) * 2000-04-12 2003-09-16 International Business Machines Corporation Data storage device having selectable performance modes for use in dual powered portable devices
JP4517502B2 (ja) * 2000-12-12 2010-08-04 ソニー株式会社 Icカード、icカードシステムおよびデータ処理装置
JP3948933B2 (ja) * 2001-11-07 2007-07-25 富士通株式会社 半導体記憶装置、及びその制御方法
JP2003173700A (ja) * 2001-12-03 2003-06-20 Mitsubishi Electric Corp 半導体記憶装置
GB0130534D0 (en) 2001-12-20 2002-02-06 Aspex Technology Ltd Improvements relating to data transfer addressing
JP2003242470A (ja) 2002-02-21 2003-08-29 Sony Corp 外部接続機器及びホスト機器
US20050086033A1 (en) * 2002-08-30 2005-04-21 Cadence Design Systems, Inc. Extracting semiconductor device model parameters
US7367503B2 (en) * 2002-11-13 2008-05-06 Sandisk Corporation Universal non-volatile memory card used with various different standard cards containing a memory controller
JP2004185244A (ja) 2002-12-02 2004-07-02 Nippon Telegr & Teleph Corp <Ntt> リーダライタ通信方式切換方法及びリーダライタ
TW200606642A (en) * 2004-08-02 2006-02-16 Power Quotient Int Co Ltd Multimedia storage and communication device, and its determining method
US20060085653A1 (en) * 2004-10-08 2006-04-20 Apple Computer, Inc. Method and system for transferring data with respect to a portable electronic device
JP4641045B2 (ja) 2009-08-17 2011-03-02 ルネサスエレクトロニクス株式会社 半導体集積回路及びマイクロコンピュータ

Also Published As

Publication number Publication date
US8341307B2 (en) 2012-12-25
DE602006015750D1 (de) 2010-09-09
CN100541647C (zh) 2009-09-16
JP2007079724A (ja) 2007-03-29
US20100262724A1 (en) 2010-10-14
EP2234113B1 (en) 2011-12-28
EP2234113A1 (en) 2010-09-29
US7769916B2 (en) 2010-08-03
KR20070030138A (ko) 2007-03-15
EP1763036B1 (en) 2010-07-28
CN1933014A (zh) 2007-03-21
KR101295476B1 (ko) 2013-08-09
US20070058464A1 (en) 2007-03-15
EP1763036A1 (en) 2007-03-14

Similar Documents

Publication Publication Date Title
JP4433311B2 (ja) 半導体記憶装置、電子機器及びモード設定方法
JP3813849B2 (ja) カード装置
US7007116B2 (en) Electronic apparatus and startup control method of storage device
US7805620B2 (en) Highly energy-efficient processor employing dynamic voltage scaling
US20090077393A1 (en) Card-type electronic device and host device
JPWO2004070593A1 (ja) 周辺装置及びその制御方法、その本体装置及びその制御方法並びにそのプログラム
JP2006190132A (ja) 制御プログラムダウンロード装置
US9471530B2 (en) Semiconductor device and mobile terminal device
JP2005174337A (ja) メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法
US20130132740A1 (en) Power Control for Memory Devices
JP2006286048A (ja) 半導体記憶装置
CN102439563A (zh) 用于共享存储器的系统和方法
JP4602907B2 (ja) 電子装置及びその制御方法
CN115808964A (zh) 存储器、存储器控制方法和系统
JP4364211B2 (ja) カード装置
JP2006221332A (ja) 半導体メモリ装置及び情報処理装置
US8108663B2 (en) Micro controller and method of updating the same
JPWO2009016791A1 (ja) 半導体集積回路及びそれを備えた映像音声処理装置
JP5368231B2 (ja) プログラムの起動方法
JP2006201878A (ja) マイクロコンピュータ
JP2007140878A (ja) システムクロック生成回路
JP2005128989A (ja) 入出力制御装置、機能拡張デバイス
JP2011145926A (ja) 情報処理システム及び情報処理装置
JPH1056490A (ja) 半導体集積回路及びデータ処理装置
JPH10210084A (ja) データ送受信装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091216

R151 Written notification of patent or utility model registration

Ref document number: 4433311

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees