JPH1056490A - 半導体集積回路及びデータ処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 モード設定時間を短縮するための技術を提供
することにある。 【解決手段】 多機能通信制御ＬＳＩ（２０）に内蔵さ
れるモードレジスタ（７）を不揮発性デバイスで構成す
る。それにより、リセット解除毎にモードレジスタの設
定を行う必要が無くなり、このことが、モード設定時間
の短縮化を達成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
動作モード設定技術に関し、例えば多機能通信制御ＬＳ
Ｉ、及びそれを含むデータ処理装置に適用して有効な技
術に関する。

【０００２】

【従来の技術】ホスト通信機能モジュールと端末通信機
能モジュールとの間でデータ通信を行う場合の通信規約
すなわち通信プロトコルもしくはデータ伝送制御手順と
しては、いわゆるＢＡＳＩＣ(ベーシック）制御手順や
ＨＤＬＣ制御手順、さらにはＩＳＤＮ(インテグレーテ
ッド・サービス・ディジタル・ネットワーク）用のＬＡ
ＰＤ(リンク・アクセス・プロンジャ・Ｄチャネル）制
御手順やＬＡＰＢ(リンク・アクセス・プロトコル・バ
ランスタイプ）制御手順など各種伝送制御手順が採用さ
れている。これらデータ伝送制御手順は、基本的にデー
タリンクの確立、通信相手の確認、伝送誤りの検査、受
信確認などを規定している。

【０００３】かかるデータ伝送制御手順に従ってデータ
通信を行う場合、ホスト通信機能モジュールや端末通信
機能モジュールに含まれる通信制御装置によって、デー
タ伝送手順やその他の制御が支援される。

【０００４】通信制御装置に採用されるような多機能Ｌ
ＳＩは、モードレジスタの設定により、例えば上記通信
プロトコルもしくはデータ伝送制御手順について選択設
定可能とされる。つまり、多機能ＬＳＩが適用されるシ
ステムに応じて、多機能ＬＳＩに内蔵されたモードレジ
スタを設定することによって、同一のＬＳＩでありなが
ら、複数の異なる通信プロトコルもしくはデータ伝送制
御手順を実現できるようになっている。モードレジスタ
は揮発性デバイスによって形成されており、その設定
は、基本的にはモードレジスタ設定のためのソフトウェ
アがＣＰＵ（中央処理装置）で実行されることによって
行われる。

【０００５】なお、複数のモードレジスタを有する多機
能ＬＳＩについて記載された文献の例としては平成２年
７月に株式会社日立製作所から発行された「ＨＤ６４５
７０ＳＣＡユーザーズマニュアル（第３頁〜第１０
頁）」がある。

【０００６】

【発明が解決しようとする課題】モードレジスタは、多
機能ＬＳＩの動作モードの種類に対応して複数形成され
る。したがって、モードレジスタの設定では、多機能Ｌ
ＳＩの外部に配置されたＣＰＵで所定のプログラムが実
行されることにより、複数個のモードレジスタに対応す
る複数回のライト動作を必要とする。そのため、多機能
によりモードレジスタの個数が多い場合には、リセット
解除から実際に動作を開始するまでにモード設定時間が
長くなる。本願発明者の検討によれば、同一システムで
使用する限りにおいて、複数の動作モードを切換えて使
用するのは希であり、通常は、システムの仕様に応じて
通信プロトコルもしくはデータ伝送制御手順が決定され
てしまうから、同一システムで使用される限り、モード
レジスタの設定内容が大幅に変更されることは無い。そ
れにもかかわらず、リセット解除毎にモードレジスタの
設定を行うことは無駄な時間を費やしているといわざる
を得ない。

【０００７】本発明の目的は、モード設定時間を短縮す
るための技術を提供することにある。

【０００８】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１０】すなわち、複数の動作モードを有する機能
ブロック（１，４，６）の動作モード選択設定のために
半導体集積回路（２０）に内蔵されるモードレジスタ
（７）を不揮発性記憶デバイスを含んで構成するもので
ある。基本的に不揮発性記憶デバイスについては再書込
みを要しない。それにより、リセット解除毎にモードレ
ジスタの設定を行う必要が無くなり、このことが、モー
ド設定時間の短縮化を達成する。

【００１１】このとき、シルアルデータを受信可能なレ
シーバ（１）と、このレシーバを介して受信されたレジ
スタ書込み開始コマンドを検出するためのコマンド検出
手段（１１４）と、このコマンド検出手段の検出結果に
基づいて、レジスタ書込み開始コマンドの後に受信され
たデータを上記モードレジスタへ書込むための制御手段
（６）とを設けることができる。

【００１２】また、上記制御手段の制御により、上記レ
ジスタ書込み開始コマンドの後に受信されたデータを、
上記モードレジスタの書換えデータとして保持するため
の書換えレジスタ（１１６）と、この書換えレジスタに
記憶されたデータに基づいて上記モードレジスタの選択
信号を生成するためのデコーダ（１１５）とを設けるこ
とができる。

【００１３】

【発明の実施の形態】図１には本発明にかかる半導体集
積回路の一例である多機能通信制御ＬＳＩ及びそれを含
むデータ処理装置が示される。

【００１４】図１に示される多機能通信制御ＬＳＩ２０
は、通信プロトコルもしくはデータ伝送制御手順などが
モードレジスタの設定によって変更できるようになって
いる。そのような多機能通信制御ＬＳＩ２０は、特に制
限されないが、公知の半導体集積回路製造技術により、
単結晶シリコン基板などの一つの半導体基板に形成さ
れ、データ処理装置２００のシステムバス８０に結合さ
れる。このシステムバス２００には、上記多機能通信制
御ＬＳＩ２０の他に、ＣＰＵ（中央処理装置）３０、Ｒ
ＡＭ（ランダムアクセスメモリ）４０、ＲＯＭ（リード
オンリメモリ）５０、表示制御部６０、及びハードディ
スクなどの外部記憶装置９０がデータのやり取り可能に
結合されている。上記多機能通信制御ＬＳＩ２０を介し
て外部のシリアル回線から取込まれたデータは、表示制
御部６０の制御によりＣＲＴディスプレイ７０に表示さ
れたり、必要に応じて外部記憶装置９０に書込まれる。
また、それとは逆に多機能通信制御ＬＳＩ２０を介して
外部のシリアル回線にデータを送出することができる。
つまり、多機能通信制御ＬＳＩ２０を介して双方向のシ
リアル通信が可能とされる。

【００１５】上記ＣＰＵ３０は、本データ処理装置２０
０の論理的中核とされ、主として、アドレス指定、情報
の読出しと書込み、データの演算、命令のシーケンス、
割り込の受付け、記憶装置と入出力装置との情報交換の
起動等の機能を有し、演算制御部や、バス制御部、メモ
リアクセス制御部などの各部から構成される。ＲＡＭ４
０は、複数のダイナミック型メモリセルを配列して成
り、上記ＣＰＵ３０での演算処理のワークエリアなどと
して使用される。上記ＲＯＭ５０には、書換えを要しな
いプログラムが格納される。

【００１６】上記多機能通信制御ＬＳＩ２０は、次のよ
うに構成される。

【００１７】シリアル受信データをパラレルデータに変
換するレシーバ１や、受信データを一時的に格納するた
めの受信バッファレジスタ２、送信データを一時的に格
納するための送信バッファレジスタ３、パラレルデータ
をシリアルデータに変換してシリアル回線に送信するた
めのトランスミッタ４、送受信状態を示すためのコマン
ドステータスレジスタ５、設定された通信プロトコルに
従い、また送受信状態に応じて通信全体を制御する送受
信制御部６が設けられる。そして、通信プロトコル等の
動作モード、各種制御方法を設定するためのモードレジ
スタ７や、このモードレジスタ７の書換えを行うための
書換え制御部１１、ＣＰＵ３０によって、多機能通信制
御ＬＳＩ２０内の各種レジスタのリード／ライトを可能
とするためのアクセス制御部８が設けられる。

【００１８】上記書換え制御部１１や、受信バッファレ
ジスタ２、コマンドステータスレジスタ５、及び送信バ
ッファレジスタ３が内部データバス９によってデータの
やり取り可能に結合され、この内部データバス９が、双
方向のデータバッファ１０を介してシステムバス８０に
結合されている。

【００１９】シリアル受信データは、レシーバ１でパラ
レルデータに変換された後、送受信制御部６が許可する
場合には受信バッファレジスタ２に一旦格納される。こ
のとき、コマンドステータスレジスタ５のフラグビット
によってデータ受信状態であることが示される。ＣＰＵ
３０によって、上記コマンドステータスレジスタ５のフ
ラグビットが読出されてステータスの判別が行われる。
このステータス判別において、データ受信状態であると
判断された場合には、上記受信バッファレジスタ２内の
受信データがデータバッファ１０を介してシステムバス
８０に伝達される。また、送信バッファレジスタ３が空
の場合には、コマンドステータスレジスタ５により送信
可能状態であることが示される。ＣＰＵ３０は、送信す
べきデータがあって、しかも上記コマンドステータスレ
ジスタ５のステータス判別で、送信可能であると判断し
た場合には、データバッファ１０を介して送信データを
送信バッファレジスタ３に書込む。送信バッファレジス
タ３に書込まれたデータは、送信可能ならばトランスミ
ッタ４に送られて、シリアルデータに変換された後に、
シルアル回線へ送信される。

【００２０】モードレジスタ７に設定された情報によ
り、特に制限されないが、ビット同期、バイト同期、調
歩同期等の各種通信プロトコル動作、ＣＲＣチェック、
パリティチェック等のエラー制御動作、シリアル転送速
度、マルチプレクス端子設定等が制御される。モードレ
ジスタ７の設定値を変更することで、通信プロトコル、
エラー制御、シリアル転送速度等をシステムに応じて設
定することができる。

【００２１】アクセス制御部８は、ＣＰＵ３０からのア
クセス時に、モードレジスタ７、コマンドステータスレ
ジスタ５、受信バッファレジスタ２、送信バッファレジ
スタ３を選択して、リード又はライトを指示する信号を
出力する。また、このとき同時にデータバッファ１０の
データ転送方向を制御する。

【００２２】図３には、上記モードレジスタ７のブロッ
ク構成が示される。特に制限されないが、モードレジス
タ７は、４個のレジスタ７１，７２，７３，７４を含
む。各レジスタは、特に制限されないが、８ビット構成
とされ、入力データＤｉｎ０〜Ｄｉｎ７をそれぞれ保持
可能な８個の不揮発性記憶デバイスを含む。この不揮発
性記憶デバイスは、特に制限されないが、システムに組
み込んだ状態でプログラムの変更が可能とされるＥＥＰ
ＲＯＭ（エレクトリカリ・イレーザブル・アンド・プロ
グラマブル・リード・オンリ・メモリ）セル２１とされ
る。４個のレジスタ７１，７２，７３，７４のいずれが
選択されるかは選択信号ＳＥＬによる。

【００２３】モードレジスタ７の各ビットが、不揮発性
記憶デバイスであるＥＥＰＲＯＭセル２１で構成されて
いるため、そこに書込まれたデータは、データ処理装置
２００の電源遮断時においても保持されている。

【００２４】図２には上記レシーバ１及び書換え制御部
１１の構成例が示される。

【００２５】書換え制御部１１は、デコーダ１１５及び
書換えレジスタ１１６を含み、レシーバ１は、受信シフ
トレジスタ１１１，１１２、コマンド比較用シフトレジ
スタ１１３、コマンド検出部１１４を含む。シリアル受
信データＲＸＤが受信シフトレジスタ１１１及びコマン
ド比較用レジスタ１１３の双方に入力されるようになっ
ている。コマンド比較用レジスタ１１３の記憶情報は、
コマンド検出部１１４でチェックされ、受信データにモ
ードレジスタ７の書換えに関するコマンド（書込み開始
コマンド）が含まれている場合に、書込み状態を示すＷ
ＲＭＤ信号をハイレベルにアサートする。また、受信デ
ータに書込み終了コマンドが含まれている場合に書込み
状態を示すＷＲＭＤ信号をローレベルにネゲートする。
書込み状態を示すＷＲＭＤ信号は送受信制御部６に伝達
され、送受信制御部６では、このＷＲＭＤ信号に基づい
てモードレジスタ７の書込みに関する制御が行われる。
受信シフトレジスタ１１２によってシリアルデータがパ
ラレル形式に変換され、受信バッファレジスタ２、又は
書換え制御部１１内の書換えレジスタ１１６に伝達され
るようになっている。通常の受信データは、ＷＲＲＢ信
号が送受信制御部６によりアサートされることにより受
信バッファレジスタ２へ書込まれるが、上記コマンド検
出部１１４により書込み開始コマンドが検出された場合
には、送受信制御部６により書換えレジスタ書込みスト
ローブ信号ＷＲＷＲがアサートされることで、上記受信
シフトレジスタ１１２の出力データが上記書換えレジス
タ１１６に書込まれる。書換えレジスタ１１６からモー
ドレジスタ７のアドレスが出力される場合には、送受信
制御部６によりアドレスストローブ信号ＡＤＳがアサー
トされることによりデコーダ１１５でデコードされ、モ
ードレジスタ７の複数のレジスタ７１，７２，７３，７
４を選択するためのアドレス信号ＳＥＬが生成される。
データＡＤは、モードレジスタ７のデータ入力端子Ｄｉ
ｎ０〜Ｄｉｎ７に伝達される。尚、このモードレジスタ
７の出力端子Ｄｏｕｔ０〜７は、レシーバ１、送受信制
御部６、及びトランスミッタ４などに結合される。

【００２６】次に、モードレジスタの書換えについて説
明する。

【００２７】モードレジスタ７の書換えはデータ処理装
置２００内のＣＰＵ３０によって行う第１方法と、シリ
アル回線からレシーバ１を介して行う第２方法とがあ
る。

【００２８】先ず、モードレジスタ７の書換えをデータ
処理装置２００内のＣＰＵ３０によって行う第１方法に
ついて説明する。

【００２９】モードレジスタ７において、多機能通信制
御ＬＳＩ２０の使用機能に対応するレジスタは、ＣＰＵ
３０によりアクセス制御部８を介して選択することがで
きる。このモードレジスタ７の特定のレジスタが選択さ
れた状態で、当該レジスタにデータバッファ１０を介し
て所望の設定値が転送されることで、モードレジスタ７
のオンボード書換えが可能とされる。このオンボード書
換え制御は、ＲＯＭ５０内に格納されているオンボード
書換えのための所定のプログラムがＣＰＵ３０で実行さ
れることによって実現される。

【００３０】モードレジスタ７のＥＥＰＲＯＭセル２１
は、不揮発性記憶デバイスであるため、そこに書込まれ
た設定値は、再び書込まれるまで（書換えが行われるま
で）保持される。

【００３１】モードレジスタ７における全てのレジスタ
７１，７２，７３，７４について上記書込み動作が完了
すると、それ以降は、モードレジスタ７の設定内容の変
更がない限りにおいて、モードレジスタへの再書込み動
作は不要である。なぜなら、リセット解除時には、不揮
発性記憶デバイスであるＥＥＰＲＯＭセル２１に記憶さ
れた設定値に従って各部の動作モードが決定されるから
である。モードレジスタ７の設定内容の変更がない限り
において、モードレジスタ７の書換えが不要とされるこ
とにより、例えばデータ処理装置２００における主要機
能ブロックへのシステムクロックの停止等によりシステ
ム消費電力の低減を図るためのスリープ状態から、通常
動作状態に復帰する場合（ウェークアップ）などにおい
ては、上記モードレジスタ７の設定が不要とされるの
で、速やかに通常動作状態に復帰させることができる。

【００３２】次に、モードレジスタ７の書換えをシリア
ル回線から行う第２方法について説明する。

【００３３】図３にはモードレジスタの書換えをシリア
ル回線から行う場合の動作タイミングが示される。

【００３４】図２に示される受信関連ブロックは、基本
的にシリアル受信データＲＸＤに同期した受信クロック
ＲＸＣを基準クロックとして動作される。シリアル受信
データＲＸＤは、受信シフトレジスタ１１１と同時にコ
マンド比較用シフトレジスタ１１３に転送され、コマン
ド検出部１１４でレジスタ書込み開始コマンドと比較さ
れる。受信シフトレジスタ１１１、及びコマンド比較用
シフトレジスタ１１３の長さは、レジスタ書込み開始コ
マンドの長さに等しく、データとコマンドの区別に十分
な長さになっている。コマンド検出部１１４でレジスタ
書込み開始コマンドの受信が検出された場合には、書込
み状態を示すＷＲＭＤ信号がアサートされる。これによ
り、送受信制御部６の書込み制御が開始される。

【００３５】受信シフトレジスタ１１１のデータは、順
次受信シフトレジスタ１１２に送られ、そこで、パラレ
ルデータに変換されて受信バッファレジスタ２又は書換
えレジスタ１１５に転送される。書込み状態の場合に
は、書込みアドレス及び書込みデータが受信シフトレジ
スタ１１１に入った時点で書換えレジスタ書込みストロ
ーブ信号ＷＲＷＲがハイレベルにアサートされて、それ
ぞれ書換えレジスタ１１６へ転送される。書換えレジス
タ１１６が書込みアドレスをモードレジスタ７へ出力す
る時点でアドレスストローブ信号ＡＤＳがハイレベルに
アサートされ、デコーダ１１５のデコード出力信号（書
込みアドレス）ＳＥＬにより、モードレジスタ１のレジ
スタ７１，７２，７３，７４のいずれかが選択される。
書換えレジスタ１１６が書込みデータをモードレジスタ
７へ出力する時点でモードレジスタ書込みストローブ信
号ＷＲがアサートされて、当該レジスタの書換えが行わ
れる。

【００３６】コマンド検出部１１４でレジスタ書込み終
了コマンドが検出された場合には、書込み状態を示すＷ
ＲＭＤ信号がローレベルにネゲートされて、それにより
送受信制御部６による書込み状態制御が終了される。

【００３７】上記の例によれば、以下の作用効果を得る
ことができる。

【００３８】（１）モードレジスタ７を、不揮発性記憶
デバイスであるＥＥＰＲＯＭセル２１を含んで構成する
ことにより、モードレジスタ７の設定に要する時間を短
縮することができ、それにより多機能通信制御ＬＳＩ２
０の初期化時間を短縮することができる。

【００３９】（２）リセット解除時には、上記モードレ
ジスタ７に記憶されたモード設定値に従った動作モード
で速やかに再起動することができる。

【００４０】（３）シリアル回線を通じてモードレジス
タ７の設定変更を行うことができるので、通信相手のシ
ステムにおけるモードレジスタ７の設定内容を遠隔地か
ら容易に変更することができる。

【００４１】以上本発明者によってなされた発明を実施
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。

【００４２】上記実施例では、不揮発性記憶デバイスと
してＥＥＰＲＯＭを使用しているが、それに代えて、フ
ラッシュメモリセル、ＥＰＲＯＭ（エレクトリカリ・プ
ログラマブル・リード・オンリ・メモリ）セル、ＰＲＯ
Ｍ（プログラマブル・リード・オンリ・メモリ）セルを
使用するようにしても良い。ＰＲＯＭセルを使用した場
合、又はＥＰＲＯＭセルを使用して紫外線透過性のない
パッケージを使用した場合には、モード設定値の書込は
最初の１回のみ可能になる。また、モードレジスタ７を
揮発性メモリセルとヒューズとを組合わせて実現しても
良い。ヒューズによる記憶セルは、適用システムとの関
係で通信用ＬＳＩのプロトコルなどが固定的で良い場合
に有効であり、揮発性メモリセルは頻繁にモードが変更
される場合に有効であるから、揮発性メモリセル部分と
ヒューズ部分とを、使用モードとの関係で割当てるよう
にする。ヒューズ部分は不揮発性であるから、それにつ
いての再書込みは不要である。

【００４３】尚、モードレジスタ７の書込みをＥＰＲＯ
Ｍライターで行うようにしても良い。

【００４４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である多機能
通信制御ＬＳＩに適用したものについて説明したが、本
発明はそれに限定されるものではなく、例えば各種モー
ド設定のためのレジスタを持つシングルチップマイクロ
コンピュータなど各種半導体集積回路に広く適用するこ
とができる。

【００４５】本発明は、少なくともモードレジスタを有
することを条件に適用することができる。

【００４６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００４７】すなわち、半導体集積回路のモードレジス
タを不揮発性記憶デバイスを含んで構成することによ
り、モードレジスタの設定に要する時間を短縮すること
ができ、それにより初期化時間を短縮することができる
できるという効果が得られる。

【００４８】また、リセット解除時には、記憶したモー
ド設定値に従った動作モードで速やかに再起動すること
ができる。

【００４９】さらに、シリアル回線を通じてモードレジ
スタの設定変更を行うことができるので、通信相手のシ
ステムにおけるモードレジスタの設定内容を遠隔地から
変更することができる。

【図面の簡単な説明】

【図１】本発明にかかる半導体集積回路の一例である多
機能通信制御ＬＳＩ及びそれをを含むデータ処理装置の
構成例ブロック図である。

【図２】上記多機能通信制御ＬＳＩにおける書換え制御
部及びレシーバの構成例ブロック図である。

【図３】上記多機能通信制御ＬＳＩにおけるモードレジ
スタの構成例ブロック図である。

【図４】上記モードレジスタの書換えについての動作タ
イミング図である。

【符号の説明】

１ レシーバ ２ 受信バッファレジスタ ３ 送信バッファレジスタ ４ トランスミッタ ５ コマンドステータスレジスタ ６ 送受信制御部 ７ モードレジスタ ８ アクセス制御部 ９ 内部データバス １０ データバッファ １１ 書換え制御部 ２１ ＥＥＰＲＯＭセル ３０ ＣＰＵ ４０ ＲＡＭ ５０ ＲＯＭ ６０ 表示制御部 ７０ ＣＲＴディスプレイ ８０ システムバス １１１，１１２ 受信シフトレジスタ １１３ コマンド比較用シフトレジスタ １１４ コマンド検出部 １１５ デコーダ １１６ 書換えレジスタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の動作モードを有する機能ブロック
   と、上記機能ブロックの動作モードを選択設定可能なモ
   ードレジスタとを含んで、一つの半導体基板に形成され
   た半導体集積回路において、 上記複数のモードレジスタは、不揮発性記憶デバイスを
   含んで成ることを特徴とする半導体集積回路。
2. 【請求項２】 シルアルデータを受信可能なレシーバ
   と、 上記レシーバを介して受信されたレジスタ書込み開始コ
   マンドを検出するためのコマンド検出手段と、 上記コマンド検出手段の検出結果に基づいて、上記レジ
   スタ書込み開始コマンドの後に受信されたデータを上記
   モードレジスタへ書込むための制御手段とを含む請求項
   １記載の半導体集積回路。
3. 【請求項３】 上記制御手段の制御により、上記レジス
   タ書込み開始コマンドの後に受信されたデータを、上記
   モードレジスタの書換えデータとして保持するための書
   換えレジスタと、 上記書換えレジスタに記憶されたデータに基づいて上記
   モードレジスタの選択信号を生成するためのデコーダと
   を含む請求項２記載の半導体集積回路。
4. 【請求項４】 請求項１乃至３のいずれか１項記載の半
   導体集積回路と、 予め定められたプログラムに従って、上記モードレジス
   タのオンボード書換え可能とする中央処理装置とを含
   み、上記半導体集積回路を介してシリアルデータの通信
   を可能とするデータ処理装置。