JP2011145926A - 情報処理システム及び情報処理装置 - Google Patents
情報処理システム及び情報処理装置 Download PDFInfo
- Publication number
- JP2011145926A JP2011145926A JP2010006814A JP2010006814A JP2011145926A JP 2011145926 A JP2011145926 A JP 2011145926A JP 2010006814 A JP2010006814 A JP 2010006814A JP 2010006814 A JP2010006814 A JP 2010006814A JP 2011145926 A JP2011145926 A JP 2011145926A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- microcomputer
- information processing
- main
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】システムが動作するまでの起動時間を短縮することができる情報処理システム及び情報処理方法を提供すること
【解決手段】本発明の第1の態様にかかる情報処理システムは、制御プログラムを記憶部に展開する処理を含む起動処理が完了した後に、記憶部に展開した制御プログラムに基づいて、周辺装置の制御を実行する実行部を有するメイン装置を備える。また、メイン装置の起動処理中に、周辺装置の制御を実行するサブ装置を備える。
【選択図】図1
【解決手段】本発明の第1の態様にかかる情報処理システムは、制御プログラムを記憶部に展開する処理を含む起動処理が完了した後に、記憶部に展開した制御プログラムに基づいて、周辺装置の制御を実行する実行部を有するメイン装置を備える。また、メイン装置の起動処理中に、周辺装置の制御を実行するサブ装置を備える。
【選択図】図1
Description
本発明は、情報処理システム及び情報処理装置に関し、特にマイクロコンピュータを備えた電子機器において、電子機器の起動時間を短縮する技術に関する。
近年、電子機器では、機能の多様化などにより高速処理が必要となっている。そのため、電子機器は、高速なCPU(Central Processing Unit)や周辺機器を内蔵したマイクロコンピュータ(以下、「マイコン」とする)と、その制御プログラムを記憶するROM(Read Only Memory)を備えている。しかし、一般的にROMのアクセス速度は、RAM(Random Access Memory)のアクセス速度に比べて遅い。そのため、マイコンは、電子機器の起動直後にROMからRAMにデータを転送し、以降はRAMに格納されたデータにアクセスすることにより高速処理を実現している。しかし、このような構成の場合、マイコンは、リセット解除後に、まずROMからRAMにデータを転送するための時間が必要となってしまうため、電子機器が動作するまでの起動時間が長くなってしまうという問題がある。
ここで、特許文献1には、装置の立ち上がり時間を短縮することができる技術が開示されている。特許文献1では、CPUのリセットを保持して、DMA(Direct Memory Access)コントローラ、ファームウェアコピーコントローラ、バスコントローラ、シリアルROMコントローラやRAMコントローラ等のCPU以外のハードウェアにより、シリアルROMからRAMへのファームウェアなどの転送を開始させる。そして、その転送中の予め指定された起動タイミングでCPUのリセットを解除し、CPUのリセット解除後は、CPUによる初期化処理と、ファームウェア等の転送とを並列に実行する。
これにより、ファームウェア等の転送が全て終了するまで待つことなく、CPUのリセットが解除されるため、装置の立ち上がり時間を短縮することができる。
しかし、特許文献1では、システムリセット期間中にROMからRAMにファームウェア等のプログラムを転送することができるが、ROMからRAMへの転送が起動タイミングまで完了するまでは電子機器を起動することができないという問題を有している。
しかし、特許文献1では、システムリセット期間中にROMからRAMにファームウェア等のプログラムを転送することができるが、ROMからRAMへの転送が起動タイミングまで完了するまでは電子機器を起動することができないという問題を有している。
より詳細には、特許文献1では、電源が供給されリセットが解除されるとリセットコントローラは、CPUをリセット状態に保持したままCPU以外の各部のリセットを解除する。ファームウェアコピーコントローラは、リセット解除されると、バスコントローラに対し、シリアルROMのヘッダ領域の読み込みを要求し、この要求に応じてバスコントローラから供給されたヘッダ領域のデータに基づき、DMAコントローラに対して設定を行った後、データ転送開始要求を行う。DMAコントローラは、設定に従って、バスコントローラを介し、シリアルROMからRAMへのファームウェア本体の転送を行う。DMAコントローラは、その転送元アドレスが起動タイミングに一致すると、CPUリセット解除を要求する。リセットコントローラは、CPUのリセットを解除し、CPUが起動される。
このように、特許文献1では、ここまでの処理が終了しないと、電子機器が起動されないという制約が発生する。
このように、特許文献1では、ここまでの処理が終了しないと、電子機器が起動されないという制約が発生する。
なお、特許文献2には、DMAC(Direct Memory Access Controller)を用いることで、システムリセット期間にROMからRAMにデータ転送を行うことができ、情報処理装置の起動時間を短縮することができる技術が開示されている。
しかし、特許文献2においても、システムリセット期間中にROMからRAMにプログラムを転送することができるが、ROMからRAMへの転送が完了するまでは電子機器を起動することができないという問題を有している。
しかし、特許文献2においても、システムリセット期間中にROMからRAMにプログラムを転送することができるが、ROMからRAMへの転送が完了するまでは電子機器を起動することができないという問題を有している。
背景技術として説明した技術では、プログラムのROMからRAMへの転送が完了するまでは電子機器を起動することができないため、電子機器が動作するまでの起動時間が長くなってしまうという問題がある。
本発明の第1の態様にかかる情報処理システムは、制御プログラムを記憶部に展開する処理を含む起動処理が完了した後に、当該制御プログラムに基づいて、周辺装置の制御を実行する実行部を有するメイン装置と、前記メイン装置の起動処理中に、前記周辺装置の制御を実行するサブ装置とを備えたものである。
これにより、メイン装置が起動中であっても、メイン装置に代わって、サブ装置が周辺装置を制御することができるようにため、システムが動作するまでの起動時間を短縮することができる。
本発明の第2の態様にかかる情報処理方法は、メイン装置が周辺装置を制御する制御プログラムを展開する処理を含む起動処理を実行し、前記メイン装置の起動処理中に、サブ装置が前記周辺装置の制御を実行し、前記メイン装置の起動処理完了後に、前記メイン装置が前記制御プログラムに従って、前記周辺装置の制御を実行するものである。
これにより、メイン装置が起動中であっても、メイン装置に代わって、サブ装置が周辺装置を制御することができるようにため、システムが動作するまでの起動時間を短縮することができる。
上述した本発明の各態様により、システムが動作するまでの起動時間を短縮することができる情報処理システム及び情報処理方法を提供することができる。
本発明の実施の形態1.
以下、図面を参照して本発明の実施の形態について説明する。
まず、図1を参照して、本発明の実施の形態1にかかる電子機器の構成について説明する。図1は、本発明の実施の形態1にかかる電子機器のブロック図である。
電子機器は、サブマイコン1、メインマイコン2、外部ROM3、表示モジュール4及びチューナモジュール5を有する。
以下、図面を参照して本発明の実施の形態について説明する。
まず、図1を参照して、本発明の実施の形態1にかかる電子機器の構成について説明する。図1は、本発明の実施の形態1にかかる電子機器のブロック図である。
電子機器は、サブマイコン1、メインマイコン2、外部ROM3、表示モジュール4及びチューナモジュール5を有する。
ここで、近年の電子機器においては、機能の多様化などにより高速処理が必要となっており、高速なCPUや多種の周辺機能を内蔵したマイコンをメインマイコンとして有している。一方、特にバッテリや電池等で動作する電子機器は、バッテリや電池等の保持時間を延ばすため、別途低消費電力のサブマイコンを備え、ユーザが電子機器の電源をオフにしてからオンにするまでのスタンバイ中に、消費電力の大きいメインマイコン等は電源供給を停止し、サブマイコンだけに電源を供給することにより、スタンバイ中の消費電力を低減する構成が一般的となっている。また、サブマイコンは、スタンバイ中であっても、各種データのバックアップや電子機器の起動(スタンバイ解除)要因検出を行うために、例えば、内蔵RAM以外の電源を切断する等したスタンバイ状態として電源供給して起動しておくのが一般的である。
ここで、各種データとは、上述した電子機器が、例えば、車載組み込みシステムであり、周辺装置としてチューナモジュールやCD(Compact Disc)モジュールを含んでいる場合、電子機器の電源がオフされるまで聞いていたラジオ放送のチャンネルやCDを再生していた位置等の情報である。
サブマイコン1は、電子機器の低消費電力を実現するためのブロックである。サブマイコン1は、CPU11、内蔵ROM12、内蔵RAM13、CSI(Clocked Serial Interface)14及びUART(Universal Asynchronous Receiver Transmitter)15を含む。サブマイコン1は、ユーザによる電子機器の起動(スタンバイ解除)要因や切断(スタンバイ移行)要因の検出や電子機器の電源切断する場合における各種データのバックアップ等を行う。電子機器のスタンバイ中、メインマイコン2、表示モジュール4やチューナモジュール5は、電源供給が停止され、サブマイコン1だけに電源供給されることにより、電子機器の消費電力を低減する。サブマイコンは、サブ装置として機能する。
CPU11は、内蔵ROM12に記憶されたプログラムに従って、サブマイコン1における処理を実行する。
内蔵ROM12は、サブマイコン1における処理を実現するプログラムが記憶される。このプログラムには、例えば、スタンバイ状態を管理するプログラム、表示モジュール4やチューナモジュール5を制御するプログラム等が含まれる。
内蔵RAM13は、CPU11のワークRAMやデータ格納として使用される。
CSI14は、サブマイコン1がメインマイコン2又は表示モジュール4との任意の信号の送受信を行うためのシリアルI/F(interface)として機能する。
UART15は、サブマイコン1がメインマイコン2又はチューナモジュール5との任意の信号の送受信を行うためのシリアルI/Fとして機能する。
内蔵ROM12は、サブマイコン1における処理を実現するプログラムが記憶される。このプログラムには、例えば、スタンバイ状態を管理するプログラム、表示モジュール4やチューナモジュール5を制御するプログラム等が含まれる。
内蔵RAM13は、CPU11のワークRAMやデータ格納として使用される。
CSI14は、サブマイコン1がメインマイコン2又は表示モジュール4との任意の信号の送受信を行うためのシリアルI/F(interface)として機能する。
UART15は、サブマイコン1がメインマイコン2又はチューナモジュール5との任意の信号の送受信を行うためのシリアルI/Fとして機能する。
メインマイコン2は、電子機器全体の制御及び高速処理を行うブロックである。メインマイコン2は、CPU21、内蔵RAM22、メモリコントローラ23、CSI24、25、UART26、27及びセレクタ回路71〜75を含む。制御プログラムを外部ROM3に記憶するが、一般的にROMのアクセス速度は、RAMのアクセス速度に比べて遅いため、メインマイコン2は、RAMを内蔵し、電子機器の起動時にメモリコントローラ23を介して、外部ROM3から内蔵RAM22に制御プログラムを転送し、以降は、内蔵RAM22にアクセスして制御プログラムを実行することにより、高速処理を実現している。メインマイコンは、メイン装置として機能する。
CPU21は、内蔵RAM22に記憶された制御プログラムに従って、メインマイコン2における処理を実行する。CPU21は、好ましくは、CPU11よりも高速な処理を行うCPUである。
内蔵RAM22は、外部ROM3から転送された制御プログラムが記憶される。
メモリコントローラ23は、外部ROM3から制御プログラムを内蔵RAM22に転送する。内蔵RAMは、記憶部として機能する。
内蔵RAM22は、外部ROM3から転送された制御プログラムが記憶される。
メモリコントローラ23は、外部ROM3から制御プログラムを内蔵RAM22に転送する。内蔵RAMは、記憶部として機能する。
CSI24は、メインマイコン2がサブマイコン1との任意の信号の送受信を行うためのシリアルI/Fとして機能する。
CSI25は、メインマイコン2が表示モジュール4との任意の信号の送受信を行うためのシリアルI/Fとして機能する。
UART26は、メインマイコン2がサブマイコン1との任意の信号の送受信を行うためのシリアルI/Fとして機能する。
UART27は、メインマイコン2がチューナモジュール5との任意の信号の送受信を行うためのシリアルI/Fとして機能する。
CSI25は、メインマイコン2が表示モジュール4との任意の信号の送受信を行うためのシリアルI/Fとして機能する。
UART26は、メインマイコン2がサブマイコン1との任意の信号の送受信を行うためのシリアルI/Fとして機能する。
UART27は、メインマイコン2がチューナモジュール5との任意の信号の送受信を行うためのシリアルI/Fとして機能する。
セレクタ回路71〜75は、電子機器の起動中、言い換えると、メインマイコン2の起動中に、サブマイコン1と各モジュール4、5とが通信可能となるように選択した信号を出力する。また、起動が完了した後に、サブマイコン1とメインマイコン2とが、また、メインマイコン2と各モジュール4、5とが通信可能となるように選択した信号を出力する。セレクタ回路71〜75は、例えば、マルチプレクサである。セレクタ回路は、選択部として機能する。
外部ROM3は、メインマイコン2における処理を実現する制御プログラムを記憶する。制御プログラムは、例えば、OS、表示モジュール4やチューナモジュール5を制御するプログラム等が含まれる。制御プログラムは、例えば、大容量であって、内蔵RAM22への転送に一定の時間がかかってしまうプログラムである。
表示モジュール4は、メインマイコン2から確立されたシリアルI/FであるCSIにて制御を受け、同じくCSIにて表示データを受信し、受信した表示データに基づいて、パネル等の表示装置(図示せず)に表示を行う。
チューナモジュール5は、メインマイコン2から確立されたシリアルI/FであるUARTにて制御を受け、放送電波の受信を行う。そして、チューナモジュール5は、受信した放送電波に基づいた音声を、例えば、スピーカー(図示せず)に出力することによって再生する。各モジュールは、周辺装置として機能する。
チューナモジュール5は、メインマイコン2から確立されたシリアルI/FであるUARTにて制御を受け、放送電波の受信を行う。そして、チューナモジュール5は、受信した放送電波に基づいた音声を、例えば、スピーカー(図示せず)に出力することによって再生する。各モジュールは、周辺装置として機能する。
続いて、図2及び図3を参照して、本発明の実施の形態1にかかる電子機器の動作概要について説明する。
図2は、本発明の実施の形態1にかかる電子機器の起動中における状態を示すブロック図である。
図2は、本発明の実施の形態1にかかる電子機器の起動中における状態を示すブロック図である。
メインマイコン2が電源オンされた場合、図2に示すように、セレクタ回路71〜75は、0側を選択する。ここで、セレクタ回路71〜75は、電源オンされたときの初期状態が0側を選択するようになっている回路である。
このように、メインマイコン2の内部をバイパスして、サブマイコン1のCSI14と表示モジュール4のCSI41とが、サブマイコン1のUART15と表示モジュール4のUART51とが通信可能となる。
このように、メインマイコン2の内部をバイパスして、サブマイコン1のCSI14と表示モジュール4のCSI41とが、サブマイコン1のUART15と表示モジュール4のUART51とが通信可能となる。
また、メインマイコン2が電源オンされた場合、メモリコントローラ23は、外部ROM3から制御プログラムを読み出し、内蔵RAM22に転送する。
このように、メインマイコン2が電源オンされて、内部RAM22に制御プログラムが転送されて、この制御プログラムによって動作可能となるまでのメインマイコン2の起動中に、サブマイコン1は、表示モジュール4及びチューナモジュール5をメインマイコン2に代わって制御することができる。
このように、メインマイコン2が電源オンされて、内部RAM22に制御プログラムが転送されて、この制御プログラムによって動作可能となるまでのメインマイコン2の起動中に、サブマイコン1は、表示モジュール4及びチューナモジュール5をメインマイコン2に代わって制御することができる。
図3は、本発明の実施の形態1にかかる電子機器の起動完了後における状態を示すブロック図である。
外部ROM3から内蔵RAM22への制御プログラムの転送が完了し、メインマイコン2がこの制御プログラムによって動作可能、つまり、メインマイコン2の起動が完了した場合、メインマイコン2は、CPU21による制御プログラムの実行により、図3に示すように、セレクタ回路71〜75を1側を選択するように切り替える。
外部ROM3から内蔵RAM22への制御プログラムの転送が完了し、メインマイコン2がこの制御プログラムによって動作可能、つまり、メインマイコン2の起動が完了した場合、メインマイコン2は、CPU21による制御プログラムの実行により、図3に示すように、セレクタ回路71〜75を1側を選択するように切り替える。
これにより、メインマイコン2のCSI24とサブマイコン1のCSI14とが、メインマイコン2のUART26とサブマイコン1のUART15とが通信可能となる。また、メインマイコン2のCSI25と表示モジュール4のCSI41とが、メインマイコン2のUART27とチューナモジュール5のUART51とが通信可能となる。
こうして、メインマイコン2は、サブマイコン1と通信することができるようになり、表示モジュール4及びチューナモジュール5を制御することができるようになる。
こうして、メインマイコン2は、サブマイコン1と通信することができるようになり、表示モジュール4及びチューナモジュール5を制御することができるようになる。
続いて、図4を参照して、本発明の実施の形態1にかかる電子機器の動作について説明する。図4は、本発明の実施の形態1にかかる電子機器の動作を示すタイミングチャートである。
まず、電子機器の動作中に、ユーザ操作による電源ボタンの押下等により、電子機器の電源オフが要求されると、サブマイコン1は、これを切断要因として検出する。
サブマイコン1は、切断要因を検出すると、CSI14又はUART15を介して、メインマイコン2に各種データのバックアップ要求を送信する。
メインマイコン2は、サブマイコン1からバックアップ要求を受信すると、CSI24又はUART26を介して、各種データをサブマイコンに送信する。
サブマイコン1は、メインマイコン2から各種データを受信すると、内蔵RAM13又はサブマイコン1の外部に設けた不揮発性メモリ(図示せず)に受信した各種データを記憶する。
サブマイコン1は、切断要因を検出すると、CSI14又はUART15を介して、メインマイコン2に各種データのバックアップ要求を送信する。
メインマイコン2は、サブマイコン1からバックアップ要求を受信すると、CSI24又はUART26を介して、各種データをサブマイコンに送信する。
サブマイコン1は、メインマイコン2から各種データを受信すると、内蔵RAM13又はサブマイコン1の外部に設けた不揮発性メモリ(図示せず)に受信した各種データを記憶する。
次に、サブマイコン1は、自身をスタンバイ状態にするスタンバイ移行処理を行う。また、その際に、サブマイコン1は、メインマイコン2、表示モジュール4及びチューナモジュール5への電源の供給を停止する電源切断処理を行う。なお、メインマイコン2では、電源の供給が停止される前に、必要があればプログラムのシャットダウン等も電源切断処理として行う。
これにより、電子機器は、スタンバイ中の状態となる。
これにより、電子機器は、スタンバイ中の状態となる。
次に、ユーザ操作による電源ボタンの押下等により、電子機器の電源オンが要求されると、サブマイコン1は、これを起動要因として検出する。
サブマイコン1は、起動要因を検出すると、スタンバイ状態から復帰する復帰処理を行う。また、その際に、サブマイコン1は、メインマイコン2、表示モジュール4及びチューナモジュール5への電源を供給する電源投入処理を行う。このときに、セレクタ回路71〜75では、上述したように0側が選択される。また、メインマイコン2、表示モジュール4及びチューナモジュール5では、必要に応じてハードウェアの初期化等が行われる。
サブマイコン1は、起動要因を検出すると、スタンバイ状態から復帰する復帰処理を行う。また、その際に、サブマイコン1は、メインマイコン2、表示モジュール4及びチューナモジュール5への電源を供給する電源投入処理を行う。このときに、セレクタ回路71〜75では、上述したように0側が選択される。また、メインマイコン2、表示モジュール4及びチューナモジュール5では、必要に応じてハードウェアの初期化等が行われる。
次に、メインマイコン2は、メモリコントローラ23が外部ROM3から内蔵RAM22への制御プログラムの転送を開始する。
また、サブマイコン1は、シリアルI/Fの設定を行い、CSI14やUART15による通信を可能とする。なお、サブマイコン1がスタンバイ状態を経由して、シリアルI/F設定が有効な状態を保持できていれば、ここでの設定は不要である。
また、サブマイコン1は、シリアルI/Fの設定を行い、CSI14やUART15による通信を可能とする。なお、サブマイコン1がスタンバイ状態を経由して、シリアルI/F設定が有効な状態を保持できていれば、ここでの設定は不要である。
このとき、メインマイコン2では、制御プログラムの転送が行われており、メインマイコン2は動作可能な状態ではなく、サブマイコン1は、表示モジュール4及びチューナモジュール5の制御ができない。
よって、サブマイコン1は、メインマイコン2に代わって、表示モジュール4に対してCSI14を介して表示データを送信し、チューナモジュール5に対してUART15を介して、各種データに基づいた周波数の放送電波の受信開始を要求する受信開始コマンドを送信する。
よって、サブマイコン1は、メインマイコン2に代わって、表示モジュール4に対してCSI14を介して表示データを送信し、チューナモジュール5に対してUART15を介して、各種データに基づいた周波数の放送電波の受信開始を要求する受信開始コマンドを送信する。
表示モジュール4は、メインマイコン2から受信した表示データに基づいて、電子機器の表示装置に表示を行う。ここでの表示は、例えば、起動画面表示である。
チューナモジュール5は、メインマイコン2から受信した放送電波受信開始コマンドに基づいて、このコマンドにおいて指定された周波数の放送電波の受信を開始する。
チューナモジュール5は、メインマイコン2から受信した放送電波受信開始コマンドに基づいて、このコマンドにおいて指定された周波数の放送電波の受信を開始する。
メインマイコン2は、制御プログラムの転送が完了して動作可能な状態となった場合、つまり、起動が完了した場合、CPU21による制御プログラムの実行により、セレクタ回路71〜75を1側に切り替えて、サブマイコン1、表示モジュール4及びチューナモジュール5と通信可能な状態とする。
これにより、メインマイコン2は、サブマイコン1と通信可能となるため、バックアップした各種データの要求をCSI24又はUART26を介して、サブマイコン1に送信する。
これにより、メインマイコン2は、サブマイコン1と通信可能となるため、バックアップした各種データの要求をCSI24又はUART26を介して、サブマイコン1に送信する。
サブマイコン1は、メインマイコン2から各種データの要求を受信すると、バックアップしていた各種データを内蔵RAM13又は不揮発性メモリから取得し、取得した各種データをCSI14又はUART15を介して、メインマイコン2に送信する。
メインマイコン2は、サブマイコン1から各種データを取得すると、取得した各種データに基づいて、CPU21により制御プログラムの実行し、各モジュール4、5の制御を開始する。
メインマイコン2は、サブマイコン1から各種データを取得すると、取得した各種データに基づいて、CPU21により制御プログラムの実行し、各モジュール4、5の制御を開始する。
以降は、メインマイコン2からの高速処理によってCSI25を介して表示モジュール4に表示データを送信することにより、表示モジュール4によってグラフィカルなメニュー画面表示等が可能となる。また、ユーザ操作によるチューナの設定があると、メインマイコン2がこの操作を検出し、設定された周波数での放送電波の受信開始を要求する受信開始コマンドをチューナモジュール5にUART27を介して送信することにより、放送電波の切り替え等を行う。
以上に説明したように、本実施の形態1によれば、メインマイコン2の内蔵RAM22への制御プログラムの転送が完了し、メインマイコン2のCPU21がこの制御プログラムの実行を開始しないとできなかった各モジュール4、5へのシリアルI/Fでの制御を、サブマイコン1が、セレクタ回路71〜75によってメインマイコン2をバイパスして実行することができる。
これにより、メインマイコン2が起動中であっても、メインマイコン2に代わって、サブマイコン1が各モジュール4、5を制御することができるようになるため、電子機器が動作するまでの起動時間を短縮することができる。
これにより、メインマイコン2が起動中であっても、メインマイコン2に代わって、サブマイコン1が各モジュール4、5を制御することができるようになるため、電子機器が動作するまでの起動時間を短縮することができる。
本発明の実施の形態2.
まず、図5を参照して、本発明の実施の形態1にかかる電子機器の構成について説明する。図5は、本発明の実施の形態2にかかる電子機器のブロック図である。なお、実施の形態1と同様の点については説明を省略する。
まず、図5を参照して、本発明の実施の形態1にかかる電子機器の構成について説明する。図5は、本発明の実施の形態2にかかる電子機器のブロック図である。なお、実施の形態1と同様の点については説明を省略する。
本発明の実施の形態2にかかる電子機器は、さらにCDモジュール6を有する点において、実施の形態1と異なる。
また、本発明の実施の形態2にかかるサブマイコン1は、UART15を含まず、ポート16を含む点において実施の形態1と異なる。
また、本発明の実施の形態2にかかるメインマイコン2は、UART26を含まず、UART28、プロトコル変換回路29及びセレクタ回路76を含む点において実施の形態1と異なる。
また、本発明の実施の形態2にかかるサブマイコン1は、UART15を含まず、ポート16を含む点において実施の形態1と異なる。
また、本発明の実施の形態2にかかるメインマイコン2は、UART26を含まず、UART28、プロトコル変換回路29及びセレクタ回路76を含む点において実施の形態1と異なる。
以下、実施の形態1と異なる構成について説明する。
CDモジュール6は、メインマイコン2から確立されたシリアルI/FであるUARTにて制御を受け、CDに含まれるデータに基づいた音声を、例えば、スピーカー(図示せず)に出力することによって再生する。
ポート16は、各モジュール4、5、6のうちからサブマイコン1が通信するモジュールを選択するモード選択信号をプロトコル変換回路29に送信する。
CDモジュール6は、メインマイコン2から確立されたシリアルI/FであるUARTにて制御を受け、CDに含まれるデータに基づいた音声を、例えば、スピーカー(図示せず)に出力することによって再生する。
ポート16は、各モジュール4、5、6のうちからサブマイコン1が通信するモジュールを選択するモード選択信号をプロトコル変換回路29に送信する。
UART28は、メインマイコン2がCDモジュール6との任意のデータの送受信を行うためのシリアルI/Fとして機能する。
プロトコル変換回路29は、CSI信号をUART信号に変換、もしくは、UART信号をCSI信号に変換する回路である。また、プロトコル変換回路29は、各モジュール4、5、6のうち、ポート16から入力されたモード選択信号の値に基づいて選択されたモジュールとサブマイコン1とが通信可能となるように制御する。プロトコル変換回路は、変換部として機能する。
プロトコル変換回路29は、CSI信号をUART信号に変換、もしくは、UART信号をCSI信号に変換する回路である。また、プロトコル変換回路29は、各モジュール4、5、6のうち、ポート16から入力されたモード選択信号の値に基づいて選択されたモジュールとサブマイコン1とが通信可能となるように制御する。プロトコル変換回路は、変換部として機能する。
セレクタ回路76は、電子機器の起動中、言い換えると、メインマイコン2の起動中に、サブマイコン1とCDモジュール6とが通信可能となるように選択した信号を出力する。また、起動が完了した後に、メインマイコン2とCDモジュール6とが通信可能となるように選択した信号を出力する。セレクタ回路76は、例えば、マルチプレクサである。
続いて、本発明の実施の形態2にかかる電子機器の動作について説明する。
まず、ユーザから電源オンが要求された場合、実施の形態1と同様に、サブマイコン1がスタンバイ状態から復帰し、メインマイコン2及び各モジュール4、5、6に電源が供給され、このときに、図6に示すように、セレクタ回路71〜73、75、76において0側が選択される。そして、実施の形態1と同様に、サブマイコン1は、メインマイコン2の起動が完了するまで、メインマイコン2に代わって、各モジュール4、5、6を制御する。
本実施の形態2では、このときに、モード選択信号MODE1、2、3によって通信するモジュールを選択することにより、サブマイコン1は、CSI14のみで、各モジュール4、5、6との通信が可能である。
まず、ユーザから電源オンが要求された場合、実施の形態1と同様に、サブマイコン1がスタンバイ状態から復帰し、メインマイコン2及び各モジュール4、5、6に電源が供給され、このときに、図6に示すように、セレクタ回路71〜73、75、76において0側が選択される。そして、実施の形態1と同様に、サブマイコン1は、メインマイコン2の起動が完了するまで、メインマイコン2に代わって、各モジュール4、5、6を制御する。
本実施の形態2では、このときに、モード選択信号MODE1、2、3によって通信するモジュールを選択することにより、サブマイコン1は、CSI14のみで、各モジュール4、5、6との通信が可能である。
サブマイコン1は、表示モジュール4と通信する場合、ポート15を介して、プロトコル変換回路29にハイ・レベルのモード選択信号MODE1を送信する。プロトコル変換回路29は、ハイ・レベルのモード選択信号MODE1の入力を受けると、サブマイコン1のCSI14と表示モジュール4のCSI41とをバイパスする。これにより、サブマイコン1は、表示モジュール4との通信が可能となる。
そして、サブマイコン1は、表示モジュール4との通信を終え、他のモジュールと通信を行う場合は、プロトコル変換回路29にロウ・レベルのモード選択信号MODE1を送信して、CSI41とのバイパスを解除する。
そして、サブマイコン1は、表示モジュール4との通信を終え、他のモジュールと通信を行う場合は、プロトコル変換回路29にロウ・レベルのモード選択信号MODE1を送信して、CSI41とのバイパスを解除する。
また、サブマイコン1は、チューナモジュール5と通信する場合、ポート15を介して、プロトコル変換回路29にハイ・レベルのモード選択信号MODE2を送信する。プロトコル変換回路29は、ハイ・レベルのモード選択信号MODE2の入力を受けると、サブマイコン1のCSI14とチューナモジュール5のUART51とをバイパスする。また、サブマイコン1とチューナモジュール5との間で送受信される信号の通信方式をCSIとUARTとで相互に変換する。これにより、サブマイコン1は、チューナモジュール5との通信が可能となる。
そして、サブマイコン1は、チューナモジュール5との通信を終え、他のモジュールと通信を行う場合は、プロトコル変換回路29にロウ・レベルのモード選択信号MODE2を送信して、UART51とのバイパスを解除する。
そして、サブマイコン1は、チューナモジュール5との通信を終え、他のモジュールと通信を行う場合は、プロトコル変換回路29にロウ・レベルのモード選択信号MODE2を送信して、UART51とのバイパスを解除する。
また、サブマイコン1は、CDモジュール6と通信する場合、ポート15を介して、プロトコル変換回路29にハイ・レベルのモード選択信号MODE3を送信する。プロトコル変換回路29は、ハイ・レベルのモード選択信号MODE3の入力を受けると、サブマイコン1のCSI14とCDモジュール6のUART61とをバイパスする。また、サブマイコン1とCDモジュール6との間で送受信される信号の通信方式をCSIとUARTとで相互に変換する。これにより、サブマイコン1は、CDモジュール6との通信が可能となる。
そして、サブマイコン1は、チューナモジュール5との通信を終え、他のモジュールと通信を行う場合は、プロトコル変換回路29にロウ・レベルのモード選択信号MODE3を送信して、UART51とのバイパスを解除する。
そして、サブマイコン1は、チューナモジュール5との通信を終え、他のモジュールと通信を行う場合は、プロトコル変換回路29にロウ・レベルのモード選択信号MODE3を送信して、UART51とのバイパスを解除する。
ここで、プロトコル変換回路29は、電源が供給されていれば動作可能な回路である。そのため、制御プログラムの転送が完了してメインマイコン2が起動する前であっても、上述の動作が可能である。
そして、メインマイコン2は、制御プログラムの転送が完了し、起動が完了した場合実施の形態1と同様に、図7に示すように、セレクタ回路71〜73、75、76を1側に切り替えて、各モジュール4、5、6と通信可能な状態とする。
そして、メインマイコン2は、制御プログラムの転送が完了し、起動が完了した場合実施の形態1と同様に、図7に示すように、セレクタ回路71〜73、75、76を1側に切り替えて、各モジュール4、5、6と通信可能な状態とする。
以上に説明したように、本実施の形態2によれば、実施の形態1と同様に、メインマイコン2の内蔵RAM22への制御プログラムの転送が完了し、メインマイコン2のCPU21がこの制御プログラムの実行を開始しないとできなかった各モジュール4、5、6へのシリアルI/Fでの通信を、サブマイコン1が、セレクタ回路71〜73、75、76によってメインマイコン2をバイパスして通信することができる。
また、本実施の形態2では、サブマイコン1と各モジュール4、5、6とが、プロトコル変換回路29を経由して通信することにより、異なる通信方式のモジュールが複数あっても、サブマイコン1はCSI14のみで各モジュール4、5、6と通信を行うことができる。
そのため、回路に実装するシリアルI/Fの数を減少することができ、端子数を減少することができる。
そのため、回路に実装するシリアルI/Fの数を減少することができ、端子数を減少することができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
例えば、各モジュールの数は、本実施の形態において例示した数に限られない。
例えば、各モジュールの数は、本実施の形態において例示した数に限られない。
また、サブマイコンとメインマイコンは、それぞれ別々のチップにより構成されていても、同じチップにより構成されていてもよい。なお、別々のチップによって構成した場合は、セレクタ回路をそれぞれのチップ外部に外部回路として構成してもよい。なお、外部にセレクタ回路を設けると、外部部品の追加が必要となること(コスト増加)、メインマイコンからの出力信号線の追加が必要となること(端子数増加)、電子機器の基板上の配線が複雑となること(基板面積拡大)、電子機器の基板上にシリアルI/F信号線を引き回すこととなってシリアルI/Fの転送速度が低下や出力ノイズの悪化の可能性があること(性能、特性悪化)から、セレクタ回路はメインマイコンに内蔵することが好ましい。
また、CSIやUART等のシリアルI/Fにおいて切り替えを行う場合について例示したが、例えば、バス等のその他のI/Fによって実現してもよい。よって、プロトコル変換回路によって変換する通信方式も本実施の形態において例示した通信方式に限られない。
また、サブマイコンが通信するモジュールを選択するモード選択信号の形式も本実施の形態に例示したものに限られない。例えば、実施の形態2において例示したように、3つのモジュールを有する場合、モード選択信号を2つ有するようにし、ハイ・レベルとロウ・レベルの組み合わせによる3パターンによって、モジュールを選択するようにする等、どのようなものであってもよい。
また、サブマイコンにおける各モジュールを制御するプログラムは、例えば、表示モジュールに対して起動画面表示のみを表示するように制御する等、必要最低限の制御を行うものであってもよく、メインマイコンにおけるプログラムと同等にユーザからの操作に応じて各モジュールを制御するものであってもよく、メインマイコンに代わって各モジュールを制御できるものであれば、どのようなものであってもよい。
1 サブマイコン
2 メインマイコン
3 外部ROM
4 表示モジュール
5 チューナモジュール
6 CDモジュール
11、21 CPU
12 内蔵ROM
13、22 内蔵RAM
14、24、25、41 CSI
15、26、27、28、51、61 UART
16 ポート
23 メモリコントローラ
29 プロトコル変換回路
71、72、73、74、75、76 セレクタ回路
2 メインマイコン
3 外部ROM
4 表示モジュール
5 チューナモジュール
6 CDモジュール
11、21 CPU
12 内蔵ROM
13、22 内蔵RAM
14、24、25、41 CSI
15、26、27、28、51、61 UART
16 ポート
23 メモリコントローラ
29 プロトコル変換回路
71、72、73、74、75、76 セレクタ回路
Claims (9)
- 制御プログラムを記憶部に展開する処理を含む起動処理が完了した後に、当該制御プログラムに基づいて、周辺装置の制御を実行する実行部を有するメイン装置と、
前記メイン装置の起動処理中に、前記周辺装置の制御を実行するサブ装置とを備えた情報処理システム。 - 前記情報処理システムは、さらに前記メイン装置の起動処理中に、前記サブ装置と前記周辺装置とが通信可能となるようにするとともに、前記メイン装置の起動が完了した後に、前記メイン装置と前記周辺装置とが通信可能となるようにする選択部を備えた請求項1に記載の情報処理システム。
- 前記情報処理システムは、さらに前記サブ装置と前記周辺装置との通信内容の通信方式を変換する変換部を備え、
前記周辺装置は、互いに通信方式が異なる2つの周辺装置を含む複数の周辺装置であり、
前記サブ装置は、前記異なる通信方式のうち、いずれかの1つの通信方式による通信内容を前記周辺装置に対して送信することにより、前記周辺装置の制御を行う請求項1又は2に記載の情報処理システム。 - 前記サブ装置は、前記複数の周辺装置のうち、いずれの周辺装置と通信するかを選択する選択信号を前記変換部に出力し、
前記変換部は、前記サブ装置から出力された選択信号に基づいた周辺装置と、前記サブ装置とが通信可能となるようにする請求項3に記載の情報処理システム。 - 前記メイン装置は、前記選択部及び前記変換部を有することを特徴とする請求項3又は4に記載の情報処理システム。
- 前記サブ装置は、前記情報処理システムの起動要因を検出する装置であることを特徴とする1乃至5のいずれかに記載の情報処理システム。
- 前記サブ装置及び前記メイン装置は、前記周辺装置とシリアルインタフェースによって通信して、前記周辺装置の制御を行うことを特徴とする請求項1乃至6のいずれかに記載の情報処理システム。
- 前記メイン装置及び前記サブ装置は、マイクロコンピュータであることを特徴とする請求項1乃至7のいずれかに記載の情報処理システム。
- メイン装置が周辺装置を制御する制御プログラムを展開する処理を含む起動処理を実行し、
前記メイン装置の起動処理中に、サブ装置が前記周辺装置の制御を実行し、
前記メイン装置の起動処理完了後に、前記メイン装置が前記制御プログラムに従って、前記周辺装置の制御を実行する情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010006814A JP2011145926A (ja) | 2010-01-15 | 2010-01-15 | 情報処理システム及び情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010006814A JP2011145926A (ja) | 2010-01-15 | 2010-01-15 | 情報処理システム及び情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011145926A true JP2011145926A (ja) | 2011-07-28 |
Family
ID=44460716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010006814A Pending JP2011145926A (ja) | 2010-01-15 | 2010-01-15 | 情報処理システム及び情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011145926A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014041651A1 (ja) * | 2012-09-13 | 2016-08-12 | 富士機械製造株式会社 | 通信システム、電子部品装着装置及び電子部品装着装置の起動方法 |
-
2010
- 2010-01-15 JP JP2010006814A patent/JP2011145926A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014041651A1 (ja) * | 2012-09-13 | 2016-08-12 | 富士機械製造株式会社 | 通信システム、電子部品装着装置及び電子部品装着装置の起動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8365002B2 (en) | Electronic appliance, method of setting return interface, return communication method and computer program | |
KR101924836B1 (ko) | 고속 인터칩 통신 장치 및 방법 | |
KR101641108B1 (ko) | 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템 | |
KR101832953B1 (ko) | 모바일 디바이스의 어플리케이션 프로세서의 원격 시동 | |
JP2003091703A (ja) | カード装置 | |
JP3070527B2 (ja) | 無線携帯端末 | |
EP2234113B1 (en) | Semiconductor storage device, electronic apparatus, and mode setting method | |
WO2003049399A1 (fr) | Dispositif de transmission | |
US20080235428A1 (en) | Method and system for dynamic switching between multiplexed interfaces | |
US20140237225A1 (en) | Information processing apparatus, control method for information processing apparatus, and program | |
US9471530B2 (en) | Semiconductor device and mobile terminal device | |
JP2011145926A (ja) | 情報処理システム及び情報処理装置 | |
US20050276269A1 (en) | Computer system | |
JP2006059088A (ja) | データ転送制御システム、電子機器及びプログラム | |
JP2009151599A (ja) | マルチデバイスシステム | |
US7321980B2 (en) | Software power control of circuit modules in a shared and distributed DMA system | |
KR20080013323A (ko) | 슬레이브 장치의 소모 전류 제어 회로 및 그 방법, 및아이투씨 인터페이스 회로 | |
EP1686510B1 (en) | Electronic device and control method thereof | |
JP2006025347A (ja) | 携帯端末 | |
JP5278221B2 (ja) | 情報処理装置、画像処理システム、及びプログラム | |
JP2606591B2 (ja) | 電源投入システム | |
JP2003030127A (ja) | Sdioホストコントローラ | |
JP4057360B2 (ja) | 多機能icカード及びその制御方法 | |
JP2014078191A (ja) | 情報処理装置 | |
CN116756069A (zh) | 一种固态硬盘NVMe控制方法、装置、电子设备及存储介质 |